KR100782594B1 - 데이터 처리 기능을 구비한 메모리 장치 - Google Patents

데이터 처리 기능을 구비한 메모리 장치 Download PDF

Info

Publication number
KR100782594B1
KR100782594B1 KR1020060066585A KR20060066585A KR100782594B1 KR 100782594 B1 KR100782594 B1 KR 100782594B1 KR 1020060066585 A KR1020060066585 A KR 1020060066585A KR 20060066585 A KR20060066585 A KR 20060066585A KR 100782594 B1 KR100782594 B1 KR 100782594B1
Authority
KR
South Korea
Prior art keywords
command
processor
information
data
recorded
Prior art date
Application number
KR1020060066585A
Other languages
English (en)
Inventor
강세진
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060066585A priority Critical patent/KR100782594B1/ko
Priority to PCT/KR2007/003434 priority patent/WO2008007931A1/en
Priority to US12/298,724 priority patent/US20090138687A1/en
Application granted granted Critical
Publication of KR100782594B1 publication Critical patent/KR100782594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Abstract

데이터 처리 기능을 구비한 메모리 장치가 개시된다. 본 발명의 실시예에 따른 메모리 장치는 프로세서에 의해 프로세스 명령 정보가 기록되는 프로세스 영역; 하나 이상의 데이터가 기록된 저장 영역; 상기 저장 영역에 기록된 데이터들 중 상기 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역; 및 상기 프로세스 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 하나 이상의 프로세스를 수행하는 처리부를 포함할 수 있다.
본 발명에 따르면, 메모리 장치가 프로세서로부터 수신된 명령을 독립적으로 수행하며 외부 출력 장치로 전송될 데이터가 저장될 메모리를 별도로 구비할 필요가 프로세서의 처리 효율을 증진시킬 수 있다.
데이터 처리, 메일박스 제어 레지스터, 메일박스, 메일아웃 박스

Description

데이터 처리 기능을 구비한 메모리 장치{Memory device having data processing function}
도 1은 본 발명의 바람직한 일 실시예에 따른 메모리 장치와 주변 장치의 구성을 나타낸 블록 구성도.
도 2는 본 발명의 바람직한 다른 실시예에 따른 메모리 장치와 주변 장치의 구성을 나타낸 블록 구성도.
도 3는 본 발명의 바람직한 일 실시예에 따른 처리부의 명령 처리 과정을 나타낸 흐름도.
도 4은 본 발명의 바람직한 다른 실시예에 따른 처리부의 명령 처리 과정을 나타낸 흐름도.
도 5는 본 발명의 바람직한 일 실시예에 따른 명령 처리 정보 중 하나인 복사 명령(Copy Command)의 구성을 예시한 도면.
도 6는 본 발명의 또 다른 실시예에 따른 복수의 프로세서로부터의 명령처리관계를 나타내는 듀얼 포트 메모리 장치를 예시한 도면.
본 발명은 메모리 장치에 관한 것으로, 보다 상세하게는 데이터 처리 기능을 구비한 메모리 장치에 관한 것이다.
휴대형 장치에서 메모리 장치는 미리 지정된 처리를 수행하는 프로세서(Processor, 예를 들어 중앙처리장치(Central Processing Unit))에 결합되도록 구비된다. 메모리 장치 내에는 예를 들어, 프로세서의 부팅을 위한 부트 코드, 오퍼레이션을 위한 코드 정보, 처리될 데이터 또는 처리된 데이터 등이 저장될 수 있다.
종래의 일반적인 메모리 제어 방식은 인터럽트(Interrupt)를 이용하는 방식이다. 이는 프로세서가 내부에 구비되거나 결합된 입/출력(In/Output) 제어기에 명령(예를 들어, 수신단으로 데이터 전송 명령 등)을 보내고, 상기 입/출력 제어기가 수신된 명령에 상응하는 처리를 수행한 후, 인터럽트 신호(예를 들어, 처리 완료 신호)를 프로세서로 전송함으로써 일련의 작업이 완료되는 방식이다.
인터럽트를 이용한 종래의 메모리 제어방식에서, 입/출력 제어기가 독립적으로 구비된다면, 입/출력 제어기가 수신된 명령을 수행하는 동안에도 프로세서가 다른 작업을 수행할 수 있는 장점은 있다. 그러나, 프로세서가 메모리 장치 등의 기억장치와 입/출력장치간의 통신에 직접 관여하여야 하는 문제점은 여전히 남는다. 또한, 경우에 따라서는 인터페이스가 구비되어야 하므로 메모리 장치의 자유로운 교체가 제한되는 문제점도 있다.
또한, 휴대형 장치에 구비된 프로세서는 임의의 정보를 표시부를 통해 디스플레이한다. 이 경우, 프로세서에 의해 표시부를 통해 디스플레이되는 정보는 현재 시각, 날짜, 배터리 잔량 정보, 수신 신호 세기 정보 등의 기본 정보뿐 아니라 프로세서의 처리에 의한 멀티미디어 정보(예를 들어, 이미지 데이터, 오디오 데이터 등)일 수도 있다.
표시부를 통해 임의의 정보를 디스플레이하기 위하여, 프로세서는 필요한 연산(예를 들어, 배터리 잔량 산출 등)을 수행하거나 처리(예를 들어, 디코딩 등)를 수행하여 메모리 장치에 저장된 데이터들 중 표시될 정보에 상응하는 데이터를 독출(read)하거나 처리한 데이터를 독출하여 표시부로 전송한다. 표시부는 수신된 데이터를 시각 정보로 디스플레이한다. 이때, 표시부는 수신한 데이터를 디스플레이하기 위하여 저장하는 메모리를 포함할 수 있다. 여기서, 메모리는 프레임 메모리(Frame Memory)일 수 있다. 메모리 장치의 데이터 계조 신호 보정부가 계조 신호를 저장하고 출력하기 위한 프레임 메모리는 데이터 계조 신호 보정부에 내장되거나, 외장 메모리로도 구현될 수 있다.
이와 같이, 종래의 표시부는 표시할 데이터를 임시적으로 저장하기 위한 메모리를 구비하여야 하므로, 판매 가격이 고가(高價)로 되어야 하고, 표시창(예를 들어, LCD)의 크기가 대형화되지 못하는 문제가 있다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 메모리 장치가 프로세서로부터 수신된 명령을 독립적으로 수행할 수 있도록 구현된 데이터 처리 기능을 구비한 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 메모리 장치에 기록된 데이터의 처리를 별도로 수행하여 프로세서의 처리 효율이 증진되는 데이터 처리 기능을 구비한 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 메모리 장치에 기록된 데이터를 외부 출력 장치(예를 들어, 비디오 출력부 및/또는 오디오 출력부)를 통해 출력하는 경우 시스템 처리 효율 및 속도를 개선할 수 있는 데이터 처리 기능을 구비한 메모리 장치를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 표시부가 표시할 데이터를 임시로 저장하기 위한 메모리를 구비할 필요가 없어 단가를 낮출 수 있고, 또한 표시창의 크기를 대형화할 수 있는 데이터 처리 기능을 구비한 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 데이터 처리 명령을 수행하는 제1 처리부와 기록된 데이터를 외부 출력 장치(예를 들어, 비디오 출력부 및/또는 오디오 출력부)를 통해 출력하는 제2 처리부를 포함하여 시스템의 효율을 및 데이터 처리 속도를 개선할 수 있는 데이터 처리 기능을 구비한 메모리 장치를 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 일 측면에 따르면, 데이터 처리 기능을 구비한 메모리 장치가 제공된다.
본 발명의 일 실시예에 따른 메모리 장치는 프로세서에 의해 프로세스 명령 정보가 기록되는 프로세스 영역;와 하나 이상의 데이터가 기록된 저장 영역; 와 상기 저장 영역에 기록된 데이터들 중 상기 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역; 및 상기 프로세스 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 하나 이상의 프로세스를 수행하는 처리부를 포함할 수 있다.
여기서, 상기 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 명령 처리부;와 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 명령 처리부를 포함할 수 있다.
또한, 상기 프로세스 명령 정보는 상응하는 상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보 또는 상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함할 수도 있다.
또한, 상기 프로세스가 데이터 복사인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 주소 정보 또는 상기 소스 데이터가 복제된 데이터가 기록될 주소 정보를 포함할 수 있다.
또한, 상기 프로세스가 데이터 연산인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 복수의 주소 정보 또는 상기 소스 데이터로부터 연산된 데이터가 기록될 주소 정보를 포함할 수 있다.
또한, 상기 프로세스가 상기 외부 출력 장치로 상기 표시용 데이터의 전송인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보를 포함할 수 있다.
여기서, 상기 프로세스 영역은 상기 명령 개시 정보가 기록되는 메일박스 제어 레지스터; 및 상기 명령 처리 정보가 기록되는 메일박스를 포함할 수 있다.
덧붙여, 상기 프로세스 영역은 상기 제1 명령 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일아웃 박스(Mail Out Box)를 더 포함할 수도 있다.
여기서, 상기 메일박스 제어 레지스터는 상기 프로세스가 상기 제1 명령 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 제2 명령 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제2 메일박스 레지스터를 포함할 수 있다.
여기서, 상기 처리부는 상기 프로세서에 의해 상기 명령 개시 정보가 기록되면 상응하는 상기 명령 개시 신호를 생성하여 상기 프로세스를 수행할 상기 제1 명령 처리부 또는 상기 제2 명령 처리부에 출력하는 명령 신호 발생부를 더 포함할 수도 있다.
또한, 상기 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신 호를 생성하여 상기 제1 명령 처리부에 출력하는 제1 명령 신호 발생부; 및 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제2 명령 처리부에 출력하는 제2 명령 신호 발생부를 더 포함할 수 있다.
또한, 상기 처리부는 상기 프로세스 명령 정보에 상응하는 프로세스의 수행이 완료되면 상기 프로세서로 인터럽트 신호를 출력할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 장치는 프로세서에 의해 프로세스 명령 정보가 기록되는 프로세스 영역;와 하나 이상의 데이터가 기록된 저장 영역; 와 상기 저장 영역에 기록된 데이터들 중 상기 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역; 및 상기 프로세스는 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 어느 하나 이상의 프로세스를 수행하는 복수의 처리부를 포함할 수 있다.
여기서, 상기 복수의 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 처리부; 및 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 처리부를 포함할 수 있다.
여기서, 상기 프로세스 명령 정보는 상응하는 상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보 또는 상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함할 수 있다.
특히, 상기 프로세스가 데이터 복사인 경우, 상기 명령 처리 정보는 상기 프 로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 주소 정보 또는 상기 소스 데이터가 복제된 데이터가 기록될 주소 정보를 포함할 수 있다.
또한, 상기 프로세스가 데이터 연산인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 복수의 주소 정보 또는 상기 소스 데이터로부터 연산된 데이터가 기록될 주소 정보를 포함할 수 있다.
또한, 상기 프로세스가 상기 외부 출력 장치로 상기 표시용 데이터의 전송인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보를 포함할 수 있다.
덧붙여, 상기 프로세스 영역은 상기 명령 개시 정보가 기록되는 메일박스 제어 레지스터; 및 상기 명령 처리 정보가 기록되는 메일박스를 포함할 수도 있다.
또한, 상기 프로세스 영역은 상기 제1 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일아웃 박스(Mail Out Box)를 더 포함할 수 있다.
여기서, 상기 메일박스 제어 레지스터는 상기 프로세스가 상기 제1 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 제2 처리부에 대한 명령 개시 정보가 상기 프로세스에 의해 기록되는 제2 메일박스 레지스터를 포함할 수 있다.
또한, 상기 제1 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연 산인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 출력하는 제1 명령 신호 발생부를 더 포함할 수 있다.
또한, 상기 제2 처리부는 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 출력하는 제2 명령 신호 발생부를 더 포함할 수 있다.
덧붙여, 상기 제1 처리부 또는 제2 처리부는 상기 프로세스 명령 정보에 상응하는 프로세스의 수행이 완료되면 상기 프로세서로 인터럽트 신호를 출력할 수도 있다.
본 발명의 또 다른 실시예에 따른 복수의 프로세서에 의해 공유되는 메모리 장치는 임의의 데이터 또는 프로세서에 의해 기록되는 프로세스 명령 정보가 기록되는 기억부; 및 상기 프로세스 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 하나 이상의 프로세스를 수행하며 상기 프로세서 각각에 별도로 구비되어 있는 복수의 처리부를 할 수 있다.
여기서, 상기 복수의 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 처리부; 및 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 처리부를 포함할 수 있다.
또한, 상기 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 명령 처리부; 및 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 명령 처리부를 포함할 수 있다.
또한, 상기 기억부는 복수이되, 상기 기억부는 상기 각 프로세서에 개별적으로 할당되어 상기 처리부와 한 쌍씩 구비될 수도 있다.
또한, 상기 기억부는 상기 결합된 프로세서의 수에 부합하도록 분할된 복수의 분할 영역으로 구성되고, 각 분할 영역은 상기 각 프로세서에 개별적으로 할당되어 상기 처리부와 한 쌍씩 구비될 수도 있다.
여기서, 상기 프로세스 명령 정보는 상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보; 및 상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함할 수 있다.
여기서 상기 기억부는 상기 프로세서에 의해 상기 프로세스 명령 정보가 기록되는 프로세스 영역; 하나 이상의 데이터가 기록되는 저장 영역; 상기 저장 영역에 기록된 데이터들 중 상기 기억부에 결합된 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역을 포함할 수 있다.
여기서, 상기 프로세스 영역은 상기 명령 개시 정보가 기록되는 메일박스 제어 레지스터; 및 상기 명령 처리 정보가 기록되는 메일 박스를 포함할 수 있다.
또한, 상기 기억부는 상기 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일 아웃 박스(Mail Out Box)를 더 포함할 수 있다.
또한, 상기 메일박스 제어 레지스터는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 명령 개시 정보가 상기 프로세서에 의해 기록되는 제2 메일박스 레지스터를 포함할 수 있다.
또한, 상기 처리부는 상기 명령 개시 정보가 기록되었는지 여부를 판단하여, 기록된 경우 명령 개시 신호를 출력하는 명령 신호 발생부를 더 포함할 수 있다.
또한, 상기 처리부는 상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제1 명령 처리부에 출력하는 제1 명령 신호 발생부; 및 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제2 명령 처리부에 출력하는 제2 명령 신호 발생부를 더 포함할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들 은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 메모리 장치와 주변 장치의 구성을 나타낸 블록 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(100)는 기억부(110) 및 처리부(120)를 포함한다.
기억부(110)는 프로세스 영역, 저장영역(117), 출력 영역(119)을 포함할 수 있다. 프로세스 영역은 메일박스 제어 레지스터(111), 메일박스(113), 메일아웃 박스(115) 등으로 세분화될 수 있다.
기억부(110)는 예를 들어 DRAM, SDRAM 등과 같이 데이터 유지를 위해 리플레쉬(refresh)가 요구되는 메모리 장치 등 중 어느 하나의 기억 영역일 수 있다.
기억 영역 중 메일박스 제어 레지스터(111), 메일박스(113), 메일아웃 박 스(115), 저장 영역(117), 출력 영역(119)으로 동작될 영역은 미리 지정되거나 프로세서(130)의 부팅 과정에서 프로세서(130)에 의해 결정되어 할당될 수도 있다.
프로세서(130)는 메일박스 제어 레지스터(111)에 억세스하여 명령 개시 정보(예를 들어, 명령 개시 정보가 1 비트 크기를 가지는 값으로 표시될 경우'1' 또는 '0'일 수 있다.)를 기록할 수 있다. 메일박스 제어 레지스터(111)는 예를 들어 수십 바이트(Byte)의 크기를 가지도록 지정된 임의의 저장 공간일 수 있으며, 프로세서(130)는 해당 영역에 기록된 값을 읽거나(Read) 임의의 값을 기록(Write)할 수 있다.
구체적으로 설명하면, 처리부(120)는 메일박스 제어 레지스터(111)에 '0'(즉, 명령 개시 정보 이외의 값)이 기록된 상태에서는 메일박스(113)에 임의의 명령 처리 정보가 기록되었을지라도 아무런 처리 동작을 수행하지 않을 수 있다. 이후, 메일박스 제어 레지스터(111)에 '1'(즉, 명령 개시 정보)이 기록되면 메일박스(113)에 기록된 명령 처리 정보에 상응하는 처리 동작(예를 들어, 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송, 데이터 복사, 그래픽(graphic) 데이터 처리 등)을 수행할 수 있다. 물론, 명령 개시 정보는 n(임의의 자연수)비트의 값으로 기록될 수도 있으며, 어떤 값이 기록된 경우 명령 개시 정보로 인식할 것인지 여부는 다양하게 설정될 수 있음은 자명하다.
또한, 처리부(120)는 복수의 명령 처리부를 포함할 수 있으므로 메일박스 제어 레지스터(111)에 기록되는 정보는 명령 처리 정보에 상응하여 명령을 수행할 각 명령 처리부에 따라 더욱 세분화되어 표현될 수도 있다. 예를 들면, 명령 제어 레 지스터에 기록되는 명령 개시 정보가 2 비트의 크기를 가지는 값으로 표시될 경우,'00'이 메일박스 레지스터(120)에 기록된 상태에서는 메일박스(113)에 임의의 명령 처리 정보가 기록되었을지라도 아무런 처리 동작을 수행하지 않으나, 메일박스 제어 레지스터(111)에 '11'이 기록되면 메일박스(113)에 기록된 명령 처리 정보에 상응하는 처리 동작(예를 들면, 데이터 복사, 그래픽(graphic) 데이터 처리 등)을 제1 명령 처리부(124)가 수행하며,'01 '또는 '10'이 기록되면 메일박스(113)에 기록된 명령 처리 정보(예를 들면, 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)으로 전송 등)를 제2 명령 처리부(126)이 수행할 수 있다.
메일박스 제어 레지스터(111)는 프로세서(130)에 의해 명령 개시 정보가 기록될 수 있는 영역이다. 명령 개시 정보는 프로세서(130)가 메일박스(113)에 기록한 명령 처리 정보의 개시를 표시하기 위한 정보이다. 상술한 바와 같이, 메일박스 제어 레지스터(111)에는 n(임의의 자연수)비트의 명령 처리 정보가 기록될 수 있다.
또한, 메일박스 제어 레지스터(111)는 처리부(120)에 포함된 명령 처리부의 수량에 부합하는 복수의 영역으로 분할될 수 있다. 이 경우 각 분할 영역에는 1비트의 명령 처리 정보가 기록될 수 있을 것이다. 예를 들어, 메일박스 제어 레지스터(111)는 처리부(120)에 포함된 제1 명령 처리부(124)와 제2 명령 처리부(126) 각각에 상응하도록 메일박스 제어 레지스터(111)의 영역이 설정될 수도 있다. 물론, 메일박스 제어 레지스터(111)가 포함된 명령 처리부의 수량에 상응하도록 복수(예를 들면, 제1 메일박스 제어 레지스터와 제2 메일박스 제어 레지스터)로 구성될 수 도 있다.
메일박스(113)는 프로세서(130)에 의해 명령 처리 정보(즉, 처리부(120)가 처리해야 할 명령의 내용을 나타내는 정보)가 기록되는 영역이다.
명령 처리 정보의 유형은 처리부(120)에서 인식 가능하도록 미리 지정될 수 있다. 일 예로, 명령 처리 정보는 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송하도록 하는 출력 명령(output command)일 수 있다. 이 경우, 어느 하나의 명령 처리부가 출력 명령을 처리하게 된다. 또 다른 예로, 명령 처리 정보는 저장 영역(117)의 임의의 주소(address)에 각각 기록된 값을 서로 연산하여 새로운 주소에 기록하라는 연산 명령(Operational Command)이거나 제1 주소에 기록된 데이터를 제2 주소(예를 들어, 저장 영역(117) 또는 출력 영역(119) 내의 임의의 주소)에 기록하라는 복사(Copy Command) 등일 수도 있다 이 경우, 어느 하나의 명령 처리부가 연산 명령을 처리하게 된다. 이외에, 명령 처리 정보는 다양할 수 있으며, 이는 이하의 설명을 통해 쉽게 이해될 수 있을 것이다. 이하에서 출력 명령에 따른 처리는 제2 명령 처리부(126)에 의해 수행되고, 그 이외의 명령에 따른 처리는 제1 명령 처리부(124)가 수행하는 것으로 가정하여 설명한다.
또한, 메일박스(113)는 처리부(120)에 포함된 명령 처리부의 수량에 부합하는 복수의 영역으로 분할될 수 있다. 물론, 또한, 본 발명의 일 예에 따르면, 메일박스(113)는 처리부(120)에 포함된 제1 명령 처리부(124)와 제2 명령 처리부(126)에 상응하여 별도로 메일박스(113)의 영역이 설정될 수도 있다(예를 들면, 제1 메일박스와 제2 메일박스).
메일아웃 박스(Mail Out Box, 115)는 명령 처리 정보에 상응하여 제1 명령 처리부(124)에 의해 처리된 처리 결과값인 명령 완료 정보가 기록되는 영역이다. 이 경우 상기 명령 처리 정보의 유형에 따라, 제1 명령 처리부(124)가 명령 완료 정보를 메일아웃 박스(115)에 기록할지 여부를 결정할 수 있다. 각각의 경우에 대해서는 이후 도 2 내지 도 3를 참조하여 각각 상세히 설명하기로 한다. 예를 들어, 명령 처리 정보가 제2 명령 처리부(126)에서 수행하여야 할 출력 명령인 경우에는 실시간 출력으로 충분하므로 명령 완료 정보의 기록은 생략될 수도 있을 것이다. 또한, 명령 처리 정보가 제1 명령 처리부(124)에서 수행하여야 할 복사 명령(copy command)인 경우 처리 결과값이 기록될 주소가 해당 프로세서(130)에 의해 지정될 것이므로 명령 완료 정보의 기록은 생략될 수도 있을 것이다. 이와 같이, 명령 완료 정보의 기록이 불필요한 경우라면 메일아웃 박스(115)의 지정 및/또는 할당은 불필요할 수도 있다. 다만, 본 명세서에서는 프로세서(130)가 처리 결과값을 제공받을 수 있도록 메일아웃 박스(115)가 별도로 할당된 경우를 가정하여 설명하기로 한다.
저장 영역(117)은 임의의 데이터들이 기록되는 영역이다. 프로세서(130)는 저장 영역(117)에 기록된 원시 데이터를 처리한 후 다시 저장 영역(117)에 처리된 데이터를 기록하거나, 저장 영역(117)에 기록된 데이터들 중 외부 출력 장치(140)를 통해 출력될 데이터를 독출(read)하여 출력 영역(117)에 기록할 수 있다. 물론, 프로세서(130)에 의해 기록된 명령 처리 정보에 상응하여 처리부(120)에 의해 처리된 데이터가 저장 영역(117)에 기록되거나, 출력 영역(119)에 기록된 데이터가 외 부 출력 장치(140)로 출력될 수도 있다. 상술한 메일박스 제어 레지스터(111), 메일박스(113), 메일아웃 박스(115) 및 출력 영역(119)은 저장 영역(117)의 일 영역들이 미리 지정된 용도를 위해 각각 할당된 영역일 수도 있다.
출력 영역(119)은 명령 처리 정보가 출력 명령인 경우 처리부(120)에 포함된 제2 명령 처리부(126)가 외부 출력 장치(140)로 전송할 데이터가 기록되는 영역이다. 즉, 출력 영역(119)은 종래 기술에 따른 표시부가 표시될 데이터를 임시로 저장하기 위해 구비하던 메모리와 동일 또는 유사한 용도로 이용될 수 있어, 본 발명에 따른 외부 출력 장치(140)는 이를 위한 메모리를 구비할 필요가 없다. 물론, 제2 명령 처리부(120)가 외부 출력 장치(140)로 전송할 데이터가 기록되는 영역이 저장 영역(117)일 수도 있다. 이 경우, 프로세서로부터 메일박스(113)에 기록되는 출력 명령은 해당 외부 출력 장치(140)로 전송될 데이터가 기록된 저장 영역(117)의 번지수를 포함하고 있어야 한다. 또한, 출력 영역(119)에 기록되는 데이터는 프로세서(130)로부터 전송되어 저장되거나 프로세서(130)가 저장 영역(117)에서 독출(read)하여 출력 영역(119)에 기록할 수 있으며, 또한 프로세서(130)의 복사 명령(Copy Command) 또는 연산 명령 등에 의해 출력 영역(119)에 기록한 데이터일 수 있다. 만일 해당 명령이 복사 명령인 경우 제1 명령 처리부(124)는 제1 주소에 기록된 데이터를 출력 영역(119)으로 복사할 것이다. 또한 만일 해당 명령이 연산 결과값을 출력 영역(119)에 기록하도록 하는 연산 명령인 경우 제1 명령 처리부(124)는 명령 처리 정보에 상응하여 명령을 수행하고 그 결과값인 데이터를 출력 영역(119)에 기록할 수도 있다.
처리부(120)는 명령 신호 발생부(122), 제1 명령 처리부(124) 및 제2 명령 처리부(126)를 포함할 수 있다. 도 1에는 설명 및 이해의 편의를 위해 명령 신호 발생부(122), 제1 명령 처리부(124) 및 제2 명령 처리부(126)가 각각 독립적인 구성요소로 도시하였으나, 하기에서 설명될 명령 신호 발생부(122)의 기능을 제1 명령 처리부(124) 및/또는 제2 명령 처리부(126)가 함께 수행하는 경우 양자는 통합되어 구현될 수도 있음은 자명하다. 처리부(120)는 소프트웨어 프로그램(또는 프로그램 코드들의 조합)으로 구현될 수도 있음은 자명하다.
명령 신호 발생부(122)는 메일박스 제어 레지스터(111)에 명령 개시 정보가 기록되었음을 인식하면, 제1 명령 처리부(124)가 처리할 명령인지 제2 명령 처리부(126)가 처리할 명령인지 처리하여 각각에 상응하는 명령 개시 신호를 제1 명령 처리부(124) 또는 제2 명령 처리부(126)에 제공한다. 상술한 바와 같이, 메일박스 제어 레지스터(111)는 2비트 이상의 명령 개시 정보가 기록되도록 하여 어떤 명령 처리부에 대한 명령 개시 정보인지 판단되도록 하거나, 각 명령 처리부에 상응하는 복수의 분할 영역으로 할당되거나, 각 명령 처리부에 상응하여 메일박스 제어 레지스터가 복수로 구현될 수도 있다. 마찬가지로, 명령 신호 발생부(122)도 각 명령 처리부에 상응하는 수량으로 구현될 수도 있다(예를 들면, 제1 명령 신호 발생부와 제2 명령 신호 발생부). 예들 들어, 명령 개시 정보가 2비트 값인 경우를 가정하면 제1 명령 처리부(124)의 명령 처리 개시를 위한 명령 개시 정보는 '11', 제2 명령 처리부(126)의 명령 처리 개시를 위한 명령 개시 정보는 '01' 또는 '10'로 설정될 수 있다. 명령 신호 발생부(122)는 메일박스 제어 레지스터(111)를 지속적으로 또 는 주기적으로 감시함으로써 명령 개시 정보의 기록 여부를 감지할 수 있을 것이다.
명령 신호 발생부(122)의 처리 동작을 간략히 설명하면 다음과 같다. 만약, 메일박스 제어 레지스터(112)에 명령 개시 정보로서 예를 들어 '11'(제1 명령 처리부(124)가 명령을 처리하는 경우)이 기록되면, 명령 신호 발생부(122)는 토글(Toggle) 신호와 각 토글 신호가 주기적으로 출력(즉, 일정 간격으로 토글 신호가 순차적으로 출력)되도록 하기 위한 각각의 지연(delay) 신호를 이용하여 미리 지정된 형태의 명령 개시 신호를 생성하여 출력할 수 있다. 물론, 명령 신호 발생부(122)는 제2 명령 처리부(126)에 대하여도(이 경우 명령 개시 정보는 '01'또는 '10') 동일한 방식으로 명령 개시 신호를 생성하여 출력할 수 있다.
제1 명령 처리부(124)는 명령 신호 발생부(122)로부터 명령 개시 신호가 입력되면, 메일박스(113)에 기록된 명령 처리 정보를 읽고, 해당 명령 처리 정보에 상응하도록 미리 지정된 처리 동작을 수행(즉, 해당 명령을 처리)한다. 이 경우, 제1 명령 처리부(124)는 당해 명령 처리 정보의 유형에 따라 그 결과값인 명령 완료 정보를 메일아웃 박스(115)에 기록할 수도 있다.
제1 명령 처리부(124)는 명령 신호 발생부(122)로부터 명령 개시 신호가 입력되면, 메일박스(113)에 기록된 명령 처리 정보를 읽고, 해당 명령 처리 정보에 상응하도록 미리 지정된 처리 동작을 수행(즉, 해당 명령을 처리)한다. 이 경우, 제1 명령 처리부(124)는 당해 명령 처리 정보의 유형에 따라 그 결과값인 명령완료정보를 메일아웃박스(115)에 기록하거나 저장 영역(117)에 명령완료정보를 기록할 수 있다. 또한, 제1 명령 처리부(124)에서 처리될 명령 처리 정보는 저장영역(117)의 임의의 주소에 기록된 값(Data)을 읽어(Read) 다른 주소에 기록(Write)하도록 하거나(예를 들어, 복사명령(Copy Command) 등), 독출(read)된 값들을 연산(예를 들어, 사칙연산 중 하나 이상 또는 로그, 지수 등)하여 그 결과값을 다른 주소에 기록하도록 하는 것(예를 들어, 연산 명령(Operation Command) 등)등일 수 있다. 또한, 제1 명령 처리부(124)는 제2 명령 처리부(126)가 처리할 출력 명령에 선행하여 저장 영역(117)의 임의 주소에 기록된 값들을 읽고 처리하여 그 결과값(예를 들면, 제2 명령 처리부(126)가 외부 출력 장치(140)에 전송할 데이터)을 출력 영역(119)(또는 저장 영역(117))에 기록할 수도 있다.
반면에, 제2 명령 처리부(126)는 명령 신호 발생부(122)로부터 명령 개시 신호가 입력되면 외부 출력 장치(140)에 출력될 데이터를 전달할 수 있다. 물론, 외부 출력 장치(140)에 출력될 데이터는 저장 영역(117)에 기록된 데이터 또는 출력 영역(119)에 기록되어 있는 데이터일 수 있다.
제2 명령 처리부(126)는 명령 신호 발생부(122)로부터 명령 개시 신호가 입력되면 메일박스(113)에 기록된 명령 처리 정보를 읽고 해당 명령 처리 정보에 상응하도록 미리 지정된 동작을 수행한다. 이 경우, 제2 명령 처리부(126)는 저장 영역(117) 또는 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)를 통해 출력 가능한 형태로 변환하여 외부 출력 장치(140)로 전송(예를 들어, 출력명령(Output Command) 등)할 수 있다. 물론, 상기 프로세서(130)가 외부 출력 장치(140)와 직접 연결되어 별도의 프로세스(예를 들어, 그래픽 데이터를 프로세서가 처리한 후 직접 적으로 상기 외부 출력 장치를 통하여 출력)를 수행하는 경우, 메모리 장치와는 관계없이 상기 외부 출력 장치를 제어할 수 있으며, 상기 프로세서, 상기 메모리 장치 및 외부 출력 장치 상호간의 데이터처리 및 데이터들의 입/출력관계는 다양하게 설정될 수 있음은 자명하다.
제2 명령 처리부(126)는 명령 개시 정보가 기록되고 명령 처리 정보가 출력 명령인 경우, 출력 영역(119)에 기록된 데이터를 시리얼 인터페이스(serial interface) 또는 패러랠 인터페이스(parallel interface)를 통해 외부 출력 장치(140)로 전송한다. 여기서, 제2 명령 처리부(120)는 명령 개시 정보 및/또는 명령 처리 정보가 기록되지 않더라도 출력 영역(119)에 임의의 데이터가 기록되었는지 여부를 감지하여, 데이터가 기록되어 있기만 하면 해당 시점(時点)에서 기록된 데이터를 외부 출력 장치(140)로 출력하도록 설정될 수도 있음은 자명하다. 또한, 제2 명령 처리부(126)는 출력 영역(119)이 아닌 저장 영역(117)에 기록된 데이터를 외부 출력 장치(140)로 전송할 수 있다. 물론, 이 경우, 명령 처리 정보에는 외부 출력 장치(140)로 전송될 데이터가 기록된 저장 영역(117) 내의 번지수가 기록되어 있어야 함을 상술한 바와 같다.
또한, 제2 명령 처리부(126)가 전송하는 데이터의 전송 크기 단위는 종래의 표시부의 메모리에 기록된 데이터를 디스플레이하기 위해 이용하는 크기 단위와 일치하도록 할 수 있다. 여기서, 프로세서(130)는 출력 영역(119)에 임의의 데이터를 기록한 후 명령 개시 정보는 메일박스 제어 레지스터(111)에 명령 처리 정보는 메일박스(113)에 기록할 수 있으며, 또한 명령 개시 정보 및 명령 처리 정보를 기록 한 후 출력 영역(119)에 임의의 데이터를 기록할 수도 있을 것이다. 또한, 명령 개시 정보 및 명령 처리 정보가 기록된 후 명령 개시 정보가 삭제(또는 '0'으로 갱신 등)될때까지 제2 명령 처리부(126)는 출력 영역(119)에 기록되어 있거나 프로세서(130)에 의해 갱신되어 기록된 데이터를 외부 출력 장치(140)로 지속적으로 전송할 수도 있다.
다만, 제2 명령 처리부(126)에 의해 출력 영역(119)에 기록된 데이터가 외부 출력 장치(140)로 전송되는 시간 주기는 프로세서(130)가 출력 영역(119)에 데이터를 기록(write)하는 시점과 불일치하여야 한다. 이는 하나의 저장 영역에 데이터 처리(예를 들어, 독출 및/또는 기록 등)를 수행하는 복수의 구성 요소가 동시에 접속하는 경우 데이터 정합성이 훼손될 수 있기 때문이다.
따라서, 제2 명령 처리부(126)가 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송하는 시간은 기억부(110) 또는 저장 영역(117))에 대해 오토 리프레쉬(Auto Refresh)가 수행되는 시점으로 지정될 수 있다. 오토 리프레쉬 명령은 프로세서(130)에 의해 메모리 장치(100)로 입력될 것이며, 오토 리프레쉬가 수행되는 시점은 메모리 장치(100) 내의 구성 요소에 의해 인식될 수 있고, 해당 시간 동안은 프로세서(130)가 데이터 처리를 위해 출력 영역(119)에 접속하지 않을 것이기 때문이다.
또한, 처리부(120)는 프로세서(130)에 의해 기록된 명령 처리 정보에 상응하는 처리 동작이 완료된 경우, 명령 처리 정보의 수행이 완료되었음을 나타내기 위한 인터럽트 신호를 상응하는 프로세서(130)로 출력한다. 물론, 당해 명령 처리 정 보가 출력 명령인 경우 제2 명령 처리부(126)는 각 시점에서 미리 지정된 주기(예를 들어, 오토 리프레쉬가 수행되는 주기)마다 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 출력할 것이므로 명령 처리 정보의 수행이 완료되었음을 나타내기 위한 인터럽트 신호를 상응하는 프로세서(130)로 출력할 필요가 없을 수 있다.
프로세서(130)는 외부 출력 장치(140)를 통해 디스플레이할 데이터(예를 들어, 이동 통신 단말기의 표시창을 통해 디스플레이되는 현재 시각, 날짜, 배터리 잔량 정보, 수신 신호 세기 정보 등 중 하나 이상인 기본 정보, 처리한 멀티미디어 정보 등)를 저장 영역(117)에서 독출하여 출력 영역(119)에 기록한다. 이를 위해, 프로세서는 기본 정보의 독출 및 기록을 위해 필요한 연산(예를 들어, 배터리 잔량 산출 등)을 수행하거나 처리(예를 들어, 디코딩 등)를 수행할 수 있을 것이다. 또한, 프로세서는 처리부에 포함되어 있는 제1 명령 처리부(124) 또는 제2 명령 처리부(126)가 수행하여야 할 명령 처리 정보(상술한 바와 같이 복사 명령, 연산 명령 등)은 메일박스(113)에, 명령 개시 정보는 메일박스 제어 레지스터(111)에 기록할 수 있음은 상술한 바와 같다.
상술한 바와 같이, 프로세서(130)에 의해 기록되는 명령 처리 정보는 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)를 통해 출력 가능한 형태로 변환하여 외부 출력 장치(140)로 제공하거나(예를 들어, 출력 명령(Output Command) 등), 저장 영역(117)의 임의의 주소에 기록된 값(Data)을 읽어(Read) 다른 주소에 기록(Write)하도록 하거나(예를 들어, 복사 명령(Copy Command) 등), 독출(read)된 값들을 연산(예를 들어, 사칙연산 중 하나 이상)하여 그 결과값을 다른 주소에 기록하도록 하는 것(예를 들어, 연산 명령(Operation Command) 등) 등일 수 있다.
물론, 프로세서(130)가 외부 출력 장치(140)에 직접 결합되어 별도의 프로세스(예를 들어, 그래픽 데이터를 프로세서가 처리한 후 직접적으로 외부 출력 장치(140)를 통하여 출력)를 수행하는 경우, 메모리 장치(100)와는 관계없이 외부 출력 장치(140)를 제어할 수 있다. 또한 프로세서(130)는 외부 출력 장치(140)의 동작 개시/종료 등을 제어할 수도 있다. 이외에도, 프로세서(130), 메모리 장치(100) 및 외부 출력 장치(140) 상호간의 데이터처리 및 데이터들의 입/출력관계는 다양하게 설정될 수 있음은 자명하다.
또한, 상술한 인터럽트 신호는, 처리부(120)가 지시된 명령 처리 정보에 상응하는 처리가 완료되었음을 알리기 위하여 프로세서(130)로 전달하는 신호이다. 인터럽트 신호는 예를 들어 신호 천이(예를 들어, Low to High, High to Low) 또는 엣지 신호(예를 들어, Rising Edge, Falling Edge 등) 등의 형태로 미리 지정될 수 있다.
도 2는 본 발명의 바람직한 다른 실시예에 따른 메모리 장치와 주변 장치의 구성을 나타낸 블록 구성도이다. 또한, 도 2에서의 본 발명의 다른 실시예는 도 1에서의 일 예와 유사한바, 동일한 구성요소에 대해서는 설명을 생략한다.
도 2을 참조하면, 본 발명의 다른 실시예에 따른 메모리 장치(100)는 기억부(110), 제1 처리부(120A) 및 제2 처리부(120B)를 포함한다.
기억부(110)는 프로세스 영역, 저장영역(117), 출력 영역(119)을 포함할 수 있다. 프로세스 영역은 제1 메일박스 제어 레지스터(111), 제2 메일박스 제어 레지스터(112), 메일박스(113), 메일아웃 박스(115)로 세분화될 수 있다.
제1 메일박스 제어 레지스터(111)는 프로세서(130)에 의해 프로세스 명령 정보가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 명령 개시 정보가 기록될 수 있는 영역이다. 이 경우, 제1 메일박스 제어 레지스터(111)에 기록된 명령 개시 정보는 제1 처리부(120A)에 전달된다.
또한, 제2 메일박스 제어 레지스터(112)는 프로세서(130)에 의해 프로세스 명령 정보가 외부 출력 장치(140)를 통하여 표시용 데이터를 전송하는 경우 상응하는 명령 개시 정보가 기록될 수 있는 영역이다. 이 경우, 제2 메일박스 제어 레지스터(112)에 기록된 명령 개시 정보는 제2 처리부(120B)에 전달된다.
제1 처리부(120A)는 제1 명령 신호 발생부(122A) 및 제1 명령 처리부(124A)를 포함할 수 있다. 이 경우, 도 1에서 처리부(120)에 대한 설명과 마찬가지로 제1 명령신호 발생부(122A)의 기능을 제1 명령 처리부(124A)가 함께 수행하는 경우 양자는 통합되어 구현될 수도 있음은 자명하다.
제1 명령 신호 발생부(122A)는 제1 메일박스 제어 레지스터(111)에 명령 개시 정보가 기록되었음을 인식하면, 제1 명령 처리부(124A)에 명령 개시 신호를 출력한다. 이 경우, 명령 개시 신호를 생성하는 과정에 대한 예는 도 1을 참조하여 이미 설명하였으므로 생략한다.
제1 명령 처리부(124A)는 제1 명령 신호 발생부(122A)로부터 명령 개시 신호가 입력되면 메일 박스(113)에 기록된 명령 처리 정보를 읽고(이 경우, 복사 명령, 연산 명령 등), 해당 명령 처리 정보에 상응하도록 미리 지정된 처리 동작을 수행한다. 이 경우, 제1 명령 처리부가 처리할 명령 처리 정보는 저장 영역(117)의 임의의 주소에 기록된 값(Data)를 읽어(Read) 다른 주소에 기록(Write)하도록 하거나(예를 들어, 복사 명령(Copy Command 등). 읽혀진(Read) 값들을 다른 주소에 기록하도록 하는 것(예를 들어 연산 명령(Operation Command 등)등 일 수 있다.
제2 처리부(120B)는 제2 명령 신호 발생부(122B) 및 제2 명령 처리부(124B)를 포함할 수 있다. 이 경우, 도 1에서 처리부(120)에 대한 설명과 마찬가지로 제2 명령신호 발생부(122B)의 기능을 제2 명령 처리부(124B)가 함께 수행하는 경우 양자는 통합되어 구현될 수도 있음은 자명하다.
제2 명령 신호 발생부(122B)는 제2 메일박스 제어 레지스터(112)에 명령 개시 정보가 기록되었음을 인식하면, 제2 명령 처리부(122B)에 명령 개시 신호를 출력한다.
제2 처리부B(120B)는 제2 명령 신호 발생부(122B)로부터 명령 개시 신호가 입력되면 메일 박스(113)에 기록된 명령 처리 정보(이 경우, 데이터를 출력 장치에 출력하라는 출력 명령 등)를 읽고, 해당 명령 처리 정보에 상응하도록 미리 지정된 처리를 수행한다. 이 경우, 제2 명령 처리부(124B)가 처리할 명령 처리 정보는 처리할 상기 명령 처리 정보는 상기 외부 출력 장치에 대한 정보를 포함하는 것일 수 있다.
도1에서 설명한 본 발명의 일 예와 나머지 부분은 중복되므로 상세한 설명은 생략한다. 또한 도 2에는 메일 박스(113)가 하나로 구현된 경우를 가정하여 설명하 였으나, 메일 박스(113)도 각 명령 처리부에 상응하도록 복수로 구현되거나 복수의 영역으로 분할될 수도 있음은 별도의 설명을 생략할지라도 자명하다.
도 3는 본 발명의 바람직한 일 실시예에 따른 처리부의 명령 처리 과정을 나타낸 흐름도이다.
보다 구체적으로, 도 3는 처리부(120)에서 처리된 명령 처리 정보에 대한 결과값인 명령완료정보를 프로세서가 다시 전달받을 필요가 없는 경우, 명령 처리 과정을 나타낸 흐름도이다. 예를 들면, 제1 명령 처리부(124)에서 처리되는 복사 명령(copy command)) 또는 제2 명령 처리부(126)에서 처리되는 출력 명령일 수 있으며, 이하 제2 명령 처리부(126)에서 처리되는 출력 명령인 경우를 가정하여 셜명한다. 또한, 도1에서 설명한 본 발명의 일 예에 따라서 처리부(120)내에 구비된 제2 명령 처리부(126)에서 처리되는 과정이다.
또한, 앞서 설명한 바와 같이 제2 명령 처리부(126)는 명령 개시 정보 및/또는 명령 처리 정보(즉, 출력 명령)가 별도로 기록되지 않더라도 오토 리프레쉬 수행 시점에서 출력 영역(119)에 임의의 데이터가 기록되었는지 판단하여, 기록되어 있다면 이를 외부 출력 장치(140)로 전송할 수 있다. 다만, 이하에서는 프로세서(130)가 명령 개시 정보 또는 명령 처리 정보를 기록한 경우에, 처리부(120)가 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송하는 경우를 가정하여 설명한다.
단계 S300에서, 프로세서(130)는 제2 명령 처리부(126)가 외부 출력 장치(140)로 데이터를 출력하도록 하기 위해 미리 지정된 출력 영역(119)에 임의의 데이터를 기록한다.
출력 영역(119)에 기록되는 데이터는 연산 처리에 의해 산출된 배터리 잔량에 상응하는 아이콘 정보, 기지국과의 수신 신호 세기 정보 등이거나, 프로세서(130)에 의해 처리된 멀티미디어 정보일 수 있다. 출력 영역(119)의 크기보다 외부 출력 장치(140)를 통해 출력될 데이터(예를 들어, 동영상 데이터)가 큰 경우, 프로세서(130)는 출력 영역(119)에 제n(자연수)번째 기록한 데이터가 제2 명령 처리부(120)에 의해 외부 출력 장치(140)로 전송된 후, 후속하여 출력 영역(119)에 제n+1번째 데이터를 기록할 수 있다. 만일, 처리부(120)가 오토 리프레쉬가 수행되는 동안 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송한다면, 오토 리프레쉬가 완료된 시점마다 프로세서(130)는 외부 출력 장치(140)를 통해 출력되도록 하기 위해 후속하는 데이터를 출력 영역(119)에 기록할 것이다.
상술한 바와 같이, 프로세서(130)는 출력 영역(119)에 임의의 데이터를 기록한 후 명령 개시 정보 또는 명령 처리 정보를 기록할 수 있으며, 또한 명령 개시 정보 또는 명령 처리 정보를 기록한 후 출력 영역(119)에 임의의 데이터를 기록할 수도 있을 것이다. 만일 후자의 경우라면 단계 S300과 단계 S310의 선후는 달라질 것이다.
또한, 명령 개시 정보 또는 명령 처리 정보가 기록된 후 명령 개시 정보가 삭제(또는 '00'으로 갱신 등)될 때까지 제2 명령 처리부(126)는 출력 영역(119)에 기록되어있거나 프로세서(130)에 의해 갱신되어 기록된 데이터를 외부 출력 장치(140)로 지속적으로 전송할 수도 있다. 이를 위해 단계 S310 이후에 매 오토 리 프레쉬가 완료된 시점마다 외부 출력 장치(140)로 출력될 데이터를 연속적으로 또는 지속적으로 출력 영역(119)에 기록하는 단계가 반복될 수 있을 것이다. 또한 출력 영역(119)에 기록된 데이터의 전송을 위해 단계 S350이 반복될 수 있을 것이다.
단계 S310에서 프로세서(130)는 제2 명령 처리부(126)에 의해 처리될 명령 처리 정보와 명령 처리의 개시를 지시하기 위한 명령 개시 정보를 기억부(110)의 미리 지정된 영역에 기록한다. 상술한 바와 같이, 명령 처리 정보와 명령 개시 정보가 기록되는 영역은 각각 상이할 수 있다. 이 경우, 프로세서(130)는 명령 개시 정보의 기록을 완료한 후 명령 처리 정보를 기록하거나 명령 처리 정보를 기록한 후 명령 개시 정보를 기록할 수도 있을 것이다.
제2 명령 처리부(120)가 기억부(110)에 명령 개시 정보가 기록되었음을 감지하면(단계 S320), 처리부(120)의 명령 신호 발생부(122)는 명령 처리 정보에 상응하는 처리의 개시를 지시하기 위한 명령개시신호를 생성하여 제2 명령 처리부(126)로 출력한다(단계 S320). 명령 개시 정보의 기록 여부는 명령 신호 발생부(122) 또는 제2 명령 처리부(126)에 의해 감지될 수 있음은 전술한 바와 같고, 명령 신호 발생부(122)와 제2 명령 처리부(126)가 통합적으로 구현되는 경우 단계 S320은 생략될 수 있을 것이다.
제2 명령 처리부(126)는 단계 S340에서 기억부(110)에 기록된 명령 처리 정보(예를 들어, 출력 명령)를 읽고(Read), 단계 S350으로 진행하여 상응하는 처리 동작(즉, 출력 영역(119)에 기록된 데이터를 오토 리프레쉬 동작이 수행되는 동안 외부 출력 장치(140)로 전송)으로 수행한다.
명령 처리 정보에 의해 제2 명령 처리부(126)가 수행할 명령의 종류와 처리 방법은 미리 지정될 수 있으며, 상응하는 동작의 수행이 가능하도록 제2 명령 처리부(126)가 구현됨은 자명하다. 따라서, 독출(read)한 명령 처리 정보에 따라, 제2 명령 처리부(126)의 수행 과정 또는 처리 결과가 달라질 것은 자명하다. 예를 들어, 명령 처리 정보가 출력 명령이라면, 제2 명령 처리부(126)는 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송할 것이다.
구체적으로 설명하지 않았으나, 본 발명의 일 예에 따라, 제1 명령 처리부(124)에서 의해서 처리되는 명령 처리 정보가 저장 영역(117)의 제1 주소에 기록된 데이터를 저장 영역(117)의 제2 주소에 복사하도록 하는 복사 명령인 경우, 제1 명령 처리부(124)는 제1 주소에 기록된 데이터를 독출하여 제2 주소에 복사할 것이다.
도 3에는 도시되지 않았으나, 처리부(120)(제1 명령 처리부(124) 또는 제2 명령 처리부(126)일 수 있음.)은 명령 처리 정보에 대한 처리가 완료되었음을 알리는 신호인 인터럽트 신호를 명령 처리 정보를 기록한 프로세서(130)로 출력할 수 있다. 상술한 바와 같이, 출력 영역(119)에 기록된 데이터를 외부 출력 장치(140)로 전송하는 경우, 매 오토 리프레쉬 시점마다 정상적인 처리가 완료되도록 설정될 수 있으므로 별도의 인터럽트 신호는 출력되지 않을 수도 있을 것이다.
도 4은 본 발명의 바람직한 다른 실시예에 따른 처리부의 명령 처리 과정을 나타낸 흐름도이다.
보다 구체적으로, 도 4은 제1 명령 처리부(124)에서 처리된 명령 처리 정보 에 대한 결과값인 명령 완료 정보를 프로세서(130)가 다시 전달받을 필요가 있는 경우의 명령 처리 과정을 나타낸 흐름도이다. 다만, 이미 도 3에 대해서, 상세히 설명된 내용과 중복되는 설명은 생략하기로 한다. 또한 도3과 마찬가지로 도1에서 설명된 본 발명의 일 예를 기초로 명령이 처리되는 과정을 설명한다.
또한, 명령 처리 정보가 출력 명령인 경우, 도 3에서 단계 S300의 실행 순서는 가변/반복되거나 다양할 수 있으므로 이는 생략하여 도시하였다. 그리고, 단계 S400 내지 단계 S440까지는 도 3에서 설명된 명령처리 방법과 동일하므로 이에 대한 설명은 생략한다.
단계 S450에서, 제1 명령 처리부(124)는 명령 처리 정보에 따른 명령을 처리한 후, 상기 명령 처리 정보에 상응하는 명령처리 결과값인 명령 완료 정보를 기억부(110)의 특정영역에 기록한다. 명령 완료 정보는 미리 할당되거나 프로세서(130)에 의하여 지정된 영역일 수 있으며, 예를 들어 메일아웃 박스(115)일 수 있다. 이 경우, 상기 명령 완료 정보는 프로세서(130)에서 상기 명령 완료 정보를 되돌려 받을 필요가 있다. 상기 명령 처리 정보의 일 예로, 상기 기억부(110)내의 저장 영역(117)의 특정영역 C에 기록되어 있는 정보와 다른 특정영역 D에 기록되어 있는 정보를 연산 처리(예들 들어, 사칙연산을 이용하여 새로운 결과값을 생성)하여 또 다른 특정영역 E(예를 들어, 메일아웃 박스(115) 또는 저장 영역(117) 내의 임의의 주소)에 기록하라는 연산명령(Operational)이 그 예가 될 수 있다. 또한, 명령 처리 정보에 내용에 따라, 저장 영역(117)이거나 출력 영역(119)일 수도 있음은 상술한 바와 같다. 출력 영역(119)에 기록딘 명령 완료 정보는 상술한 바와 같이 제2 명령 처리부(126)에 의해 외부 출력 장치로 출력될 데이터일 수 있다. 물론, 저장 영역(117)에 기록된 데이터도 제2 명령 처리부에 의해서 출력될 수 있다.
단계 S460에서 처리부(120)은 명령 처리 정보에 대한 처리가 완료되었음을 알리는 신호인 인터럽트 신호를 명령 처리 정보를 기록한 프로세서(130)로 출력한다.
단계 S470에서, 인터럽트 신호를 수신한 프로세서(130)는 명령 완료 정보가 기록되어 있는 상기 특정영역 E로부터 상기 명령 완료 정보를 읽는다. 물론, 상기 프로세서(130)는 상기 명령 완료 정보를 읽지 않을 수 있다. 예를 들어, 잘못된 연산명령에 상응하는 프로세스가 상기 처리부(120)에 의해서 수행된 경우, 프로세서(130)는 상기 명령 완료 정보가 기록되어 있는 싱기 명령 완료 정보를 읽지 않고 삭제할 수 있다. 또한, 명령 처리 정보가 저장 영역(117)의 제1 주소에 기록된 데이터를 저장 영역(117)의 제2 주소에 복사하도록 하는 복사 명령인 경우, 처리부(120)는 제1 주소에 기록된 데이터를 독출하여 제2 주소에 복사할 것이다.
도 5는 본 발명의 바람직한 일 실시예에 따른 명령 처리 정보 중 하나인 복사 명령(Copy Command)의 구성을 예시한 도면 이다.
도 5를 참조하면, 복사 명령에 상응하는 명령 처리 정보는 해당 명령의 유형을 지정하는 제1행, 소스 데이터(source data)의 기록 주소를 나타내는 제2행, 복사된 데이터가 기록될 주소(destination address)를 나타내는 제3행 및 기록될 데이터의 크기를 나타내는 제4행을 포함할 수 있다. 다만, 본 발명의 명령 처리 정보의 구성 형태가 도 5의 예시 형태에 제한되지 않음은 자명하다.
도 5에 예시된 명령 처리 정보를 구체적으로 설명하면, 메일박스(113)의 주소 '0xffff80'(510-1)에는 해당 명령의 유형을 나타내는 '0x0001'(530-1, 즉 복사 명령)이 기록되고, 메일박스(113)의 주소 '0xffff84'(510-2)에는 소스 데이터가 기록된 저장 영역(117)내의 주소(530-2)가 기록된다. 도 5에는 해당 주소(530-2)가 Notfixed라고 기재되었으나, 실제적으로 해당 필드에 관련 주소가 기록될 수 있음은 자명하다.
마찬가지로, 메일박스(113)의 주소 '0xffff88'(510-3)에는 복사된 데이터가 기록될 주소(530-3)가 기록되며, 메일박스(113)의 주소 '0xffff8c'(510-4)에는 복사될 데이터의 크기(530-4)가 기록된다.
물론, 예시된 명령 처리 정보의 구성은 해당 명령의 유형에 따라 상이할 수 있다.
예를 들어, 출력명령인 경우 처리부(120)는 출력 영역(119)에 기록된 데이터를 출력할 것이므로 명령어 코드(530-1)만이 포함될 수도 있으며, 외부 출력 장치(140)가 복수인 경우 어떤 외부 출력 장치(140)를 통해 출력될 것인지를 특정하는 정보가 더 포함될 수 있다.
또한, 연산 명령인 경우, 연산의 대상이 되는 소스 데이터 주소가 복수로 포함되고, 연산된 결과값이 기록될 주소가 포함될 수 있다.
도 6는 본 발명의 또 다른 실시예에 따른 복수의 프로세서로부터의 명령처리관계를 나타내는 듀얼 포트 메모리 장치를 예시한 도면이다.
본 발명의 기술적 사상은 둘 이상의 포트를 구비하는 멀티 포트 메모리 장치 에도 제한없이 적용될 수 있음은 자명하다. 다만, 설명 및 이해의 편의를 위해 이하에서는 메모리 장치(600)가 2개의 프로세서에 의해 공유되는 듀얼 포트 메모리 장치인 경우를 가정하여 설명한다.
복수의 프로세서(640, 650)가 하나의 메모리 장치(600)을 공유하는 경우, 메모리 장치(600)는 각 프로세서에 대응하는 기억부(612, 614) 및 처리부(620, 630)를 독립적으로 구비할 수 있다. 즉, 제1 프로세서(640)는 명령 처리 정보 또는 명령 개시 정보를 제1 기억부(612)의 지정된 영역에 각각 기록할 것이고, 제2 프로세서(650)는 명령 처리 정보 또는 명령 개시 정보를 제2 기억부(614)의 지정된 영역에 각각 기록할 것이다.
제1 처리부(620)는 제1 기억부(612)에 기록된 명령 처리 정보 또는 명령 개시 정보를 이용하여 상응하는 처리를 수행한 후 인터럽트 신호를 제1 프로세서(640)로 출력하고, 제2 처리부(630)는 제2 기억부(614)에 기록된 명령 처리 정보 또는 명령 개시 정보를 이용하여 상응하는 처리를 수행한 후 인터럽트 신호를 제2 프로세서(650)로 출력할 것이다. 물론, 상술한 바와 같이 인터럽트 신호의 출력은 생략되거나, 명령 처리 정보의 유형에 따라 달리 적용될 수도 있다.
물론, 제1 처리부(620)는 도 1에서 설명한 처리부(120와 같이 구성될 수도 있다. 또한, 제1 처리부(620)는 도 2에서 설명한 복수의 처리부(120A 또는120B)중 어느 하나이거나 복수의 처리부(120A 및 120B)동시에 구비할 수도 있음은 본 발명의 기술적 사상에 비추어보아 자명하다 할 것이다. 즉, 제1 처리부(620)는 다양한 형태로 구성될 수 있음이 자명하다.
물론,, 제2 처리부(640)도 제1 처리부(620)와 같이, 다양한 형태로 구성될 수 있음은 자명하다 할 것이다.
제1 기억부 및 제2 기억부(612, 614)의 구성은 앞서 도 1을 참조하여 설명한 기억부(110)와 동일하거나 유사할 수 있다. 즉, 각 프로세서에 대해 억세스 가능한 저장영역이 논리적으로 분할되어 설정된 경우 도 1의 기억부(110)와 동일한 구성이 될 수 있다. 그러나, 저장영역은 공통으로 억세스 가능하도록 설정하되, 메일박스(113) 등은 각각 독립적으로 할당한 경우 제1 및 제2 기억부(612, 614)의 구성은 도 1의 기억부(110)와 약간 상이해질 것이다.
다만, 후자의 경우 각 프로세서로부터 지시된 처리에 의한 결과값이 기록될 주소가 일치하는 경우 정상적인 처리 완료가 불가능할 수 있다. 이를 방지하기 위해, 처리된 결과값을 기록하기 위한 주소를 각 프로세서별로 달리 설정하거나, 결과값의 기록 이전에 각 처리부(620, 630)간(또는 프로세서간)에 명령 처리 정보를 상호 확인하도록 하는 단계가 수행되도록 할 수도 있을 것이다
또한, 메모리 장치(600)는 결합된 외부 출력 장치(140)의 수에 상응하는 출력 영역(119)을 포함할 수 있다. 따라서, 하나의 외부 출력 장치(140)가 결합되었다면 하나의 출력 영역(119)으로 충분할 것이다.
다만, 복수의 프로세서(640, 650)가 동시에 외부 출력 장치(140)를 통해 임의의 데이터를 출력하고자 하는 경우도 있을 수 있으므로, 출력 영역(119)에 어떤 프로세서(640, 650)가 데이터를 기록하여야 하는지에 대한 권한은 복수의 프로세서(640, 650) 중 권한 제어 기능을 가지는 프로세서에 의해 조율될 수 있다. 만일, 하나의 프로세서가 휴대형 단말기의 전체 기능을 제어하는 메인 프로세서이고, 다른 하나의 프로세서는 부가적인 기능(예를 들어, 카메라 기능 등)을 수행하고 메인 프로세서에 의해 제어되는 어플리케이션 프로세서인 경우, 그 권한은 메인 프로세서에 의해 제어될 수 있을 것이다.
물론, 하나의 출력 영역(119)에 복수의 프로세서(640, 650)가 동시에 데이터를 기록하는 경우도 존재할 수 있다. 예를 들어, 프리뷰 모드(즉, 카메라 기능을 구비한 휴대형 단말기에서 인코딩된 이미지를 생성하는 캡쳐 모드의 수행 이전에 피사체에 상응하는 실시간 영상을 표시부를 통해 표시하는 상태 모드)의 수행중에 메인 프로세서는 배터리 잔량 등을 표시하기 위한 기본 정보에 상응하는 데이터를 출력 영역(119)에 기록하고, 어플리케이션 프로세서는 피사체에 상응하는 실시간 영상 데이터를 출력 영역(119)에 기록할 수도 있다. 이 경우, 복수의 프로세서가 출력 영역(119)에 각각의 데이터를 기록하기 위한 영역은 미리 지정되거나 메인 프로세서에 의해 유동적으로 할당될 수도 있을 것이다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이, 데이터 처리 기능을 구비한 메모리 장치 및 그 데이터 처리 방법은 메모리 장치가 프로세서로부터 수신된 명령을 독립적으로 수행할 수 있 는 효과가 있다.
또한, 본 발명은 메모리 장치에 기록된 데이터의 처리를 수행하는 프로세서의 처리 효율이 증진되는 효과도 있다.
또한, 본 발명은 메모리 장치에 기록된 데이터를 외부 출력 장치(예를 들어, 비디오 출력부 및/또는 오디오 출력부)를 통해 출력하는 경우 시스템 처리 효율 및 속도를 개선할 수 있는 효과도 있다.
또한, 본 발명은 표시부가 표시할 데이터를 임시로 저장하기 위한 메모리를 구비할 필요가 없어 단가를 낮출 수 있고, 또한 표시창의 크기를 대형화할 수 있는 효과도 있다.
또한, 본 발명은 데이터 처리 명령을 수행하는 제1 처리부와 기록된 데이터를 외부 출력 장치(예를 들어, 비디오 출력부 및/또는 오디오 출력부)를 통해 출력하는 제2 처리부를 포함하여 시스템의 효율을 및 데이터 처리 속도를 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명 및 그 균등물의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (36)

  1. 메모리 장치에 있어서,
    프로세서에 의해 프로세스 명령 정보가 기록되는 프로세스 영역;
    하나 이상의 데이터가 기록된 저장 영역;
    상기 저장 영역에 기록된 데이터들 중 상기 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역; 및
    상기 프로세스 명령 정보에 상응하여 데이터 복사, 데이터 연산 및 외부 출력 장치로 표시용 데이터의 전송 중 하나 이상의 프로세스를 수행하는 처리부를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 명령 처리부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 명령 처리부를 포함하는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서,
    상기 프로세스 명령 정보는 상응하는 상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보 또는 상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제3항에 있어서,
    상기 프로세스가 데이터 복사인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 주소 정보 및 상기 소스 데이터가 복제된 데이터가 기록될 주소 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제3항에 있어서,
    상기 프로세스가 데이터 연산인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 복수의 주소 정보 및 상기 소스 데이터로부터 연산된 데이터가 기록될 주소 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  6. 제3항에 있어서,
    상기 프로세스가 상기 외부 출력 장치로 상기 표시용 데이터의 전송인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  7. 제3항에 있어서,
    상기 프로세스 영역은,
    상기 명령 개시 정보가 기록되는 메일박스 제어 레지스터; 및
    상기 명령 처리 정보가 기록되는 메일박스를 포함하는 것을 특징으로 하는 메모리 장치.
  8. 제7항에 있어서,
    상기 프로세스 영역은,
    상기 제1 명령 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일아웃 박스(Mail Out Box)를 더 포함하는 것을 특징으로 하는 메모리 장치.
  9. 제7항에 있어서,
    상기 메일박스 제어 레지스터는,
    상기 프로세스가 상기 제1 명령 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 제2 명령 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제2 메일박스 레지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  10. 제2항에 있어서,
    상기 처리부는,
    상기 프로세서에 의해 상기 명령 개시 정보가 기록되면 상응하는 상기 명령 개시 신호를 생성하여 상기 프로세스를 수행할 상기 제1 명령 처리부 또는 상기 제2 명령 처리부에 출력하는 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우, 상기 프로세서 에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제1 명령 처리부에 출력하는 제1 명령 신호 발생부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제2 명령 처리부에 출력하는 제2 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  12. 제1항에 있어서,
    상기 처리부는,
    상기 프로세스 명령 정보에 상응하는 프로세스의 수행이 완료되면 상기 프로세서로 인터럽트 신호를 출력하는 것을 특징으로 하는 메모리 장치.
  13. 메모리 장치에 있어서,
    프로세서에 의해 프로세스 명령 정보가 기록되는 프로세스 영역;
    하나 이상의 데이터가 기록된 저장 영역;
    상기 저장 영역에 기록된 데이터들 중 상기 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역; 및
    상기 프로세스는 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 어느 하나 이상의 프로세스를 수행하는 복수의 처리부를 포함하는 메모리 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 복수의 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 처리부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 처리부를 포함하는 것을 특징으로 하는 메모리 장치.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 프로세스 명령 정보는 상응하는 상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보 또는 상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 프로세스가 데이터 복사인 경우, 상기 명령 처리 정보는 상기 프로세스 의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 주소 정보 또는 상기 소스 데이터가 복제된 데이터가 기록될 주소 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 프로세스가 데이터 연산인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보, 소스 데이터가 기록된 상기 저장 영역 내의 복수의 주소 정보 또는 상기 소스 데이터로부터 연산된 데이터가 기록될 주소 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 프로세스가 상기 외부 출력 장치로 상기 표시용 데이터의 전송인 경우, 상기 명령 처리 정보는 상기 프로세스의 유형을 지정하기 위한 유형 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 프로세스 영역은,
    상기 명령 처리 정보가 기록되는 메일박스를 포함하는 것을 특징으로 하는 메모리 장치.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서,
    상기 프로세스 영역은,
    상기 제1 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일아웃 박스(Mail Out Box)를 더 포함하는 것을 특징으로 하는 메모리 장치.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서,
    상기 메일박스 제어 레지스터는,
    상기 프로세스가 상기 제1 처리부에 대한 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 제2 처리부에 대한 명령 개시 정보가 상기 프로세스에 의해 기록되는 제2 메일박스 레지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    상기 제1 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 출력하는 제1 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제19항 내지 21항 중 어느 한 항에 있어서,
    상기 제2 처리부는,
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 출력하는 제2 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  24. 제14항에 있어서,
    상기 제1 처리부 또는 제2 처리부는,
    상기 프로세스 명령 정보에 상응하는 프로세스의 수행이 완료되면 상기 프로세서로 인터럽트 신호를 출력하는 것을 특징으로 하는 메모리 장치.
  25. 복수의 프로세서에 의해 공유되는 메모리 장치에 있어서,
    임의의 데이터 또는 프로세서에 의해 기록되는 프로세스 명령 정보가 기록되는 기억부; 및
    상기 프로세스 명령 정보에 상응하여 데이터 복사, 데이터 연산 또는 외부 출력 장치로 표시용 데이터의 전송 중 하나 이상의 프로세스를 수행하며 상기 프로세서 각각에 별도로 구비되어 있는 복수의 처리부를 포함하는 메모리 장치.
  26. 제25항에 있어서,
    상기 복수의 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 처리부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 처리부를 포함하는 것을 특징으로 하는 메모리 장치.
  27. 25항에 있어서,
    상기 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 프로세스를 수행하는 제1 명령 처리부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 프로세스를 수행하는 제2 명령 처리부를 포함하는 것을 특징으로 하는 메모리 장치.
  28. 제25항에 있어서,
    상기 기억부는 복수이되,
    상기 기억부는 상기 각 프로세서에 개별적으로 할당되어 상기 처리부와 한 쌍씩 구비되는 것을 특징으로 하는 메모리 장치.
  29. 제25항에 있어서,
    상기 기억부는,
    상기 결합된 프로세서의 수에 부합하도록 분할된 복수의 분할 영역으로 구성되고, 각 분할 영역은 상기 각 프로세서에 개별적으로 할당되어 상기 처리부와 한 쌍씩 구비되는 것을 특징으로 하는 메모리 장치.
  30. 제26항 내지 제29항 중 어느 한 항에 있어서,
    상기 프로세스 명령 정보는,
    상기 프로세스의 수행 개시를 지시하기 위한 명령 개시 정보; 및
    상기 프로세스의 유형과 내용을 지정하기 위한 명령 처리 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  31. 제30항에 있어서,
    상기 기억부는,
    상기 프로세서에 의해 상기 프로세스 명령 정보가 기록되는 프로세스 영역;
    하나 이상의 데이터가 기록되는 저장 영역;
    상기 저장 영역에 기록된 데이터들 중 상기 기억부에 결합된 프로세서에 의해 선택된 표시용 데이터가 기록되는 출력 영역을 포함하는 것을 특징으로 하는 메모리 장치.
  32. 청구항 32은(는) 설정등록료 납부시 포기되었습니다.
    제31항에 있어서,
    상기 프로세스 영역은,
    상기 명령 개시 정보가 기록되는 메일박스 제어 레지스터; 및
    상기 명령 처리 정보가 기록되는 메일 박스를 포함하는 것을 특징으로 하는 메모리 장치.
  33. 청구항 33은(는) 설정등록료 납부시 포기되었습니다.
    제31항에 있어서,
    상기 기억부는,
    상기 처리부에 의한 상기 프로세스의 수행 결과에 상응하는 명령 완료 정보가 기록되는 메일 아웃 박스(Mail Out Box)를 더 포함하는 것을 특징으로 하는 메모리 장치.
  34. 청구항 34은(는) 설정등록료 납부시 포기되었습니다.
    제32항에 있어서,
    상기 메일박스 제어 레지스터는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우 상응하는 명령 개시 정보가 상기 프로세서에 의해 기록되는 제1 메일박스 제어 레지스터와 상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우 상응하는 명령 개시 정보가 상기 프로세서에 의해 기록되는 제2 메일박스 레지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  35. 청구항 35은(는) 설정등록료 납부시 포기되었습니다.
    제30항에 있어서,
    상기 처리부는,
    상기 명령 개시 정보가 기록되었는지 여부를 판단하여, 기록된 경우 명령 개 시 신호를 출력하는 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  36. 청구항 36은(는) 설정등록료 납부시 포기되었습니다.
    제30항에 있어서,
    상기 처리부는,
    상기 프로세스가 데이터 복사 또는 상기 데이터 연산인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제1 명령 처리부에 출력하는 제1 명령 신호 발생부; 및
    상기 프로세스가 외부 출력 장치로 표시용 데이터의 전송인 경우, 상기 프로세서에 의해 기록된 상기 명령 개시 정보에 상응하는 명령 개시 신호를 생성하여 상기 제2 명령 처리부에 출력하는 제2 명령 신호 발생부를 더 포함하는 것을 특징으로 하는 메모리 장치.
KR1020060066585A 2006-07-14 2006-07-14 데이터 처리 기능을 구비한 메모리 장치 KR100782594B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060066585A KR100782594B1 (ko) 2006-07-14 2006-07-14 데이터 처리 기능을 구비한 메모리 장치
PCT/KR2007/003434 WO2008007931A1 (en) 2006-07-14 2007-07-13 Memory device having data processing function
US12/298,724 US20090138687A1 (en) 2006-07-14 2007-07-13 Memory device having data processing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066585A KR100782594B1 (ko) 2006-07-14 2006-07-14 데이터 처리 기능을 구비한 메모리 장치

Publications (1)

Publication Number Publication Date
KR100782594B1 true KR100782594B1 (ko) 2007-12-06

Family

ID=38923446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066585A KR100782594B1 (ko) 2006-07-14 2006-07-14 데이터 처리 기능을 구비한 메모리 장치

Country Status (3)

Country Link
US (1) US20090138687A1 (ko)
KR (1) KR100782594B1 (ko)
WO (1) WO2008007931A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140143505A (ko) * 2013-06-07 2014-12-17 삼성전자주식회사 뷰 모드에서 정보 제공 방법 및 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822911B2 (en) 2007-08-15 2010-10-26 Micron Technology, Inc. Memory device and method with on-board cache system for facilitating interface with multiple processors, and computer system using same
US8291174B2 (en) 2007-08-15 2012-10-16 Micron Technology, Inc. Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same
US8055852B2 (en) 2007-08-15 2011-11-08 Micron Technology, Inc. Memory device and method having on-board processing logic for facilitating interface with multiple processors, and computer system using same
US8774374B2 (en) * 2007-12-13 2014-07-08 Verizon Patent And Licensing Inc. Managing visual voicemail from multiple devices
US20120060000A1 (en) * 2010-09-06 2012-03-08 Guozhong Zhu System and method for flexibly storing, distributing, reading, and sharing electronic books
US10026458B2 (en) 2010-10-21 2018-07-17 Micron Technology, Inc. Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size
TWI553642B (zh) * 2013-12-12 2016-10-11 慧榮科技股份有限公司 資料存取命令執行方法以及使用該方法的快閃記憶體裝置
US20220405601A1 (en) * 2021-06-16 2022-12-22 Western Digital Technologies, Inc. Enhanced digital signal processor (dsp) nand flash

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849875A (en) 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
KR20020069038A (ko) * 2001-02-23 2002-08-29 임윤호 서브 윈도우를 이용한 컴퓨터 화면 디스플레이 장치 및 방법
US6725316B1 (en) 2000-08-18 2004-04-20 Micron Technology, Inc. Method and apparatus for combining architectures with logic option
KR20050085150A (ko) * 2002-11-26 2005-08-29 어드밴스드 마이크로 디바이시즈, 인코포레이티드 사이클당 복수의 액세스를 지원하는 캐시 메모리를 구비한마이크로프로세서
US20050246487A1 (en) 2004-05-03 2005-11-03 Microsoft Corporation Non-volatile memory cache performance improvement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210828A (en) * 1988-12-29 1993-05-11 International Business Machines Corporation Multiprocessing system with interprocessor communications facility
JPH06243113A (ja) * 1993-02-19 1994-09-02 Fujitsu Ltd 並列計算機における計算モデルのマッピング法
US5923892A (en) * 1997-10-27 1999-07-13 Levy; Paul S. Host processor and coprocessor arrangement for processing platform-independent code
US6279050B1 (en) * 1998-12-18 2001-08-21 Emc Corporation Data transfer apparatus having upper, lower, middle state machines, with middle state machine arbitrating among lower state machine side requesters including selective assembly/disassembly requests
US7496917B2 (en) * 2003-09-25 2009-02-24 International Business Machines Corporation Virtual devices using a pluarlity of processors
US7386636B2 (en) * 2005-08-19 2008-06-10 International Business Machines Corporation System and method for communicating command parameters between a processor and a memory flow controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849875A (en) 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
US6725316B1 (en) 2000-08-18 2004-04-20 Micron Technology, Inc. Method and apparatus for combining architectures with logic option
KR20020069038A (ko) * 2001-02-23 2002-08-29 임윤호 서브 윈도우를 이용한 컴퓨터 화면 디스플레이 장치 및 방법
KR20050085150A (ko) * 2002-11-26 2005-08-29 어드밴스드 마이크로 디바이시즈, 인코포레이티드 사이클당 복수의 액세스를 지원하는 캐시 메모리를 구비한마이크로프로세서
US20050246487A1 (en) 2004-05-03 2005-11-03 Microsoft Corporation Non-volatile memory cache performance improvement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140143505A (ko) * 2013-06-07 2014-12-17 삼성전자주식회사 뷰 모드에서 정보 제공 방법 및 장치
KR102098058B1 (ko) 2013-06-07 2020-04-07 삼성전자 주식회사 뷰 모드에서 정보 제공 방법 및 장치

Also Published As

Publication number Publication date
US20090138687A1 (en) 2009-05-28
WO2008007931A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100782594B1 (ko) 데이터 처리 기능을 구비한 메모리 장치
CN111651384B (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
US8200911B2 (en) Device having shared memory and method for controlling shared memory
JP2001084229A (ja) Ｓｉｍｄ型プロセッサ
JPH11194995A (ja) Ｄｒａｍ内蔵マイクロプロセッサ及びｄｒａｍ内蔵マイクロプロセッサのデータ転送方法
JP3481308B2 (ja) インターフェース装置、データ転送システム及びデータ転送方法
JPS60117327A (ja) ディスプレイ装置
JPS62118440A (ja) プログラム転送方式
KR20070105761A (ko) 데이터 처리 기능을 구비한 메모리 장치 및 그 데이터 처리방법
CN110383259B (zh) 计算处理装置和信息处理系统
US5034886A (en) Computer system for reducing number of dedicated registers using memory stock and sharing of address and general purpose registers
US5566313A (en) Apparatus for controlling the transfer of data
KR100888427B1 (ko) 공유 메모리를 구비한 디지털 처리 장치 및 데이터 출력방법
KR20070105779A (ko) 프로세스 기능을 갖는 메모리 장치 및 그 프로세스 방법
JP3399709B2 (ja) プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ
JP4841314B2 (ja) データ転送回路
JP5213394B2 (ja) 画像転送装置
JP4413905B2 (ja) Ｓｉｍｄ型プロセッサ
JP3293144B2 (ja) 周辺制御装置
JP2798492B2 (ja) リストベクトル処理装置
JPS6135576B2 (ko)
JPS63223943A (ja) ダイレクトメモリアクセス制御装置
JPH06208539A (ja) 高速データ転送方式
JPH05143718A (ja) 画像処理装置
JPH01209563A (ja) プロセッサ間通信方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 13