JPS62502151A - 大型コンピユ−タシステムのコンピユ−タ機能をシミユレ−トするための配列 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 大型コンピュータシステムのコンピュータ機能をシミュレートするための配列 関連米国特許出願 本出願に関連があって、直接的または間接的に先行している米国特許出願は次の 通りである： 出願番号ニア２０，５７４．１９８５年４月５日にフレデリック・Ｇ、フェレン サ等により出願され、大型コンピュータシステムのコンピュータ機能をシミュレ ートするための配列におけるロジックシミュレーションプロセッサと題されてい る。

久更Ω宣丞 ｘ服尖北野 本発明はプロセス制御を行う要素の配列、特にプロセッサ及びコンピュータシス テムの他の構成要素内で起こる種々の機能を同時にシミュレートするよう構成さ れている配列に関するものであり、上記機能はサブシステムの機能から個々のゲ ートの機能にまで様々に変化し得る。

コンピュータシステムの設計がプロトタイプ型で実施される前に、設計ミスの診 断を容易にし、製作のし直しによる反復を減少させ、更に現場での変更の融通性 を高めるために、種々の構成要素の機能をシミュレートすることが習慣となって いる。このようなシミュレーションによって設計を確かめることは、設計ミスか ら生じるコストを減らすこととなる。

従来、設計のシミュレーションは、大抵ソフトウェア制御のもとて汎用コンピュ ータにより実施されてきた。しかし、ソフトウェアによるシミュレーションは、 特にシステム仕様の決定開始から回路設計を行ってシステムのハードウェアのプ ロトタイプが完成するまでにより多くの時間を要する大型コンピュータシステム に対して、しばしば何千時間にも及ぶコンピュータ時間を必要とする。

このために特殊目的のシステムが作られて、ハードウェアレベルでシステムのロ ジック設計を特定してシミュレートすることにより、何万回のファクタでシミュ レーション回数の大幅な減少が実現されてきた。特殊なハードウェアシミュレー タは、例えば第１９回デザインオートメーション会議のＩ　ＥＥＥ報告にあるデ ニュー（ＤｅＮｅａｕ）の「ヨークタウンシミュレーションエンジン」、及び上 記同じ会議報告にあるアブラモビシ（Ａｂｒａｍｏｖｉｃｉ）等の「ロジックシ ミュレーションマシーン」に説明されている。

設計のシミュレーションのための特殊目的コンピュータは、大抵並列方式やバイ ブライン方式または非常に複雑な制御構成を必要とする前記両方式の組み合わせ 等のように、それぞれが独立している種々のものがあった。特殊目的のシミュレ ーションコンピュータは、はとんどが設計のシミュレーションを研究する目的で 研究所において設計され作成された。しかし、製造の変更及び商業的システムの 品質向上をより容易にするため、製造工場と結び付いた設計センターで使用でき る特殊目的のシミュレーション機械の使用が望まれている。

従って、本発明の目的は、改良された特殊目的のシミュレーションコンピュータ システムを提供することである。

本発明の他の目的は、制御の複雑さが軽減された特殊目的のシステムを提供する ことである。

本発明の更に他の目的は、ホストの汎用コンピュータによって操作される補助シ ステムとして作動するシステムを提供することである。

聚呵９盟栗 上で明確にした目的を達成するために、本発明は論理式と状態要素と記憶装置と をシミュレートする多数のロジックプロセッサを備え、これらのロジックプロセ ッサは分離してプログラムされており、ツリー状構造に配置されている。複数の ネットワークブヮセッサは、ツリー網の中間の節（ノード）を形成し、信号の経 路として機能している。コントロールプロセッサは、シミュレーションの手順、 外部刺激への対応、及び信号の監視と障害報知の機構制御とを統制する。又、こ のコントロールプロセッサは、汎用コンピュータであるホストシステムへの外部 インタフェースを提供する。

従って、本発明の特徴は、各々が階層的制御の下で論理式と状態要素と記憶装置 の配列とをシミュレートする、プロセス制御を行う要素のツリー状配列にある。

図面の簡単な説明 本発明の前述の目的、効果及び特徴は、図面と共に次の詳細な説明をよく吟味す れば容易に理解できるだろう：第１図は本発明の配列の構成図、 第２図はプロセッサの配列内にあるロジックシミュレーションプロセッサのうち １つの構成図、 第３図は本発明のバスコントロールモジュールの構成図、第４図はシミュレーシ ョン配列内にあるノードまたはネットワークシミュレーションプロセッサの制御 の構成図、第５図はデータ機能ユニットのロジック回路の構成図である。

久団Ω概塔 論理的なシミュレーション能力を提供する特殊目的プロセッサの配列を第１図に 示した。この配列では、ソフトウェアシミュレータで可能なスピードの何倍もの スピードで、非常に大型でかつ複雑なシステムの設計に対し機能的な実施段階の シミュレーションを行うことができる。

第１図で示すように、この配列は本質的にツリー状配列である。

ツリーの「葉」を構成するロジックシミュレーションプロセッサ１０は、論理式 と状態要素とをシミュレートし、またメモリ構造をもシミュレートできる。ネッ トワークシミュレーションプロセッサ１１は、以下により詳細に説明するように 、ツリーの中間の「枝」またはノードを構成して、信号の経路として機能し又他 の機能をも行う。種々のバスが配列内のシミュレーションプロセッサを相互に結 合する。直接つながったバスへのそれぞれのプロセッサによるアクセスは、バス コントロールモジュール１３の制御下にある。各々のプロセッサは各々のプログ ラム及びデータを有し、変更通知をツリーの上下に送ることによって他のプロセ ッサとやりとりする。

シミュレーションコントロールプロセッサ１２は、以下に更に綿密に、説明する ように、シミュレーションの手順、外部刺激への対応及び信号の監視と障害報知 の制御とを統制する。

又、シミュレーションコントロールプロセッサ１２は、配列から市販のプロセシ ングシステムであるホストシステムへの外部インタフェースを提供する。本発明 の実施例において、各々の配列は、分離してプログラム可能なプロセス制御を行 う約３００の要素から成り、各々のシミュレーションコントロールプロセッサは ３つのシミュレーション配列までを制御できる。

本発明のツリー状配列によって、各配列は二以下に更に綿密に説明するように、 ゲート段階の機能をシミュレートするためにツリーの種々の部分で分割できる。

それぞれの分割の大きさは、シミュレートされる口。

シック機能の複雑さによって決まる。更に、分割された配列内のそれぞれのプロ セッサは、信号の変更が発生するとそれを報告することができるので、シミュレ ーションの出力は、ロジック機能が実行されるにつれて、異なる構成要素が通過 していく種々の状態を、いかなるクロック時であっても、示すことができる。

第１図の全てのロジックシミュレーションプロセッサｌＯは同一であり、第２図 に示す通りである。第２図に示すように、ロジックシミュレーションプロセッサ の主な構成要素は、データ機能ユニット２０．バリューテーブル２１及び実行指 令テーブル２２である。データ機能ユニット２０は１ビツト巾のスタックプロセ ッサであり、２１個の構成要素から成るラストイン・ファーストアウトスタック またはブツシュダウンスタックを持ち、先頭位置は第２図にＳレジスタ２３で示 されている。

スタック２３は以下に説明する実行指令セット内の種々の実行指令によって操作 される。実行指令セットは、論理指令のほかに信号値の変更を調べる機能とロジ ック機能のシミュレーションによってシミュレートされるクロック信号のエツジ や変更を検出する機能を有している。

バリューテーブル２１内に格納された値は、シミュレートされている現在の機能 を示す構成図又は図表と考えられ、その機能は実行指令テーブル２２内に格納さ れた実行指令の手順に従って実施される。バリューテーブル２１は本質的に３− ）のテーブルから成り、それぞれ１ビツト巾で１６にの容量である。これらのテ ーブルは信号名として参照され、実行指令テーブル２２内に読み出されたそれぞ れの実行指令内に含まれるアドレスによりアドレスされる。これら３つのバリュ ーテーブルは、当業者が容易に理解できるため第２図では実際に示していない。

そのうちの現在値テーブル（Ｖｐ）は、現在のシミュレーションサイクルの間に 伝達されるべき全信号の現在の値を有している。次値テーブル（Ｖｎ）は次のシ ミュレーションサイクルの開始時における全信号の初期値を有している。実行さ れる現在の機能が遅延を要求していなければ、Ｖｎ及びＶｐは常に同一である。

ユニットの遅延は、新しい信号値をＶｎだけに書き込むことによって処理される 。この結果として、次のシミュレーションサイクルの開始まで伝達を遅延する。

第３のバリューテーブル（Ｖｆ）は、機能ロジック内に障害を引き起すために使 われる。

実行指令テーブル２２は、データ機能ユニット２０の制御のための実行指令の列 を有する他に、ランダムアクセスメモリがシミュレートされている場合には、ラ ンダムアクセスメモリの内部状態を含むために使うこともできる。ロジック機能 がシミュレートされている場合の、シミュレータの実行指令は次の一般型である ：くアドレス＞　＜ｎ−ｃ＞　＜ｆ＞　＜ｏｐ−ｃｏｄｅ＞ここで、くアドレス 〉は実行指令テーブル２２内の実行指令向けのアドレス、もしくは実行されてい る現在の＜ｏｐ−ｃｏｄｅ＞に対応するバリューテーブルのアドレスである。＜ ｙｌ−（＞は、実行される入力信号のノーマル値または反転値かを、あるいは現 在のスタックの先頭のノーマル値または反転値かを示す。＜ｆ＞は＜ｏｐ−ｃｏ ｄｅ＞の変化機能を示し、＜ｏｐ−ｃｏｄｅ＞はデータ機能ユニット２０によっ て実行される処理を示す。以下に更に説明するように、データ機能ユニット２０ は、はぼそれぞれの＜ｏｐ−ｃｏｄｅ＞のための回路を有し、そうでなければ＜ ｏｐ−ｃｏｄｅ＞はそのような回路の組み合わせによって実行される。データ処 理ユニット２０の出力はたいていスタックレジスタ２３の先頭に格納され、デー タ機能ユニット２０への入力はバリューテーブル２１及びレジスタ２３から行わ れる。

犬丘批念竺ヱ土 第２図のロジックシミュレーションプロセッサによって使われる実行指令セット は４つのタイプに分けられる。実行指令の最大グループはブツシュ型実行指令で 、これはデータ機能ユニット２０への入力源としてバリューテーブル２１及びス タック先頭（ｔｏｐ−ｏｆ−ｓｔａｃｋ）レジスタ２３を使い、常に結果値をス タック先頭レジスタ２３へ押し込む。この型の＜ｏｐ−ｃｏｄｅ＞のいくつかの 機能のために、スタック先頭レジスタ２３が実行指令の人力源として使われる。

前述のように、実行指令のアドレス領域はバリューテーブル２１内の位置を指示 し、且つ信号名として参照される。コノグループの実行指令はＡＮＤ、　ＯＲ， ＸＯＲ（ＥＸＣＬＵＳＩＶＥＯＲ）及びそれらの種々の組み合わせというように 、全てのロジカル機能を有する。加えてこのグループの実行指令は、信号値をス タック先頭レジスタ２３へ積むブツシュ実行指令を有している。又、２人力のマ ルチプレクサ機能を実行する選択演算子ＳＥＬがあって、スタック先頭レジスタ ２３から２つの値のうち１つが選択される。第１の値が真であれば第２の値が選 択され、さもなければ第３の値が選択される。結果はスタックの先頭に残される 。更に、このグループが有するのは、結果がスタックレジスタ２３の先頭に残さ れる３人力の多数決機能を実行する多数決演算子ＭＡＪである。

次のグループの実行指令はストア型実行指令である。これらの実行指令は入力と してスタック先頭レジスタ２３を使い、結果をバリューテーブル２１内の実行指 令のアドレス領域−信号名によって特定される現在または次の値の位置に格納す る。＜ｏｐ−ｃｏｄｅ＞の機能はこの実行指令型では無視される。遅延演算子Ｄ ＬＹはユニットの遅延機能を実行し、必要な。

らば反転されてスタック先頭項目とその信号名の現在の状態値とが比較される。

この両者が等しくなければ、フリップフロップ列２９の交換要求（スワップリク エスト）フリップフロップ（ＳＲＦＰ）がセットされ、その信号名の次の状態値 がスタック先頭値により置ぎ換えられ、スタックからは取り除かれる。交換が必 要な場合は、第２図のフリップフロップ列２９内の交換フリップフロップ（５Ｗ ＦＦ）のセットが、ｉ＃Ｉ御を行っているネットワークシミュレーションプロセ ッサによって行われる。これによって、第２図のマルチプレクサ２１が現在値テ ーブルＶｐよりむしろ次値テーブルＶｎからの値を選択する。

このグループの２つの重要な演算子は、信号名の現在の値に対する内部変更チェ ック（ＣＨＫＩ）及び信号名の値に対する外部変更チェック（ＣＨＫＥ）である 。この内部変更チェックは信号名の現在の値をチェックするためである。必要な らば反転されるスタック先頭項目と信号名の現在の状態値とが比較される。この 両者が等しくなければ、ブリップフロップ列２９内の内部変更フリップフロップ （ＩＣＦＦ）がセットされ、信号名の現在の状態値がスタック先頭値によって置 き換えられ、次にスタックから取り除かれる。信号名の外部変更チェックは、変 更が起こった場合に信号名及びその新しい値がそれぞれの制御しているネットワ ークシミュレーションプロセッサへ転送されることを除いて、同様である。外部 チェック演算子は、第２図のロジックシミュレーションプロセッサの外部からの 信号のために使われる。

使用される第３グループの実行指令は、ランダムアクセスメモリのシミュレーシ ョンを目的としており、２つの演算子を有している。このうち１つの演算子は、 ランダムアクセスメモリがシミュレートされている状態で使われている時には実 行指令テーブルの読み込みあるいは書き込みのために使われる。第２の演算子は 、実行指令の位置を保存して、シミュレートされているランダムアクセスメモリ のためのデータを保持する。

最後のグループの実行指令は、入力としてスタック先頭を使う制御型実行指令で あり、その結果としてロジックシミュレーションプロセッサの制御の手順を変え る。＜０Ｐ−ｃｏｄｅ＞の機能は分岐機能であり、実行指令のアドレス領域は実 行指令の位置（実行指令名）である。

この最後のグループの２つの演算子は、ブランチ演算子（ＢＲＣＨ）及びループ 終了演算子（ＥＮＤＬ）である。ブランチ機能が真であれば、実行されるべき次 の実行指令のアドレスは、演算子と関連した実行指令名である。そうでなければ 、実行はブランチ演算子の直ぐ後の次の実行指令に続く。ループ終了演算子（Ｅ ＮＤＬ）は、第２図の実行指令テーブル２２内の現在のコードの繰り返しの最後 を示すのに使われる。この演算子は、内部変更フリップフロップの現在の内容を 外部変更フリップフロップへ転送し、前者をリセットする。

シミュレーション動作 本発明の機能シミュレーションは、実行指令テーブル２２内に格納された実行指 令のセットを、Ｎレジスタ２７の内容をインクリメントさせることによる順次処 理を行うことにより、実行される。この順次処理は、バリューテーブル２１内に 格納されたそれぞれの信号値に変化が検出されなくなるまで繰り返される。これ はシミュレートされる現在の機能が安定した状態もしくは永続する状態に到達し たことを示す０次に第２図のロジックシミュレーションプロセッサは、何らかの 外部からの信号変更が受信されるまで待つ、これが受信されると、バリューテー ブル２１内に格納された値を変更することによって、或いは第２図の交換フリッ プフロップ５ＷＦＦがセットされていれば、マルチプレクサ２１ａに現在値テー ブルＶｐよりむしろ次値テーブルＶｎを選択させることによって、入力のうちど ちらか１つが変更されて、更に機能シミュレーションが繰り返される。ブランチ 実行指令と出会うと、そのアドレスはマルチプレクサ２６を介して実行指令テー ブル２２をアドレスするために使われる。第２図で示すように、実行指令テーブ ル２２はＳレジスタ２３からもアドレスされる。

変更の追跡及びそれについての第１図のシミュレーションコントローラ１２への 報告は、第２図のフリップフロップ列２９の３つのフリップフロップ、つまり内 部変更フリップフロップＩＣＦＦ、外部変更フリップフロップＥＣＦＦ及び交換 要求フリップフロップ５ＲＦＦによって制御される。内部信号の現在の値に対す る変更が検出されると、必ず上記内部変更フリップフロップ及び外部変更フリッ プフロップがセットされる。実行指令の列の各繰り返しの最後で、内部変更フリ ップフロップの現在の値が外部変更フリップフロップ内にロードされ、前者がリ セットされる。現在値テーブルと次値テーブルを交換するコマンドが受け取られ 、かつ交換要求フリップフロップ（ＳＲＦＦ）がセットされると、必ず外部変更 フリップフロップもセットされる。次の状態値と現在の状態値とが等しくないこ とがユニット遅延機能によって検出された場合も、この５ＲＦＦが必ずセットさ れる。この５ＲＦＰはコードの各繰り返しのスタートにおいてリセットされる。

これら後者の機能は、前述した遅延演算子ＤＬＹ　、内部変更チェック演算子Ｃ ＨＫＩ及びループ終了演算子ＥＮＤＬによって実施される。

クロック状態をシミュレートする必要がある場合は、値の変更の報告が第２図の ロジックシミュレーションプロセッサへ送られて、所定の実行指令に関連する適 当な現在の状態値を変更することができる。この変更された値が前述の比較プロ セスと出会うと、外部変更フリップフロップがセットされて、クロック信号の値 が変更したことをシミュレーションコントローラに通知する。

久咀２肛但り脱弔 第１図に示したように、それぞれのロジックシミュレーションプロセッサ１０は 、対応するバスコントロールモジュール１３を介して制御しているネットワーク シミュレーションプロセッサもしくはノード１１と通信する。第２図において、 メツセージは、ローカルグローバル出力バス（ＬＧＯＢ）上にロジックシミュレ ーションプロセッサ（ＬＳＰ）側から送られて、ローカルグローバル入力バス（ ＬＧＩＢ）上で対応するバスコト　・ロールモジュール（ＢＧＭ）から受け取ら れる。バス上の送信はローカルバスコントロールバス（ＬＢＣ）によって制御さ れる。このＬＢＧは制御フリップフロップ２９からの出力及び交換フリップフロ ップ（ＳＷＦＦ）への交換信号をも含んでいる。

る。全てのインタフェース上で使われる基本的プロトコルは次のようである。即 ち、いずれのノードも常に自身よりローカルなノードのいずれかに送信し得ると いうこと、並びにローカルなノードはその次９グローバルなノードへ送信するた めには明白に許可をめなくてはならないということである。

送信されるメツセージの一般型は、 くフラグ〉　く仁シャル〉　く信号名〉　く数値〉　である。

フラグ及びイニシャルのビットは、制御しているネットワークシミュレーション プロセッサへの“＜ｏｐ−ｃｏｄｅ＞”を形成する。送信がツリーの下方向にロ ジックシミュレーションプロセッサへ向けられていれば、これらのビットは次の ような３つの解釈のうちの１つである：シミュレーションの変更通知。

ロジックシミュレーションプロセッサからの読み込み要求。

ロジックシミュレーションプロセッサからの書き込み要求。

又、送信がツリーの上方向に第１図のシミュレーションコントローラ１２へ向け られていれば、これらのビットは次のような３つの解釈のうちの１つである： シミュレーションの変更通知。

ロジックシミュレーションプロセッサからの読み込み応答。

分離したフラッグビットがオフ・ラインあるいはエラーの状態を示す。

送信がツリーの上方向に向う場合はメツセージの前にメツセージの出所の指定が され、送信がツリーの下方向に向う場合はメツセージの前にメツセージの行先の 指定がされる。

第３図において、特定のロジックシミュレーションプロセッサが、第３図のバス コントロールモジュールによって送信の許可を与えられると、マルチプレクサ３ ５が特定のローカルグローバル出力バス（ＬＧＯＢ）を選択して２ワードを連続 して受け取り、この２ワードはそれぞれローカルワードＯレジスタ３６及びロー カルワードルジスタ３７へ送られる。上で示したように、ローカルワード０は出 所の指定であり、ローカルワード１は送信されるメツセージである。これら２ワ ードは次にマルチプレクサ３８を介して制御しているネットワークシミュレーシ ョンプロセッサへ連続して送られる。マルチプレクサ３５への入力では各ローカ ルグローバル出力バスは１５ビツト巾として示されているが、これらは実際は１ ６ビツト巾あり、１ビツトは使われずにパリティジェネレータ３９が生成するパ リティビットのために確保される。

メツセージがツリーの下部へ送られる場合は、グローバルワード０レジスタ４０ が行先の指定を受け取り、グローバルワード０レジスタ４１がメツセージを受け 取る。次にマルチプレクサ４２を介して選択されたロジカルシミュレーションプ ロセッサのローカルグローバル入力バス（ＬＧＩＢ）上にこれらのワードを連続 して送る。パリティチェック回路４３及び４５はパリティをチェックし、もしエ ラーが発生した場合は制御しているネットワークシミュレーションプロセッサに 通知する。

内部制御ユニット４６は、選択されたロジックシミュレーションプロセッサから のそれぞれの入力バスと出力バス、それに第２図のフリップフロップ２９からの バス制御信号を制御する。内部制御ユニット４６は２つのフリップフロップが取 付けられているデバイスの各々のために、前記２つのフリップフロップを有して いる。これらはエラー及びオフラインフリップフロップである。オフラインフリ ップフロップがセットされているデバイスは、バスコントローラに無視される。

バスコントローラはオフラインフリップフロップがセットされているデバイスへ 向けられたメツセージを受け取ると、エラーフラッグを送信することによって送 り手に応答する。デバイスが内部エラーもしくはバスコントローラからの送信上 のエラーを検出した場合、またはバスコントローラがデバイスのうち１つからの 送信上のエラーを検出した場合には、そのデバイスのためのオフラインフリップ フロップとエラーフリップフロップの両方をセットして、エラーフラッグを生成 する。この機構は制御しているネットワークシミュレーションプロセッサ内にも 含まれている。この場合、オフラインフリップフロップ及びエラーフリップフロ ップは、ネットワークシミュレーションプロセッサ内部でのエラーと、バスコン トローラが検出したパリティエラーまたはローカルデバイスが報告したエラーの 結果としてのエラーフラッグの報告とを追跡するのに使用される。

しかし、バスコントローラと違って、ネットワークシミュレーションプロセッサ はエラーフラッグを生成しない。

配列ツリーの種々のノードを形成する第１図のネットワークシミュレーションプ ロセッサ１１は、全てが同一構造になっており、これは第４図で更に詳細に示し た。このプロセッサは小型テーブルドライブプロセッサで、その主な機能は第１ 図の種々のロジカルシミュレーションプロセッサ１０の間で変更通知の道筋を決 めることである。それぞれのネットワークシミュレーションプロセッサは、より 下段のネットワークシミュレーションプロセッサまたはロジックシミュレーショ ンプロセッサを制御し、それぞれのロジックシミュレーションプロセッサ及びネ ットワークシミュレーションプロセッサは唯一のネットワークシミュレーション プロセッサによって制御される。第１図で示したように、このようにして形成さ れたツリーの「根」はシミュレーションコントローラ１２に接続している。

第４図のプロセッサは、このプロセッサが道筋を決定するのに責任を有する全て の信号の、ソース（出所）側とロード（行先）側とを結んだリストからなるネッ ト接続ファイル（ＮＣＦ）５０を維持する。ネット接続ファイル５ｏは、数多く の固定された領域に分割される。第１の領域または区域は、直ちに制御される各 デバイスのためのテーブルを有する。第２の区域はキューイング領域として使わ れ、この領域内ではより上段のコントローラからの大力が第４図のネットワーク シミュレーションプロセッサによる動作中には一時記憶される。第３の区域は第 ４図のプロセッサにグローバルである信号、つまりこのプロセッサを制御するデ バイスへ経由されるべき信号のための単一テーブルを有する。ネットワーク接続 ファイル５０の分割は、制御されているデバイスの型によって、ネットワークシ ミュレーションプロセッサ間で僅かに異なる。本説明においては、“ローカル信 号”とは、制御されている方のデバイスからその信号値を受け、そして（又は） そのデバイスへその信号値を送るというその信号を意味し、“グローバル”信号 とは、制御している方のデバイスから信号値を受け、そして（又は）そのデバイ スへ信号値を送るというその信号を意味する。それぞれのネットワークシミュレ ーションプロセッサ内のネットワーク接続ファイル５０はローカル信号を幾つで も有するが、グローバル信号は１つだけしか有することができない。

第４図のネットワークシミュレーションプロセッサは事象制御である。このプロ セッサは信号のソース側の値に対する変更を受け、ネットワークの自身が制御す る分割領域にあるロード側のために新しい結果の値を計算し、必要ならば影響を 受けるデバイスへこの値を転送する。第１図に示すように、それぞれのネットワ ークシミュレーションプロセッサは、より下段のバスコントロールモジュール１ ３への（又は１３からの）ローカルメツセージを受信及び送信し、またより上段 のバスコントロールモジュール１３へのグローバルメツセージを送信及び受信す る。

これらのメツセージは、前述したような変更通知、あるいは第１図のツリーの「 葉」を形成するロジカルシミュレーションプロセッサ１０の数値及び実行指令テ ーブルヘロードするのに必要なコマンドである。

第４図では、データがより下段の制御されているデバイス及びより上段の制御し ているデバイスの両方から入力／出力レジスタ５１ａｘｅを介して受信される。

グローバルなデバイス又は制御しているデバイスからの入力データは、グローバ ルデータレジスタ５１ａが受信する。ＩＩＪａｌｌされているデバイスからの入 力データは、ワード０レジスタ５１ｂ及びワードルジスタ５１ｃが受信し、これ らのレジスタは後で更に詳しく説明するように、制御されているデバイスへ出力 データを送信するためにも使われる。セーブレジスタ５１ｄは、ネットワーク接 続ファイル５０がアクセスされている間に、双方向性の位置を記憶するために使 われ、スタートアドレスレジスタ５１ｅは後で更に詳しく説明するように、ネッ トワーク接続ファイルの処理を開始するためのアドレスを提供する。ワード０レ ジスタ５１ｂ及びワードルジスタ５１ｃもまた、出力データをグローバルな又は 制御しているバスコントロールモジュールへ送信するために用いられる。

前述したように、第４図のプロセッサは、信号のソース側の値への変更を受け、 第４図のネットワークシミュレーションプロセッサが制御するネットワークの特 定の分割された部分のロード側のために新しい結果を計算し、影響を受ける制御 されているデバイス（そのデバイスが、ロジックシミュレーションプロセッサで あろうと、ネットワークシミュレーションプロセッサであろうと）へ、上記結果 を転送する。この新しいロード側への値は、ＮＳＰ制御センター５２ａの制御の 下での演算によって計算される。状態レジスタ５２ｂはＮＳＰ制御センターの状 態の追跡を続ける。

計算のアルゴリズムをここで説明する。特定の分割されたネットワーク内にグロ ーバルで双方向性なノードがない場合は、ロード側の値は全てのローカルなソー ス側の値を合計（ＯＲあるいはＡＮＤＬ、て）することによって計算され（ワイ ヤーＯＲ回路を考えよ）、この値が現在の値と異なれば、影響を受けるデバイス への次の送信のために全てのロード側（ネットワーク接続ファイル５０内の制御 されたデバイステーブルのそれぞれ）へ分配される。分割されたネットワーク内 にグローバルで双方向性なノードが存在して、かつ変更がローカルなソース側へ 向けられている場合は、ローカルなソース側の値は上に述べたように合計され、 グローバルなロード側の値はこの値にセットされ、又、ローカルなロード側の値 は変更されない。特定の分割ネットワークにグローバルで双方向性なノードが存 在し、かつ変更がグローバルなソース側に向けられている場合は、グローバルな ソース側の値は全てのローカルなロード側へ分配される。後で説明するように、 ロード側有効とソース側有効信号が両方ともセットされれば、ノードは双方向性 になる。

計算は、変更通知が受信され、その変更通知を送ったデバイス名によってネット ワーク接続ファイル５０内の出発点と認められた信号名（ワード１の下位１４ビ ツト）を使うことによって、そして元の信号名に再び遭遇するまでリンクした要 素を辿っていくことによって実行される。

新しい！−ド側の値の計算と割り当てを両方とも行うには、リストを１回より多 く巡回（但し、２回を越えない巡回）する必要がある。必要な巡回数は、同様に 単独ソース側のネット上でソース側のノードを特に選び出し、レジスタ５１ｅか らのスタートアドレスを記憶し、レジスタ５１ｄ内でソース側に遭遇した場合に 双方向性の位置アドレスを記憶することによって、最小化される。スタートアド レスレジスタ５１ｅ及びセーブレジスタ５１ｄ１それにネット接続ファイル５０ 内の要素が整頓された形式でリンクされているという事実により、全リストを辿 ること例えば、グローバルからローカルに対する処理において、１６ビツトのグ ローバル入力データがグローバルデータレジスタ５１ａからネットワーク接続フ ァイル５０内の入力キュー（図示していない）へ転送される。ＮＳＰ制御センタ ー５２ａが他の機能を管理していない場合は、入力キューの出力がネットワーク 接続ファイル５０内のスタートアドレスとしてワードルジスタ５１ｃへ送信され る。人力キューの出力は、ワードルジスタ５１ｃ及びデータ拡張レジスタ５４ａ へ入れられる２０ビツトのデータワードを引き出するために使われる。入力キュ ーからワードルジスタ５１ｃへの転送の間に渡される値（ビット１４）は、内部 フリップフロップ内に保存される。ビット１５はパリティである。ワードルジス タ５１ｃの下位１４ビツトはネットワーク接続ファイル５０内への連結アドレス 、次の２つのビット（１４及び１５）はソース側有効コード、ビット１６はロー ド側有効ビット、ビット１７はソース側値、ビット１８はロード側値、そしてビ ット１９はパリティである。ネットワーク接続ファイルの最初の要素のソース側 値は、内部フリップフロップ（前述）内に保存された値へ変更され、ソース側コ ードが検査されて、単一ソースでワイヤーＡＮＤまたはワイヤー０ＲＩｊ！能が シミュレートされているか、あるいは双方向性のノードに遭遇しているかを確か める。ソース側コード次第で、新しい結果のソース側がこの時点で決意されるか 、さもなければ連結がネットワーク接続ファイル５０ドアドレスレジスタ５１ｅ はロード側を修正するように使われる。

第４図のネットワークシミュレーションプロセッサは、一度に１つの変更のみし か扱うことができない。このネットワークシミュレーションプロセッサが、変更 を処理していたり、または未処理の変更を受ける要求を有したりしている時は、 ローカルソース側制御ユニット５３内のＮＳＰビジーフリップフロップをセット し、シミュレーションコントローラにメツセージを受け取れないということを知 らせる。このフリップフロップからの出力は、第１図のシミュレーションコント ローラ１２によって使われ、現在のシミュレーションが何時安定したかを決定す る条件である要因の１つとなる。この条件の他の要因としては、ロジックシミュ レーションプロセッサビジー信号、ロジックシミュレーションプロセッサの交換 要求とフェイルレジスタ５４ｃからのローカルエラー信号がある。

交換が要求された場合には、第１図のシミュレーションコントローラ１２が交換 信号を送信し、この信号がグローバル制御ユニット５５によって受信され、停止 信号を送ることによってシミュレーションをも停止することができる。この停止 信号は、影響を受けるロジックシミュレーションプロセッサによって受信され、 そのプロセッサが実行指令テーブル内のループ終了実行指令（ＥＮＤＬ）にやっ て来れば、この停止信号はシミュレーションを停止する。

第４図のプロセッサが、制御しているデバイスからメツセージであるフラッグセ ットを持つ変更通知を受信すると、このプロセッサはワード０レジスタ５１によ り受信した相手デバイスの識別値を付加し、メツセージの内容を解釈しようとは せずに、グローバルなコントローラへメツセージを転送する。もし上記プロセッ サがグローバルなコントローラからこのような通知を受信すると、アドレスされ たデバイスへこの通知な転送するだけである。このような通知が第４図のネット ワークシミュレーションプロセッサ自身ヘアドレスされることはない。これらの 通知は、第１図のロジックシミュレーションプロセッサ１０及びシミュレーショ ンコントローラ１２へのみに向けられている。

ネットワークシミュレーションプロセッサのグローバル側へつながっているバス コントロールモジュールは、そのプロセッサのためのオンライン／オフラインの 表示を維持している。オンラインのプロセッサが内部エラーを検出すると、この オンラインのプロセッサは上記バスコントロールモジュールへ表示を送る。この バスコントロールモジュールはレジスタ内にエラーを記録し、ネットワークシミ ュレーションプロセッサをオフラインにし、更にロジックシミュレーションプロ セッサのために対応するバスコントロールモジュールが行ったように、エラー指 示をシミュレーションコントローラへ転送スる。

メツセージがオフラインのネットワークシミュレーションプロセッサへ送られる と、こ・のプロセッサはそのメツセージを受信する。しかしながら、バスコント ロールモジュールがそのプロセッサから全ての出力信号を遮断するため、上記メ ツセージはグローバル的及びローカル的に送信されることがない。モしてノード はエラーフラッグを報告する。

第２図のデータ機能ユニット２０の実際のロジック回路の部分が第５図に示され ている。。マルチプレクサ６２は実行指令の＜０ｐ−Ｃｏｄｅ＞部分を受信し、 前記の最初の８つの実行指令に対するロジック回路の出力を選択する。第２図の 、バリューテーブル２１からの値である入力機能は、全てのロジックゲート８３ ａ〜ｄ、６３ｆ、本質的に多重のシミュレーションを実行する選択機能６３ｈ１ 及びゲート６３ｊＮｍへ与えられる。

マルチプレクサ６．２の出力は、第２図に関連して説明したように、ブツシュダ ウンまたはファーストイン・ラストアウトのスタック内の先頭レジスタであるＳ レジスタ２３へ行く。他の機能のための特殊目的のロジックは第５図では示して いない。

ロジックゲートへの他の入力は、Ｓレジスタ２３のビット０，１または２であり 、そのために与えられた入力機能コードに基づいてマルチプレクサ６１によって 選択される。

エピローグ 大型コンピュータシステムのコンピュータ機能をシュミレートする目的で、実際 のプロセサ並びに様々なタイプのプロセサの配列が上に述べられた。これらの機 能は単なるＡＮＤ、ＯＲ及び大型算術ロジックの他機能、またランダムアクセス メモリとも異なっている。シュミレーション配列はツリー状の配列であり、その ツリーの１葉」は実際のロジックシュミレーションプロセッサであり、他のプロ セッサが様々なロジックシュミレーションプロセッサの間で値の変更通知を経由 するノードとしての役目を果たしている。各ロジックシュミレーションプロセッ サは、そのツリーの「根」であるシュミレーションコントロールプロセッサによ る階層的制御の下で、分離してプログラムできる。シュミレーションコントロー ルプロセッサは、様々なシュミレーションを監視し、また汎用コンピュータであ るホストシステムへの外部インタフェースを供給する。

本発明の１つの実施例が明らかにされたが、当業者にとっては請求の範囲に示さ れた発明の精神及び範囲から離れずして変化及び修正がなされることは明らかで ある。

−βで３ 用　静　理　容　部　失 Ａ）ＩＮＥＸＴｏＴＨ二ＩＮτＥＲＮＡＴＹＯＮＡ、ＬＳＥＡＲＣＦ、ＲＥＰＯ ＲＴＯＮ

Claims (11)

【特許請求の範囲】
1. １．原始的ロジツク機能から形成された複雑なロジツク機能をシユミレートする ためのロジツクシユミレーシヨンプロセツサの配列であつて、 複数のロジツクシユミレーシヨンプロセツサと、該ロジツクシユミレーシヨンプ ロセツサと結合されて、前記ロジツクシユミレーシヨンプロセツサ間で値の変更 通知を伝達するノードプロセス制御手段とを備え、 前記ロジツクシユミレーシヨンプロセツサの各々は、異なるロジツクゲートを持 つ回路手段を有し、前記原始的ロジツク機能の異なる機能を実行する機能ユニツ トと、該機能ユニツトに結合されて、対応する前記機能ユニツトへ個々の信号の 現在値を提供し、信号の現在値を格納するバリユーテーブル手段と、 該バリユーテーブル手段と前記機能ユニツトとに結合されて、所定の実行指令に 含まれるアドレスに対応して前記バリユーテーブル手段から受け取つた信号の現 在値に基づいて定められた原始的機能の実行を制御し、実行されるべき所定の原 始的機能と前記信号の現在値の所定値を読み出すための前記バリユーテーブル手 段に対するアドレスとを定める実行指令の列を格納する実行指令テーブル手段と から成ることを特徴とする配列。
2. ２．ロジツクシユミレーシヨンプロセツサは、対応する実行指令テーブル手段に 結合されて、実行指令の列内の各実行指令によりアドレスされた信号の現在値に 基づいて前記対応する機能ユニツトによつて原始的機能の実行順序を制御する実 行順序制御手段を有することを特徴とする請求の範囲第１項記載の配列。
3. ３．ブツシユダウンスタツクとして配置された複数のレジスタを更に有し、 前記スタツクのトツプレジスタは前記機能ユニツトに結合されて、原始的機能の 実行の出力を受信し、第２の原始的機能の実行への第２の入力信号として前記機 能ユニツトへ出力信号を送信することを特徴とする請求の範囲第２項記載の配列 。
4. ４．ロジツクシユミレーシヨンプロセツサは内部変更リツプフロツプ回路を有し 、 前記機能ユニツトにある前記回路手段は、前記バリユーテーブル手段から受信さ れた信号の現在値と前記ブツシユダウンスタツクから受信された信号の値を比較 する比較手段を備え、該比較手段は前記内部変更フリツプフロツプ回路に結合さ れて、２つの信号が比較できない場合に前記フリツプフロツプ回路をセツトし、 前記ブツシユダウンスタツクから受信された前記信号の値を前記バリユーテーブ ル手段の前記信号の現在値に取り換えることを特徴とする請求の範囲第３項記載 の配列。
5. ５．実行指令の列は列の最後を示す実行指令を有し、ロジツクシユミレーシヨン プロセツサは前記実行指令テーブル手段に結合される手段を更に有し、 前記列の最後を示す実行指令に遭遇し、前記内部変更フリツプフロツプがセツト された時には、前記実行指令の列を繰り返すことを特徴とする請求の範囲第４項 に記載の配列。
6. ６．ロジツクシユミレーシヨンプロセツサは外部変更フリツプフロツプ回路を有 し、 前記回路手段は前記実行指令の列が完了した時に、前記外部変更フリツブフロツ プ回路をセツトし、前記内部変更フリツプフロツプ回路をリセツトする手段を更 に有することを特徴とする請求の範囲第５項記載の配列。
7. ７．原始的ロジツク機能から形成された複雑なロジツク機能をシユミレートする ためのロジツクシユミレーシヨンプロセツサの配列であつて、 複数のロジツクシユミレーシヨンプロセツサと、複数のノードプロセス制御手段 とを備え、該複数のノードプロセス制御手段は、前記複数のロジツクシユミレー シヨンプロセツサと及び互いに結合されてメツセージを伝達するためのツリー状 の配列を形成し、１つのノードプロセス制御手段が前記ツリーの根の役目を、前 記ロジツクシユミレーシヨンプロセツサが前記ツリーの葉の役目をし、 前記ロジツクシユミレーシヨンプロセツサは、異なるロジツクゲートを持つ回路 手段を有し、前記原始的ロジツク機能の異なる機能を実行する機能ユニツトと、 該機能ユニツトに結合されて、対応する前記機能ユニツトへ個々の信号の現在値 を提供し、信号の現在値を格納するバリユーテーブル手段と、 該バリユーテーブル手段と前記機能ユニツトとに結合されて、所定の実行指令に 含まれるアドレスに対応して前記バリユーテーブル手段から受け取つた信号の現 在値に基づいて定められた原始的機能の実行を制御し、実行されるべき所定の原 始的機能と前記信号の現在値の所定値を読み出すための前記バリユーテーブル手 段に対するアドレスとを定める実行指令の列を格納する実行指令テーブル手段と から成ることを特徴とする配列。
8. ８．ブツシユダウンスタツクとして配置された複数のレジスタを更に有し、 前記スタツクのトツプレジスタは前記機能ユニツトに結合されて、原始的機能の 実行の出力を受信し、第２の原始的機能の実行への第２の入力信号として機能ユ ニツトへ出力信号を送信することを特徴とする請求の範囲第７項記載の配列。
9. ９．ロジツクシユミレーシヨンプロセツサは内部変更リツブフロツプ回路を有し 、 機能ユニツトにある前記回路手段は、前記バリユーテーブル手段から受信された 信号の現在値と前記ブツシユダウンスタツクから受信された信号の値を比較する 比較手段を備え、該比較手段は前記内部変更フリツプフロツプ回路に結合されて 、２つの信号が比較できない場合に前記フリツプフロツプ回路をセツトし、前記 ブツシユダウンスタツクから受信された前記信号の値を前記バリユーテーブル手 段の前記信号の現在値に取り換えることを特徴とする請求の範囲第８項記載の配 列。
10. １０．実行指令の列は列の最後を示す実行指令を有し、ロジツクシユミレーシヨ ンプロセツサは前記実行指令テーブル手段に結合される手段を更に有し、 前記列の最後を示す実行指令に遭遇し、前記内部変更フリツプフロツプがセツト された時には、前記実行指令の列を繰り返すことを特徴とする請求の範囲第９項 に記載の配列。
11. １１．ロジツクシユミレーシヨンプロセツサは外部変更フリツプフロツプ回路を 有し、 前記回路手段は前記実行指令の列が完了した時に、前記外部変更フリツブフロツ プ回路をセツトし、前記内部変更フリツプフロツプ回路をリセツトする手段を更 に有することを特徴とする請求の範囲第１０項記載の配列。