JPH11272645A - データ駆動型情報処理装置 - Google Patents

データ駆動型情報処理装置

Info

Publication number
JPH11272645A
JPH11272645A JP7686498A JP7686498A JPH11272645A JP H11272645 A JPH11272645 A JP H11272645A JP 7686498 A JP7686498 A JP 7686498A JP 7686498 A JP7686498 A JP 7686498A JP H11272645 A JPH11272645 A JP H11272645A
Authority
JP
Japan
Prior art keywords
data
data packet
instruction
output
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7686498A
Other languages
English (en)
Other versions
JP3738128B2 (ja
Inventor
幹 ▲高▼瀬
Miki Takase
Goji Muramatsu
剛司 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07686498A priority Critical patent/JP3738128B2/ja
Publication of JPH11272645A publication Critical patent/JPH11272645A/ja
Application granted granted Critical
Publication of JP3738128B2 publication Critical patent/JP3738128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 効率的にストリーム状のデータパケットを生
成することができるデータ駆動型情報処理装置を提供す
る。 【解決手段】 データ駆動型情報処理装置は、命令デコ
ーダ9と、入力デーパケット中のノード番号に応じて、
対応の二組の命令コードおよびノード番号を出力するプ
ログラムメモリ32と、入力データパケット中の所定の
領域内の値を、命令デコーダ9の出力に応じて更新する
回路10と、入力データパケットと、プログラムメモリ
32から出力された二組の命令コードおよびノード番号
とに基づいて一対のデータパケットを生成するパケット
生成回路25と、更新回路10により更新された値に基
づいて、パケット生成回路25が生成した一対のデータ
パケットの少なくとも一方の出力を制御する出力制御回
路2、3、4、11、26および24とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はデータ駆動型情報
処理装置に関し、特に、一つの特定のパケットを入力す
ることによりストリーム状のデータパケットを自動的に
生成する機構を有し、それによって映像信号処理におい
て画像の塗りつぶし等の繰返し処理を高速に実行するこ
とができるデータ駆動型情報処理装置に関する。
【0002】
【従来の技術】図8にデータ駆動型情報処理装置のシス
テム構成を示す。同様のシステム構成例は、「動的デー
タ駆動型プロセッサにおける並列処理方式の検討」(金
倉広志他、マイクロコンピュータアーキテクチャシンポ
ジウム、情報処理学会、1991年11月12日)に示
されている。
【0003】図8を参照して、このデータ駆動型情報処
理装置113には、データ伝送路116または117か
ら、入力時間順序に付けられる識別子である世代番号を
持つ信号入力データパケットが入力ポートIAまたはI
Bを介して時系列的に入力される。データ駆動型情報処
理装置113には、予め設定された処理内容が記憶され
ており、その設定内容に基づき処理が進められる。
【0004】データ駆動型情報処理装置113は、出力
ポートOVを有しており、出力ポートOVから画像メモ
リ114に対するアクセス要求(画像メモリ114の内
容の参照/更新など)をデータ伝送路120上に出力す
る。データ伝送路120にはメモリインタフェース11
5が接続されており、メモリインタフェース115はこ
のアクセス要求に応答して、メモリアクセス制御線12
2を通して画像メモリ114に対してアクセスを行い、
その結果をデータ伝送路121上に出力する。データ伝
送路121はデータ駆動型情報処理装置113の入力ポ
ートIVに接続されており、データ駆動型情報処理装置
113はメモリインタフェース115からのデータを受
け、信号入力データパケットに対する処理が終了した
後、出力ポートOAまたはOBから、データ伝送路11
8または119の上に信号出力データパケットを出力す
る。
【0005】図9は、図8に示すデータ駆動型情報処理
装置の概略構成を示すブロック図である。図9を参照し
て、従来のデータ駆動型情報処理装置は、入力ポートI
AまたはIBから入力されたデータパケットと、後述す
る分岐部128から与えられるデータパケットとを合流
させるための合流部124と、合流部124から与えら
れるデータパケットを格納する待合せメモリを有し、対
となるデータパケットを検出(発火の検出)してデータ
パケットを出力するための発火制御部125と、発火制
御部125で発火が検出され出力されたデータパケット
に対して、データパケット中の演算コードの値によって
選ばれた演算処理を実行するための演算部126と、予
め命令コードとノード番号との対からなるデータフロー
プログラムを記憶したプログラムメモリを有し、演算部
126の実行結果を格納したデータパケットを受けて、
その中に含まれるノード番号をアドレスとしてプログラ
ムメモリをアクセスすることにより次に行われる命令コ
ードとノード番号とを読み出してデータパケット内の命
令コードとノード番号とを更新して出力するためのプロ
グラム記憶部127と、プログラム記憶部127から出
力されたデータパケットを、その中に含まれるノード番
号にしたがって出力ポートOAまたはOBを介して外部
への伝送路に、または合流部124のいずれかに分岐さ
せるための分岐部128とを含む。
【0006】図10を参照して、データ駆動型情報処理
装置が扱うデータパケットは、上位ビットから順に命令
コードと、ノード番号と、世代番号と、データDとを含
む。
【0007】命令コードとは、前述した演算部126で
実行される演算の内容を指示するためのものである。ノ
ード番号は、プログラム記憶部127のプログラムメモ
リに格納されている次に実行される命令コードとノード
番号とを参照するためのアドレスとして使用されるもの
である。世代番号は、一般にはデータパケットの識別子
として使用される。ただし世代番号は、映像信号処理の
際の画像アドレスとしての意味合いも有することがで
き、その場合には図10に示されるように上位ビットか
らフィールド番号FD#と、ライン番号LN#と、ピク
セル番号PX#とに分割される。
【0008】フィールド番号FD#とライン番号LN#
とピクセル番号PX#とはそれぞれ、図11に示される
ような画像メモリ114の論理的な構成に対応してい
る。図11を参照して、画像メモリ114の論理的な構
成は、フィールド番号FD#、ライン番号LN#,ピク
セル番号PX#の各ビット数をそれぞれFb,Lb,お
よびPbとすると、2Fb枚のフィールド画像メモリを含
み、各フィールド画像メモリは垂直方向に2Lb本のライ
ンを含み、各ラインは2Pb個のピクセルを含む。
【0009】図9に示されるデータ駆動型情報処理装置
は以下のように動作する。伝送路Iから入力されたデー
タパケットは発火制御部125の待合せ用メモリに一旦
格納され、対となるべきデータパケットが入力されるま
で待機する。このデータパケットと対になるべきデータ
パケットが発火制御部125に与えられると、両方のデ
ータパケットに含まれるデータを有するデータパケット
が発火制御部125から演算部126に出力される。
【0010】演算部126は、データパケットに含まれ
る命令コードの値によって演算処理を選び実行して、結
果を含んだデータパケットをプログラム記憶部127に
与える。プログラム記憶部127は、与えられたデータ
パケットに含まれるノード番号をアドレスとしてプログ
ラムメモリをアクセスして、対応の命令コードとノード
番号とを読み出し、データパケットの命令コードとノー
ド番号とを更新する。
【0011】こうして生成された新たなデータパケット
は分岐部128に与えられる。分岐部128は、データ
パケットのノード番号を参照し、外部に出力すべきデー
タパケットは伝送路OAまたはOBに、内部を循環させ
るべきデータパケットは合流部124に、それぞれ出力
する。
【0012】このような従来のデータ駆動型情報処理装
置において、画像処理で多用される画像の塗りつぶし処
理を行う場合を考える。画像の塗りつぶしのためには、
画像のピクセル番号が順次インクリメントされたストリ
ーム状のデータパケットを生成する必要がある。ストリ
ーム状のデータパケットを生成するデータフローグラフ
を図12に示す。
【0013】図12を参照して、従来の方式では、デー
タの値によって分岐するSWLGTR命令130と、デ
ータDをデクリメントする命令DEC命令132と、ピ
クセル番号PX#をインクリメントするPXINC命令
134とを組み合わせて上述の処理を実現している。
【0014】図12を参照して、入力経路129よりラ
イン番号LN#=5、ピクセル番号PX#=1、入力デ
ータD=6のデータパケットが入力されるものとする。
入力されたデータパケットは、まずSWLGTR命令1
30に与えられる。ここで、以下の説明の便宜上、デー
タ駆動型情報処理装置におけるオペランドの名称につい
て説明する。例えば、減算処理Z=X−Yを考えると、
Xを左入力データまたは単に左データ、Yを右入力デー
タまたは単に右データ、Zを結果データまたは出力デー
タと称する。
【0015】SWLGTR命令130では、左データと
して入力されたデータパケットのデータDの値と、右デ
ータとして入力されたデータパケットのデータDの値と
を比較し、左データの方が右データより大きい場合に左
の経路131にデータパケットを出力する。もしも左デ
ータが右データより小さいか等しい場合、データパケッ
トは右の経路138に出力され消去(absorb)さ
れる。
【0016】この例では、右データ137は定数であり
その値は0であるものとする。したがって入力されたデ
ータパケットのデータDの値が0より大きければデータ
パケットは経路131に出力される。入力されたデータ
パケットのデータDの値が0以下であればこのデータパ
ケットは消去される。
【0017】経路131に出力されたデータパケットは
DEC命令132に与えられる。DEC命令132は、
入力されたデータパケットのデータDの値を1デクリメ
ントして出力する。DEC命令132が実行されると、
このデータパケットはPXINC命令134に与えられ
る。PXINC命令134は入力されたデータパケット
の世代番号のうち、ピクセル番号PX#を1インクリメ
ントし、出力する。上記した一連の処理の結果、入力さ
れたデータパケットは世代番号のうちのライン番号とピ
クセル番号(LN#,PX#)=(5、2)、データD
=5となって出力される。
【0018】PXINC命令134から出力された結果
のデータパケットは二つに複製され、一方は経路135
を経由して出力され、他方は経路136を経由して再度
SWLGTR命令130に入力される。
【0019】このようにしてSWLGTR命令130に
再度データパケットが入力されることにより、この3つ
の命令よりなるデータフローグラフはループ状となり、
データパケットのデータDの値が0になるまでDが1ず
つデクリメントされながらデータパケットが出力され
る。すなわち、最初に入力されたデータパケットのデー
タDの値に等しいだけの数のデータパケットが出力され
る。出力されたデータパケットのピクセル番号PX#は
連続番号となっており、画像塗りつぶしの際にはデータ
Dの値を新たに与えてやるだけで連続した部分を塗りつ
ぶすことができる。
【0020】
【発明が解決しようとする課題】しかし上記した従来の
例では、最低3つの命令を組合わせなければストリーム
状のデータパケットを生成することができない。3つの
命令を実行しなければデータパケットが生成されないの
で、一つのデータパケットを生成するための時間が増大
し非効率的である。また、上記した例では複雑な世代番
号の操作が困難である。複雑な世代番号操作をする場
合、必要な命令数が増大しさらに処理が非効率的になる
という問題点がある。
【0021】それゆえにこの発明の目的は、より効率的
にストリーム状のデータパケットを生成することができ
るデータ駆動型情報処理装置を提供することである。
【0022】この発明の他の目的は、より効率的に、か
つ世代番号処理を簡単に行いながらストリーム状のデー
タパケットを生成することができるデータ駆動型情報処
理装置を提供することである。
【0023】この発明のさらに他の目的は、複雑な世代
番号処理を簡単にかつ効率的に行いながらストリーム状
のデータパケットを容易に生成することができるデータ
駆動型情報処理装置を提供することである。
【0024】
【課題を解決するための手段】請求項1に記載の発明に
かかるデータ駆動型情報処理装置は、入力されるデータ
パケット中の命令をデコードするための命令デコード手
段と、データフロープログラムを予め記憶し、入力され
るデータパケット中の行先情報の値に応じて、対応の二
組の命令および行先情報を出力するためのプログラム記
憶手段と、入力されるデータパケット中の所定の領域内
の値を、命令デコード手段の出力に応じて更新するため
の第1の更新手段と、入力されるデータパケットと、プ
ログラム記憶手段から出力された二組の命令および行先
情報とに基づいて一対のデータパケットを生成するため
のパケット生成手段と、第1の更新手段により更新され
た値に基づいて、パケット生成手段が生成した一対のデ
ータパケットの少なくとも一方の出力を制御するための
出力制御手段とを含む。
【0025】データパケットが入力されると、そのデー
タパケットに対応した一対のデータパケットが生成され
る。命令デコード手段の出力に基づいてデータパケット
中の所定の領域内の値を更新し、この更新後の値に基づ
いて、この一対のデータパケットの少なくとも一方の出
力を制御する。1対のデータパケットの双方が出力され
た場合にはその一方を再度当該データ駆動型情報処理装
置に入力することにより、同様の処理が繰返し実行さ
れ、その結果外部にはストリーム状のデータパケットが
出力される。第1の更新手段による更新後の結果がある
条件を満足すれば一方のデータパケットのみが外部に出
力されて繰返し処理が終了する。したがって、一つの命
令だけで、ストリーム状のデータパケットを生成し出力
することを効率的に行うことができる。
【0026】請求項2に記載の発明にかかるデータ駆動
型情報処理装置は、請求項1に記載の構成に加えて、入
力されるデータパケットは、識別子領域を含み、データ
駆動型情報処理装置はさらに、識別子領域内の値を所定
の方法にしたがって更新してパケット生成手段に与える
ための第2の更新手段をさらに含む。
【0027】このデータ駆動型情報処理装置によれば、
請求項1に記載の発明の作用効果に加えて、データパケ
ット内の識別子を更新することができる。そのため、た
とえば画像処理のように画像の表示位置に対応した別々
の識別子を持つストリーム状のデータパケットを効率的
に生成し出力することができる。
【0028】請求項3に記載の発明にかかるデータ駆動
型情報処理装置は、請求項2に記載の発明の構成に加え
て、識別子領域は、複数個の部分領域を含み、第2の更
新手段は、複数個の部分領域を個別に更新するための個
別更新手段を含む。
【0029】このデータ駆動型情報処理装置によれば、
請求項2に記載の発明の作用効果に加えて、データパケ
ットの識別子領域の部分領域を個別に更新することがで
きる。そのため、たとえば画像処理におけるように多次
元の画像の表示位置に対応した識別子を持つストリーム
状のデータパケットを効率的に生成し出力することがで
きる。
【0030】請求項4に記載の発明にかかるデータ駆動
型情報処理装置は、請求項2または請求項3に記載の発
明の構成に加えて、入力されるデータパケットは、任意
のデータを格納するデータ領域を含み、第2の更新手段
は、識別子領域を、データ領域に格納されたデータを用
いて更新するための手段を含む。
【0031】このデータ駆動型情報処理装置によれ
ば、、請求項2または請求項3に記載の発明の作用効果
に加えて、データパケットの識別子領域を更新するため
の値を入力データパケットに含ませることができる。そ
のため、定められた処理のみではない自由度の高い処理
を識別子に対して行うことができる。
【0032】請求項5に記載の発明にかかるデータ駆動
型情報処理装置は、請求項3に記載の発明の構成に加え
て、入力されるデータパケットは、任意のデータを格納
するデータ領域を含み、データ領域は、複数個の部分領
域に対応した複数個の部分データ領域に分割され、第2
の更新手段は、識別子領域の部分領域を、それぞれ対応
の部分データ領域に格納されたデータを用いて個別に更
新するための手段を含む。
【0033】このデータ駆動型情報処理装置によれば、
請求項3に記載の発明の作用効果に加えて、データパケ
ットの識別子領域の個々の部分領域を個別に、入力され
るデータパケット中の対応する領域の値を用いて更新す
ることができる。そのため、定められた処理のみではな
い自由度の高い、かつより複雑な処理を識別子に対して
行うことができる。
【0034】
【発明の実施の形態】[第1の実施の形態]図1を参照
して、本発明のデータ駆動型情報処理装置の第1の実施
の形態にかかるデータパケット生成装置は、パケットデ
ータ転送制御回路(以下「C素子」と称する。)1、
3、4と、C素子1とC素子3との間に接続され、C素
子1からの入力パルスに応じてC素子3に二つのパルス
を出力するためのパルスの複製機能を有するC素子2
(以下C素子2をC素子1、3、4と区別するために
C’素子2と称する。またC’素子2およびC素子1、
3、4を含めて集合的にC素子と呼ぶ。)とを含む。各
C素子には、対応のパイプラインレジスタ5、6、7、
8が接続されている。各C素子1、2、3、4はハンド
シェイク動作を行いながら、図1における左方向より入
力された転送パルスを受付け、それぞれ対応するパイプ
ラインレジスタ5、6、7、8にラッチパルスを出力
し、後段のC素子へパルスを転送する。
【0035】なおC’素子2は、前述のようにC素子1
からの入力パルスに応じて二つのパルスを出力すると
き、1つめのパルスの出力のときには0、2つめのパル
スの出力のときには1となる信号*第1/第2信号20
を出力する機能を有する。なお、記号「*」はローアク
ティブな信号を表し、図面においてはオーバーバーで示
す。
【0036】パイプラインレジスタ5、6、7および8
はそれぞれ、命令コード、ノード番号、世代番号、およ
びデータをラッチすることができる。パイプラインレジ
スタ6はさらに、後述する、入力データパケットのデー
タDのゼロ検出結果を記憶する最下位ビットZを有す
る。またパイプラインレジスタ7は、入力データパケッ
トのデータDのゼロ検出結果とC’素子2からのパルス
の値との論理積により得られる消去信号を記憶するため
の最下位ビットを有する。
【0037】パイプラインレジスタ5のノード番号は経
路13を経てパイプラインレジスタ6のノード番号に接
続される。パイプラインレジスタ5の世代番号は、経路
14を経てパイプラインレジスタ6の世代番号に接続さ
れる。
【0038】データパケット生成装置はまた、パイプラ
インレジスタ5のデータを経路15を経て受け、経路1
7から与えられる信号に応答して1デクリメントして経
路16上に出力する減算器10と、経路18から与えら
れる信号に応答して、経路16上のデータが0か否かを
検出して経路19上に検出結果を出力するためのゼロ検
出回路11と、パイプラインレジスタ5の命令コードを
受け、命令コードがデータパケット生成命令(RPT命
令と称する。)である場合に経路17上に信号を出力し
て減算器10を動作させ、また経路18上に信号を出力
してゼロ検出回路11を動作させるための命令デコーダ
9とを含む。ゼロ検出回路11の出力は経路19を経て
パイプラインレジスタ6の最下位ビットZに接続され
る。
【0039】データパケット生成装置はさらに、各アド
レスに2組の命令コードおよびノード番号を予め記憶し
ており、パイプラインレジスタ6から経路21を経て与
えられるノード番号をアドレスとして参照され、この値
で示されるアドレスに格納されている2組の命令コード
およびノード番号を出力するためのプログラムメモリ3
2と、プログラムメモリ32から2組の命令コードおよ
びノード番号を受け、C’素子2から与えられる*第1
/第2信号20が0か1かにしたがって、命令コード1
およびノード番号1、または命令コード2およびノード
番号2のいずれかをそれぞれ経路37および38上に出
力するためのマルチプレクサ25と、第1の入力がC’
素子2からの*第1/第2信号20に、第2の入力がパ
イプラインレジスタ6の最下位ビットZに、出力が経路
39に、それぞれ接続されたANDゲート回路26とを
含む。
【0040】パイプラインレジスタ6のノード番号は前
述のように経路21を経てプログラムメモリ32に与え
られる。パイプラインレジスタ6の世代番号は経路22
を経てパイプラインレジスタ7の世代番号に与えられ
る。パイプラインレジスタ6のデータは経路23を経て
パイプラインレジスタ7のデータに与えられる。AND
ゲート回路26の出力は経路39を経てパイプラインレ
ジスタ7の最下位ビットに与えられる。マルチプレクサ
25の出力である経路37および38はそれぞれパイプ
ラインレジスタ7の命令コードおよびノード番号に接続
される。
【0041】パイプラインレジスタ7の命令コードは経
路27を経てパイプラインレジスタ8の命令コードに与
えられる。パイプラインレジスタ7のノード番号は経路
28を経てパイプラインレジスタ8のノード番号に与え
られる。パイプラインレジスタ7の世代番号は経路29
を経てパイプラインレジスタ8の世代番号に与えられ
る。パイプラインレジスタ7のデータ30は経路30を
経てパイプラインレジスタ8のデータに与えられる。
【0042】データパケット生成装置はさらに、C素子
3とC素子4との間に設けられ、通常はC素子3からの
パルスをC素子4に転送するが、経路31から与えられ
る信号(「消去信号」と称する。)が特定の値のときに
はC素子3からのパルスをC素子4へ転送しないよう動
作する消去制御部24を含む。経路31には、パイプラ
インレジスタ7の最下位ビットが出力され、消去制御部
24に与えられる。
【0043】図1に示されるデータパケット生成装置
の、ストリーム状のデータパケットを生成する場合の動
作について、図2に示されるデータフローグラフを参照
して説明する。この装置に対応した命令が、図2に示す
RPT命令である。図2を参照して本命令では、経路3
3から入力されたデータに対してデータDの値から1を
減ずる。その結果のデータDの値が0でない場合には経
路35および36の双方にそのデータパケットを出力す
る。この二つのデータパケットは、経路33から入力さ
れたデータパケットの命令コードおよびノード番号がそ
れぞれ、図1に示す命令コード1およびノード番号1、
ならびに命令コード2およびノード番号2に更新された
ものである。
【0044】データDの減算の結果データDの値が0と
なった場合には、データパケットは経路35のみに出力
され、経路36には出力されない。
【0045】図1に示すデータパケット生成装置に設け
られた減算器10、ゼロ検出回路11、ANDゲート回
路26、消去制御部24、C’素子2、マルチプレクサ
25などは上記した機能を実現するために設けられたも
のである。
【0046】以下、図1に示すデータパケット生成装置
がどのようにして図2に示すデータフローグラフに対応
した処理を実現するかについて説明する。
【0047】パイプラインレジスタ5は、入力されたデ
ータパケットをラッチし、ラッチしたデータパケット中
に含まれる命令コードの内容を経路12を介して命令デ
コーダ9に与える。命令デコーダ9は、命令コードの内
容がRPT命令である場合には、以下の動作を行なうよ
うに信号を出力する。
【0048】まず、命令デコーダ9は、減算器10に信
号を与えて入力データパケットのデータを1デクリメン
トして、経路16を介して次のパイプラインレジスタ6
に書き込む。その一方命令デコーダ9は、ゼロ検出回路
11に信号を与えて、減算器10から出力されたデータ
が0か否かを検出させ、その検出結果を経路19を経て
パイプラインレジスタ6の最下位ビットに書き込む。
【0049】パイプラインレジスタ6は、パイプライン
レジスタ5から経路13を介してノード番号を受取り、
このノード番号をプログラムメモリ32に経路21を介
してアドレス信号として与える。またパイプラインレジ
スタ6は、パイプラインレジスタ5から経路14を介し
て受けた世代番号および減算器10から経路16を介し
て受けた1減算後のデータをそれぞれ次段のパイプライ
ンレジスタ7の世代番号およびデータに書き込む。
【0050】前述のように、プログラムメモリ32に
は、2組の命令コードとノード番号とが格納されてい
る。プログラムメモリ32は、経路21を介してパイプ
ラインレジスタ6から受けたノード番号の値で示された
2組の命令コードとノード番号(それぞれ添字1と2と
で示す。)とをマルチプレクサ25に出力する。
【0051】マルチプレクサ25は、*第1/第2信号
20の値が0か1かにより以下の動作を行なう。まず、
*第1/第2信号20の値が0の場合にはマルチプレク
サ25は、命令コード1とノード番号1とを選択してそ
れぞれ経路37および38を介してパイプラインレジス
タ7に格納させる。*第1/第2信号20の値が1の場
合にはマルチプレクサ25は、命令コード2とノード番
号2とを選択してそれぞれ経路37および38を介して
パイプラインレジスタ7に格納させる。
【0052】ANDゲート回路26は、*第1/第2信
号20とパイプラインレジスタ6の最下位ビットZ(す
なわちゼロ検出回路11の検出結果)との論理積をと
り、結果を経路39を介してパイプラインレジスタ7の
最下位ビットに書込む。この値は、後述するように消去
制御部24を制御するための消去信号として使用され
る。C’素子2がC素子1からの入力パルスを複製して
1つめのパルスを出力するときには、*第1/第2信号
20が0となっているので、ゼロ検出回路11の検出結
果にかかわらずANDゲート回路26の出力は0であ
る。
【0053】C’素子2がC素子1からの入力パルスを
複製して2つめのパルスを出力するときには、前述のよ
うに*第1/第2信号20は1である。したがってゼロ
検出回路11の検出結果が真となっているばあいにはA
NDゲート回路26の出力は1である。またゼロ検出回
路11の検出結果が偽である場合にはANDゲート回路
26の出力は0となる。
【0054】前述のように消去制御部24は、経路31
から与えられる消去信号が1である場合には、C素子3
から与えられたパルスをC素子4に与えない。一方、消
去信号が0である場合には、消去制御部24はパルスを
C素子4に出力する。したがって、ゼロ検出の結果が真
であるときには、消去制御部24は、C’素子2からC
素子3を介して与えられた1つめのパルスしかC素子4
に与えないが、それ以外のとき、すなわちゼロ検出の結
果が偽である場合には消去制御部24は、C’素子2か
らC素子3を介して与えられた2つのパルスをいずれも
C素子4に与える。
【0055】マルチプレクサ25は、C’素子2からの
*第1/第2信号が0のときには命令コード1およびノ
ード番号1を選択して出力している。したがって消去制
御部24からC素子4に1つめのパルスが与えられたと
きにパイプラインレジスタ8から出力されるデータパケ
ットは命令コード1とノード番号1とを含んだものであ
る。また、消去制御部24からC素子4に2つめのパル
スが与えられたときにパイプラインレジスタ8から出力
されるデータパケットは命令コード2とノード番号2と
を含んだものである。そして、ゼロ検出の結果が真であ
る場合には、1つ目のデータパケットのみが出力され、
2つ目のデータパケットは出力されない。偽であれば両
方のデータパケットが出力される。
【0056】動作の例を図2を参照して説明する。経路
33からRPT命令34に対して、世代番号のうちライ
ン番号LN#およびピクセル番号PX#が(5,1)、
データDが6のデータパケットが入力された場合を考え
る。RPT命令34は、Dを1減算し、減算した結果が
0でなければ経路35と経路36との双方にデータパケ
ットを出力する。経路36に出力されたデータパケット
はふたたびRPT命令34に与えられる。RPT命令は
前述したのと同様の動作をこのデータパケットに対して
も行う。その結果、RPT命令34が経路35上に出力
するデータパケットはライン番号LN#およびピクセル
番号PX#が一定(5、1)で、データDが5から1ず
つ0まで順に減算された6個のデータパケット(D=
5、4、3、2、1、0)となる。またRPT命令34
から経路36に出力されるデータパケットも経路35に
出力されるものと同様であるが、最後のデータパケット
(D=0)は出力されず、その結果RPT命令のループ
的な実行は5回で終了する。すなわち、最初に入力され
たデータパケットのデータDの値(6)と同じ数だけR
PT命令34を実行し、対応する数のデータパケットを
経路35上に出力することができる。
【0057】このように、この実施の形態のデータパケ
ット生成装置では、入力されたデータパケットのデータ
Dの値と同じ数のストリーム状のデータパケットを順に
出力することができる。1種類の命令のみを実行するだ
けでこうした処理が実現できるため、従来のように複数
種類の命令を使用する場合と比較して効率的である。
【0058】[第2の実施の形態]図3に、本願発明の
第2の実施の形態にかかるデータパケット生成装置のブ
ロック構成図を示す。図3に示されるデータパケット生
成装置を図1に示す第1の実施の形態にかかるデータパ
ケット生成装置と比較すると、図3に示すデータパケッ
ト生成装置が、パイプラインレジスタ5から経路14を
経て世代番号を受け、経路48を介して与えられる信号
にしたがって1インクリメントし、またはインクリメン
トせずに経路50を介してパイプラインレジスタ6に与
えるための加算器52を新たに含むことと、図1に示す
命令デコーダ9にかえて、命令のデコード結果に応じて
経路48上に加算器52への加算信号を出力するための
命令デコーダ44を含む点において両者は相違する。
【0059】すなわちこの装置においては、ある命令
(この命令もRPT命令と呼ぶこととする。)を受けた
場合には、世代番号はパイプラインレジスタ5からパイ
プラインレジスタ6に転送される間に1だけインクリメ
ントされる。その他の点において図1に示される装置と
図3に示される装置とは同様であるので、同じ部品には
同一の参照符号を付すことにし、それらの詳細な説明は
繰返さないこととする。
【0060】図3に示す第2の実施の形態のデータパケ
ット生成装置は以下のように動作する。このデータパケ
ット生成装置の行う処理に対応するデータフローグラフ
を図4に示す。図4に示すRPT命令71に対して、経
路70を介してライン番号LN#およびピクセル番号P
X#が(5、1)、データDが6であるデータパケット
を投入するものとする。世代番号が加算されることを除
いてこのデータパケット生成装置の動作は図1に示すも
のと同様であるから、図4に示すようにRPT命令71
から経路72上には、データD=5、4、3、2、1、
0のデータパケットが出力される。そして世代番号が1
ずつインクリメントされる結果、それらデータパケット
の世代番号のうちピクセル番号PX#が2から7まで、
順に1ずつ加算された個別のピクセル番号PX#とな
る。
【0061】したがってこの第2の実施の形態のデータ
パケット生成装置によると、画像の塗りつぶしなど、世
代番号が連続したストリーム状のデータパケットを生成
することができる。そのために実行すべき命令は1種類
でよく、効率的である。
【0062】なおこの第2の実施の形態の装置では、世
代番号は1ずつインクリメントされた。しかしこの発明
における世代番号の更新方法はそれに限定されるわけで
はなく、必要に応じてどのような演算を行っても良いこ
とは明らかである。
【0063】[第3の実施の形態]図5に、本願発明の
第3の実施の形態にかかるデータパケット生成装置のブ
ロック図を示す。図5に示す装置と図3に示す第2の実
施の形態の装置とを比較すると、図5に示す装置におい
ては、図3のパイプラインレジスタ5にかえて、データ
のための領域として左データと右データとを有するパイ
プラインレジスタ64を含む点と、図3に示す1インク
リメントのための加算器52に代えて、右データを経路
62を介して受け、経路14を介して受ける世代番号の
フィールド番号FD#、ライン番号LN#およびピクセ
ル番号PX#に対して右データ内に含まれる個別のデー
タをそれぞれ別個に加算して経路60を介してパイプラ
インレジスタ6に与えるための加算器58を含むこと
と、図3に示す命令デコーダ44に代えて、パイプライ
ンレジスタ64から経路42を介して命令コードを受
け、その命令コードが特定の命令(RPT命令と称す
る。)である場合に以下に述べるように減算器10、加
算器58およびゼロ検出回路11とを動作させるための
命令デコーダ54を含む点とで両者は相違している。そ
の他の点で図3に示す装置と図5に示す装置とは同様で
あり、同一の部品には同一の参照符号を付すこととして
それらの詳細な説明はここでは繰返さない。
【0064】この第3の実施の形態の装置では、世代番
号の各領域の値に対して、右データに格納された値を用
いて個別に加算処理を行うことができる点に特色があ
る。
【0065】このデータパケット生成装置の動作につい
て図6を参照して説明する。図6は、図5に示すデータ
パケット生成装置が実現する処理に対応するデータフロ
ーグラフである。図6を参照して、この処理を構成する
RPT命令110に、経路109を介してライン番号L
N#およびピクセル番号PX#がそれぞれ5および1、
そしてデータDが6であるデータパケットが入力される
ものとする。RPT命令110で世代番号に加算される
値はこの例では定数であり、右データとして与えられ、
ライン番号LN#およびピクセル番号PX#に対して図
6に示すようにそれぞれ1、2であるものとする。した
がって命令110は、世代番号の更新処理として、ライ
ン番号LN#に対して1を、ピクセル番号PX#に対し
て2を、それぞれ加算する。
【0066】それ以外の処理は図2または図4に記載さ
れたRPT命令34、71と同様である。すなわちデー
タDを1ずつ減算しながら経路111と経路112とに
データパケットが出力され、経路112に出力されたデ
ータパケットは再度RPT命令110に与えられる。こ
のとき、世代番号のライン番号LN#およびピクセル番
号PX#には順次1と2とがそれぞれ加算される。デー
タDが0となるまでこの処理が繰返される。
【0067】したがって経路111上には、ライン番号
LN#とピクセル番号との組み合わせ(LN#、PX
#)が順に(6、3)、(7、5)、(8、7)、
(9、9)、(10、11)、および(11、13)で
あり、またデータDがそれぞれ5、4、3、2、1、0
である6つのデータパケットがストリーム状に出力され
る。その結果、図7に示すように画面上においてライン
番号LN#=6かつピクセル番号PX#=3の位置から
ライン番号LN#=11かつピクセル番号PX#=13
の位置まで斜めに塗りつぶす処理を行うストリーム状の
データパケットを得ることができる。
【0068】したがってこの第3の実施の形態のデータ
パケット生成装置によっても、ストリーム状のデータパ
ケットが生成できかつそのために必要な命令は1種類で
済むので効率的である。またこの場合、世代番号の各領
域の値を個別に加算することができるので、処理の自由
度が増大し複雑な世代番号処理を行うことができる。
【0069】なおこの第3の実施の形態においては、世
代番号の各値を更新するために加算処理を行ったが、加
算処理に限らず任意の処理を行うようにしてもよい。そ
の場合には、図5に示す装置において、加算器58に代
えて所望の演算を行う演算器を設けたり、多様な演算を
実現するための演算ユニットを設ければよい。
【0070】また、以上述べた三つの実施の形態では、
いずれもフィールド番号FD#は更新していない。しか
し本発明は上述の実施の形態には限定されず、ライン番
号LN#およびピクセル番号PX#に加えて、またはそ
れらに代えて、フィールド番号FD#を更新するように
してもよい。その場合の機器構成は図1、図3または図
5と同様であり、変更は当業者には自明な範囲である。
【0071】以上、この発明を実施の形態に基づいて詳
細に説明したが、本発明がこれら実施の形態に限定され
るものではないことは明らかであり、その保護範囲は前
述の特許請求の範囲各項の記載により決定されるべきも
のである。また、上記した実施の形態において使用した
各構成要素は一例に過ぎず、それらと同様の機能を果た
すもの、または均等の範囲に属するものもまた本願発明
の範囲に含まれる。
【図面の簡単な説明】
【図1】図1は、本願発明の第1の実施の形態にかかる
データパケット生成装置のブロック図である。
【図2】図2は、第1の実施の形態の装置におけるRP
T命令を用いたデータフローグラフの一例を示す図であ
る。
【図3】図3は、本願発明の第2の実施の形態にかかる
データパケット生成装置のブロック図である。
【図4】図4は、第2の実施の形態の装置におけるRP
T命令を用いたデータフローグラフの一例を示す図であ
る。
【図5】図5は、本願発明の第3の実施の形態にかかる
データパケット生成装置のブロック図である。
【図6】図6は、第3の実施の形態の装置におけるRP
T命令を用いたデータフローグラフの一例を示す図であ
る。
【図7】図7は、第3の実施の形態の装置においてRP
T命令を実行した際の結果の一例の画面上の表示例を示
す図である。
【図8】図8は、データ駆動型情報処理装置の全体構成
図である。
【図9】図9は、データ駆動型情報処理装置の内部構成
図である。
【図10】図10は、入出力データパケットの構成図で
ある。
【図11】図11は、画像メモリの論理的構成を示す図
である。
【図12】図12は、従来例におけるストリーム状デー
タパケット生成のデータフローグラフである。
【符号の説明】
1、2、3、4 C素子 5、6、7、8、64 パイプラインレジスタ 9、44、54 命令デコーダ 10 減算器 11 ゼロ検出回路 24 消去制御部 25 マルチプレクサ 32 プログラムメモリ 34、77、110 RPT命令 52、58 加算器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 入力されるデータパケット中の命令をデ
    コードするための命令デコード手段と、 データフロープログラムを予め記憶し、入力されるデー
    パケット中の行先情報の値に応じて、対応の二組の命令
    および行先情報を出力するためのプログラム記憶手段
    と、 入力されるデータパケット中の所定の領域内の値を、命
    令デコード手段の出力に応じて更新するための第1の更
    新手段と、 前記入力されるデータパケットと、前記プログラム記憶
    手段から出力された前記二組の命令および行先情報とに
    基づいて一対のデータパケットを生成するためのパケッ
    ト生成手段と、 前記第1の更新手段により更新された値に基づいて、前
    記パケット生成手段が生成した一対のデータパケットの
    少なくとも一方の出力を制御するための出力制御手段と
    を含む、データ駆動型情報処理装置。
  2. 【請求項2】 前記入力されるデータパケットは、識別
    子領域を含み、 前記データ駆動型情報処理装置はさらに、前記識別子領
    域内の値を所定の方法にしたがって更新して前記パケッ
    ト生成手段に与えるための第2の更新手段をさらに含
    む、請求項1に記載のデータ駆動型情報処理装置。
  3. 【請求項3】 前記識別子領域は、複数個の部分領域を
    含み、 前記第2の更新手段は、前記複数個の部分領域を個別に
    更新するための個別更新手段を含む、請求項2に記載の
    データ駆動型情報処理装置。
  4. 【請求項4】 前記入力されるデータパケットは、任意
    のデータを格納するデータ領域を含み、 前記第2の更新手段は、前記識別子領域を、前記データ
    領域に格納されたデータを用いて更新するための手段を
    含む、請求項2または請求項3に記載のデータ駆動型情
    報処理装置。
  5. 【請求項5】 前記入力されるデータパケットは、任意
    のデータを格納するデータ領域を含み、前記データ領域
    は、前記複数個の部分領域に対応した複数個の部分デー
    タ領域に分割され、 前記第2の更新手段は、前記識別子領域の前記部分領域
    を、それぞれ対応の前記部分データ領域に格納されたデ
    ータを用いて個別に更新するための手段を含む、請求項
    3に記載のデータ駆動型情報処理装置。
JP07686498A 1998-03-25 1998-03-25 データ駆動型情報処理装置 Expired - Fee Related JP3738128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07686498A JP3738128B2 (ja) 1998-03-25 1998-03-25 データ駆動型情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07686498A JP3738128B2 (ja) 1998-03-25 1998-03-25 データ駆動型情報処理装置

Publications (2)

Publication Number Publication Date
JPH11272645A true JPH11272645A (ja) 1999-10-08
JP3738128B2 JP3738128B2 (ja) 2006-01-25

Family

ID=13617525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07686498A Expired - Fee Related JP3738128B2 (ja) 1998-03-25 1998-03-25 データ駆動型情報処理装置

Country Status (1)

Country Link
JP (1) JP3738128B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051194B2 (en) 2000-03-31 2006-05-23 Sharp Kabushiki Kaisha Self-synchronous transfer control circuit and data driven information processing device using the same
JP2009054154A (ja) * 2000-12-19 2009-03-12 Picochip Designs Ltd プロセッサアーキテクチャ
US8849340B2 (en) 2009-05-07 2014-09-30 Intel Corporation Methods and devices for reducing interference in an uplink
US8862076B2 (en) 2009-06-05 2014-10-14 Intel Corporation Method and device in a communication network
US8892154B2 (en) 2009-06-05 2014-11-18 Intel Corporation Method and device in a communication network
US8904148B2 (en) 2000-12-19 2014-12-02 Intel Corporation Processor architecture with switch matrices for transferring data along buses
US9042434B2 (en) 2011-04-05 2015-05-26 Intel Corporation Filter
US9107136B2 (en) 2010-08-16 2015-08-11 Intel Corporation Femtocell access control
US10856302B2 (en) 2011-04-05 2020-12-01 Intel Corporation Multimode base station

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051194B2 (en) 2000-03-31 2006-05-23 Sharp Kabushiki Kaisha Self-synchronous transfer control circuit and data driven information processing device using the same
JP2009054154A (ja) * 2000-12-19 2009-03-12 Picochip Designs Ltd プロセッサアーキテクチャ
US8386752B2 (en) 2000-12-19 2013-02-26 Mindspeed Technologies U.K., Limited Processor architecture
US8904148B2 (en) 2000-12-19 2014-12-02 Intel Corporation Processor architecture with switch matrices for transferring data along buses
US8849340B2 (en) 2009-05-07 2014-09-30 Intel Corporation Methods and devices for reducing interference in an uplink
US8862076B2 (en) 2009-06-05 2014-10-14 Intel Corporation Method and device in a communication network
US8892154B2 (en) 2009-06-05 2014-11-18 Intel Corporation Method and device in a communication network
US9807771B2 (en) 2009-06-05 2017-10-31 Intel Corporation Method and device in a communication network
US9107136B2 (en) 2010-08-16 2015-08-11 Intel Corporation Femtocell access control
US9042434B2 (en) 2011-04-05 2015-05-26 Intel Corporation Filter
US10856302B2 (en) 2011-04-05 2020-12-01 Intel Corporation Multimode base station

Also Published As

Publication number Publication date
JP3738128B2 (ja) 2006-01-25

Similar Documents

Publication Publication Date Title
JP2665111B2 (ja) ベクトル処理装置
JP2772604B2 (ja) データ処理システム
JPH08249306A (ja) データ駆動型情報処理装置
JPH11272645A (ja) データ駆動型情報処理装置
JP2905640B2 (ja) メモリインタフェイス装置
US5860130A (en) Memory interface apparatus including an address modification unit having an offset table for prestoring a plurality of offsets
US5502834A (en) Memory interface apparatus for carrying out complex operation processing
US5542080A (en) Method for controlling execution of data driven type information processor
JPH0877143A (ja) ベクトルデータ処理装置
JPH07191955A (ja) データ駆動型情報処理装置
JP3078594B2 (ja) 画像記憶装置
JPH0644389A (ja) データ駆動型情報処理装置
JPS60124785A (ja) 画像処理装置
JPH0620071A (ja) データ駆動型情報処理装置
JPH04138582A (ja) 単一命令型並列計算機
JPH01169607A (ja) プログラマブルコントローラ
JPS61264482A (ja) 画面変換処理方式
JPH044450A (ja) 情報処理装置
JPH0228724A (ja) 分岐命令制御方式
JPH0528771A (ja) メモリ素子
JPH09134209A (ja) プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ
JPS63165931A (ja) 不連続命令フエツチアドレス情報記憶方式
JPS6324430A (ja) 並列化初期プログラムロ−デイング方式
JPH04102946A (ja) 記憶装置制御方式
JPH05274115A (ja) 小型電子式計算機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050125

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A131 Notification of reasons for refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Effective date: 20051031

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20101104

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111104

LAPS Cancellation because of no payment of annual fees