JP2905640B2 - メモリインタフェイス装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ駆動型プロセ
ッサから入力される入力データパケットに応答して、画
像メモリをアクセスしてその結果を出力するためのメモ
リインタフェイス装置に関し、特に、動的データ駆動型
プロセッサから出力され、入力時間順序に付けられる世
代番号が付された入力データパケットに応答して、その
世代番号をアドレスとして画像メモリなどの内容をアク
セスし結果を出力するためのメモリインタフェイス装置
に関する。

【０００２】

【従来の技術】近時、たとえば画像処理などの分野で、
プロセッサの動作速度を向上させることに対する要求が
高まっている。このようなプロセッサの高速化に対する
解決の１手段として並列処理が有力視されている。並列
処理向きアーキテクチャのうちでも、データ駆動型とよ
ばれるアーキテクチャが特に注目される。

【０００３】データ駆動型プロセッサでは、「ある処理
に必要な入力データがすべて揃い、かつその処理に必要
な演算装置などの資源が割当てられたときに処理を行な
う」という単純な規則に従って処理が進行する。このア
ーキテクチャを実現するために必要となる技術として、
入力データが揃ったこと（発火）を検出するための機構
がある。この発火検出の際に、ある処理に対して１組の
入力データしか許さないものを静的データ駆動方式、２
組以上の入力データセットを許すものを動的データ駆動
方式と呼ぶ。

【０００４】映像信号処理などの時系列データを処理す
る際には、静的データ駆動方式では十分に対応できず、
動的アーキテクチャを採用することが必要であると考え
られる。この際、ある処理に対して複数の入力セットが
存在するために、これら複数の入力セットを識別するた
めの世代識別子などの概念を導入する必要がある。本明
細書では以下世代識別子のことを世代番号と呼ぶ。

【０００５】上述のような映像処理向きデータ駆動型情
報処理装置の一例が、「動的データ駆動型プロセッサに
よる並列処理方式の検討」（情報処理学会、マイクロコ
ンピュータアーキテクチャシンポジューム、１９９１．
１１．１２）に示されている。図１６は、従来のメモリ
インタフェイス装置を用いた、映像処理向きデータ駆動
型情報処理装置のブロック図である。図１６を参照して
このデータ駆動型情報処理装置は、映像処理向きデータ
駆動型プロセッサ１と、画像メモリ３と、従来のメモリ
インタフェイス２４とを含む。

【０００６】データ駆動型プロセッサ１には、データ伝
送路７、８を介して、入力時間順序に対応して付けられ
る世代番号を持つ入力データパケットが時系列的に入力
される。データ駆動型プロセッサ１は、予め設定された
処理内容に基づき、画像メモリ３に対するアクセス（画
像メモリ３の内容の参照／更新など）要求をデータ伝送
路４を介してメモリインタフェイス２４に与える。メモ
リインタフェイス２４は、このアクセス要求に応答し
て、入力データパケットに含まれる（世代番号）アドレ
スに該当する画像メモリ３のアドレスを、メモリアクセ
ス制御線６を介してアクセスし、その結果をデータ伝送
路５を介してデータ駆動型プロセッサ１に返す。データ
駆動型プロセッサ１は、メモリインタフェイス２４の出
力に応答して、入力データパケットに対する処理を行な
ってデータ伝送路９あるいは１０を通して出力データパ
ケットを出力する。

【０００７】図１７に、データ伝送路４を介してメモリ
インタフェイス２４に入力される入力データパケットの
フィールド構成の例を示す。図１７を参照して、この入
力データパケットは、命令コード２６と、世代番号２８
と、第１のデータ３０と、第２のデータ３２とを含む。

【０００８】命令コード２６は、画像メモリに対する処
理の内容を示す。この処理の内容としてはたとえば、画
像メモリ３の内容の参照あるいは更新などが含まれる。

【０００９】世代番号２８は、データ伝送路７あるいは
８を介してデータ駆動型プロセッサ１に対して与えられ
る入力データパケットに対し、入力時系列の順序に従っ
て付けられている識別子である。データ駆動型プロセッ
サ１は、この世代番号をデータの待合せの際のマッチン
グに利用している。一方、メモリインタフェイス２４に
対しては、この世代番号は、画像メモリ３に対するアド
レスとしての意味を持つ。すなわち、メモリインタフェ
イス２４は、この世代番号に基づいて画像メモリ３の該
当アドレスをアクセスする。

【００１０】第１のデータ３０および第２のデータ３２
は、命令コード２６の内容に従って異なる意味に解釈さ
れるデータである。たとえば命令コード２６が画像メモ
リ３に対する更新を示している場合には、第１のデータ
３０は画像メモリに対する書込データであり、第２のデ
ータ３２は意味を持たない。命令コード２６が画像メモ
リ３に対する参照を示している場合には、第１および第
２のデータ３０、３２はともに意味を持たない。

【００１１】図１７に示される入力データパケットにお
いては、命令コード２６は８ビット、世代番号２８は２
４ビット、第１のデータ３０は１２ビット、第２データ
３２も１２ビットである。

【００１２】図１８を参照して、データ伝送路５を介し
てメモリインタフェイス２４から出力される出力データ
パケットのフィールド構成は次のようになっている。出
力データパケットは、命令コード３４と、世代番号３６
と、データ３８とを含む。

【００１３】図１８を参照して、８ビットの命令コード
３４および２４ビットの世代番号３６は、図１７に示さ
れるメモリインタフェイス２４への入力データパケット
の命令コード２６および世代番号２８がそのまま出力さ
れる。データ３８には、画像メモリ３へのアクセス結果
が格納される。データ３８は１２ビットからなる。

【００１４】図１９は、世代番号２８の詳細な構成を示
す。図１９を参照して、世代番号２８は、３ビットのフ
ィールドアドレスＦＤ＃と、１１ビットのラインアドレ
スＬＮ＃と、１０ビットのピクセルアドレスＰＸ＃とか
らなる。

【００１５】図１９に示される世代番号２８は、図２０
に示されるような画像メモリ３の論理的な構成に対応し
ている。図２０に示される画像メモリ３の論理的な構成
は、３ビットのフィールドアドレスＦＤ＃で特定される
８枚のフィールド画像メモリ４０ａ〜４０ｈを含む。各
フィールド画像メモリは図１９に示される１１ビットの
ラインアドレスＬＮ＃に対応して、垂直方向に２¹¹＝２
０４８ラインを含む。各ラインは、図１９に示される１
０ビットのピクセルアドレスＰＸ＃に対応して、２¹⁰＝
１０２４ピクセルを含む。

【００１６】映像処理向きデータ駆動型プロセッサ１
（図１６参照）に対して入力される時点で既に入力時系
列の順序に従って世代番号が信号入力パケットに付けら
れている。この世代番号に基づいて画像メモリ３をアク
セスするアドレスを決定すれば、アクセス点は１枚目の
画像メモリ４０ａの左上の点から始まって、水平方向に
スキャンするように移動する。１ラインのスキャンが終
了するとその直後のラインの左端にアクセス点が移動す
る。１枚目の画像メモリ４０ａの右下の点までスキャン
が終了すると、アクセス点は２枚目の画像メモリ４０ｂ
の左上の点に移動する。以下各画像メモリ４０ｂ〜４０
ｈをアクセス点は順にスキャンするように移動する。最
後の画像メモリ、この例では８枚目の画像メモリ４０ｈ
の右下の点までスキャンが終了すると、先頭の画像メモ
リ４０ａの左上の点にアクセス点が戻り、以下同様のこ
とを繰返す。

【００１７】

【発明が解決しようとする課題】メモリインタフェイス
装置は、その目的に適合して、データ駆動型プロセッサ
への信号入力パケットの入力順序に従って、画像メモリ
をアクセスするアドレスを移動させていくために、映像
のスキャンに追従して画像メモリ３の内容を処理してい
くことができる。そのためにこのようなメモリインタフ
ェイス装置は映像処理に適したものとなっている。しか
し、このような構成になっているために、逆に任意のア
ドレスを指定してその内容を読出すという処理を行なう
ことができないという問題がある。これは、従来のメモ
リインタフェイス装置が、画像メモリに対してアクセス
するためのアドレスを入力データパケットの世代番号に
依存しているためである。このような問題があるため
に、従来のメモリインタフェイス装置では、画像メモリ
の一部に予めテーブルを書込んでおき、入力データパケ
ットのデータ値によって、該当するテーブルの内容を読
出すようなテーブル変換処理が行なえないという問題点
があった。

【００１８】また、映像信号処理においては、たとえ
ば、３×３近傍領域のマスク処理のように、隣合った領
域の内容を参照して何らかの演算を行ない、その結果を
同一のまたは異なるフィールドに書込むようなことがよ
く行なわれる。ところが、従来のメモリインタフェイス
装置においては、画像メモリに対してアクセスするため
のアドレスが入力データパケットの世代番号のみにより
決定される。そのために、このような隣合った領域の内
容を参照して何らかの処理を行なうことが容易には行な
えないという問題点があった。この問題は、任意のピク
セルの近傍に対して上述のマスク処理のような処理を行
なう場合にも同様に存在する。

【００１９】それゆえに請求項１に記載の発明の目的
は、映像信号処理および映像信号処理に類似した処理に
適したメモリアクセスを行なえるとともに、任意のアド
レスを指定してその内容を読出すことが可能なメモリイ
ンタフェイス装置を提供することである。

【００２０】請求項２に記載の発明の目的は、映像信号
処理および映像信号処理に類似した処理に適したメモリ
アクセスを行なえるとともに、世代番号によって指定さ
れたアドレス近傍のメモリアクセスを容易に行なうこと
ができるメモリインタフェイス装置を提供することであ
る。

【００２１】請求項３に記載の発明の目的は、映像信号
処理および映像信号処理に類似した処理に適したメモリ
アクセスを行なえるとともに、予め画像メモリの任意の
アドレスにテーブルを書込み、その内容を読出すことが
可能なメモリインタフェイス装置を提供することであ
る。

【００２２】請求項４に記載の発明の目的は、映像信号
処理および映像信号処理に類似した処理に適したメモリ
アクセスを行なえるとともに、世代番号に対し任意のオ
フセットをもつアドレスを中心とし、そのアドレスの近
傍のメモリアクセスを容易に行なうことができるメモリ
インタフェイス装置を提供することである。

【００２３】

【課題を解決するための手段】請求項１に記載のメモリ
インタフェイス装置は、少なくとも入力命令コードと、
入力アドレスと、データとを含む入力データパケットに
応答して、メモリの所定アドレスにアクセスし、結果を
出力するための装置であって、入力データパケットの命
令コードが所定の第１の命令コードであるか否かを検出
し、検出された場合には入力データパケットのデータに
基づいて、少なくとも入力データパケットの入力アドレ
スを書換え、それ以外の場合には入力アドレスをそのま
まにして入力データパケットを出力するための入力デー
タパケット書換手段と、入力データパケット書換手段か
ら出力される入力データパケットに応答し、メモリの該
当アドレスを、入力命令コードに従ってアクセスし、結
果を出力するためのメモリアクセス手段と、メモリアク
セス手段の出力と入力データパケットとから、出力デー
タパケットを生成して出力するための出力データパケッ
ト生成手段とを含む。

【００２４】請求項２に記載のメモリインタフェイス装
置は、請求項１に記載のメモリインタフェイス装置であ
って、その入力パケット書換手段は、入力命令コードが
第１の命令コードと一致しているか否かを検出するため
の一致検出手段と、入力アドレスの少なくとも一部と、
入力データの少なくとも一部とを加算するためのアドレ
ス加算手段と、一致検出手段により一致が検出されたと
きにはアドレス加算手段の出力により入力アドレスを書
換え、それ以外の場合には入力アドレスをそのままにし
て入力データパケットを出力するためのアドレス書換手
段とを含む。

【００２５】請求項３に記載のメモリインタフェイス装
置は、少なくとも入力命令コードと、入力アドレスと、
入力データとを含む入力信号パケットに応答して、所定
のメモリの所定アドレスにアクセスし、結果を出力する
ためのメモリインタフェイス装置であって、入力命令コ
ードが所定の第１の命令コードおよび第２の命令コード
のいずれかと一致しているか否かを検出し、第２の命令
コードとの一致が検出された場合には入力データの少な
くとも一部を記憶保持するとともに入力コードをノーオ
ペレーション命令コードに書換え、第１の命令コードと
の一致が検出された場合には記憶保持された入力データ
に基づいて少なくとも入力アドレスを書換え、検出され
なかった場合には入力アドレスをそのままにして入力デ
ータパケットをそれぞれ出力するための入力データパケ
ット書換手段と、入力データパケット書換手段から出力
される入力データパケットに応答し、メモリの、入力ア
ドレスに該当するアドレスを、命令コードに従ってアク
セスし、結果を出力するためのメモリアクセス手段と、
メモリアクセス手段の出力と入力データパケットとか
ら、出力データパケットを生成して出力するための出力
データパケット生成手段とを含む。

【００２６】請求項４に記載のメモリインタフェイス装
置は、請求項３に記載のメモリインタフェイス装置であ
って、入力データパケット書換手段は、入力命令コード
が第１の命令コードまたは第２の命令コードに一致して
いるか否かを検出するための一致検出手段と、一致検出
手段により入力命令コードと第２の命令コードとの一致
が検出された場合に、少なくとも入力データの一部を、
入力アドレスのベースオフセットとして記憶保持するた
めの記憶保持手段と、入力命令コードと第２の命令コー
ドとの一致が検出された場合に、入力命令コードをノー
オペレーション命令コードに書換えるための命令コード
書換手段と、記憶保持手段の記憶保持内容と、入力デー
タの少なくとも一部と、入力アドレスの少なくとも一部
とを加算するためのアドレス加算手段と、一致検出手段
により入力命令コードと第１の命令コードとの一致が検
出された場合には、入力信号パケットの入力アドレスを
アドレス加算手段の出力で書換え、それ以外の場合には
そのままにして出力するためのアドレス書換手段とを含
む。

【００２７】

【作用】請求項１に記載のメモリインタフェイス装置に
おいては、入力データパケットの命令コードが第１の命
令コードであることが検出された場合には、入力データ
パケットのデータに基づいて、少なくとも入力データパ
ケットのアドレスが書換えられ、それ以外の場合には入
力データパケットのアドレスはそのままにしてメモリア
クセス手段に与えられる。メモリアクセス手段は、与え
られる入力データパケットのアドレスに対応して、メモ
リの該当アドレスを、命令コードに従ってアクセスして
結果を出力する。したがって、メモリの任意のアドレス
をアクセスしたい場合には、命令コードに第１の命令コ
ードをセットし、データに、アクセスしたいアドレスに
対応するデータをセットしておけば、メモリアクセス手
段によって、メモリの該当アドレスを自由にアクセスす
ることが可能となる。

【００２８】請求項２に記載のメモリインタフェイス装
置においては、入力データパケットの入力命令コードが
第１の命令コードと一致している場合には、入力アドレ
スの少なくとも一部と、入力データの少なくとも一部と
がアドレス加算手段によって加算されるため、入力デー
タパケットの入力アドレスが加算結果で書換えられて出
力される。したがって、入力データパケットの入力アド
レスを中心とし、入力データの少なくとも一部でアドレ
スを修飾することができるために、最初に入力された入
力データパケットの入力アドレスを中心としたその近傍
に対して、容易にアクセスを行なうことができる。

【００２９】請求項３に記載のメモリインタフェイス装
置においては、入力データパケットの命令コードが第２
の命令コードであることが検出された場合には、入力デ
ータの少なくとも一部が記憶保持されるとともに、入力
命令がノーオペレーション命令コードで書換えられる。
また命令コードが第２の命令コードであることが検出さ
れると、記憶保持されている入力データに基づいて、入
力データパケットの入力アドレスが書換えられる。また
命令コードが第１および第２の命令コードのいずれとも
一致しない場合には入力アドレスはそのままにして入力
データパケットが出力される。したがってメモリアクセ
ス手段は、元々の命令コードが第２の命令コードである
場合には何もせず、第１の命令コードであった場合には
記憶保持された入力データによって修飾された入力アド
レスに従ってメモリの該当アドレスをアクセスしてその
結果を出力する。そのために、入力データとして、所望
のアドレスを特定する値を設定して第１の命令とともに
与えておくことにより、そのアドレスをアクセスしてデ
ータを読出／書込することが可能となる。

【００３０】請求項４に記載のメモリインタフェイス装
置においては、さらに、入力命令コードが第２の命令コ
ードと一致している場合には、入力データの一部が入力
アドレスのベースオフセット量として記憶保持手段に保
持された上、入力命令コードがノーオペレーション命令
コードに書換えられる。したがってこの場合メモリアク
セス手段は何も行なわない。一方命令コードが第１の命
令コードであることが検出された場合には、記憶保持手
段に格納されたベースオフセット量と、入力データの少
なくとも一部と、入力アドレスの少なくとも一部とが加
算されてアドレスとしてメモリアクセス手段に与えられ
る。したがってメモリアクセス手段は入力アドレスか
ら、記憶保持手段に記憶されたベースオフセット量だけ
移動したアドレスを中心とし、さらに入力データの一部
によって指定された近傍のオフセット量だけ移動したア
ドレスをアクセスする。したがって、記憶保持手段に任
意のベースオフセット量を記憶保持させておき、入力デ
ータパケットの入力データとして近傍のオフセット量を
設定しておけば、入力アドレスから任意のオフセット量
だけ移動したアドレスを中心とした近傍処理を容易に行
なうことができる。

【００３１】

【実施例】図１は、請求項１および２に記載の発明に係
るメモリインタフェイス装置の一例のメモリインタフェ
イス１２のブロック図である。このメモリインタフェイ
ス１２は、図１６に示される従来のメモリインタフェイ
ス２４に代えて、そのまま図１６のシステムに組込むこ
とができる。なお、以下に記載の実施例はあくまで一例
であって、他にもさまざまな変形を加えることができる
ことはいうまでもない。たとえば、入力データパケッ
ト、出力データパケットの各フィールドと、各フィール
ドのビット構成も一例であり、本実施例の構成に限定さ
れるわけではない。

【００３２】図１を参照して、このメモリインタフェイ
ス１２は、入力データパケットを図１６に示される映像
処理向きデータ駆動型プロセッサ１から受取り、そのパ
ケット中の命令コードの内容によって、出力するデータ
の内容を切換えるための、入力データパケット書換手段
としての入力スクランブラ１１と、入力スクランブラ１
１から与えられるデータパケットに従って、図１６に示
される従来のメモリインタフェイス２４と同様に、画像
メモリ３の該当アドレスを、指定された命令コードに従
ってアクセスして結果を出力するためのメモリアクセス
回路２とを含む。入力スクランブラ１１はまた、入力デ
ータパケットに含まれる２４ビットの世代番号フィール
ドを分岐して出力する。メモリアクセス回路２は、アク
セス結果とともに、入力スクランブラ１１から与えられ
る８ビットの命令コードをそのまま出力する。メモリイ
ンタフェイス１２は、このメモリアクセス回路２から出
力される８ビットの命令コードと、入力スクランブラ１
１から分岐された２４ビットの世代番号と、メモリアク
セス回路２から出力される、画像メモリ３に対するアク
セス結果（１２ビット）とから、図１８に示されるよう
なフィールド構成の出力データパケットを生成して出力
する。

【００３３】図２を参照して、入力スクランブラ１１
は、入力データパケットのうちの８ビットの命令コード
を受取り、その命令コードがテーブル変換命令である場
合には、その命令コードを通常の画像メモリ読出しの命
令コードに変換するとともに、他の命令コードである場
合にはその命令コードをそのまま出力するための命令コ
ード変換器１３と、命令コード変換器１３によって制御
されて動作する２つのスイッチ２０、２２とを含む。ス
イッチ２０の一方の入力には、入力データパケットの２
４ビットの世代番号のうち上位の１２ビットが与えられ
る。スイッチ２０の他方の入力には、入力データパケッ
トの第１のデータ（１２ビット）が与えられる。同様に
スイッチ２２の一方の入力には入力データパケットの世
代番号のうち下位の１２ビットが、他方の入力には入力
データパケットの第２のデータ（１２ビット）がそれぞ
れ与えられる。スイッチ２０、２２はいずれも命令コー
ド変換器１３に制御され、与えられる命令がテーブル変
換命令である場合にはそれぞれ第１および第２のフィー
ルドの１２ビット、それ以外の命令コードである場合に
はそれぞれ世代番号の上位および下位の１２ビットを出
力する。スイッチ２０の出力によって、入力スクランブ
ラ１１の出力する世代番号の上位１２ビットが、スイッ
チ２２の出力によって下位１２ビットがそれぞれ構成さ
れる。入力スクランブラ１１内においては入力される世
代番号の信号は分岐して出力され、出力データパケット
への入力となっている。また入力される第１および第２
のデータはそれぞれ、スイッチ２０、２２への入力とさ
れるとともに、メモリアクセス回路２への入力ともなっ
ている。

【００３４】命令コード変換器１３は、入力データパケ
ットの８ビットの命令コードがテーブル変換命令と一致
しているか否かを検出して、一致した場合には検出信号
を出力するための一致検出回路１４と、所定の画像メモ
リ読出しの命令コードを発生するための命令コード発生
回路１６と、入力の一方に入力データパケットの命令コ
ードが、入力の他方に命令コード発生回路１６の発生す
る命令コードがそれぞれ与えられ、一致検出回路１４か
ら出力される検出信号によって制御されるスイッチ１８
とを含む。一致検出回路１４の出力する検出信号はま
た、スイッチ２０、２２の動作を制御するためにも用い
られる。

【００３５】図１、図２に示されるメモリインタフェイ
ス１２は以下のように動作する。入力データパケットの
命令コードがテーブル変換命令でない場合には、一致検
出回路１４は検出信号を出力しない。スイッチ１８は、
入力データパケットの命令コードを選択してメモリアク
セス回路２に与える。スイッチ２０、２２もそれぞれ、
入力データパケットの世代番号の上位１２ビットおよび
下位１２ビットを選択して出力する。したがって入力ス
クランブラ１１は、図３に示されるように入力されるデ
ータパケットをそのままメモリアクセス回路２に与える
とともに、入力データパケットの世代番号を分岐して出
力データパケットへの入力とするように機能する。

【００３６】この場合図１を参照して、メモリアクセス
回路２は、従来のメモリインタフェイス２４（図１６参
照）とまったく同様に動作するものであるために、メモ
リインタフェイス１２に入力される入力データパケット
のアドレスに対応する画像メモリ３のアドレスを、入力
データパケットの命令コードに従ってアクセスし、その
結果を出力する。またメモリアクセス回路２は、与えら
れる８ビットの命令コードをそのまま出力する。

【００３７】メモリインタフェイス１２から出力される
出力データパケットの命令コードとしては、メモリアク
セス回路２から出力される命令コードがそのまま出力さ
れる。したがってこの命令コードは入力データパケット
の命令コードと一致する。出力データパケットの世代番
号としては、入力スクランブラ１１から与えられる世代
番号が出力される。したがって、この世代番号は入力デ
ータパケットの世代番号と一致する。一方、出力データ
パケットのデータとしては、メモリアクセス回路２から
出力される、画像メモリ３に対するアクセス結果が出力
される。したがって、このメモリインタフェイス１２
は、入力データパケットの命令コードがテーブル変換命
令でない場合には、図１６に示されるメモリインタフェ
イス２４とまったく同様に動作する。なお、メモリアク
セス回路２として従来のメモリインタフェイス２４（図
１６参照）と同様のものを採用しているために、メモリ
アクセス回路２からは世代番号も出力されるが、この世
代番号は出力データパケットには利用されない。

【００３８】入力データパケットの命令コードがテーブ
ル変換命令を示している場合は、入力スクランブラ１１
内の接続は以下のようになり、図４に示される回路とし
て動作する。一致検出回路１４は命令コードとテーブル
変換命令コードとの一致を検出し、検出信号をスイッチ
１８、２０、２２に与える。スイッチ１８は、命令コー
ド発生回路１６から与えられる画像メモリ読出しの命令
コードを選択し、命令コードとしてメモリアクセス回路
２に与える。スイッチ２０、２２はそれぞれ検出信号に
応答して、入力データパケットの第１のデータと第２の
データを選択して、メモリアクセス回路２に与える世代
番号の上位１２ビットおよび下位１２ビットとして出力
する。一方、入力データパケットの世代番号は分流さ
れ、出力データパケットの世代番号への入力となる。

【００３９】したがって、メモリアクセス回路２に与え
られる入力データパケットの構成は以下のようになる。
命令コードとしては通常の画像メモリ読出しの命令コー
ドが与えられる。世代番号としては、入力データパケッ
トの第１のデータおよび第２のデータから合成された世
代番号が与えられる。第１および第２のデータとして
は、入力データパケットの第１および第２のデータがそ
のまま与えられる。

【００４０】メモリアクセス回路２は、従来のメモリイ
ンタフェイス２４とまったく同様に動作するために、次
のような結果が得られる。画像メモリ３のアドレスは、
入力スクランブラ１１から与えられた世代番号となる。
すなわちメモリアクセス回路２は、メモリインタフェイ
ス１２に与えられる入力データパケットの第１のデータ
および第２のデータをそれぞれ上位１２ビット、下位１
２ビットからなるアドレスをアドレスとして画像メモリ
３をアクセスする。このアドレスは、映像信号の入力順
序とは無関係で、図１６に示されるデータ駆動型プロセ
ッサ１が任意に設定可能なものである。メモリアクセス
回路２は、このアドレスに従って画像メモリ３をアクセ
スし、その結果を出力する。メモリアクセス回路２はま
た、入力スクランブラ１１から与えられる命令コード、
すなわち画像メモリ読出しの命令コードをそのまま出力
する。

【００４１】メモリインタフェイス１２から出力される
出力データパケットの生成に際しては、図１８に示され
る命令コードとしては画像メモリ読出しの命令コード
が、世代番号３６としてはメモリインタフェイス１２に
与えられる入力データパケットの世代番号が、データ３
８としては画像メモリ３に対するアクセス結果がそれぞ
れ出力される。メモリアクセス回路２から出力される世
代番号は、出力データパケットには用いられない。

【００４２】したがって、入力データパケットの命令コ
ードがテーブル変換命令である場合には、入力データパ
ケットの第１のデータおよび第２のデータをアドレスと
して画像メモリ３へのアクセスが行なわれる。そのため
に、予め画像メモリ３の所定アドレスにテーブルを格納
しておけば、第１のデータおよび第２のデータとしてテ
ーブル参照のためのアドレスデータをセットしておくこ
とにより、画像メモリ３中のテーブルを用いたテーブル
変換機能を実現することができる。

【００４３】以上のように、この請求項１に記載の発明
に係るメモリインタフェイス装置によれば、画像メモリ
の一部に、予めテーブルを書込んでおけば、入力データ
パケットのデータの値に基づいてアクセスすべきアドレ
スを決定し、該当するテーブルの内容を読出すことがで
きる。一方、そのようなテーブル変換命令以外の命令の
ときには、従来のメモリインタフェイスとまったく同様
に動作することができ、映像信号処理に適した画像メモ
リアクセスを行なうことができる。

【００４４】図５は、請求項３に記載の発明に係るメモ
リインタフェイス装置の一実施例におけるメモリインタ
フェイスの入力スクランブラのブロック図である。この
入力スクランブラ４２は、図１に示されるメモリインタ
フェイス１２の入力スクランブラ１１に代えて、メモリ
インタフェイス１２にそのまま組込むことができる。こ
の入力スクランブラ４２を組込んだメモリインタフェイ
ス１２（図１）の特徴は、世代番号に基づく画像メモリ
３へのアクセスおよび第１の実施例において実現された
ような任意のアドレスのデータの読出しが行なえること
のほかに、任意のアドレスにデータの書込みを行なえる
ことである。そのためこの入力スクランブラ４２を組込
んだメモリインタフェイス１２を利用する場合には、通
常の命令コードと、たとえば第１の実施例におけるよう
なテーブル読出（変換）命令コードのほかに、テーブル
書込命令コードと、書込みのための準備作業として、テ
ーブル書込みのためのアドレス格納命令コードとを用意
する。

【００４５】アドレス格納命令コードは、任意のアドレ
スへのデータの書込みに先立って、書込みのためのアド
レスの一部を前もってこの入力スクランブラ４２に格納
させるための命令である。このアドレスの一部は、たと
えば第１のデータ３０（１２ビット）を通じて入力スク
ランブラ４２に与えられ、入力スクランブラ４２によっ
て記憶保持される。

【００４６】テーブル書込命令は、入力スクランブラ４
２に格納された１２ビットの第１のデータからなる上位
１２ビットと、第２のデータ３２によって与えられる下
位１２ビットとで指定される画像メモリのアドレスに、
第１のデータ３０として入力されるデータを書込むこと
を指定する命令である。また読出しの際には、第１の実
施例における場合と同様に、第１のデータ３０および第
２のデータ３２をそれぞれアドレスの上位１２ビット、
下位１２ビットとしそのアドレスで画像メモリをアクセ
スすることができる。

【００４７】図５を参照して、入力スクランブラ４２
は、入力データパケットの命令コード２６が通常の命令
であるか、テーブル書込命令であるのか、テーブル書込
みのためのアドレス格納命令であるのか、テーブル読出
命令であるのかを判別し、命令の種類に応じて必要なら
ば命令コードを書換えるとともに、所定の一致検出信号
を出力するための命令コード変換器４４と、命令コード
変換器４４によって制御されて動作するスイッチ４６、
４８とを含む。

【００４８】命令コード変換器４４は、命令コードがテ
ーブル読出命令、アドレス格納命令、テーブル書込命令
のいずれかと一致しているか否かを検出するための一致
検出回路５０と、一致検出回路５０がアドレス格納命令
との一致を検出した場合に、第１のデータ３０を記憶格
納してその値をスイッチ４６の第１の入力に与えるため
のセグメントレジスタ５４と、一致検出回路５０がテー
ブル読出命令、アドレス格納命令、テーブル書込命令と
の一致を検出した場合にそれぞれ通常の読出命令、ノー
オペレーション命令、通常の書込命令を発生するための
命令コード発生回路５２と、入力の一方に命令コード２
６が、入力の他方に命令コード発生回路５２の出力がそ
れぞれ与えられ、一致検出回路５０によって制御され
て、命令コード２６が通常の命令コードである場合には
命令コード２６を、テーブル読出命令、アドレス格納命
令、テーブル書込命令の場合には命令コード発生回路５
２の出力をそれぞれ選択して命令コードとして出力する
ためのスイッチ５６とを含む。

【００４９】スイッチ４６は３つの入力を有する。その
うち第１の入力には、入力データパケットの世代番号２
８のうちの上位１２ビットが、第２の入力にはセグメン
トレジスタ５４の出力が、第３の入力には第１のデータ
３０がそれぞれ与えられている。スイッチ４６は、一致
検出回路５０がテーブル読出命令との一致を検出した場
合には第３の入力を、テーブル書込命令との一致を検出
した場合には第２の入力を、いずれの命令とも一致が検
出されなかった場合には第１の入力をそれぞれ選択して
アドレスの上位１２ビットとして出力する。

【００５０】スイッチ４８は２つの入力を有する。一方
の入力には入力データパケットの世代番号２８の下位１
２ビットが与えられる。他方の入力には入力データパケ
ットの第２のデータ３２が与えられる。そしてこのスイ
ッチ４８は、一致検出回路５０がテーブル書込命令また
はテーブル読出命令との一致を検出した場合には第２の
入力を、それ以外の場合には第１の入力をそれぞれ選択
してアドレスの下位１２ビットとして出力する。

【００５１】図５に示される入力スクランブラ４２およ
びそのときの図１に示されるメモリインタフェイス１２
の動作は以下のようである。以下、通常の命令時、テー
ブルデータの書込時、テーブルデータの読出時に分けて
順に入力スクランブラ４２の動作を説明する。

【００５２】（１） 通常の命令が入力データパケット
の命令コード２６として入力スクランブラ４２に与えら
れたとき、入力スクランブラ４２は以下のように動作す
る。一致検出回路５０は、スイッチ５６、４６、４８を
それぞれ、第１の入力を選択するように切換える。一致
検出回路５０はまた、セグメントレジスタ５４、命令コ
ード発生回路５２に特定の動作をさせることはしない。
このようにスイッチ５６、４６、４８が接続されること
により、入力スクランブラ４２の機能は、等価的には第
１の実施例で示された図３と同様になる。したがってこ
の場合、入力スクランブラ４２は入力データパケットを
そのままメモリアクセス回路に与えることになる。図１
に示されるメモリインタフェイス１２は、従来のメモリ
インタフェイスとまったく同様の動作を行なう。

【００５３】（２） データの書込みは、２段階に分け
られる。第１の段階は、書込アドレスの上位１２ビット
をセグメントレジスタ５４に記憶格納させる段階であ
る。第２の段階はセグメントレジスタ５４に格納された
アドレスの上位１２ビットと、入力データパケットの第
２のデータ３２とを合成して書込アドレスを生成し、そ
の書込アドレスに、第１のデータ３０を書込む段階であ
る。以下、アドレスの格納、データ書込みに分けて順に
説明する。

【００５４】アドレス格納の場合、入力データパケット
の命令コード２６としては、アドレス格納命令が与えら
れる。一致検出回路５０は、入力された命令コードとア
ドレス格納命令との一致を検出し、以下のように動作す
る。一致検出回路５０はまず、スイッチ５６を第２の入
力に切換える。スイッチ４６は第１の入力に切換えられ
る。スイッチ４８も第１の入力に切換えられる。なおこ
のとき、図１に示されるメモリアクセス回路２は、後述
するようにメモリアクセスを行なわないため、スイッチ
４６、４８から出力されるアドレスは何らの意味を持た
ない。したがってスイッチ４６、４８の接続はこの場合
どのようなものであっても良い。一致検出回路５０は、
セグメントレジスタ５４に一致検出信号を与え、入力デ
ータパケットの第１のデータ３０（１２ビット）を格納
させる。この１２ビットのデータが、書込アドレスの上
位１２ビットとなる。また一致検出回路５０は、命令コ
ード発生回路５２に対して一致検出信号を与え、ノーオ
ペレーション命令を発生させる。ノーオペレーション命
令はスイッチ５６の第２の入力に与えられ、入力スクラ
ンブラ４２から命令コードとしてメモリアクセス回路２
（図１参照）に与えられる。

【００５５】したがって、この場合の入力スクランブラ
４２の接続は、等価的には図６に示されるようになる。
図６に示されるように、命令コード２６は、命令コード
変換器４４によってノーオペレーション命令に変換され
て出力される。２４ビットの世代番号２８はそのまま出
力される。第１のデータ３０と第２のデータ３２も同様
にそのまま出力されるが、第１のデータ３０は命令コー
ド変換器４４に与えられてそこで記憶保持される。そし
てこの場合、前述したようにアドレス格納命令はノーオ
ペレーション命令に変換された上、メモリアクセス回路
に与えられるため、メモリアクセス回路は画像メモリに
対するアクセスをまったく行なわない。

【００５６】テーブル書込命令の実行は以下のようにし
て行なわれる。一致検出回路５０は、命令コード２６と
テーブル書込命令との一致を検出し、スイッチ５６を第
２の入力に、スイッチ４６を第２の入力に、スイッチ４
８を第２の入力に、それぞれ切換える。一致検出回路５
０は、命令コード発生回路５２に対して、テーブル書込
命令を検出したことを示す一致検出信号を与える。命令
コード発生回路５２はこの一致検出信号に応答して、通
常の書込命令を発生しスイッチ５６の第２の入力に与え
る。セグメントレジスタ５４からスイッチ４６の第２の
入力には、アドレス格納命令に応答して設定されたアド
レスの上位１２ビットが与えられる。

【００５７】したがって、このときの入力スクランブラ
４２の接続は、等価的には図７に示されるようになる。
図７を参照して、命令コード２６として与えられたテー
ブル書込命令は、命令コード変換器４４によって通常の
書込命令に変換されて出力される。世代番号２８は、そ
のまま分流して出力され、図１に示されるように出力デ
ータパケットの世代番号となる。第１のデータ３０はそ
のまま出力される。第２のデータ３２は、分流してアド
レスの下位１２ビットとして出力される。命令コード変
換器４４のセグメントレジスタ５４（図５参照）から
は、アドレス格納命令において格納された、書込アドレ
スの上位１２ビットが出力される。そしてこの１２ビッ
トの信号と第２のデータ３２からの１２ビットの信号と
で２４ビットのアドレスが生成され、図１に示されるメ
モリアクセス回路２に与えられる。

【００５８】したがってこの場合、メモリ格納命令とと
もに第１のデータ３０として書込アドレスの上位１２ビ
ットを与え、テーブル書込命令と同時に第２のデータ３
０としてテーブル書込アドレスの下位１２ビット、第１
のデータ３０として書込むべきデータをそれぞれ入力ス
クランブラ４２に与えることにより、所望のアドレスに
第１のデータ３０で指定されるデータを書込むことがで
きる。

【００５９】（３） データ読出時には、入力スクラン
ブラ４２の接続は以下のようになる。一致検出回路５０
は、命令コード２６とテーブル読出命令との一致を検出
し、スイッチ５６を第２の入力に、スイッチ４６を第３
の入力に、スイッチ４８を第２の入力にそれぞれ切換え
る。一致検出回路５０は、テーブル読出命令との一致を
示す一致検出信号を命令コード発生回路５２に与える。
命令コード発生回路５２はこの一致検出信号に応答し
て、テーブル読出命令と異なる通常の読出命令を発生
し、スイッチ５６の第２の入力に与える。前述のように
スイッチ４６の第３の入力、スイッチ４８の第２の入力
にはそれぞれ入力データパケットの第１のデータ３０と
第２のデータ３２とが与えられる。したがってこの場
合、入力スクランブラ４２は、等価的には図４で示され
る第１の実施例の入力スクランブラ１１と同様になる。

【００６０】したがって、命令コード２６としてテーブ
ル読出命令を、第１のデータ３０、第２のデータ３２と
してそれぞれテーブル読出アドレスの上位１２ビット、
下位１２ビットを入力スクランブラ４２に与えることに
より、第１のデータおよび第２のデータからなる２４ビ
ットで指定されるアドレスからデータの読出しを行なう
ことができる。このため、テーブル読出命令を容易に行
なうことができる。

【００６１】したがってこの入力スクランブラ４２を使
用したメモリインタフェイスを用いれば、任意のアドレ
スからのデータの読出しだけではなく、任意のアドレス
へのデータの書込みも容易に行なうことができる。ま
た、入力データパケットの命令コードがテーブル読出命
令、アドレス格納命令、テーブル書込命令のいずれでも
ないときには、入力データパケットの世代番号によって
指定されるアドレスをアクセスすることができる。した
がって、通常の映像信号処理に適した動作をも行なうこ
とができる。

【００６２】図８は、請求項２に記載のメモリインタフ
ェイス装置において用いられる入力スクランブラ６０の
ブロック図である。この入力スクランブラ６０は、図１
に示される第１の実施例のメモリインタフェイス１２の
入力スクランブラ１１の代わりにそのままメモリインタ
フェイス１２に対して用いることができる。この第３の
実施例のメモリインタフェイスの特徴は、入力データパ
ケットの世代番号で特定されるアドレスの近傍に対する
アクセス（読出／書込）を容易に行なうことができる点
にある。そのような近傍読出処理と、近傍書込処理と
は、命令コード２６として特定の近傍読出命令および近
傍書込命令を予め準備してこの入力スクランブラ６０に
それぞれ与えることによって実現することができる。

【００６３】図８を参照して、入力スクランブラ６０
は、入力データパケットの命令コード２６が近傍読出命
令または近傍書込命令と一致しているか否かを検出し、
一致が検出された場合には入力された命令コードを所定
の他の命令コードに、それ以外の場合には入力された命
令コードをそのまま、それぞれ出力するための命令コー
ド変換器６２と、命令コード変換器６２によって制御さ
れ、近傍読出命令または近傍書込命令が検出された場合
には、入力データパケットの世代番号２８に対し、入力
データパケットの第２のデータ３２をオフセット量とし
て所定の方式に従って加算して出力するためのアドレス
シフト回路６４とを含む。

【００６４】命令コード変換器６２は、入力データパケ
ットの命令コード２６が近傍読出命令または近傍書込命
令と一致しているか否かを検出するための一致検出回路
６６と、一致検出回路６６からの一致検出信号に応答し
て所定の複数の命令コードのいずれかを発生するための
命令コード発生回路６８と、一致検出回路６６によって
制御され、近傍読出命令または近傍書込命令が検出され
た場合には命令コード発生回路６８の出力を、それ以外
の場合には入力データパケットの命令コード２６をその
まま、それぞれ出力するためのスイッチ７０とを含む。

【００６５】アドレスシフト回路６４は、３つのスイッ
チ７２、７４、７６と、３つの加算器７８、８０、８２
とを含む。加算器７８の一方の入力には世代番号２８の
うち上位の３ビットが、他方の入力には入力データパケ
ットの第２のデータ３２のうちの先頭の３ビットがそれ
ぞれ与えられる。加算器８０の一方の入力には、世代番
号２８の中位（第４番目〜第１４番目）の１１ビット
が、他方の入力には第２のデータ３２の中位（第４番目
〜第８番目）の５ビットがそれぞれ与えられる。加算器
８２の一方の入力には、世代番号２８の下位の１０ビッ
トが、他方の入力には第２のデータ３２の下位の４ビッ
トがそれぞれ与えられる。スイッチ７２、７４、７６の
それぞれの一方の入力には世代番号２８の第１番目〜第
３番目の３ビット、第４番目〜第１４番目の１１ビッ
ト、下位の１０ビットがそれぞれ与えられる。スイッチ
７２、７４、７６のそれぞれの他方の入力には、加算器
７８、８０、８２の入力が与えられる。そしてスイッチ
７２、７４、７６は、スイッチ７０と同様に、一致検出
回路６６が通常の命令を検出した場合にはその第１の入
力を、近傍読出／近傍書込命令を検出した場合にはその
第２の入力をそれぞれ選択して世代番号（アドレス）と
してメモリアクセス回路２（図１参照）に与える。

【００６６】以下、通常の命令コードが入力された場
合、および近傍読出命令が入力された場合の入力スクラ
ンブラ６０の動作を順に説明する。

【００６７】通常の命令コードが入力された場合、入力
スクランブラ６０の接続は以下のようになる。一致検出
回路６６は、スイッチ７０を制御して、入力される命令
コードをそのまま出力させる。各スイッチ７２、７４、
７６も同様に、入力される世代番号の上位３ビット、中
位１１ビット、下位１０ビットをそれぞれ出力する。第
１の実施例と同様に、世代番号２８の上位３ビットはフ
ィールドアドレスを、中位１１ビットはラインアドレス
を、下位１０ビットはピクセルアドレスをそれぞれ示
す。そしてこの場合、入力スクランブラ６０は等価的に
は、第１の実施例において説明された図３に示されるも
のと同様になる。そしてメモリインタフェイス１２（図
１参照）の動作も、第１の実施例における画像メモリア
クセスのときの動作と同様となる。したがってここでは
それらについての詳しい説明は繰返さない。

【００６８】近傍読出命令が入力された場合には、入力
スクランブラ６０は以下のように動作する。なおこのと
き、第２のデータ３２としては、図１０に示されるよう
な構成のデータが入力されるものとする。図１０を参照
して、第２のデータ３２は、上位の３ビット、中位の５
ビット、下位の４ビットの合計１２ビットからなる。上
位の３ビットはフィールドオフセットを示す。中位の５
ビットはラインオフセットを示す。下位の４ビットはピ
クセルオフセットを示す。

【００６９】命令コード２６として近傍読出命令が与え
られた場合、一致検出回路６６は命令コード発生回路６
８に対して一致検出信号を与える。命令コード発生回路
６８はこの一致検出信号に応答して、通常の読出命令を
発生してスイッチ７０に与える。スイッチ７０は、一致
検出回路６６によって制御されて、命令コード発生回路
６８の出力を選択して命令コードとして出力する。

【００７０】スイッチ７２、７４、７６はそれぞれ第２
の入力を選択して出力する。これら各第２の入力には、
加算器７８、８０、８２の出力が与えられている。加算
器７８は、世代番号２８の上位３ビットと第２のデータ
３２の上位３ビットとを加算して出力する。加算器８０
は、世代番号２８の中位の１１ビットと、第２のデータ
３２の中位の５ビットとを加算して出力する。加算器８
２は、世代番号２８の下位の１０ビットと、第２のデー
タ３２の下位の４ビットとを加算して出力する。ただ
し、加算器７８は、第２のデータ３２の上位３ビットを
符号付の整数として取扱って加算を行なう。加算器８
０、８２についても同様に、第２のデータ３２から与え
られる入力を、符号付の整数として加算を行なう。した
がって図１１に示されるように、スイッチ７２、７４、
７６から出力される３ビット、１１ビット、１０ビット
の信号は、入力データパケットの世代番号２８によって
表されるアドレスから、第２のデータ３２によって表さ
れるフィールドオフセット、ラインオフセット、ピクセ
ルオフセットだけ移動した近傍位置のアドレスを示す。
このようにシフトされたアドレスは世代番号として図１
に示されるメモリアクセス回路２に与えられる。したが
ってこの場合、メモリアクセス回路２は、元々メモリイ
ンタフェイス１２に対して与えられた世代番号２８のフ
ィールドアドレス、ラインアドレス、ピクセルアドレス
に、第２のデータ３２として与えられた対応するオフセ
ット量を加算した値をアドレスとして画像メモリ３をア
クセスすることになる。

【００７１】このときのオフセット修飾されたアドレス
の一例が図１２に示されている。図１２に示される例で
は、フィールドオフセットΔｆｄは０、ラインオフセッ
トΔｌｎは−１、ピクセルオフセットΔｐｘは−３がそ
れぞれ設定されている。このように第２のデータ３２の
各オフセットで世代番号が示すアドレス（×）をオフセ
ット修飾することができるため、所定のアドレスの近傍
（●）に対するアクセスを容易に行なうことができる。
同様にして近傍書込命令も行なうことができる。

【００７２】この近傍読出命令が入力された場合の入力
スクランブラ６０は、等価的には図９に示されるように
なる。図９を参照して、入力スクランブラ６０は、近傍
読出命令が入力された場合には命令コード変換器６２に
よって通常の読出命令に、近傍書込命令が入力された場
合にはその命令を命令コード変換器６２によって通常の
書込命令に書換えてそれぞれ出力する。近傍読出命令、
近傍書込命令のときには、アドレスシフト回路６４は、
入力データパケットの世代番号２８の上位３ビット、中
位１１ビット、下位１０ビットに対してそれぞれ、第２
のデータ３２の上位３ビット、中位５ビット、下位４ビ
ットを符号付整数と見なして加算し、オフセット修飾さ
れたアドレスとして出力する。第１のデータ３０、第２
のデータ３２はそれぞれそのままメモリアクセス回路２
に与えられる。世代番号２８はまた分流して、出力デー
タパケットの世代番号とされる。

【００７３】入力スクランブラ６０が、等価的に図９に
示されるようになるため、この第３の実施例に係るメモ
リインタフェイスを用いれば、世代番号２８として所定
の中心アドレスを、第２のデータ３２としてその中心ア
ドレスからのオフセット量は、命令コード２６として近
傍読出命令をそれぞれ与えれば、その中心アドレスに対
して所定のオフセットを持つアドレスをアクセスするこ
とができる。

【００７４】テーブル書込命令も、第１のデータ３０と
して書込データを与えることを別として、近傍読出処理
とまったく同様に行なうことができる。

【００７５】上述の第３の実施例では、世代番号を中心
としてその近傍に対する処理を行なうことができる。し
かし、近傍処理は必ずしも世代番号によって示される位
置を中心とするものに限られるわけではない。そのよう
な場合を考慮すると、与えられる世代番号によって示さ
れるアドレスのみを中心とするだけでなく、世代番号に
よって示されるアドレスに対して任意のオフセットを持
つアドレスを中心とし、そのオフセットされたアドレス
を中心とした近傍処理を行なうことができれば画像処理
上で便利である。図１３には、そのような本発明の請求
項４に係るメモリインタフェイスにおいて用いられる入
力スクランブラのブロック図が示されている。この入力
スクランブラ８４は、図１に示されるメモリインタフェ
イス１２において、入力スクランブラ１１に代えてその
まま用いることができる。

【００７６】図１３に示される入力スクランブラ８４
は、世代番号に対して、所定のオフセット量（ベースオ
フセット）を予め設定することを可能とした上、入力デ
ータパケットの第２のデータ３２を、ベースオフセット
が加えられたアドレスを中心とした近傍のアドレスを特
定するためのオフセット量として用いるようにした点に
特徴がある。そして、画像メモリ３のアドレスがフィー
ルドアドレス、ラインアドレス、ピクセルアドレスによ
り特定されることに対応して、ベースオフセットもベー
スフィールドオフセット、ベースラインオフセット、ベ
ースピクセルオフセットの３種類が用意される。さら
に、このオフセットが加えられたアドレスを中心とする
近傍処理を可能とするために、フィールドオフセット
値、ラインオフセット値、ピクセルオフセット値が第３
の実施例の場合と同様に設定される。そして図１４に示
されるように、フィールドオフセット値にベースフィー
ルドオフセット値を加算したものが広域フィールドオフ
セットとなる。同様にラインオフセット値にベースライ
ンオフセット値を加算したものが広域ラインオフセット
値となる。また、ピクセルオフセット値にベースピクセ
ルオフセット値を加算したものが広域ピクセルオフセッ
ト値となる。このようにすることにより、図１５に示さ
れるように、世代番号が示すアドレスから、ベースオフ
セットによるポジションシフトを行なった後、フィール
ドオフセット、ラインオフセット、ピクセルオフセット
によって指定されるオフセットを行なうことによりこの
ベースオフセットされたアドレスを中心とした近傍処理
を行なうことが可能となる。

【００７７】なお、上述のようにベースオフセット値と
してベースフィールドオフセット、ベースラインオフセ
ット、ベースピクセルオフセットの３種があるために、
入力スクランブラ８４はこれら３つのベースオフセット
値に対応して３つのレジスタを有する。また、これら３
つのレジスタにベースオフセット値を設定するために、
３種類のベースオフセット格納命令が用意されている。
すなわちベースフィールドオフセット格納命令と、ベー
スラインオフセット格納命令と、ベースピクセルオフセ
ット格納命令とである。

【００７８】図１３を参照して、入力スクランブラ８４
は、命令コード２６が上述の３つのベースオフセット格
納命令、広域オフセット読出命令、広域オフセット書込
命令のいずれかと一致しているか否かを検出し、必要な
場合には命令コードを変換して出力するための命令コー
ド変換器８８と、それぞれ第１のデータ３０を、命令コ
ード変換器８８からの制御に従って格納するための３つ
のレジスタ９０、９２、９４と、命令コード変換器８８
の制御に従い、通常のメモリアクセス命令の場合には世
代番号２８をそのまま出力するとともに、広域オフセッ
ト読出命令、広域オフセット書込命令である場合には、
世代番号２８によって表されるフィールドアドレス、ラ
インアドレス、ピクセルアドレスに対して、それぞれレ
ジスタ９０、９２、９４に格納されたベースフィールド
オフセット、ベースラインオフセット、ベースピクセル
オフセットと、第２のデータ３２の上位３ビット、中位
５ビット、下位４ビットからなるフィールドオフセット
値、ラインオフセット値、ピクセルオフセット値を加算
した結果を新たな世代番号として出力するためのアドレ
スシフト回路８６とを含む。

【００７９】命令コード変換器８８は、一致検出回路９
６と命令コード発生回路９８とスイッチ１００とを含
む。一致検出回路９６は、命令コード２６が上述した３
つのベースオフセット格納命令、広域オフセット読出命
令、広域オフセット書込命令のいずれかと一致している
か否かを検出するためのものである。命令コード発生回
路９８は、一致検出回路９６が上述の３種のベースオフ
セット格納命令との一致を検出した場合にはノーオペレ
ーション命令を、広域オフセット読出命令との一致を検
出した場合には通常の読出命令を、広域オフセット書込
命令との一致を検出した場合には通常の書込命令をそれ
ぞれ発生してスイッチ１００の第２の入力に与えるため
のものである。スイッチ１００の第１の入力には、命令
コード２６が与えられる。そしてスイッチ１００は、一
致検出回路９６が上述した３つのベースオフセット格納
命令、広域オフセット読出命令、広域オフセット書込命
令のいずれかとの一致を検出した場合には命令コード発
生回路９８の出力を、それ以外の場合には入力された命
令コード２６をそれぞれ選択して出力するためのもので
ある。

【００８０】アドレスシフト回路８６は、スイッチ１０
２、１０４、１０６と、３入力加算器１０８、１１０、
１１２とを含む。

【００８１】加算器１０８の第１の入力には世代番号２
８の上位３ビットが、第２の入力にはレジスタ９０の出
力が、第３の入力には第２のデータ３２の上位３ビット
がそれぞれ与えられる。加算器１０８はこれら３つの入
力値を符号付整数と見なして加算してスイッチ１０２の
第２の入力に与える。スイッチ１０２の第１の入力には
世代番号２８の上位３ビットが与えられる。そしてスイ
ッチ１０２は、一致検出回路９６が広域オフセット読出
命令または広域オフセット書込命令との一致を検出した
場合には加算器１０８の出力を、それ以外の場合には入
力される世代番号２８の上位３ビットを選択して出力す
る。

【００８２】加算器１１０の第１の入力には世代番号２
８の中位１１ビットが、第２の入力にはレジスタ９２の
出力が、第３の入力には第２のデータ３２の中位５ビッ
トがそれぞれ与えられる。加算器１１０はこれら３つの
入力値を符号付整数と見なして加算してスイッチ１０４
の第２の入力に与える。スイッチ１０４の第１の入力に
は世代番号２８の中位１１ビットが与えられる。そして
スイッチ１０４は、一致検出回路９６が広域オフセット
読出命令、広域オフセット書込命令のいずれかを検出し
た場合には加算器１１０の出力を、それ以外の場合には
世代番号２８の中位１１ビットを選択して出力する。

【００８３】加算器１１２の第１の入力には世代番号２
８の下位１０ビットが、第２の入力にはレジスタ９４の
出力が、第３の入力には第２のデータ３２の下位４ビッ
トがそれぞれ与えられる。加算器１１２は、これら３つ
の入力値を符号付整数と見なして加算してスイッチ１０
６の第２の入力に与える。スイッチ１０６の第１の入力
には、世代番号２８の下位１０ビットが与えられる。そ
してスイッチ１０６は、一致検出回路９６が上述の広域
オフセット読出命令、広域オフセット格納命令のいずれ
かを検出した場合には加算器１１２の出力を、それ以外
の場合には入力された世代番号２８の下位１０ビットを
それぞれ選択して出力する。

【００８４】図１３に示される入力スクランブラ８４の
動作は、大別して通常の動作と、ベースオフセットの設
定動作と、広域オフセットアクセス動作とに分けられ
る。以下順に説明する。

【００８５】通常動作の場合、入力スクランブラ８４の
接続は以下のようになる。一致検出回路９６は、命令コ
ード２６が３つのベースオフセット格納命令、広域オフ
セット読出命令、広域オフセット書込命令のいずれとも
一致していないことを検出する。スイッチ１００、１０
２、１０４、１０６は、一致検出回路９６から一致検出
信号が出力されないために、それぞれ第１の入力を選択
して出力する。したがって命令コードとしては入力デー
タパケットの命令コードが、世代番号としては入力デー
タパケットの世代番号が、第１のデータ、第２のデータ
としてはそれぞれ入力データパケットの第１のデータ、
第２のデータが出力される。したがってこの入力スクラ
ンブラ８４は、この場合等価的に図３に示されるものと
同様になる。このときのメモリインタフェイスの動作は
既に説明した。したがってここではそれについての詳し
い説明は繰返さない。

【００８６】ベースオフセット格納動作はさらに、ベー
スフィールドオフセット格納処理と、ベースラインオフ
セット格納処理と、ベースピクセルオフセット格納処理
とに分けられる。以下、順に説明する。

【００８７】ベースフィールドオフセット格納処理の場
合、命令コード２６としてはベースフィールドオフセッ
ト格納命令が入力される。一致検出回路９６は、このベ
ースフィールドオフセット格納命令を検出すると一致検
出信号を出力し、命令コード発生回路９８にノーオペレ
ーション命令を発生させる。スイッチ１００は第２の入
力を選択するように切換えられる。したがって入力スク
ランブラ８４からはノーオペレーション命令が出力され
る。一致検出回路９６はまた、ベースフィールドオフセ
ット格納命令との一致を検出して、３つのレジスタ９
０、９２、９４のうちレジスタ９０を制御して、第１の
データ３０を格納させる。第１のデータ３０としてはこ
の場合、ベースフィールドオフセットが設定されている
ものとする。したがってレジスタ９０には、ベースフィ
ールドオフセットが格納されることになる。またこのと
き、スイッチ１０２、１０４、１０６はそれぞれ第１の
入力を選択するように切換えられる。なおこの場合、メ
モリアクセス回路２に与えられる命令が前述したように
ノーオペレーション命令であるために、これら３つのス
イッチ１０２、１０４、１０６から出力されるデータは
実際上意味を持たない。したがって、スイッチ１０２、
１０４、１０６の切換は、上述のようには限定されな
い。

【００８８】同様にベースラインオフセット、ベースピ
クセルオフセットの格納時には、それぞれレジスタ９
２、９４に、第１のデータ３０が格納される。したがっ
てそれぞれの場合第１のデータにベースラインオフセッ
トとベースピクセルオフセットとを設定しておくことに
より、レジスタ９２、９４にベースラインオフセット、
ベースピクセルオフセットが格納されることになる。

【００８９】広域オフセット読出命令が命令コード２６
として一致検出回路９６に与えられると、一致検出回路
９６はそれを検出して一致検出信号を命令コード発生回
路９８に与える。命令コード発生回路９８はその一致検
出信号に応答して、通常の読出命令を発生する。スイッ
チ１００は一致検出回路９６に制御されて命令コード発
生回路９８の出力を選択して出力する。したがってメモ
リアクセス回路２（図１参照）には、命令コードとして
通常の読出命令が与えられる。

【００９０】一方、この場合第２のデータ３２として
は、図１０に示されるような３ビットのフィールドオフ
セット、５ビットのラインオフセット、および４ビット
のピクセルオフセットが設定されているものとする。加
算器１０８は、世代番号２８の上位３ビットと、レジス
タ９０に格納されているベースフィールドオフセット
と、第２のデータ３２の上位３ビットからなるフィール
ドオフセットとを加算してスイッチ１０２に与える。ス
イッチ１０２は一致検出回路９６によって切換えられ、
加算器１０８の出力を選択して世代番号２８の上位３ビ
ットとして出力する。

【００９１】同様に加算器１１０は、世代番号２８の中
位１１ビットと、レジスタ９２に格納されたベースライ
ンオフセットと、第２のデータ３２の中位５ビットとを
加算し、スイッチ１０４の第２の入力に与える。スイッ
チ１０４は一致検出回路９６によって制御されて加算器
１１０の出力を選択し、世代番号の中位１１ビットとし
て出力する。

【００９２】加算器１１２は、世代番号２８の下位１０
ビットと、レジスタ９４に格納されたベースピクセルオ
フセットと、第２のデータ３２の下位４ビットとを加算
し、スイッチ１０６の第２の入力に与える。スイッチ１
０６は一致検出回路９６によって制御されて加算器１１
２の出力を選択し、世代番号の下位１０ビットとして出
力する。

【００９３】したがって図１に示されるメモリアクセス
回路２に与えられる世代番号は、元々の世代番号によっ
て示されるアドレスに対し、図１４に示されるような広
域オフセットを加えたものとなる。メモリアクセス回路
２（図１参照）は、この広域オフセットが加えられたア
ドレスに従って画像メモリをアクセスし、読出結果を出
力データパケットのデータとして出力する。

【００９４】したがって、図１３に示されるような入力
スクランブラ８４を採用したメモリインタフェイスを用
いれば、世代番号によって指定されるアドレスから任意
のオフセット量だけオフセットした点を求め、その点を
中心としてその近傍に対するアクセス処理を行なうこと
ができる。

【００９５】広域オフセット書込処理も、上述の広域オ
フセット読出処理と同様に行なうことができる。この場
合、第１のデータとして、画像メモリのその所望のアド
レスに格納すべきデータを設定しておかなければならな
いことと、命令コード発生回路９８が発生する命令は通
常の書込命令であることとが、広域オフセット読出命令
の場合と異なる。

【００９６】以上のようにこの第４の実施例のメモリイ
ンタフェイスを用いれば、世代番号によって示されるア
ドレスの近傍に対する処理のみでなく、世代番号によっ
て示されるアドレスから任意のオフセット量に従って移
動した点を中心とする近傍処理を行なうことができる。
また、このような広域オフセット処理を行なわない場合
には世代番号に従って決められるアドレスに対するメモ
リアクセスを行なうことができるため、映像処理に適し
た動作を行なうことができる。

【００９７】なお、この第４の実施例において各レジス
タ９０、９２、９４に格納されるベースオフセットをす
べて０としておけば、第３の実施例に示されるメモリイ
ンタフェイスとまったく同様の動作も行なうことができ
る。

【００９８】

【発明の効果】以上のように請求項１に記載の発明によ
れば、入力データパケットの命令コードとして所定の第
１の命令コードを与え、入力データパケットのデータ
に、メモリの所望のアドレスを指定するためのデータを
与えることにより、メモリの所望のアドレスからデータ
を読出すことができる。また、命令コードが第１の命令
コード以外の場合には、入力データパケットのアドレス
に従って画像メモリのアクセスが行なわれる。したがっ
てアドレスとして動的データ駆動型処理方式に用いられ
る世代番号を使用すれば、映像信号処理に適した画像メ
モリ読出しを行なうことも可能である。

【００９９】その結果、映像信号処理および映像信号処
理に類似した処理に適したメモリアクセスを行なえると
ともに、任意のアドレスを指定してメモリ読出しを行な
うことも可能なメモリインタフェイス装置を提供するこ
とができる。

【０１００】請求項２に記載のメモリインタフェイスに
よれば、入力アドレスを、入力データの一部で修飾する
ことができる。したがって、入力アドレスを中心とする
近傍に対するアクセスを容易に行なうことができる。ま
た、通常の処理の場合には入力アドレスに従ったメモリ
アクセスを行なうことができる。

【０１０１】その結果、映像信号処理に適しているとと
もに、映像処理によって指定されたアドレス近傍に対す
るメモリアクセスを容易に行なうことができるメモリイ
ンタフェイス装置を提供できる。

【０１０２】請求項３に記載の発明によれば、第２の命
令コードを用いることにより、アクセスされるアドレス
を特定するためのデータが入力信号パケット書換手段に
記憶され、第１の命令を用いることによりその記憶保持
されたアドレスに基づいてメモリをアクセスすることが
可能となる。また、通常の命令を用いれば従来のメモリ
インタフェイスと同様に動作することができる。

【０１０３】その結果、映像処理に適しているととも
に、メモリの任意のアドレスに対してアクセスすること
が容易なメモリインタフェイスを提供できる。

【０１０４】請求項４に記載のメモリインタフェイスに
よれば、入力アドレスのベースオフセット量が一旦記憶
保持された上で入力アドレスを、この記憶保持されたベ
ースオフセット量と、入力データの一部とで修飾するこ
とができる。したがって、入力アドレスから、ベースオ
フセット量だけオフセットされたアドレスを中心とす
る、入力データの一部によって修飾可能な近傍に対する
アクセスを容易に行なうことができる。

【０１０５】その結果、映像信号処理に適しているとと
もに、映像信号処理によって指定されたアドレスに対し
て任意の関係を有するアドレスを中心とした近傍に対す
るメモリアクセスを容易に行なうことができるメモリイ
ンタフェイス装置を提供できる。

【図面の簡単な説明】

【図１】本発明に係るメモリインタフェイス装置の一実
施例のメモリインタフェイスのブロック図である。

【図２】図１に示される入力スクランブラ１１のブロッ
ク図である。

【図３】命令コードがテーブル変換命令以外の場合の、
入力スクランブラの機能を示すブロック図である。

【図４】命令コードがテーブル変換命令である場合の入
力スクランブラの機能を示すブロック図である。

【図５】本発明の第２の実施例に係るメモリインタフェ
イス装置の入力スクランブラの回路ブロック図である。

【図６】図５に示される入力スクランブラの、アドレス
格納時の機能を示す模式的ブロック図である。

【図７】図５に示される入力スクランブラの、データ書
込時の機能を示す模式的ブロック図である。

【図８】本発明の第３の実施例に係るメモリインタフェ
イス装置に用いられる入力スクランブラの回路ブロック
図である。

【図９】図８に示される入力スクランブラの、アドレス
修飾時の機能を示す模式的ブロック図である。

【図１０】オフセットの構成を示す模式図である。

【図１１】実行アドレスの算出方法を示す模式図であ
る。

【図１２】オフセット修飾によるメモリアクセスの状態
を示す模式図である。

【図１３】本発明の第４の実施例に係るメモリインタフ
ェイス装置の入力スクランブラの回路ブロック図であ
る。

【図１４】第４の実施例における広域フィールドオフセ
ット値、広域ラインオフセット値、広域ピクセルオフセ
ット値の算出方法を示す模式図である。

【図１５】第４の実施例におけるメモリアクセスの状態
を示す模式図である。

【図１６】従来の動的データ駆動型情報処理装置のシス
テムブロック図である。

【図１７】メモリインタフェイスへの入力データパケッ
トのフィールド構成を示す模式図である。

【図１８】メモリインタフェイスからの出力データパケ
ットの構成を示す模式図である。

【図１９】世代番号の構成を示す構成図である。

【図２０】図１９に示される世代番号の構成に対応した
画像メモリの構成を模式的に示す図である。

【符号の説明】

１ データ駆動型プロセッサ ２ メモリアクセス回路 ３ 画像メモリ ６ メモリアクセス制御線 １１，４２，６０，８４ 入力スクランブラ １２ メモリインタフェイス １３，４４，６２，８８ 命令コード変換器 １４，５０，６６，９６ 一致検出回路 １６，５２，６２，９８ 命令コード発生回路

フロントページの続き (56)参考文献 特開 昭63−279323（ＪＰ，Ａ) 特開 昭62−211749（ＪＰ，Ａ) 特開 平４−259085（ＪＰ，Ａ) 特開 平３−282647（ＪＰ，Ａ) 特開 平３−233740（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 12/00 G06F 15/82

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも入力命令コードと、入力アド
   レスと、入力データとを含む入力データパケットに応答
   して、所定のメモリの所定アドレスにアクセスし、結果
   を出力するためのメモリインタフェイス装置であって、 前記入力命令コードが所定の第１の命令コードであるか
   否かを検出し、検出された場合には前記入力データに基
   づいて少なくとも前記入力アドレスを書換え、検出され
   なかった場合には前記入力アドレスをそのままにして前
   記入力データパケットをそれぞれ出力するための入力デ
   ータパケット書換手段と、 前記入力データパケット書換手段から出力される前記入
   力データパケットに応答し、メモリの、前記入力アドレ
   スに該当するアドレスを、前記入力命令コードに従って
   アクセスし、結果を出力するためのメモリアクセス手段
   と、 前記メモリアクセス手段の出力と、前記入力データパケ
   ットとから、出力データパケットを生成して出力するた
   めの出力データパケット生成手段とを含む、メモリイン
   タフェイス装置。
2. 【請求項２】 前記入力データパケット書換手段は、 前記入力命令コードが前記第１の命令コードと一致して
   いるか否かを検出するための一致検出手段と、 前記入力アドレスの少なくとも一部と、前記入力データ
   の少なくとも一部とを加算するためのアドレス加算手段
   と、 前記一致検出手段により一致が検出された場合には前記
   アドレス加算手段の出力により前記入力アドレスを書換
   え、それ以外の場合には前記入力アドレスをそのままに
   して前記入力信号パケットを出力するためのアドレス書
   換手段とを含む、請求項１に記載のメモリインタフェイ
   ス装置。
3. 【請求項３】 少なくとも入力命令コードと、入力アド
   レスと、入力データとを含む入力データパケットに応答
   して、所定のメモリの所定アドレスにアクセスし、結果
   を出力するためのメモリインタフェイス装置であって、 前記入力命令コードが所定の第１の命令コードおよび第
   ２の命令コードのいずれかと一致しているか否かを検出
   し、前記第２の命令コードとの一致が検出された場合に
   は前記入力データの少なくとも一部を記憶保持するとと
   もに、前記入力コードをノーオペレーション命令コード
   に書換え、前記第１の命令コードとの一致が検出された
   場合には前記記憶保持された入力データに基づいて少な
   くとも前記アドレスを書換え、一致が検出されなかった
   場合には前記アドレスをそのままにして前記入力データ
   パケットをそれぞれ出力するための入力データパケット
   書換手段と、 前記入力データパケット書換手段から出力される前記入
   力データパケットに応答し、メモリの、前記入力アドレ
   スに該当するアドレスを、前記命令コードに従ってアク
   セスし、結果を出力するためのメモリアクセス手段と、 前記メモリアクセス手段の出力と、前記入力データパケ
   ットとから、出力データパケットを生成して出力するた
   めの出力データパケット生成手段とを含む、メモリイン
   タフェイス装置。
4. 【請求項４】 前記入力データパケット書換手段は、 前記入力命令コードが前記第１の命令コードまたは前記
   第２の命令コードに一致しているか否かを検出するため
   の一致検出手段と、 前記一致検出手段により前記入力命令コードと前記第２
   の命令コードとの一致が検出された場合に、少なくとも
   前記入力データの一部を、前記入力アドレスのベースオ
   フセットと見なして記憶保持するための記憶保持手段
   と、 前記入力命令コードと前記第２の命令コードとの一致が
   検出された場合に、前記入力命令コードをノーオペレー
   ション命令コードに書換えるための命令コード書換手段
   と、 前記記憶保持手段の記憶保持内容と、前記入力データの
   少なくとも一部と、前記入力アドレスの少なくとも一部
   とを加算するためのアドレス加算手段と、 前記一致検出手段により前記入力命令コードと前記第１
   の命令コードとの一致が検出された場合には、前記入力
   データパケットの前記入力アドレスを前記アドレス加算
   手段の出力で書換え、それ以外の場合には前記入力デー
   タパケットの前記入力アドレスをそのままにして出力す
   るためのアドレス書換手段とを含む、請求項３に記載の
   メモリインタフェイス装置。