JP3469645B2 - データ駆動型情報処理装置 - Google Patents
データ駆動型情報処理装置Info
- Publication number
- JP3469645B2 JP3469645B2 JP20640294A JP20640294A JP3469645B2 JP 3469645 B2 JP3469645 B2 JP 3469645B2 JP 20640294 A JP20640294 A JP 20640294A JP 20640294 A JP20640294 A JP 20640294A JP 3469645 B2 JP3469645 B2 JP 3469645B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- generation number
- input
- field
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明はデータ駆動型情報処理
装置に関し、特に、世代番号の操作が可能なデータ駆動
型情報処理装置に関する。
装置に関し、特に、世代番号の操作が可能なデータ駆動
型情報処理装置に関する。
【０００２】
【従来の技術】一般にデータ駆動型情報処理装置は、入
出力制御部（ＱＪＢ：Ｑｕｅｕｅ，Ｊｏｉｎｔ ＆ Ｂ
ｒａｎｃｈ）、発火制御部（ＦＣ：Ｆｉｒｉｎｇ Ｃｏ
ｎｔｒｏｌ）、プログラム記憶部（ＰＳ：Ｐｒｏｇｒａ
ｍ Ｓｔｏｒａｇｅ）および演算部（ＦＰ：Ｆｕｎｃｔ
ｉｏｎ Ｐｒｏｃｅｓｓｏｒ）からなる。データ駆動型
情報処理装置においては、「ある処理に必要な入力デー
タがすべて揃い、かつ、その処理に必要な演算装置など
の資源が割当てられたときに処理を行なう」という単純
な規則によって処理が進行する。
出力制御部（ＱＪＢ：Ｑｕｅｕｅ，Ｊｏｉｎｔ ＆ Ｂ
ｒａｎｃｈ）、発火制御部（ＦＣ：Ｆｉｒｉｎｇ Ｃｏ
ｎｔｒｏｌ）、プログラム記憶部（ＰＳ：Ｐｒｏｇｒａ
ｍ Ｓｔｏｒａｇｅ）および演算部（ＦＰ：Ｆｕｎｃｔ
ｉｏｎ Ｐｒｏｃｅｓｓｏｒ）からなる。データ駆動型
情報処理装置においては、「ある処理に必要な入力デー
タがすべて揃い、かつ、その処理に必要な演算装置など
の資源が割当てられたときに処理を行なう」という単純
な規則によって処理が進行する。
【０００３】データ駆動型情報処理装置で処理するパケ
ットは、命令コード、行先情報、世代番号、左データお
よび右データなどを含んでいる。これらの情報は入出力
制御部を経て発火制御部でデータの待合わせを行ない、
プログラム記憶部に命令コードをフェッチし、演算部で
演算される。このデータ駆動型情報処理装置の詳細はた
とえば「動的データ駆動型プロセッサによる並列処理方
式の検討」（「マイクロコンピュータ・アーキテクチ
ャ」シンポジウム、情報処理学会、ｐ９−１８、平成３
年１１月）に記載されている。
ットは、命令コード、行先情報、世代番号、左データお
よび右データなどを含んでいる。これらの情報は入出力
制御部を経て発火制御部でデータの待合わせを行ない、
プログラム記憶部に命令コードをフェッチし、演算部で
演算される。このデータ駆動型情報処理装置の詳細はた
とえば「動的データ駆動型プロセッサによる並列処理方
式の検討」（「マイクロコンピュータ・アーキテクチ
ャ」シンポジウム、情報処理学会、ｐ９−１８、平成３
年１１月）に記載されている。
【０００４】データ駆動型情報処理装置を用いて画像処
理を行なうとき、世代番号が画素の座標を、左右のデー
タが画素の値やパラメータをそれぞれ意味している。さ
らに世代番号は、ピクセル番号（Ｘ座標）フィールド、
ライン番号（Ｙ座標）フィールド、フィールド番号（Ｚ
座標）フィールドに分割されており、それらの区分構成
は自由に変更が可能である。
理を行なうとき、世代番号が画素の座標を、左右のデー
タが画素の値やパラメータをそれぞれ意味している。さ
らに世代番号は、ピクセル番号（Ｘ座標）フィールド、
ライン番号（Ｙ座標）フィールド、フィールド番号（Ｚ
座標）フィールドに分割されており、それらの区分構成
は自由に変更が可能である。
【０００５】画像処理として、画の移動、拡大、縮小、
回転などを、データ駆動型情報処理装置で行なう場合、
世代番号に何らかの演算を施す必要がある。従来技術で
の演算を、ピクセル番号フィールドに３を加える場合を
例にとって以下に説明する。
回転などを、データ駆動型情報処理装置で行なう場合、
世代番号に何らかの演算を施す必要がある。従来技術で
の演算を、ピクセル番号フィールドに３を加える場合を
例にとって以下に説明する。
【０００６】図１０はデータ駆動型情報処理装置１００
の概略構成を示すブロック図である。図１０を参照し
て、データ駆動型情報処理装置１００は、入力部５１
と、データ駆動エンジン部５２と、出力部５３とを含
む。データ駆動エンジン部５２は、パケットが入力され
るＱＪＢ１０１と、ＱＪＢ１０１に接続され、データの
待合わせを行なうＦＣＰ１０２と、ＦＣＰ１０２とＱＪ
Ｂ１０１に接続され、データパケットの演算を行なう演
算部ＦＰ１０４とを含む。データ処理に必要なプログラ
ムやデータは既にＱＪＢ１０１やＦＣＰ１０２に入って
いるものとする。
の概略構成を示すブロック図である。図１０を参照し
て、データ駆動型情報処理装置１００は、入力部５１
と、データ駆動エンジン部５２と、出力部５３とを含
む。データ駆動エンジン部５２は、パケットが入力され
るＱＪＢ１０１と、ＱＪＢ１０１に接続され、データの
待合わせを行なうＦＣＰ１０２と、ＦＣＰ１０２とＱＪ
Ｂ１０１に接続され、データパケットの演算を行なう演
算部ＦＰ１０４とを含む。データ処理に必要なプログラ
ムやデータは既にＱＪＢ１０１やＦＣＰ１０２に入って
いるものとする。
【０００７】図１１は図１０のＦＰ１０４の詳細を示す
ブロック図である。図１１を参照してＦＰ１０４は、縦
列に接続されたパケット転送制御回路（以下Ｃ素子と略
す）１１１ａ〜１１１ｃと、各Ｃ素子１１１ａ〜１１１
ｃに接続されたラッチ１１２〜１１４と、ラッチ１１２
に接続され、命令コード（ＯＰＣ）、右データ（Ｒ−Ｄ
ａｔａ）および左データ（Ｌ−Ｄａｔａ）が入力される
演算器１２１と、演算器１２１からの出力をラッチする
ラッチ１１５と、ラッチ１１５の出力とラッチ１１３か
らの命令コード（ＰＰＣ）および左データ（Ｌ−Ｄａｔ
ａ）を受ける機構１２２とを含み、機構１２２からの出
力はラッチ１１４に入力される。
ブロック図である。図１１を参照してＦＰ１０４は、縦
列に接続されたパケット転送制御回路（以下Ｃ素子と略
す）１１１ａ〜１１１ｃと、各Ｃ素子１１１ａ〜１１１
ｃに接続されたラッチ１１２〜１１４と、ラッチ１１２
に接続され、命令コード（ＯＰＣ）、右データ（Ｒ−Ｄ
ａｔａ）および左データ（Ｌ−Ｄａｔａ）が入力される
演算器１２１と、演算器１２１からの出力をラッチする
ラッチ１１５と、ラッチ１１５の出力とラッチ１１３か
らの命令コード（ＰＰＣ）および左データ（Ｌ−Ｄａｔ
ａ）を受ける機構１２２とを含み、機構１２２からの出
力はラッチ１１４に入力される。
【０００８】Ｃ素子は、以下の制御によってパケットの
転送を司る。すなわち、後続のＣ素子がパケットを保持
していない旨の転送許可信号を入力すると、当該Ｃ素子
は対応するラッチにラッチパルスを出力するとともに、
後続のＣ素子に対して転送要求信号を出力し、併わせて
前段のＣ素子に対して転送許可信号を出力する。後続の
Ｃ素子がパケットを保持している状態で前段のＣ素子か
ら転送要求信号を入力した場合は、当該Ｃ素子はパケッ
トを保持する。
転送を司る。すなわち、後続のＣ素子がパケットを保持
していない旨の転送許可信号を入力すると、当該Ｃ素子
は対応するラッチにラッチパルスを出力するとともに、
後続のＣ素子に対して転送要求信号を出力し、併わせて
前段のＣ素子に対して転送許可信号を出力する。後続の
Ｃ素子がパケットを保持している状態で前段のＣ素子か
ら転送要求信号を入力した場合は、当該Ｃ素子はパケッ
トを保持する。
【０００９】図１２は図１１に示した演算器１２１の内
部を示すブロック図である。図１２を参照して、演算器
１２１は、世代番号ＧＮ（Ｇｅｎｅｒａｔｉｏｎ Ｎｕ
ｍｂｅｒ）、右データＲ−ＤＡＴＡおよび命令コードＯ
ＰＣが入力されるマルチプレクサ１３１，１３２と、世
代番号ＧＮおよび右データＲ−ＤＡＴＡが入力されるシ
フタ１３４と、シフタ１３４からのデータと左データが
入力されるマルチプレクサ１３３と、マルチプレクサ１
３２，１３３からのデータとＡＮＤ回路１３５を経由し
た命令コードが入力される加算器１３６とを含む。マル
チプレクサ１３３からは左データＬ−ＤＡＴＡが出力さ
れ、加算器１３６からは世代番号ＧＮが出力される。な
お、図中の数字は各データのビット数を表わす。
部を示すブロック図である。図１２を参照して、演算器
１２１は、世代番号ＧＮ（Ｇｅｎｅｒａｔｉｏｎ Ｎｕ
ｍｂｅｒ）、右データＲ−ＤＡＴＡおよび命令コードＯ
ＰＣが入力されるマルチプレクサ１３１，１３２と、世
代番号ＧＮおよび右データＲ−ＤＡＴＡが入力されるシ
フタ１３４と、シフタ１３４からのデータと左データが
入力されるマルチプレクサ１３３と、マルチプレクサ１
３２，１３３からのデータとＡＮＤ回路１３５を経由し
た命令コードが入力される加算器１３６とを含む。マル
チプレクサ１３３からは左データＬ−ＤＡＴＡが出力さ
れ、加算器１３６からは世代番号ＧＮが出力される。な
お、図中の数字は各データのビット数を表わす。
【００１０】図１０〜図１２を参照して、従来のデータ
駆動型情報処理装置における演算について説明する。図
１３はＱＪＢ１０１に入力されるデータパケットの構成
を示す模式図である。図１３を参照して入力されるデー
タパケットは命令コードＯＰＣと、入力データＤＡＴＡ
が左データＬ−ＤＡＴＡか右データＲ−ＤＡＴＡかを識
別するフラグＬ／Ｒと、ノード番号ＮＤと、世代番号Ｇ
Ｎと、入力データＤＡＴＡとを含む。実際はデータには
全項目は常にパケット中に含まれているが、以下の説明
では理解の容易のために、有意な情報項目のみを記載す
る。なお、ＦＣＰ１０２では、フラグＬ／Ｒ，ノード番
号ＮＤ，世代番号ＧＮが参照され、ＦＰ１０４では、命
令コードＯＰＣ，左データＬ−ＤＡＴＡ，右データＲ−
ＤＡＴＡが参照される。ＦＣＰ１０２の入力フォーマッ
トと出力フォーマットの差異は図１３に示すように右デ
ータＲ−ＤＡＴＡの有無のみである。
駆動型情報処理装置における演算について説明する。図
１３はＱＪＢ１０１に入力されるデータパケットの構成
を示す模式図である。図１３を参照して入力されるデー
タパケットは命令コードＯＰＣと、入力データＤＡＴＡ
が左データＬ−ＤＡＴＡか右データＲ−ＤＡＴＡかを識
別するフラグＬ／Ｒと、ノード番号ＮＤと、世代番号Ｇ
Ｎと、入力データＤＡＴＡとを含む。実際はデータには
全項目は常にパケット中に含まれているが、以下の説明
では理解の容易のために、有意な情報項目のみを記載す
る。なお、ＦＣＰ１０２では、フラグＬ／Ｒ，ノード番
号ＮＤ，世代番号ＧＮが参照され、ＦＰ１０４では、命
令コードＯＰＣ，左データＬ−ＤＡＴＡ，右データＲ−
ＤＡＴＡが参照される。ＦＣＰ１０２の入力フォーマッ
トと出力フォーマットの差異は図１３に示すように右デ
ータＲ−ＤＡＴＡの有無のみである。
【００１１】ＱＪＢ１０１は入力されたパケットのノー
ド番号ＮＤの下位から３ビット目を見て、それが０なら
ばパケットＦＣＰ１０２に送り、１ならばパケットをそ
のまま出力する。
ド番号ＮＤの下位から３ビット目を見て、それが０なら
ばパケットＦＣＰ１０２に送り、１ならばパケットをそ
のまま出力する。
【００１２】図１４は世代番号ＧＮの詳細を示す図であ
る。図１４を参照して、世代番号ＧＮは２４ビットを有
し、そのフィールド区分は上位ビットから、フィールド
番号フィールドＦＤ＃が２ビット、ライン番号フィール
ドＬＮ＃が１０ビット、ピクセル番号フィールドＰＸ＃
が１２ビットである。
る。図１４を参照して、世代番号ＧＮは２４ビットを有
し、そのフィールド区分は上位ビットから、フィールド
番号フィールドＦＤ＃が２ビット、ライン番号フィール
ドＬＮ＃が１０ビット、ピクセル番号フィールドＰＸ＃
が１２ビットである。
【００１３】今入力するパケットはノード番号ＮＤ＝０
００（２進），世代番号ＧＮ＝５（１０進）（ＦＤ＃＝
０，ＬＮ＃＝０，ＰＸ＃＝５），ＤＡＴＡ＝０（１０
進），フラグＬ／Ｒ＝Ｌとする。
００（２進），世代番号ＧＮ＝５（１０進）（ＦＤ＃＝
０，ＬＮ＃＝０，ＰＸ＃＝５），ＤＡＴＡ＝０（１０
進），フラグＬ／Ｒ＝Ｌとする。
【００１４】図１５は上記処理内容を表わすデータフロ
ーグラフである。以下図１５を参照して処理内容につい
て説明する。なお図中ＧＥ＃は世代番号ＧＮを表わし、
ＤＡＴはデータ値を表わす。上で述べたパケットがＱＪ
Ｂ１０１に入力される。ＱＪＢ１０１はノード番号ＮＤ
の下位から３ビット目を見てそれが０なのでパケットを
ＦＣＰ１０２に送る。ＦＣＰ１０２ではノード番号ＮＤ
＝０００よりデータの待合わせを行なわずに２つのパケ
ットをＦＰ１０４に送る。すなわち、入力されたパケッ
トがＦＣＰ１０２でプログラムをフェッチし、そのプロ
グラムワード中に「コピーせよ」の指示ビットが立って
いた場合、ＦＣＰ１０２はプログラムフェッチ後のパケ
ットの行先ノード番号のみの異なる複製を１つ生成し、
２つのパケットを出力する。その２つのパケットとは、
命令コードＯＰＣ＝ＮＯＰ，ノード番号ＮＤ＝０１１，
世代番号ＧＮ＝５，左データＬ−ＤＡＴＡ＝０からなる
パケットと、命令コードＯＰＣ＝ＮＯＰ，ノード番号Ｎ
Ｄ＝００１，世代番号ＧＮ＝５，左データＬ−ＤＡＴＡ
＝０からなるパケットである。なおここでＮＯＰ（Ｎｏ
Ｏｐｅｒａｔｉｏｎ）は入力パケットに対し何ら処理
を施さない命令である。
ーグラフである。以下図１５を参照して処理内容につい
て説明する。なお図中ＧＥ＃は世代番号ＧＮを表わし、
ＤＡＴはデータ値を表わす。上で述べたパケットがＱＪ
Ｂ１０１に入力される。ＱＪＢ１０１はノード番号ＮＤ
の下位から３ビット目を見てそれが０なのでパケットを
ＦＣＰ１０２に送る。ＦＣＰ１０２ではノード番号ＮＤ
＝０００よりデータの待合わせを行なわずに２つのパケ
ットをＦＰ１０４に送る。すなわち、入力されたパケッ
トがＦＣＰ１０２でプログラムをフェッチし、そのプロ
グラムワード中に「コピーせよ」の指示ビットが立って
いた場合、ＦＣＰ１０２はプログラムフェッチ後のパケ
ットの行先ノード番号のみの異なる複製を１つ生成し、
２つのパケットを出力する。その２つのパケットとは、
命令コードＯＰＣ＝ＮＯＰ，ノード番号ＮＤ＝０１１，
世代番号ＧＮ＝５，左データＬ−ＤＡＴＡ＝０からなる
パケットと、命令コードＯＰＣ＝ＮＯＰ，ノード番号Ｎ
Ｄ＝００１，世代番号ＧＮ＝５，左データＬ−ＤＡＴＡ
＝０からなるパケットである。なおここでＮＯＰ（Ｎｏ
Ｏｐｅｒａｔｉｏｎ）は入力パケットに対し何ら処理
を施さない命令である。
【００１５】ＦＰ１０４はこれら２つのパケットに対し
何ら処理を施さずにＱＪＢ１０１へ送り、ＱＪＢ１０１
はノード番号ＮＤの下位から３ビット目が０であるので
それらをＦＣＰ１０２に送る。ノード番号ＮＤ＝０１１
のパケットは、右データが来るまで待ち状態になる。一
方、２オペランド命令の１オペランドが定数の場合は、
プログラムの一部として定数を既着の対データとしてＦ
ＣＰ１０２にロードされている。そのため、ノード番号
ＮＤ＝００１のパケットは、対データを探索した際、定
数が既着の対データとして検出される。したがって、Ｆ
ＣＰ１０２はそれを命令コードＯＰＣ＝ＡＧＮ，ノード
番号ＮＤ＝０１０，世代番号ＧＮ＝５，左データＬ−Ｄ
ＡＴＡ＝０，右データＲ−ＤＡＴＡ＝０からなるパケッ
トとしてＦＰ１０４に送る。ここでＡＧＮ（Ａｓｓｉｇ
ｎ Ｇｅｎｅｒａｔｉｏｎ Ｎｕｍｂｅｒ）は入力パケ
ットの世代番号記号中の右肩の数分右シフトし、出力値
として取出すことを意味する。したがって、ＦＰ１０４
は世代番号ＧＮを０だけ右シフトする。具体的には、世
代番号ＧＮの下位１２ビットをデータ領域（図３の結果
データ領域）にセットして（世代番号ＧＮの下位１２ビ
ットは、ピクセル番号フィールドになっている）、そし
てノード番号ＮＤ＝０１０，世代番号ＧＮ＝５，ＤＡＴ
Ａ＝５，フラグＬ／Ｒ＝ＬからなるパケットをＱＪＢ１
０１に送り、ＱＪＢ１０１はそれをＦＣＰ１０２に送
る。ＦＣＰ１０２には、その右データとして３があるの
で、ＦＣＰ１０２はそれを命令コードＯＰＣ＝ＡＤＤ，
ノード番号ＮＤ＝０１１，世代番号ＧＮ＝５，左データ
Ｌ−ＤＡＴＡ＝５，右データＲ−ＤＡＴＡ＝３からなる
パケットとしてＦＰ１０４に送る。ここでＡＤＤは２つ
の入力値の加算を行ない結果を出力する命令である。し
たがってＦＰ１０４はそれらを加算する。具体的には左
データＬ−ＤＡＴＡと右データＲ−ＤＡＴＡとを加えた
ものをＤＡＴＡ領域にセットする。そして、ノード番号
ＮＤ＝０１１，世代番号ＧＮ＝５，ＤＡＴＡ＝８，フラ
グＬ／Ｒ＝ＲからなるパケットをＱＪＢ１０１に送り、
ＱＪＢ１０１はそれをＦＣＰ１０２に送る。ここでノー
ド番号ＮＤ＝０１１，世代番号ＧＮ＝５の左データと右
データが揃い、ＦＣＰ１０２は命令コードＯＰＣ＝ＳＧ
ＮＬ，ノード番号ＮＤ＝１００，世代番号ＧＮ＝５，左
データＬ−ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝８か
らなるパケットをＦＰ１０４に送る。ここでＳＧＮＬ
（Ｓｅｔ Ｇｅｎｅｒａｔｉｏｎ Ｎｕｍｂｅｒ Ｌｏ
ｗ）は右入力データをパケット中の世代番号ＧＮ領域の
下位領域にセットし、左入力データはそのまま出力する
命令である。ここで下位領域にセットするのは、ここで
はデータ幅は１２ビットであり、世代番号ＧＮ幅は２４
ビットであり、世代番号ＧＮ幅がデータ幅より広くちょ
うど２倍のためである。
何ら処理を施さずにＱＪＢ１０１へ送り、ＱＪＢ１０１
はノード番号ＮＤの下位から３ビット目が０であるので
それらをＦＣＰ１０２に送る。ノード番号ＮＤ＝０１１
のパケットは、右データが来るまで待ち状態になる。一
方、２オペランド命令の１オペランドが定数の場合は、
プログラムの一部として定数を既着の対データとしてＦ
ＣＰ１０２にロードされている。そのため、ノード番号
ＮＤ＝００１のパケットは、対データを探索した際、定
数が既着の対データとして検出される。したがって、Ｆ
ＣＰ１０２はそれを命令コードＯＰＣ＝ＡＧＮ，ノード
番号ＮＤ＝０１０，世代番号ＧＮ＝５，左データＬ−Ｄ
ＡＴＡ＝０，右データＲ−ＤＡＴＡ＝０からなるパケッ
トとしてＦＰ１０４に送る。ここでＡＧＮ（Ａｓｓｉｇ
ｎ Ｇｅｎｅｒａｔｉｏｎ Ｎｕｍｂｅｒ）は入力パケ
ットの世代番号記号中の右肩の数分右シフトし、出力値
として取出すことを意味する。したがって、ＦＰ１０４
は世代番号ＧＮを０だけ右シフトする。具体的には、世
代番号ＧＮの下位１２ビットをデータ領域（図３の結果
データ領域）にセットして（世代番号ＧＮの下位１２ビ
ットは、ピクセル番号フィールドになっている）、そし
てノード番号ＮＤ＝０１０，世代番号ＧＮ＝５，ＤＡＴ
Ａ＝５，フラグＬ／Ｒ＝ＬからなるパケットをＱＪＢ１
０１に送り、ＱＪＢ１０１はそれをＦＣＰ１０２に送
る。ＦＣＰ１０２には、その右データとして３があるの
で、ＦＣＰ１０２はそれを命令コードＯＰＣ＝ＡＤＤ，
ノード番号ＮＤ＝０１１，世代番号ＧＮ＝５，左データ
Ｌ−ＤＡＴＡ＝５，右データＲ−ＤＡＴＡ＝３からなる
パケットとしてＦＰ１０４に送る。ここでＡＤＤは２つ
の入力値の加算を行ない結果を出力する命令である。し
たがってＦＰ１０４はそれらを加算する。具体的には左
データＬ−ＤＡＴＡと右データＲ−ＤＡＴＡとを加えた
ものをＤＡＴＡ領域にセットする。そして、ノード番号
ＮＤ＝０１１，世代番号ＧＮ＝５，ＤＡＴＡ＝８，フラ
グＬ／Ｒ＝ＲからなるパケットをＱＪＢ１０１に送り、
ＱＪＢ１０１はそれをＦＣＰ１０２に送る。ここでノー
ド番号ＮＤ＝０１１，世代番号ＧＮ＝５の左データと右
データが揃い、ＦＣＰ１０２は命令コードＯＰＣ＝ＳＧ
ＮＬ，ノード番号ＮＤ＝１００，世代番号ＧＮ＝５，左
データＬ−ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝８か
らなるパケットをＦＰ１０４に送る。ここでＳＧＮＬ
（Ｓｅｔ Ｇｅｎｅｒａｔｉｏｎ Ｎｕｍｂｅｒ Ｌｏ
ｗ）は右入力データをパケット中の世代番号ＧＮ領域の
下位領域にセットし、左入力データはそのまま出力する
命令である。ここで下位領域にセットするのは、ここで
はデータ幅は１２ビットであり、世代番号ＧＮ幅は２４
ビットであり、世代番号ＧＮ幅がデータ幅より広くちょ
うど２倍のためである。
【００１６】したがって、ＦＰ１０４は右データＲ−Ｄ
ＡＴＡを世代番号ＧＮの下位１２ビットにセットして、
ノード番号ＮＤ＝１００，世代番号ＧＮ＝８，ＤＡＴＡ
＝０，フラグＬ／Ｒ＝ＬからなるパケットをＱＪＢ１０
１に送り、ＱＪＢ１０１はそれを出力する。世代番号Ｇ
Ｎ＝８は、ＦＤ＃＝０，ＬＮ＃＝０，ＰＸ＃＝８を意味
し、ＰＸ＃に３足されていることがわかる。この他、従
来技術では、演算の途中でデータ領域を用いなければ世
代番号ＧＮに演算を施すことができないこととか、その
ため演算内容のわりにノード数が多いことがわかる。こ
こでノード数とは、必要な処理をデータフローグラフに
表わした際の上記したＡＧＮなどのノードの個数であ
り、従来のマイコンにおけるプログラムステップ数また
はプログラムワード数とほぼ等価である。
ＡＴＡを世代番号ＧＮの下位１２ビットにセットして、
ノード番号ＮＤ＝１００，世代番号ＧＮ＝８，ＤＡＴＡ
＝０，フラグＬ／Ｒ＝ＬからなるパケットをＱＪＢ１０
１に送り、ＱＪＢ１０１はそれを出力する。世代番号Ｇ
Ｎ＝８は、ＦＤ＃＝０，ＬＮ＃＝０，ＰＸ＃＝８を意味
し、ＰＸ＃に３足されていることがわかる。この他、従
来技術では、演算の途中でデータ領域を用いなければ世
代番号ＧＮに演算を施すことができないこととか、その
ため演算内容のわりにノード数が多いことがわかる。こ
こでノード数とは、必要な処理をデータフローグラフに
表わした際の上記したＡＧＮなどのノードの個数であ
り、従来のマイコンにおけるプログラムステップ数また
はプログラムワード数とほぼ等価である。
【００１７】次に従来技術において世代番号ＧＮの値に
よって異なった処理を行なう場合をピクセル番号フィー
ルドＰＸが５以上か５未満かによって異なる処理を行な
う場合を例に考えてみる。図１６はこの場合を示すデー
タフローグラフである。フィールド区分は先に挙げた例
と同じとする。図１６を参照して、まずパケットを２つ
にコピーし（ＮＯＰ）、一方は左データを保存するため
何もせずに保存しておく。もう一方はピクセル番号フィ
ールドである世代番号ＧＮの下位１２ビットのみを左デ
ータ領域にセットし（ＡＧＮ）、その左データを５と比
較する（ＧＥ）。この左データとの比較結果の値（真ま
たは偽）によって分岐を行なう（ＴＧまたはＦＧ）。こ
こでＧＥ（Ｇｒｅａｔｅｒ ｏｒ Ｅｑｕａｌ）は左入
力データ≧右入力データならば真値（“１”）を出力
し、そうでなければ偽値（“０”）を出力する。命令で
あり、ＴＧ（Ｔｒｕｅ Ｇａｔｅ）は右入力データが真
値であれば左入力データをそのまま出力し、偽値であれ
ば左入力データを消去する（出力しない）命令である。
なおＦＧ（Ｆａｌｓｅ Ｇａｔｅ）はＴＧの逆を表わ
す。
よって異なった処理を行なう場合をピクセル番号フィー
ルドＰＸが５以上か５未満かによって異なる処理を行な
う場合を例に考えてみる。図１６はこの場合を示すデー
タフローグラフである。フィールド区分は先に挙げた例
と同じとする。図１６を参照して、まずパケットを２つ
にコピーし（ＮＯＰ）、一方は左データを保存するため
何もせずに保存しておく。もう一方はピクセル番号フィ
ールドである世代番号ＧＮの下位１２ビットのみを左デ
ータ領域にセットし（ＡＧＮ）、その左データを５と比
較する（ＧＥ）。この左データとの比較結果の値（真ま
たは偽）によって分岐を行なう（ＴＧまたはＦＧ）。こ
こでＧＥ（Ｇｒｅａｔｅｒ ｏｒ Ｅｑｕａｌ）は左入
力データ≧右入力データならば真値（“１”）を出力
し、そうでなければ偽値（“０”）を出力する。命令で
あり、ＴＧ（Ｔｒｕｅ Ｇａｔｅ）は右入力データが真
値であれば左入力データをそのまま出力し、偽値であれ
ば左入力データを消去する（出力しない）命令である。
なおＦＧ（Ｆａｌｓｅ Ｇａｔｅ）はＴＧの逆を表わ
す。
【００１８】以上のことから、分岐を行なうにはデータ
領域を用いなければならないことおよびそのため、演算
内容のわりにノード数が多いことがわかる。
領域を用いなければならないことおよびそのため、演算
内容のわりにノード数が多いことがわかる。
【００１９】
【発明が解決しようとする課題】データ駆動型情報処理
装置が処理するパケットのデータ領域は、画像処理を行
なう場合、画素の値が入っている。ところが、従来技術
を用いて世代番号ＧＮの特定フィールドに演算を施そう
とすると上記したようにどうしてもそのデータ領域を使
わなければならず、そのためノード数も増えてしまうと
いう問題点があった。また、世代番号ＧＮの値によって
異なった処理を行なう場合にも同様の問題があった。
装置が処理するパケットのデータ領域は、画像処理を行
なう場合、画素の値が入っている。ところが、従来技術
を用いて世代番号ＧＮの特定フィールドに演算を施そう
とすると上記したようにどうしてもそのデータ領域を使
わなければならず、そのためノード数も増えてしまうと
いう問題点があった。また、世代番号ＧＮの値によって
異なった処理を行なう場合にも同様の問題があった。
【００２０】この発明は上記のような問題点を解消する
ためになされたもので、世代番号ＧＮの特定フィールド
の演算を少ないノード数で行なうことができるデータ駆
動型情報処理装置を提供することである。
ためになされたもので、世代番号ＧＮの特定フィールド
の演算を少ないノード数で行なうことができるデータ駆
動型情報処理装置を提供することである。
【００２１】この発明の他の目的は世代番号ＧＮによる
分岐が少ないノード数で行なえるデータフロー型情報処
理装置を提供することである。
分岐が少ないノード数で行なえるデータフロー型情報処
理装置を提供することである。
【００２２】
【課題を解決するための手段】この発明の請求項１に係
る、データ相互識別のための、複数のフィールドに区分
された世代番号を付与されたデータ、命令コードおよび
世代番号を構成するフィールドの区分構成を決める条件
を入力するデータ駆動型情報処理装置は、世代番号か
ら、命令コードおよび条件によって指定されたビットフ
ィールド内のデータを切出す手段と、切出されたビット
フィールド内のデータとオペランドデータとの間の演算
を行なう演算手段と、演算手段による演算結果を命令コ
ードおよび条件設定によって指定される世代番号のビッ
トフィールドに格納する手段とを含み、それによって、
世代番号の指定ビットフィールドの演算が可能になる。
る、データ相互識別のための、複数のフィールドに区分
された世代番号を付与されたデータ、命令コードおよび
世代番号を構成するフィールドの区分構成を決める条件
を入力するデータ駆動型情報処理装置は、世代番号か
ら、命令コードおよび条件によって指定されたビットフ
ィールド内のデータを切出す手段と、切出されたビット
フィールド内のデータとオペランドデータとの間の演算
を行なう演算手段と、演算手段による演算結果を命令コ
ードおよび条件設定によって指定される世代番号のビッ
トフィールドに格納する手段とを含み、それによって、
世代番号の指定ビットフィールドの演算が可能になる。
【００２３】請求項２に係るデータ駆動型情報処理装置
は、請求項１の演算手段がその演算結果に応じてその後
の処理を分岐する分岐信号を出力する。
は、請求項１の演算手段がその演算結果に応じてその後
の処理を分岐する分岐信号を出力する。
【００２４】
【作用】請求項１に係るデータ駆動型情報処理装置にお
いては、データ領域を用いず、直接世代番号の特定フィ
ールドに演算を施すことができる。
いては、データ領域を用いず、直接世代番号の特定フィ
ールドに演算を施すことができる。
【００２５】請求項２に係るデータ駆動型情報処理装置
においては、演算手段からは演算結果に応じてその後の
処理を分岐する分岐信号が出力される。
においては、演算手段からは演算結果に応じてその後の
処理を分岐する分岐信号が出力される。
【００２６】
【実施例】以下この発明の実施例を図面を参照して説明
する。この発明に係るデータ駆動型情報処理装置は図１
０に示した従来の装置においてＦＰ１０３の構成が変わ
っているだけで他の部分の構成は基本的に従来と同様で
ある。したがって、以下ではこの発明に係るデータ駆動
装置におけるＦＰ１０３について説明する。
する。この発明に係るデータ駆動型情報処理装置は図１
０に示した従来の装置においてＦＰ１０３の構成が変わ
っているだけで他の部分の構成は基本的に従来と同様で
ある。したがって、以下ではこの発明に係るデータ駆動
装置におけるＦＰ１０３について説明する。
【００２７】なお、以後簡単のため、世代番号ＧＮから
命令コードＯＰＣおよび／または条件設定によって指定
されたビットフィールドを切出す機構を機構Ａとし、該
ビットフィールドとオペランドデータとの間で演算を行
なう演算器を演算器Ａとし、該演算結果を命令コードＯ
ＰＣおよび／または条件設定によって指定される世代番
号ＧＮのビットフィールドに格納する機構を機構Ｂとす
る。
命令コードＯＰＣおよび／または条件設定によって指定
されたビットフィールドを切出す機構を機構Ａとし、該
ビットフィールドとオペランドデータとの間で演算を行
なう演算器を演算器Ａとし、該演算結果を命令コードＯ
ＰＣおよび／または条件設定によって指定される世代番
号ＧＮのビットフィールドに格納する機構を機構Ｂとす
る。
【００２８】図１はこの発明に係るデータ駆動型情報処
理装置のＦＰ１０３ａの内部を示すブロック図である。
図１を参照して、この発明に係るＦＰ１０３ａは複数の
Ｃ素子１１ａ〜１１ｄと、それぞれのＣ素子に接続され
たラッチＡ〜ラッチＤと、ラッチＡに接続され、命令コ
ードＯＰＣ、世代番号ＮＧ、左データＬ−ＤＡＴＡおよ
び世代番号ＧＮの区分構成を決める条件Ｘが入力される
機構Ａと、機構ＡおよびラッチＢに接続されたラッチＥ
と、ラッチＢ，Ｅに接続され、命令コードＯＰＣおよび
右データＲ−ＤＡＴＡが入力される演算器Ａと、ラッチ
Ｃおよび演算器Ａに接続されたラッチＦと、ラッチＣか
ら出力される命令コードＯＰＣ、世代番号ＧＮおよび左
データＬ−ＤＡＴＡとラッチＦからの出力ならびに世代
番号ＧＮの区分構成を決める条件が入力される機構Ｂと
を含む。機構Ｂからの出力はラッチＤを経てＱＪＢ１０
１に送られる。
理装置のＦＰ１０３ａの内部を示すブロック図である。
図１を参照して、この発明に係るＦＰ１０３ａは複数の
Ｃ素子１１ａ〜１１ｄと、それぞれのＣ素子に接続され
たラッチＡ〜ラッチＤと、ラッチＡに接続され、命令コ
ードＯＰＣ、世代番号ＮＧ、左データＬ−ＤＡＴＡおよ
び世代番号ＧＮの区分構成を決める条件Ｘが入力される
機構Ａと、機構ＡおよびラッチＢに接続されたラッチＥ
と、ラッチＢ，Ｅに接続され、命令コードＯＰＣおよび
右データＲ−ＤＡＴＡが入力される演算器Ａと、ラッチ
Ｃおよび演算器Ａに接続されたラッチＦと、ラッチＣか
ら出力される命令コードＯＰＣ、世代番号ＧＮおよび左
データＬ−ＤＡＴＡとラッチＦからの出力ならびに世代
番号ＧＮの区分構成を決める条件が入力される機構Ｂと
を含む。機構Ｂからの出力はラッチＤを経てＱＪＢ１０
１に送られる。
【００２９】なお、ここで、世代番号ＧＮの区分構成を
決める条件Ｘは端子設定、スイッチ設定、レジスタへの
パラメータ設定などにより指定される。
決める条件Ｘは端子設定、スイッチ設定、レジスタへの
パラメータ設定などにより指定される。
【００３０】図２は機構Ａの内容を示すブロック図であ
る。図２を参照して、機構Ａは、２４ビットの世代番号
ＧＮおよび世代番号ＧＮの区分構成を決める条件Ｘが入
力されるマルチプレクサＡ〜Ｃとを含む。マルチプレク
サＡは世代番号ＧＮの区分構成を決める条件Ｘに応じて
世代番号ＧＮの中から４ビットのデータをフィールド番
号フィールドＦＤ＃として出力する。マルチプレクサＢ
およびＣは同様に世代番号ＧＮの区分構成を決める条件
Ｘに応じてそれぞれ１２ビットのライン番号フィールド
ＬＮ＃およびピクセル番号フィールドＰＸ＃をマルチプ
レクサＥに出力する。マルチプレクサＥには世代番号Ｇ
Ｎからのデータ以外に１２ビットの左データＬ−ＤＡＴ
Ａと命令コードＯＰＣが入力され、１２ビットのデータ
を出力する。
る。図２を参照して、機構Ａは、２４ビットの世代番号
ＧＮおよび世代番号ＧＮの区分構成を決める条件Ｘが入
力されるマルチプレクサＡ〜Ｃとを含む。マルチプレク
サＡは世代番号ＧＮの区分構成を決める条件Ｘに応じて
世代番号ＧＮの中から４ビットのデータをフィールド番
号フィールドＦＤ＃として出力する。マルチプレクサＢ
およびＣは同様に世代番号ＧＮの区分構成を決める条件
Ｘに応じてそれぞれ１２ビットのライン番号フィールド
ＬＮ＃およびピクセル番号フィールドＰＸ＃をマルチプ
レクサＥに出力する。マルチプレクサＥには世代番号Ｇ
Ｎからのデータ以外に１２ビットの左データＬ−ＤＡＴ
Ａと命令コードＯＰＣが入力され、１２ビットのデータ
を出力する。
【００３１】なお、ここで、各マルチプレクサＡ〜Ｃの
入力部に記載されている数字はビットフィールドを示
す。たとえば、マルチプレクサＣの一番上のラインで入
力される９：０は第０ビット（ＬＳＢ）〜第９ビットの
１０ビット幅のビットフィールドを有していることを意
味する。
入力部に記載されている数字はビットフィールドを示
す。たとえば、マルチプレクサＣの一番上のラインで入
力される９：０は第０ビット（ＬＳＢ）〜第９ビットの
１０ビット幅のビットフィールドを有していることを意
味する。
【００３２】図３は機構Ａから出力される世代番号ＧＮ
の内容を示す図である。図３に示すように世代番号の区
分構成を決める条件Ｘによってフィールド番号フィール
ドＦＤ＃は０から４ビットまで変化し、ライン番号フィ
ールドＬＮ＃およびピクセル番号フィールドＰＸ＃は１
０〜１２ビットまで変化し得る。
の内容を示す図である。図３に示すように世代番号の区
分構成を決める条件Ｘによってフィールド番号フィール
ドＦＤ＃は０から４ビットまで変化し、ライン番号フィ
ールドＬＮ＃およびピクセル番号フィールドＰＸ＃は１
０〜１２ビットまで変化し得る。
【００３３】（１） 第１実施例
次に図１および図２を参照し、データ駆動型情報処理装
置のＦＰ１０３においてピクセル番号フィールドＰＸ＃
に３を加える場合を例に説明する。これは画像処理にお
いて画素をＸ軸方向に３ドットずらすことに相当する。
置のＦＰ１０３においてピクセル番号フィールドＰＸ＃
に３を加える場合を例に説明する。これは画像処理にお
いて画素をＸ軸方向に３ドットずらすことに相当する。
【００３４】なおここで必要なプログラムやデータは従
来例と同様に既にＱＪＢ１０１やＦＣＰ１０２内に入っ
ているものとし、ＱＪＢ１０１はノード番号ＮＤの下位
から３ビット目を見てそれが０ならばパケットをＦＣＰ
１０２に送り、１ならばパケットを出力するものとす
る。ラッチＡから入力される２４ビットの世代番号ＧＮ
のフィールド区分は図４に示すように、上位ビットから
フィールド番号フィールドＦＤ＃が４ビット、ライン番
号フィールドＬＮ＃が１０ビット、ピクセル番号フィー
ルドＰＸ＃が１０ビットである。また、入力するパケッ
トはノード番号ＮＤ＝０００（２進），世代番号ＧＮ＝
５（１０進）（ＦＤ＃＝０，ＬＮ＃＝０，ＰＸ＃＝
５），ＤＡＴＡ＝０（１０進），フラグＬ／Ｒ＝Ｌとす
る。
来例と同様に既にＱＪＢ１０１やＦＣＰ１０２内に入っ
ているものとし、ＱＪＢ１０１はノード番号ＮＤの下位
から３ビット目を見てそれが０ならばパケットをＦＣＰ
１０２に送り、１ならばパケットを出力するものとす
る。ラッチＡから入力される２４ビットの世代番号ＧＮ
のフィールド区分は図４に示すように、上位ビットから
フィールド番号フィールドＦＤ＃が４ビット、ライン番
号フィールドＬＮ＃が１０ビット、ピクセル番号フィー
ルドＰＸ＃が１０ビットである。また、入力するパケッ
トはノード番号ＮＤ＝０００（２進），世代番号ＧＮ＝
５（１０進）（ＦＤ＃＝０，ＬＮ＃＝０，ＰＸ＃＝
５），ＤＡＴＡ＝０（１０進），フラグＬ／Ｒ＝Ｌとす
る。
【００３５】次に具体的に説明する。最初に先に挙げた
パケットがＱＪＢ１０１に入力される。ＱＪＢ１０１は
ノード番号ＮＤの下位から３ビット目を見て、それが０
なのでパケットをＦＣＰ１０２に送る。ＦＣＰ１０２で
は、右データとなる定数“３”はプログラムロードと同
時点でロードされており、対データを待っている状態で
ある。そこへパケットが入力されるため、ＦＣＰ１０２
では直ちに対データが生成され、命令コードＯＰＣ＝Ａ
ＤＤＰＸ，ノード番号ＮＤ＝１００，世代番号ＧＮ＝
５，Ｌ／ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝３から
なるパケットをＦＰに送る。ここでＡＤＤＰＸは世代番
号ＧＮ中のピクセル番号フィールドＰＸ＃の値に右入力
データを加え込み、左入力データはそのまま出力する命
令を表わす。
パケットがＱＪＢ１０１に入力される。ＱＪＢ１０１は
ノード番号ＮＤの下位から３ビット目を見て、それが０
なのでパケットをＦＣＰ１０２に送る。ＦＣＰ１０２で
は、右データとなる定数“３”はプログラムロードと同
時点でロードされており、対データを待っている状態で
ある。そこへパケットが入力されるため、ＦＣＰ１０２
では直ちに対データが生成され、命令コードＯＰＣ＝Ａ
ＤＤＰＸ，ノード番号ＮＤ＝１００，世代番号ＧＮ＝
５，Ｌ／ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝３から
なるパケットをＦＰに送る。ここでＡＤＤＰＸは世代番
号ＧＮ中のピクセル番号フィールドＰＸ＃の値に右入力
データを加え込み、左入力データはそのまま出力する命
令を表わす。
【００３６】ＦＰ１０３ａ内では、入力されたデータは
ラッチＡを経て命令コードＯＰＣ、世代番号ＧＮおよび
左データＬ−ＤＡＴＡが機構Ａに入力される。機構Ａで
はこれらのデータと世代番号ＧＮの区分構成を決める条
件ＸよりマルチプレクサＣから世代番号ＧＮのピクセル
番号フィールドＰＸ＃のみがマルチプレクサＥに出力さ
れる。これは次段のラッチＥを経て演算器Ａに入力され
る。
ラッチＡを経て命令コードＯＰＣ、世代番号ＧＮおよび
左データＬ−ＤＡＴＡが機構Ａに入力される。機構Ａで
はこれらのデータと世代番号ＧＮの区分構成を決める条
件ＸよりマルチプレクサＣから世代番号ＧＮのピクセル
番号フィールドＰＸ＃のみがマルチプレクサＥに出力さ
れる。これは次段のラッチＥを経て演算器Ａに入力され
る。
【００３７】図５は演算器Ａの構成を示すブロック図で
ある。図５を参照して演算器Ａはそれぞれが右データ、
機構Ａからのオペランドおよび命令コードＯＰＣの入力
が可能な乗算器２１と、加減算器２２と、論理演算器２
３およびシフタ２４を含む。乗算器２１等からの出力は
マルチプレクサ２５に入力され、シフタ２６を経てラッ
チＦに出力される。マルチプレクサ２５およびシフタ２
６にはデータの選択のための命令コードＯＰＣが入力さ
れる。
ある。図５を参照して演算器Ａはそれぞれが右データ、
機構Ａからのオペランドおよび命令コードＯＰＣの入力
が可能な乗算器２１と、加減算器２２と、論理演算器２
３およびシフタ２４を含む。乗算器２１等からの出力は
マルチプレクサ２５に入力され、シフタ２６を経てラッ
チＦに出力される。マルチプレクサ２５およびシフタ２
６にはデータの選択のための命令コードＯＰＣが入力さ
れる。
【００３８】図５を参照して演算器ＡではラッチＥを経
て入力された機構Ａからのオペランドに対して先と同じ
命令コードＯＰＣと右データＲ−ＤＡＴＡが入力され、
マルチプレクサ２５でピクセル番号フィールドＰＸ＃に
右データＲ−ＤＡＴＡ＝３を加えた値のみが選択され、
これが出力される。この値は次段のラッチＦを経て機構
Ｂに入力される。
て入力された機構Ａからのオペランドに対して先と同じ
命令コードＯＰＣと右データＲ−ＤＡＴＡが入力され、
マルチプレクサ２５でピクセル番号フィールドＰＸ＃に
右データＲ−ＤＡＴＡ＝３を加えた値のみが選択され、
これが出力される。この値は次段のラッチＦを経て機構
Ｂに入力される。
【００３９】図６は機構Ｂの構成を示すブロック図であ
る。図６を参照して機構Ｂはそれぞれが世代番号ＧＮお
よび世代番号ＧＮの区分構成を決める条件Ｘが入力され
るマルチプレクサ３１〜３３と、マルチプレクサ３１〜
３３からの各出力と演算器Ａからの演算結果および命令
コードＯＰＣが入力されるマルチプレクサ３４〜３６
と、マルチプレクサ３４〜３６からの出力を選択するマ
ルチプレクサ３７と左データＬ−ＤＡＴＡおよび演算結
果が入力されるマルチプレクサ３８とを含む。マルチプ
レクサ３１〜３３からはそれぞれ４ビットのフィールド
番号フィールドＦＤ＃、１２ビットのライン番号フィー
ルドＬＮ＃および１２ビットのピクセル番号フィールド
ＰＸ＃が出力される。機構Ｂからは上記の入力によりピ
クセル番号フィールドＰＸ＃に３を加えた世代番号ＧＮ
と、左データＬ−ＤＡＴＡ（何も演算を施していない）
が出力され、この値は最終段のラッチＤで世代番号Ｇ
Ｎ，データＤＡＴＡ以外のビットと合成される。ラッチ
Ｄの出力がすなわちＦＰ１０２の出力で、ノード番号Ｎ
Ｄ＝１００，世代番号ＧＮ＝８，データＤＡＴＡ＝０，
フラグＬ／Ｒ＝ＬからなるパケットがＱＪＢ１０１に送
られる。ＱＪＢ１０１はこのパケットをノード番号ＮＤ
の下位から３ビット目が１なのでそれを出力する。世代
番号ＧＮ＝８はフィールド番号フィールドＦＤ＃＝０，
ライン番号フィールドＬＮ＃＝０，ピクセル番号フィー
ルドＰＸ＃＝８を意味し、ピクセル番号フィールドＰＸ
＃に３足されていることがわかる。この他、データＤＡ
ＴＡ＝０，フラグＬ／Ｒ＝Ｌから入力データには何も演
算が施されていないことがわかる。
る。図６を参照して機構Ｂはそれぞれが世代番号ＧＮお
よび世代番号ＧＮの区分構成を決める条件Ｘが入力され
るマルチプレクサ３１〜３３と、マルチプレクサ３１〜
３３からの各出力と演算器Ａからの演算結果および命令
コードＯＰＣが入力されるマルチプレクサ３４〜３６
と、マルチプレクサ３４〜３６からの出力を選択するマ
ルチプレクサ３７と左データＬ−ＤＡＴＡおよび演算結
果が入力されるマルチプレクサ３８とを含む。マルチプ
レクサ３１〜３３からはそれぞれ４ビットのフィールド
番号フィールドＦＤ＃、１２ビットのライン番号フィー
ルドＬＮ＃および１２ビットのピクセル番号フィールド
ＰＸ＃が出力される。機構Ｂからは上記の入力によりピ
クセル番号フィールドＰＸ＃に３を加えた世代番号ＧＮ
と、左データＬ−ＤＡＴＡ（何も演算を施していない）
が出力され、この値は最終段のラッチＤで世代番号Ｇ
Ｎ，データＤＡＴＡ以外のビットと合成される。ラッチ
Ｄの出力がすなわちＦＰ１０２の出力で、ノード番号Ｎ
Ｄ＝１００，世代番号ＧＮ＝８，データＤＡＴＡ＝０，
フラグＬ／Ｒ＝ＬからなるパケットがＱＪＢ１０１に送
られる。ＱＪＢ１０１はこのパケットをノード番号ＮＤ
の下位から３ビット目が１なのでそれを出力する。世代
番号ＧＮ＝８はフィールド番号フィールドＦＤ＃＝０，
ライン番号フィールドＬＮ＃＝０，ピクセル番号フィー
ルドＰＸ＃＝８を意味し、ピクセル番号フィールドＰＸ
＃に３足されていることがわかる。この他、データＤＡ
ＴＡ＝０，フラグＬ／Ｒ＝Ｌから入力データには何も演
算が施されていないことがわかる。
【００４０】図７（Ａ）は上記した処理内容を表わした
データフローグラフである。ここでＡＤＤＰＸ（ＡＤＤ
ＰｉＸｅｌ ｎｕｍｂｅｒ）は世代番号中のピクセル
番号フィールドの値に右入力データを加え込み、左入力
データをそのまま出力する命令を表わす。図７（Ａ）を
参照して、従来技術を用いたときと比べノード数が大幅
に減少していることがわかる。
データフローグラフである。ここでＡＤＤＰＸ（ＡＤＤ
ＰｉＸｅｌ ｎｕｍｂｅｒ）は世代番号中のピクセル
番号フィールドの値に右入力データを加え込み、左入力
データをそのまま出力する命令を表わす。図７（Ａ）を
参照して、従来技術を用いたときと比べノード数が大幅
に減少していることがわかる。
【００４１】本例の他、演算を施すフィールドとしては
フィールド番号フィールドＦＤ＃、ライン番号フィール
ドＬＮ＃、ピクセル番号フィールドＰＸ＃のすべての組
合わせがあり、演算内容は算術演算、論理演算、ビット
シフトおよび比較などがある。
フィールド番号フィールドＦＤ＃、ライン番号フィール
ドＬＮ＃、ピクセル番号フィールドＰＸ＃のすべての組
合わせがあり、演算内容は算術演算、論理演算、ビット
シフトおよび比較などがある。
【００４２】（２） 第２実施例
図８はこの発明の第２実施例に係るＦＰ１０３ｂの構成
を示すブロック図であり、第１実施例の図１に対応す
る。第２実施例においてもその基本的な構成は第１実施
例と同じであるので、同一構成要素に同一参照符号を付
してその説明は省略する。
を示すブロック図であり、第１実施例の図１に対応す
る。第２実施例においてもその基本的な構成は第１実施
例と同じであるので、同一構成要素に同一参照符号を付
してその説明は省略する。
【００４３】第２実施例において第１実施例と異なる点
は、機構ＡからラッチＥを介して入力されたビットフィ
ールドのデータを演算する演算器が演算器Ｂに変わって
いる点で、演算器Ｂは世代番号ＧＮから命令コードＯＰ
Ｃおよび／または条件設定Ｘによって指定されたビット
フィールドとオペランドデータとの間で演算を行なうと
ともに分岐のための識別信号を作出す。
は、機構ＡからラッチＥを介して入力されたビットフィ
ールドのデータを演算する演算器が演算器Ｂに変わって
いる点で、演算器Ｂは世代番号ＧＮから命令コードＯＰ
Ｃおよび／または条件設定Ｘによって指定されたビット
フィールドとオペランドデータとの間で演算を行なうと
ともに分岐のための識別信号を作出す。
【００４４】次に図８の回路をデータ駆動型情報処理装
置のＦＰ１０３に用いて、「ピクセル番号フィールドＰ
Ｘ＃の値が５以上か５未満かによって異なった処理を行
ないたい」という場合を例に説明する。ここでもＱＪＢ
１０１のパケット処理を行なう条件等の基本的な条件や
パケットのフィールド区分（図４）等は第１の実施例の
場合と同様であるとする。
置のＦＰ１０３に用いて、「ピクセル番号フィールドＰ
Ｘ＃の値が５以上か５未満かによって異なった処理を行
ないたい」という場合を例に説明する。ここでもＱＪＢ
１０１のパケット処理を行なう条件等の基本的な条件や
パケットのフィールド区分（図４）等は第１の実施例の
場合と同様であるとする。
【００４５】入力するパケットはノード番号ＮＤ＝００
０（２進），世代番号ＧＮ＝８（１０進）（ＦＤ＃＝
０，ＬＮ＃＝０，ＰＸ＃＝８），データＤＡＴＡ＝０
（１０進），フラグＬ／Ｒ＝Ｌとする。上記したパケッ
トがＱＪＢ１０１に入力される。ＱＪＢ１０１はノード
番号ＮＤの下位から３ビット目を見て、それが０なので
パケットをＦＣＰ１０２に送る。ＦＣＰ１０２ではノー
ド番号ＮＤ＝０００の左右のデータが揃ったので命令コ
ードＯＰＣ＝ＳＷＧＥＰＸ（Ｓｗｉｔｃｈ Ｇｒｅａｔ
ｅｒ ｏｒ Ｅｑｕａｌ ＰｉＸｅｌ ｎｕｍｂｅ
ｒ），ノード番号ＮＤ＝１００，世代番号ＧＮ＝８，左
データＬ−ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝５か
らなるパケットをＦＰ１０３に送る。ここでＳＷＧＥＰ
Ｘはピクセル番号フィールドＰＸ＃とオペランドデータ
の大小比較をする命令であり、世代番号ＧＮ中のピクセ
ル番号フィールドＰＸ＃の値が右入力データＲ−ＤＡＴ
Ａよりも大または等しいとき、左入力データＬ−ＤＡＴ
Ａを左出力に出力する。そうでなければ左入力データを
右出力に出力する。
０（２進），世代番号ＧＮ＝８（１０進）（ＦＤ＃＝
０，ＬＮ＃＝０，ＰＸ＃＝８），データＤＡＴＡ＝０
（１０進），フラグＬ／Ｒ＝Ｌとする。上記したパケッ
トがＱＪＢ１０１に入力される。ＱＪＢ１０１はノード
番号ＮＤの下位から３ビット目を見て、それが０なので
パケットをＦＣＰ１０２に送る。ＦＣＰ１０２ではノー
ド番号ＮＤ＝０００の左右のデータが揃ったので命令コ
ードＯＰＣ＝ＳＷＧＥＰＸ（Ｓｗｉｔｃｈ Ｇｒｅａｔ
ｅｒ ｏｒ Ｅｑｕａｌ ＰｉＸｅｌ ｎｕｍｂｅ
ｒ），ノード番号ＮＤ＝１００，世代番号ＧＮ＝８，左
データＬ−ＤＡＴＡ＝０，右データＲ−ＤＡＴＡ＝５か
らなるパケットをＦＰ１０３に送る。ここでＳＷＧＥＰ
Ｘはピクセル番号フィールドＰＸ＃とオペランドデータ
の大小比較をする命令であり、世代番号ＧＮ中のピクセ
ル番号フィールドＰＸ＃の値が右入力データＲ−ＤＡＴ
Ａよりも大または等しいとき、左入力データＬ−ＤＡＴ
Ａを左出力に出力する。そうでなければ左入力データを
右出力に出力する。
【００４６】ＦＰ１０３ｂ内では、図８に示すように入
力されたデータはラッチＡを経て命令コードＯＰＣ，ノ
ード番号ＮＤ，左データＬ−ＤＡＴＡが機構Ａに入力さ
れる。機構Ａではこれらのデータと先の世代番号ＧＮの
区分構成を決める条件ＸよりマルチプレクサＥ（図２参
照）で世代番号ＧＮのピクセル番号フィールドＰＸ＃の
みが出力され、これは次段のラッチＥを経て演算器Ｂに
入力される。
力されたデータはラッチＡを経て命令コードＯＰＣ，ノ
ード番号ＮＤ，左データＬ−ＤＡＴＡが機構Ａに入力さ
れる。機構Ａではこれらのデータと先の世代番号ＧＮの
区分構成を決める条件ＸよりマルチプレクサＥ（図２参
照）で世代番号ＧＮのピクセル番号フィールドＰＸ＃の
みが出力され、これは次段のラッチＥを経て演算器Ｂに
入力される。
【００４７】図９は演算器Ｂの構成を示すブロック図で
ある。演算器Ｂは図５に示した演算器Ａに対してマルチ
プレクサ２５の出力信号を受けて出力されたデータの値
を検出する検出器２７と、検出器２７からの検出結果と
命令コードＯＰＣを受けて判定結果に応じたフラグを出
力するマルチプレクサ２８とを含む。ここで検出器２７
は、演算結果が０か、負か、桁上がりか桁下がりがある
かを検出する。演算器Ｂにおいては、これらの入力によ
り、マルチプレクサ２５でピクセル番号フィールドＰＸ
＃から右データＲ−ＤＡＴＡ＝５を減じた値のみが選択
される。この値は演算結果として演算器Ｂより出力され
る他、検出器２７を通り、そこで検出された値がマルチ
プレクサ２８で選択され、上記した判定結果フラグとし
て演算器Ｂより出力される。第１実施例と同様の経路を
経た出力は次段のラッチＦを経て機構Ｂに入力される。
ある。演算器Ｂは図５に示した演算器Ａに対してマルチ
プレクサ２５の出力信号を受けて出力されたデータの値
を検出する検出器２７と、検出器２７からの検出結果と
命令コードＯＰＣを受けて判定結果に応じたフラグを出
力するマルチプレクサ２８とを含む。ここで検出器２７
は、演算結果が０か、負か、桁上がりか桁下がりがある
かを検出する。演算器Ｂにおいては、これらの入力によ
り、マルチプレクサ２５でピクセル番号フィールドＰＸ
＃から右データＲ−ＤＡＴＡ＝５を減じた値のみが選択
される。この値は演算結果として演算器Ｂより出力され
る他、検出器２７を通り、そこで検出された値がマルチ
プレクサ２８で選択され、上記した判定結果フラグとし
て演算器Ｂより出力される。第１実施例と同様の経路を
経た出力は次段のラッチＦを経て機構Ｂに入力される。
【００４８】機構Ｂには第１実施例で述べたように、こ
の他、命令コードＯＰＣ、世代番号ＧＮの区分構成を決
める条件Ｘ、世代番号ＧＮ、左データＬ−ＤＡＴＡが入
力される。これらの入力により、世代番号ＧＮ（何も演
算を施していない）と、左データＬ−ＤＡＴＡ（何も演
算を施していない）が機構Ｂより出力され、この値は最
終段のラッチＤで世代番号ＧＮ、データＤＡＴＡ以外の
ビットと合成される。このとき演算器Ｂの出力のうちマ
ルチプレクサ２８から選択されたデータは機構Ｂを通ら
ずにラッチＤに入力される。ラッチＤの出力がすなわち
ＦＰ１０３ｂの出力で、ノード番号ＮＤ＝１００、世代
番号ＧＮ＝８、データＤＡＴＡ＝０、フラグＬ／Ｒ＝Ｌ
および分岐のための識別信号（マルチプレクサ２８から
の出力）からなるパケットがＱＪＢ１０１に送られる。
ＱＪＢ１０１はこのパケットをノード番号ＮＤの下位か
ら３ビット目が１なのでそれを出力する。出力パケット
から、分岐のための識別信号が得られたことおよびデー
タＤＡＴＡ＝０，フラグＬ／Ｒ＝Ｌから入力データには
何も演算が施されていないことがわかる。
の他、命令コードＯＰＣ、世代番号ＧＮの区分構成を決
める条件Ｘ、世代番号ＧＮ、左データＬ−ＤＡＴＡが入
力される。これらの入力により、世代番号ＧＮ（何も演
算を施していない）と、左データＬ−ＤＡＴＡ（何も演
算を施していない）が機構Ｂより出力され、この値は最
終段のラッチＤで世代番号ＧＮ、データＤＡＴＡ以外の
ビットと合成される。このとき演算器Ｂの出力のうちマ
ルチプレクサ２８から選択されたデータは機構Ｂを通ら
ずにラッチＤに入力される。ラッチＤの出力がすなわち
ＦＰ１０３ｂの出力で、ノード番号ＮＤ＝１００、世代
番号ＧＮ＝８、データＤＡＴＡ＝０、フラグＬ／Ｒ＝Ｌ
および分岐のための識別信号（マルチプレクサ２８から
の出力）からなるパケットがＱＪＢ１０１に送られる。
ＱＪＢ１０１はこのパケットをノード番号ＮＤの下位か
ら３ビット目が１なのでそれを出力する。出力パケット
から、分岐のための識別信号が得られたことおよびデー
タＤＡＴＡ＝０，フラグＬ／Ｒ＝Ｌから入力データには
何も演算が施されていないことがわかる。
【００４９】図７（Ｂ）は上記した第２実施例のデータ
フローグラフである。図７（Ｂ）を参照して、１つのノ
ードで処理が行われている。従来の図１６に示したデー
タフローグラフと比較してノードの数が大幅に削減され
ているのがわかる。
フローグラフである。図７（Ｂ）を参照して、１つのノ
ードで処理が行われている。従来の図１６に示したデー
タフローグラフと比較してノードの数が大幅に削減され
ているのがわかる。
【００５０】上記実施例はピクセル番号フィールドＰＸ
＃について説明したが、本例の他、演算を施すフィール
ドとしてはフィールド番号フィールドＦＤ＃，ライン番
号フィールドＬＮ＃のすべての組合わせがあり、演算内
容は算術演算、論理演算、ビットシフト、比較などがあ
る。
＃について説明したが、本例の他、演算を施すフィール
ドとしてはフィールド番号フィールドＦＤ＃，ライン番
号フィールドＬＮ＃のすべての組合わせがあり、演算内
容は算術演算、論理演算、ビットシフト、比較などがあ
る。
【００５１】
【発明の効果】以上のように請求項１に係る発明によれ
ば、データ領域を用いず、直接世代番号の特定フィール
ドに演算を施すことができる。その結果、ノード数は削
減できるデータフロー型情報処理装置が提供できる。
ば、データ領域を用いず、直接世代番号の特定フィール
ドに演算を施すことができる。その結果、ノード数は削
減できるデータフロー型情報処理装置が提供できる。
【００５２】請求項２に係るデータフロー型情報処理装
置においては、演算手段からは演算結果に応じてその後
の処理を分岐する分岐信号が出力される。その結果、世
代番号による分岐が可能なデータフロー型情報処理装置
が提供できる。
置においては、演算手段からは演算結果に応じてその後
の処理を分岐する分岐信号が出力される。その結果、世
代番号による分岐が可能なデータフロー型情報処理装置
が提供できる。
【図１】この発明の第１実施例に係るデータ駆動型情報
処理装置の演算部のブロック図である。
処理装置の演算部のブロック図である。
【図２】演算部に含まれる機構Ａのブロック図である。
【図３】世代番号の区分を変えた状態を示す図である。
【図４】入力部から入力される世代番号の構成を示す図
である。
である。
【図５】演算器Ａのブロック図である。
【図６】機構Ｂのブロック図である。
【図７】第１実施例および第２実施例のデータフローグ
ラフである。
ラフである。
【図８】この発明の第２実施例に係る演算部のブロック
図である。
図である。
【図９】演算器Ｂの構成を示すブロック図である。
【図１０】データ駆動型情報処理装置の構成を示すブロ
ック図である。
ック図である。
【図１１】従来の演算部の構成を示すブロック図であ
る。
る。
【図１２】従来の演算器の構成を示すブロック図であ
る。
る。
【図１３】データ駆動型情報処理装置の各要素に入力ま
たは出力されるデータの構成を示す図である。
たは出力されるデータの構成を示す図である。
【図１４】世代番号の構成を示す図である。
【図１５】データ駆動型情報処理装置の従来の動作を示
すデータフローグラフである。
すデータフローグラフである。
【図１６】データ駆動型情報処理装置の従来の動作を示
すデータフローグラフである。
すデータフローグラフである。
１１ Ｃ素子
５１ 入力部
５２ データ駆動エンジン部
５３ 出力部
１００ データ駆動型情報処理装置
１０１ 入出力制御部（ＱＪＢ）
１０２ 発火制御部（ＦＣＰ）
１０３ 演算部（ＦＰ）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−274213（ＪＰ，Ａ)
特開 平５−143755（ＪＰ，Ａ)
特開 平６−203186（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 データ相互識別のための、複数のフィー
ルドに区分された世代番号を付与されたデータ、命令コ
ードおよび前記世代番号を構成するフィールドの区分構
成を決める条件を入力するデータ駆動型情報処理装置で
あって、 前記世代番号から、前記命令コードおよび条件によって
指定されたビットフィールド内のデータを切出す手段
と、 前記切出されたビットフィールド内のデータとオペラン
ドデータとの間の演算を行なう演算手段と、 前記演算手段による演算結果を前記命令コードおよび条
件設定によって指定される世代番号のビットフィールド
に格納する手段とを含み、 それによって、前記世代番号の指定ビットフィールドの
演算が行なわれる、データ駆動型情報処理装置。 - 【請求項２】 前記演算手段は前記演算結果に応じてそ
の後の処理を分岐する分岐信号を出力する、請求項１に
記載のデータ駆動型情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20640294A JP3469645B2 (ja) | 1994-08-31 | 1994-08-31 | データ駆動型情報処理装置 |
| US08/463,767 US5748933A (en) | 1994-08-31 | 1995-06-05 | Data driven type information processor suitable for image processing that utilizes a configuration condition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20640294A JP3469645B2 (ja) | 1994-08-31 | 1994-08-31 | データ駆動型情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0869448A JPH0869448A (ja) | 1996-03-12 |
| JP3469645B2 true JP3469645B2 (ja) | 2003-11-25 |
Family
ID=16522769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20640294A Expired - Fee Related JP3469645B2 (ja) | 1994-08-31 | 1994-08-31 | データ駆動型情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5748933A (ja) |
| JP (1) | JP3469645B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413344B2 (ja) * | 1997-05-16 | 2003-06-03 | シャープ株式会社 | 画像演算処理装置およびその動作方法 |
| JP3488812B2 (ja) | 1997-08-28 | 2004-01-19 | シャープ株式会社 | データ伝送路 |
| JP2000013713A (ja) | 1998-06-19 | 2000-01-14 | Sharp Corp | 映像信号処理装置およびそれを用いたテレビジョン受信装置 |
| JP3853098B2 (ja) | 1999-01-18 | 2006-12-06 | シャープ株式会社 | データ駆動型情報処理システム |
| JP3766779B2 (ja) * | 2000-03-31 | 2006-04-19 | シャープ株式会社 | 自己同期型データ伝送装置およびこれを用いたデータ駆動型情報処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129425A (ja) * | 1986-11-19 | 1988-06-01 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JP2905640B2 (ja) * | 1992-03-30 | 1999-06-14 | シャープ株式会社 | メモリインタフェイス装置 |
| JP3032382B2 (ja) * | 1992-07-13 | 2000-04-17 | シャープ株式会社 | デジタル信号のサンプリング周波数変換装置 |
| US5586281A (en) * | 1992-10-27 | 1996-12-17 | Sharp Kabushiki Kaisha | Data driven type information processing apparatus |
| JP2927634B2 (ja) * | 1993-03-22 | 1999-07-28 | シャープ株式会社 | メモリインタフェイス装置 |
-
1994
- 1994-08-31 JP JP20640294A patent/JP3469645B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-05 US US08/463,767 patent/US5748933A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0869448A (ja) | 1996-03-12 |
| US5748933A (en) | 1998-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578750A (en) | Code determination using half-adder based operand comparator | |
| US4916606A (en) | Pipelined parallel data processing apparatus for directly transferring operand data between preceding and succeeding instructions | |
| US5892699A (en) | Method and apparatus for optimizing dependent operand flow within a multiplier using recoding logic | |
| US5440702A (en) | Data processing system with condition code architecture for executing single instruction range checking and limiting operations | |
| US5577256A (en) | Data driven type information processor including a combined program memory and memory for queuing operand data | |
| JP2983542B2 (ja) | 処理高速化装置 | |
| JPS6254359A (ja) | コンピユ−タ装置 | |
| JPH0667851A (ja) | オーバーフロー検出機能付き乗算装置 | |
| JP3469645B2 (ja) | データ駆動型情報処理装置 | |
| US5920497A (en) | Method and apparatus for performing a double precision operation using a single instruction type | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JPH0773156A (ja) | データ駆動型情報処理装置 | |
| US5546551A (en) | Method and circuitry for saving and restoring status information in a pipelined computer | |
| JPH034936B2 (ja) | ||
| US5812845A (en) | Method for generating an object code for a pipeline computer process to reduce swapping instruction set | |
| US4890253A (en) | Predetermination of result conditions of decimal operations | |
| US5542080A (en) | Method for controlling execution of data driven type information processor | |
| JPH05274143A (ja) | 複合条件処理方式 | |
| EP0313817B1 (en) | Method and apparatus for explicitly evaluating conditions in a data processor | |
| US5644521A (en) | Comparator scheme | |
| JP3708560B2 (ja) | データフロー型情報処理装置 | |
| JPH0644389A (ja) | データ駆動型情報処理装置 | |
| JPH1196001A (ja) | プログラム実行装置及びプログラム変換方法 | |
| US5739745A (en) | Comparator circuit and method of using a comparator scheme for determining mathematical results | |
| JP2925842B2 (ja) | パイプライン処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |