JP3413344B2 - 画像演算処理装置およびその動作方法 - Google Patents

画像演算処理装置およびその動作方法

Info

Publication number
JP3413344B2
JP3413344B2 JP12674597A JP12674597A JP3413344B2 JP 3413344 B2 JP3413344 B2 JP 3413344B2 JP 12674597 A JP12674597 A JP 12674597A JP 12674597 A JP12674597 A JP 12674597A JP 3413344 B2 JP3413344 B2 JP 3413344B2
Authority
JP
Japan
Prior art keywords
address
memory
data packet
predetermined
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12674597A
Other languages
English (en)
Other versions
JPH10322642A (ja
Inventor
リカルド 毅史 紫竹
剛司 村松
真一 芳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12674597A priority Critical patent/JP3413344B2/ja
Priority to US09/078,491 priority patent/US6317817B1/en
Publication of JPH10322642A publication Critical patent/JPH10322642A/ja
Application granted granted Critical
Publication of JP3413344B2 publication Critical patent/JP3413344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Memory System (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は映像信号向きの情
報処理分野に関し、特に、画像メモリを効率よく使用す
る機能を備え、かつ特定の演算処理を効率よく実行可能
な画像演算処理装置に関する。
【０００２】
【従来の技術】図１０を参照して、従来の画像演算処理
装置の一例のデータ駆動型画像演算処理プロセッサ２１
は、データ伝送路２７または２８に接続された入力ポー
トＩＡおよびＩＢと、データ伝送路２９および３０にそ
れぞれ接続された出力ポートＯＡおよびＯＢとを有す
る。このデータ駆動型演算処理プロセッサ２１はさら
に、画像メモリ部３１にそれぞれデータ伝送路２４およ
び２５を介して接続された出力ポートＯＶと入力ポート
ＩＶとを有する。
【０００３】画像メモリ部３１は、データ伝送路２４お
よび２５に接続されたメモリインタフェース２２と、メ
モリインタフェース２２とメモリアクセス制御線２６を
介して接続された画像メモリ２３とを含む。
【０００４】データ駆動型画像演算処理プロセッサ２１
は、データ伝送路２７または２８から、入力ポートＩＡ
またはＩＢを介して信号入力パケットが時系列的に入力
される。信号入力パケットは、入力時間順序にしたがっ
て付けられる世代番号を有する。パケットのフォーマッ
トについては後述する。
【０００５】データ駆動型画像演算処理プロセッサ２１
には、予め設定された処理内容（データ駆動型プログラ
ム）が記憶されており、その設定内容に基づき処理が進
められる。データ駆動型画像演算処理プロセッサ２１
は、画像メモリ２３に対するアクセス要求を出力ポート
ＯＶから出力する。アクセス要求としては、画像メモリ
２３の内容の参照、更新等がある。メモリインタフェー
ス２２はこのアクセス要求をデータ伝送路２４から受け
ると、メモリアクセス制御線２６を通して画像メモリ２
３に対してアクセスを行なう。メモリインタフェース２
２は、アクセスの後、その結果をデータ伝送路２５およ
び入力ポートＩＶを通してデータ駆動型画像演算処理プ
ロセッサ２１に返す。
【０００６】データ駆動型画像演算処理プロセッサ２１
は、信号入力パケットに対する処理が終了した後、出力
ポートＯＡまたはＯＢから、データ伝送路２９または３
０上に信号出力パケットを出力する。
【０００７】図１１を参照して、データ伝送路２４を通
してメモリインタフェース２２に入力されるデータパケ
ット３６は、命令コード７０と、世代番号７２と、第１
のデータ７４と、第２のデータ７６と、プロセッサ番号
７８と、エントリ番号８０とを含む。
【０００８】命令コード７０は、画像メモリ２３に対す
る処理の内容を示す。たとえば、画像メモリ２３の内容
の参照または更新等である。
【０００９】世代番号７２は、データ伝送路２７または
２８からデータ駆動型画像演算処理プロセッサ２１に対
して入力される時点において、入力時系列の順序にした
がって付けられている識別子である。世代番号７２は、
データ駆動型画像演算処理プロセッサ２１におけるデー
タの待合せに利用される。世代番号は一方で、メモリイ
ンタフェース２２に対しては、画像メモリ２３をアクセ
スするときのアドレスとしての意味を持つ。本願発明の
前提技術が、特開平５- ２７４２１３号公報に開示され
ているが、同公報に記載の技術においては、この世代番
号に対して第１のデータ７４または第２のデータ７６を
用いたアドレス修飾（オフセット修飾）を行ない、アド
レス修飾語の世代番号に基づいて画像メモリ２３に対す
るアクセスのアドレスが決定される。同公報の開示で
は、データ駆動型画像演算処理プロセッサ２１の初期設
定により、世代番号７２（２４ビット）は例えば１２ビ
ットずつに分割される。そして上位１２ビットが画面の
ラインの位置（すなわちＹ方向位置）を、下位１２ビッ
トが画面のピクセル情報（すなわちＸ方向位置）を示す
ものとして演算が進められる。
【００１０】第１のデータ７４および第２のデータ７６
はいずれも、命令コード７０の内容によって意味が変化
するデータである。たとえば命令コード７０が画像メモ
リに対する更新を示す場合には、第１のデータ７４は画
像メモリ２３に対して書き込まれるデータである。この
とき第２のデータ７６は意味を持たない。命令コード７
０が画像メモリ２３に対する参照を示しているときに
は、第１のデータ７４も第２のデータ７６も意味を持た
ない。
【００１１】プロセッサ番号は、当該データパケットが
与えられるべきプロセッサ固有の番号である。画像演算
処理プロセッサは、データパケットを受け取ったとき、
このプロセッサ番号７８が自己固有のプロセッサ番号と
一致しているか否かを調べ、一致していればこのデータ
パケットを処理し、一致していなければさらに当該プロ
セッサ番号を有するプロセッサに向けて、どちらかの出
力ポートからデータパケットを出力する。
【００１２】エントリ番号８０は、入力パケットに附随
している情報である。この例では、データ伝送路２５、
２７、２８、２９および３０上のデータパケットも図１
１に示されるのと同じ構成を有する。ただし、各フィー
ルド内のデータは多少異なる。たとえばデータ伝送路２
５上のデータパケットでは、命令コード７０および世代
番号７２は、メモリインタフェース２２に与えられた入
力データパケットの命令コードおよび世代番号そのまま
の値である。第１のデータ７４には、命令コード７０に
基づく画像メモリ２３へのアクセス結果が格納される。
エントリ番号８０は、命令の実行後、次に実行すべき命
令等をフェッチするために使用される。エントリ番号８
０は、ノイマン型プロセッサのプログラムカウンタに相
当する。第２のデータ７６は、現在のところ意味を持た
ない。
【００１３】入力ポートＩＡまたはＩＢを介して信号入
力パケットがデータ駆動型画像演算処理プロセッサ２１
に時系列的に入力される。データ駆動型画像演算処理プ
ロセッサ２１は、信号入力パケットに対してディジタル
フィルタ処理等を行なう。データ駆動型演算処理プロセ
ッサ２１で処理した結果が画像メモリ２３に書き込まれ
ることもある。
【００１４】
【発明が解決しようとする課題】ところで、上述したよ
うにデータ駆動型演算処理プロセッサ２１で処理した結
果が画像メモリ２３に書き込まれる際に、パケットのア
ドレス修飾後の世代番号が、実行プログラムにより間引
かれていることがある。その結果たとえば図１２に示す
ように、画像メモリ２３内にデータがまばらに格納され
ることがある。図１２に示す例は、図１３を参照して、
４００×１０２４画素の画像データを画像処理した後に
４００×５１２画素の表示解像度のモニタに表示するた
めにデータを間引きする場合等がこれに相当する。図１
３の例ではデータ処理自体には高解像度のデータを保つ
ことが必要であり、最初から低解像度の処理をするとた
とえば十分な画像の処理ができない場合に行なわれる方
法で、データ処理は高解像度で行ない、画像表示だけを
低解像度で行なうようにしている。表示に必要なデータ
はＸ方向およびＹ方向の双方において偶数アドレスのみ
となり１画素おきとなる。この時のメモリ２３のデータ
の格納状態は図１２に示したとおりとなる。
【００１５】ところがこの場合、図１２から容易に分か
るように画像メモリ２３の使用効率が低くなる。奇数番
号に該当するメモリアドレス領域は未使用となる。図１
２に示す例では使用効率は１／３であり、２／３の部分
が使用されていない。大量のデータを処理する場合に
は、このようなメモリの使用は避けることが好ましく、
そのために、予めデータの格納形態が図１２に示される
ようにまばらになることが分かっている場合には、何ら
かの形態でメモリの使用効率を高める機能を持った画像
演算処理プロセッサを使用する事が好ましい。
【００１６】さらに、従来のデータ駆動型画像演算処理
プロセッサにおいては、ある種の演算を効率的に実行で
きないという問題点がある。特に問題なのは、画像メモ
リ２３にデータを書き込む前に、互いに隣接している複
数個のデータに対してある演算、典型的には累積（合
計）演算を行ない、その結果を所定のアドレスに書き込
むことが求められる場合である。その場合には、従来の
データ駆動型画像演算処理プロセッサでは、図１４に示
したフローグラフにしたがって処理を行なっていた。図
１４に示す例では、世代番号は３つに分割されている。
これらはたとえば、画像におけるフィールド番号、ライ
ン番号、ピクセル番号に対応する。世代番号は図１４で
は各ノードの左上に３つに区画して示されている。
【００１７】図１４は連続する８アドレス分のデータを
累積する処理のフローグラフである。演算＄ＤＲは、命
令の修飾値とパケットの世代番号とにより指定されるア
ドレスにパケットのデータを書き込むことを示す。演算
＄ＤＮＡＤＤ０は、命令の修飾値とパケットの世代番号
とにより指定されるアドレスのデータを読み出し、デー
タパケット内のデータと加算して結果をパケット内デー
タとすることを示す。従来は、図１４に示すように各ア
ドレスのデータを次々に読み出して順に加算していき、
最後に所望のアドレスにデータを書き込む処理（図１４
には図示せず）が必要であった。フローグラフは長いほ
ど演算量が多く、処理速度は遅くなる。図１４に示され
るフローグラフをより短くすることが望ましい。
【００１８】本願発明は係る課題を解決するためになさ
れたものであり、請求項１に記載の発明の目的は、メモ
リ領域を効率よく使用できる画像演算処理装置を提供す
ることである。
【００１９】請求項２に記載の発明の目的は、簡単な構
成でメモリ領域を効率よく使用できる画像演算処理装置
を提供することである。
【００２０】請求項３に記載の発明の目的は、簡単な構
成で、メモリアドレスの使用の形態が種々の場合にも、
それぞれの場合に合わせてメモリ領域を効率よく使用で
きる画像演算処理装置を提供することである。
【００２１】請求項４に記載の発明の目的は、簡単な構
成で、メモリアドレスの使用の形態が種々の場合にも、
それぞれの場合に合わせてメモリ領域を効率よく使用で
きるように外部から設定できる画像演算処理装置を提供
することである。
【００２２】請求項５、６または７に記載の発明の目的
は、簡単な構成でメモリ領域を効率よく使用でき、かつ
累積演算のような特定の演算を効率よく実行できる画像
演算処理装置を提供することである。
【００２３】請求項８に記載の発明の目的は、多次元の
アドレス空間を有するメモリ領域を簡単な構成で効率よ
く使用できる画像演算処理装置を提供することである。
【００２４】請求項９に記載の発明の目的はメモリ領域
を効率よく使用できる画像演算処理装置の動作方法を提
供することである。
【００２５】請求項１０に記載の発明の目的は、所定の
処理で離散的に生成されるアドレスを、メモリの連続し
たアドレスに対応するように変換し、それによって所定
の処理の結果をメモリ領域を有効に利用して格納できる
画像演算処理装置の動作方法を提供することである。
【００２６】請求項１１または１２に記載の発明の目的
は、メモリ領域を効率よく使用でき、かつ累積演算のよ
うな特定の演算を効率よく実行できる画像演算処理装置
の動作方法を提供することである。
【００２７】
【課題を解決するための手段】請求項１に記載の発明に
かかる画像演算処理装置は、メモリに接続され、命令情
報および所定のアドレス空間内のアドレスを含むデータ
パケットをメモリをアクセスして処理するための画像演
算処理装置であって、入来データパケットに含まれる命
令情報がメモリアクセス命令の場合に、入来データパケ
ットに含まれる所定のアドレス空間内における離散的な
アドレスを、メモリの、所定のアドレス空間よりも小さ
な部分アドレス空間内における連続的なアドレスに変換
するためのアドレス変換手段と、アドレス変換手段によ
り変換されたアドレスにしたがってメモリをアクセス
し、パケットに含まれる命令情報による処理を行なうた
めのメモリアクセス手段とを含む。
【００２８】請求項１に記載の発明によれば、入来デー
タパケットに含まれるアドレスが、データパケットのア
ドレスが形成する所定のアドレス空間よりも小さな部分
アドレス空間内のアドレスに変換される。この変換後ア
ドレスにしたがってメモリがアクセスされるので、使用
されるメモリ領域が小さくなりメモリ領域を有効に活用
できる。
【００２９】請求項２に記載の発明にかかる画像演算処
理装置は、メモリに接続され、命令情報および所定のア
ドレス空間内のアドレスを含むデータパケットをメモリ
をアクセスして処理するための画像演算処理装置であっ
て、入来データパケットに含まれるアドレスを、メモリ
の、所定のアドレス空間よりも小さな部分アドレス空間
内のアドレスに変換するためのアドレス変換手段と、ア
ドレス変換手段により変換されたアドレスにしたがって
メモリをアクセスし、パケットに含まれる命令情報によ
る処理を行なうためのメモリアクセス手段とを含み、ア
ドレス変換手段は、入来データパケットに含まれるアド
レスを所定ビットだけ右シフトするためのビットシフト
手段を含む。
【００３０】請求項２に記載の発明によれば、データパ
ケットに含まれるアドレスが所定ビットだけ右シフトさ
れ、シフト後のアドレスにしたがってメモリがアクセス
される。データパケットのアドレスが２のｎ乗（ｎは所
定ビットのビット数）で除算されるので、使用されるア
ドレス空間がそれだけ小さくなる。この場合、まばらに
使用されていたメモリ領域がコンパクトにまとめられる
ので、メモリ領域を有効に利用できる。
【００３１】請求項３に記載の発明にかかる画像演算処
理装置は、請求項２に記載の画像演算処理装置であっ
て、ビットシフト手段による右シフトのビット数を設定
するための手段をさらに含み、ビットシフト手段は、ビ
ット数設定手段により設定されたビット数だけ入来デー
タパケットに含まれるアドレスを右シフトする。
【００３２】請求項３に記載の発明によれば、データパ
ケットのアドレスを右シフトするにあたって、そのシフ
トビット数を設定できる。データパケットのアドレスの
分散に合わせてて右シフト数を変更できるので、アドレ
スの分散の態様が種々の場合にも対応できる。
【００３３】請求項４に記載の発明にかかる画像演算処
理装置は、請求項３に記載の画像演算処理装置であっ
て、ビット数設定手段は、右シフトのビット数を設定す
る信号を外部から受けるための手段を含む。
【００３４】請求項４に記載の発明によれば、データパ
ケットのアドレスを右シフトするにあたって、そのシフ
トビット数を外部から信号で設定できる。データパケッ
トのアドレスの分散に合わせて右シフト数を変更できる
ので、アドレスの分散の態様が種々の場合にも対応でき
る。
【００３５】請求項５に記載の発明にかかる画像演算処
理装置は、メモリに接続され、命令情報および所定のア
ドレス空間内のアドレスを含むデータパケットをメモリ
をアクセスして処理するための画像演算処理装置であっ
て、入来データパケットに含まれるアドレスを、メモリ
の、所定のアドレス空間よりも小さな部分アドレス空間
内のアドレスに変換するためのアドレス変換手段と、ア
ドレス変換手段により変換されたアドレスにしたがって
メモリをアクセスし、パケットに含まれる命令情報によ
る処理を行なうためのメモリアクセス手段とを含み、デ
ータパケットに含まれる命令情報が属する命令セット
は、メモリ内の、データパケットに含まれるアドレスに
対して所定の演算関係により定められるあるアドレスの
データと、データパケットに含まれるデータとの間で所
定の演算を行ない、結果をあるアドレスに書き込む特定
の命令を含んでおり、アドレス変換手段は、データパケ
ットに含まれるアドレスを所定の演算関係にしたがって
変換するための手段を含む。
【００３６】請求項５に記載の発明によれば、特定の命
令を含むデータパケットに対して、このデータパケット
に含まれるアドレスに対して所定の演算関係にしたがう
演算を行なって得られるアドレスのデータと、当該デー
タパケットに含まれるデータとの間で所定の演算を行な
い、結果を、所定の演算関係にしたがって演算されたア
ドレスに書き込む、という動作を当該特定の命令一つに
よって行なうことができる。その結果、あるアドレスの
データを、そのアドレスに対して所定の演算関係にした
がう演算によって得られるアドレスのデータと加算して
変換後のアドレスに加算する、という操作を高速に行な
うことができ、またプログラミングも容易になる。
【００３７】請求項６に記載の発明にかかる画像演算処
理装置は、メモリに接続され、命令情報および所定のア
ドレス空間内のアドレスを含むデータパケットをメモリ
をアクセスして処理するための画像演算処理装置であっ
て、入来データパケットに含まれるアドレスを、メモリ
の、所定のアドレス空間よりも小さな部分アドレス空間
内のアドレスに変換するためのアドレス変換手段と、ア
ドレス変換手段により変換されたアドレスにしたがって
メモリをアクセスし、パケットに含まれる命令情報によ
る処理を行なうためのメモリアクセス手段とを含み、デ
ータパケットに含まれる命令情報が属する命令セット
は、メモリ内の、データパケットに含まれるアドレスを
所定ビットだけ右シフトすることにより定められるシフ
ト後アドレスのデータと、データパケットに含まれるデ
ータとの間で所定の演算を行ない、結果をシフト後アド
レスに書き込む特定の命令を含んでおり、アドレス変換
手段は、入来データパケットに含まれるアドレスを所定
ビットだけ右シフトするためのビットシフト手段を含
む。
【００３８】請求項６に記載の発明によれば、特定の命
令を含むデータパケットに対して、このデータパケット
に含まれるアドレスを所定ビットだけ右シフトすること
によって得られるアドレスのデータと、当該データパケ
ットに含まれるデータとの間で所定の演算を行ない、結
果を、右シフト後のアドレスに書き込む、という動作を
当該特定の命令一つによって行なうことができる。その
結果、この種の操作を高速に行なうことができる。右シ
フトすることによってあるアドレスに変換されるアドレ
スは複数個（２のべき乗個）だけあるので、それらのア
ドレスに格納されたデータを同一のシフト後アドレスに
格納する演算が高速に行なえ、またプログラミングも容
易になる。
【００３９】請求項７に記載の発明にかかる画像演算処
理装置は、メモリに接続され、命令情報および所定のア
ドレス空間内のアドレスを含むデータパケットをメモリ
をアクセスして処理するための画像演算処理装置であっ
て、入来データパケットに含まれるアドレスを、メモリ
の、所定のアドレス空間よりも小さな部分アドレス空間
内のアドレスに変換するためのアドレス変換手段と、ア
ドレス変換手段により変換されたアドレスにしたがって
メモリをアクセスし、パケットに含まれる命令情報によ
る処理を行なうためのメモリアクセス手段とを含み、デ
ータパケットに含まれる命令情報が属する命令セット
は、メモリ内の、データパケットに含まれるアドレスを
所定ビットだけ右シフトすることにより定められるシフ
ト後アドレスのデータと、データパケットに含まれるデ
ータとの間で所定の演算を行ない、結果をシフト後アド
レスに書き込む特定の命令を含んでおり、アドレス変換
手段は、入来データパケットに含まれるアドレスを所定
ビットよりも多く右シフトするためのビットシフト手段
を含む。
【００４０】請求項６に記載の発明によれば、特定の命
令を含むデータパケットに対して、このデータパケット
に含まれるアドレスを所定ビットだけ右シフトすること
によって得られるアドレスのデータと、当該データパケ
ットに含まれるデータとを加算し、結果を、右シフト後
のアドレスに書き込む、という動作を当該特定の命令一
つによって行なうことができる。その結果、この種の操
作を高速に行なうことができる。右シフトすることによ
ってあるアドレスに変換されるアドレスは複数個（２の
べき乗個）だけあるので、それらのアドレスに格納され
たデータを同一のシフト後アドレスに累積する演算が高
速に行なえ、またプログラミングも容易になる。
【００４１】請求項８に記載の発明にかかる画像演算処
理装置は、メモリに接続され、命令情報および所定のア
ドレス空間内のアドレスを含むデータパケットをメモリ
をアクセスして処理するための画像演算処理装置であっ
て、入来データパケットに含まれるアドレスを、メモリ
の、所定のアドレス空間よりも小さな部分アドレス空間
内のアドレスに変換するためのアドレス変換手段と、ア
ドレス変換手段により変換されたアドレスにしたがって
メモリをアクセスし、パケットに含まれる命令情報によ
る処理を行なうためのメモリアクセス手段とを含み、所
定のアドレス空間は多次元のアドレス空間であり、アド
レス変換手段は、入来データパケットに含まれるアドレ
スの各次元の要素を独立にそれぞれ所定ビット数だけ右
シフトするための手段を含む。
【００４２】請求項８に記載の発明によれば、データパ
ケットのアドレス空間が多次元である場合に、各次元の
要素がそれぞれ独立に所定ビット数だけ右シフトされ
る。そのためアドレス空間でのデータの分散が各次元ご
とに別々であってもそれらデータを各次元ごとにコンパ
クトにまとめることができ、メモリ領域を有効に活用で
きる。
【００４３】請求項９に記載の発明にかかる画像演算処
理装置の動作方法は、メモリに接続され、命令情報およ
び所定のアドレス空間内のアドレスを含むデータパケッ
トをメモリをアクセスして処理するための画像演算処理
装置の動作方法であって、画像演算処理装置は、入来デ
ータパケットに含まれる命令情報がメモリアクセス命令
の場合に、入来データパケットに含まれるアドレスを、
メモリの、所定のアドレス空間よりも小さな部分アドレ
ス空間内のアドレスに変換するためのアドレス変換手段
と、アドレス変換手段により変換されたアドレスにした
がってメモリをアクセスし、パケットに含まれる命令情
報による処理を行なうためのメモリアクセス手段とを含
む。この動作方法は、所定の処理で離散的に生成される
アドレスが、アドレス変換手段による変換後にメモリ内
の連続するアドレスを占めるようにアドレス変換手段に
よるアドレス変換を定めるステップと、所定の処理で生
成される離散的なアドレスをそれぞれ保持した複数個の
データパケットを画像演算処理装置に与え、メモリのア
ドレス変換手段による変換後のアドレスにデータを記憶
させるステップとを含む。
【００４４】請求項９に記載の発明によれば、入来デー
タパケットに含まれる離散的なアドレスが、データパケ
ットのアドレスが形成する所定のアドレス空間よりも小
さな、かつ連続した部分アドレス空間内のアドレスに変
換される。この変換後アドレスにしたがってメモリにデ
ータが記憶されるので、使用されるメモリ領域が小さく
なりメモリ領域を有効に活用できる。
【００４５】請求項１０に記載の発明にかかる画像演算
処理装置の動作方法は、メモリに接続され、命令情報お
よび所定のアドレス空間内のアドレスを含むデータパケ
ットをメモリをアクセスして処理するための画像演算処
理装置の動作方法であって、画像演算処理装置は、入来
データパケットに含まれるアドレスを、メモリの、所定
のアドレス空間よりも小さな部分アドレス空間内のアド
レスに変換するためのアドレス変換手段と、アドレス変
換手段により変換されたアドレスにしたがってメモリを
アクセスし、パケットに含まれる命令情報による処理を
行なうためのメモリアクセス手段とを含み、動作方法
は、所定の処理で離散的に生成されるアドレスが、アド
レス変換手段による変換後にメモリ内の連続するアドレ
スを占めるようにアドレス変換手段によるアドレス変換
を定めるステップと、所定の処理で生成される離散的な
アドレスをそれぞれ保持した複数個のデータパケットを
画像演算処理装置に与え、メモリのアドレス変換手段に
よる変換後のアドレスに記憶させるステップとを含み、
アドレス変換手段は、入来データパケットに含まれるア
ドレスを所定ビットだけ右シフトするためのビットシフ
ト手段を含み、所定の処理で生成されるアドレスは、２
のｎ乗−１（ｎは１以上の整数）の間隔をもって生成さ
れ、アドレス変換を定めるステップは、ビットシフト手
段の右シフトのビット数を、ｎに定めるステップを含
む。
【００４６】請求項１０に記載の発明によれば、２のｎ
乗- １の間隔をもって生成されたアドレスは、アドレス
変換手段によってｎビットだけ右シフトされる。この右
シフトの結果、２のｎ乗- １の間隔をもって生成された
アドレスは連続したアドレスとなる。そのため、元の離
散的なアドレスのデータはメモリ内の連続したアドレス
に格納されることになり、メモリ領域を有効に活用でき
る。
【００４７】請求項１１に記載の発明にかかる画像演算
処理装置の動作方法は、メモリに接続され、命令情報お
よび所定のアドレス空間内のアドレスを含むデータパケ
ットをメモリをアクセスして処理するための画像演算処
理装置の動作方法であって、画像演算処理装置は、入来
データパケットに含まれるアドレスを、メモリの、所定
のアドレス空間よりも小さな部分アドレス空間内のアド
レスに変換するためのアドレス変換手段と、アドレス変
換手段により変換されたアドレスにしたがってメモリを
アクセスし、パケットに含まれる命令情報による処理を
行なうためのメモリアクセス手段とを含み、動作方法
は、所定の処理で離散的に生成されるアドレスが、アド
レス変換手段による変換後にメモリ内の連続するアドレ
スを占めるようにアドレス変換手段によるアドレス変換
を定めるステップと、所定の処理で生成される離散的な
アドレスをそれぞれ保持した複数個のデータパケットを
画像演算処理装置に与え、メモリの前記アドレス変換手
段による変換後のアドレスに記憶させるステップとを含
み、データパケットに含まれる命令情報が属する命令セ
ットは、メモリ内の、データパケットに含まれるアドレ
スを第１のビット数だけ右シフトすることにより定めら
れるシフト後アドレスのデータと、データパケットに含
まれるデータとの間で所定の演算を行ない、結果をシフ
ト後アドレスに書き込む特定の命令を含んでおり、アド
レス変換手段は、入来データパケットに含まれるアドレ
スを所定ビットだけ右シフトするためのビットシフト手
段を含み、所定の処理で生成されるアドレスは、２のｎ
乗−１（ｎは前記第１のビット数）の間隔をもって生成
され、アドレス変換を定めるステップは、ビットシフト
手段の右シフトのビット数を、ｎに定めるステップを含
む。
【００４８】請求項１１に記載の発明によれば、アドレ
ス変換手段によるシフトのビット数がｎに設定され、特
定の命令の実行時にはデータパケットのアドレスはｎビ
ットだけ右シフトされる。この右シフトの結果得られた
アドレスのデータと、データパケット内のデータとの間
で所定の演算を行なった結果が、シフト後のアドレスに
格納される。２のｎ乗−１の間隔をもって離散的に発生
されたアドレスをｎビットシフトした結果、シフト後の
アドレスは連続したものとなる。このため、離散的に発
生されたアドレスに対応するデータに対して特定の命令
を行なった結果を、メモリの連続したアドレスに格納す
ることができる。しかもこうした処理を１命令で実行で
きる。そのためメモリ領域を有効に活用することができ
るとともに、こうした処理を高速化でき、またプログラ
ミングも容易になる。
【００４９】請求項１２に記載の発明にかかる画像演算
処理装置の動作方法は、メモリに接続され、命令情報お
よび所定のアドレス空間内のアドレスを含むデータパケ
ットをメモリをアクセスして処理するための画像演算処
理装置の動作方法であって、画像演算処理装置は、入来
データパケットに含まれるアドレスを、メモリの、所定
のアドレス空間よりも小さな部分アドレス空間内のアド
レスに変換するためのアドレス変換手段と、アドレス変
換手段により変換されたアドレスにしたがってメモリを
アクセスし、パケットに含まれる命令情報による処理を
行なうためのメモリアクセス手段とを含み、動作方法
は、所定の処理で離散的に生成されるアドレスが、アド
レス変換手段による変換後にメモリ内の連続するアドレ
スを占めるようにアドレス変換手段によるアドレス変換
を定めるステップと、所定の処理で生成される離散的な
アドレスをそれぞれ保持した複数個のデータパケットを
画像演算処理装置に与え、メモリのアドレス変換手段に
よる変換後のアドレスに記憶させるステップとを含み、
データパケットに含まれる命令情報が属する命令セット
は、メモリ内の、データパケットに含まれるアドレスを
第１のビット数だけ右シフトすることにより定められる
シフト後アドレスのデータと、データパケットに含まれ
るデータとの間で所定の演算を行ない、結果をシフト後
アドレスに書き込む特定の命令を含んでおり、アドレス
変換手段は、入来データパケットに含まれるアドレスを
所定ビットだけ右シフトするためのビットシフト手段を
含み、所定の処理で生成されるアドレスは、２のｎ乗−
１（ｎは第１のビット数よりも小さな正の整数）の間隔
をもって生成され、アドレス変換を定めるステップは、
ビットシフト手段の右シフトのビット数を、第１のビッ
ト数に定めるステップを含む。
【００５０】請求項１２に記載の発明によれば、データ
パケットのアドレスは、アドレス変換手段によって第１
のビット数だけ右シフトされる。この右シフトの結果得
られたアドレスのデータと、データパケット内のデータ
との間で所定の演算を行なった結果が、シフト後のアド
レスに格納される。特定の命令により実行される所定の
演算では、データパケットのアドレスは２のｎ乗−１の
間隔をもって生成される。ここに、ｎは第１のビット数
よりも小さな正の整数である。したがって、シフト後の
アドレスは、所定の演算で生成される複数個のアドレス
に対応する。複数個のアドレスのデータの各々に対し
て、同一のシフト後のアドレスのデータとの間である演
算をし、その結果を同一のシフト後アドレスに書き込む
ことが１種類の命令で、一つのアドレスに対して１命令
で実現できる。そのためこうした処理を高速化でき、ま
たプログラミングも容易になる。
【００５１】
【発明の実施の形態】
［実施の形態１］以下の実施の形態では、例をデータ駆
動型画像演算処理プロセッサにとって本願発明を説明し
ている。しかし本願発明はデータ駆動型のプロセッサの
みに適用可能なわけではなく、メモリを使用するもので
あれば一般的なプロセッサに対しても適用可能である。
【００５２】図１を参照して、本願発明の実施の形態１
に係るデータ駆動型画像演算処理プロセッサ１は、デー
タ伝送路３に接続される入力ポートＩＡと、データ伝送
路４に接続される出力ポートＯＡとを有している。プロ
セッサ１はさらに、データ伝送路５を介して画像メモリ
２に接続されている。このプロセッサは、画像メモリ２
のメモリ領域を有効に利用できる機能を持ったものであ
る。なお、プロセッサ１は、後述するとおり、入来デー
タパケットの世代番号（画像メモリ２をアクセスすると
きのアドレスに相当する。）を右シフトし、シフト後の
世代番号にしたがって画像メモリ２をアクセスする機能
を有している。シフトのビット数は外部端子６を介して
外部から与えられる４ビットの信号により設定される。
なお、以下の実施の形態では世代番号はフィールド番号
ＦＤ＃、ライン番号ＬＮ＃およびピクセル番号ＰＸ＃の
三つの部分に分割されている。このように世代番号が複
数個のフィールドに分割されていることを、世代番号が
多次元（複数次元）であるとよぶ。本実施の形態では世
代番号は３次元であり、そのうちライン番号とピクセル
番号とノミをシフトする。
【００５３】図２を参照してデータ駆動型演算処理プロ
セッサ１は、アドレス修飾子定数を予め記憶し、入力ポ
ートＩＡからデータパケットを受けてデータパケット中
のエントリ番号に対応したアドレス修飾子定数をデータ
パケット中の所定のフィールドに格納してデータ伝送路
１５に出力するためのアドレス修飾子定数９と、データ
伝送路１５上のデータパケットおよび外部端子６からの
４ビットの信号を受けて、世代番号の次元ごとに独立に
アドレス修飾処理を行ない、さらに外部端子６により指
定されるビット数の右ビットシフトを行なってデータ伝
送路１６上に出力する、アドレス変換手段としてのアド
レス修飾演算部１０と、データ伝送路１６から受けたデ
ータパケットの命令コードがメモリアクセスに関する命
令であればデータ伝送路５を介して画像メモリ２にアク
セスし結果のデータパケットをデータ伝送路１７上に出
力するための、メモリアクセス手段としてのメモリアク
セス制御１１と、データ伝送路１７からのデータパケッ
トの命令コードにより指定される処理を行なって結果を
データ伝送路１８上に出力する演算部１２と、予めプロ
グラムの命令等を格納し、データ伝送路１８からのデー
タパケットのエントリ番号に応じて読み出した命令等を
格納したデータパケットをデータ伝送路１９上に、また
はアドレス修飾子定数９に出力するためのプログラム記
憶１３とを含む。データ伝送路１９は出力ポートＯＡに
接続されている。
【００５４】アドレス修飾子定数９は、メモリアクセス
前に参照されるアドレス修飾子定数をデータパケットの
エントリ番号と対応付けて記憶しておく。入力ポートＩ
Ａまたはプログラム記憶１３から入力されたデータパケ
ットに応じて、そのエントリ番号に対応したアドレス修
飾子定数が読み出されデータパケットに格納される。こ
のアドレス修飾子定数は、世代番号に対するオフセット
量、すなわちメモリアクセス時のアドレスオフセット量
である。
【００５５】図３を参照して、アドレス修飾演算部３に
外部端子６から与えられる信号は、４ビットの信号ＰＳ
０，ＰＳ１，ＬＳ０およびＬＳ１を含む。信号ＰＳ０、
ＰＳ１、ＬＳ０およびＬＳ１はそれぞれ０または１のい
ずれかの値をとる。したがってＰＳ０とＰＳ１とで０か
ら３の４通りの値が、ＬＳ０とＬＳ１とで同じく４通り
の値が、それぞれ指定できる。
【００５６】アドレス修飾演算部３は、入力されたデー
タパケットの世代番号を抽出する世代番号抽出部４１
と、入力されたデータパケットのアドレスオフセットを
抽出するアドレスオフセット抽出部４２と、それぞれ世
代番号抽出部４１から出力されるフィールド番号ＦＤ
＃、ライン番号ＬＮ＃およびピクセル番号ＰＸ＃をアド
レスオフセット抽出部４２から出力されるフィールド番
号、ライン番号、ピクセル番号のオフセット値ΔＦＤ、
ΔＬＮおよびΔＰＸと加算するための加算器４５、４４
および４３と、加算器４３および４４の出力をそれぞれ
信号ＰＳ０およびＰＳ１と信号ＬＳ０およびＬＳ１とに
より指定されるビット数だけ右算術シフトするためのシ
フタ４６および４７と、加算器４５、シフタ４７および
４６の出力から画像メモリ２をアクセスする際のアドレ
スを計算して出力するための物理アドレス生成部４８と
を含む。
【００５７】図４に、データ駆動型画像演算処理プロセ
ッサ１にロードされるプログラムの例を示す。図４を参
照して、このプログラム１４の各行はアドレス(ADDRES
S) 、命令コード(OPECODE) 、ノード(NODE)および定数
(CONSTANT)を含む。これらの値のうち、ADDRESS 欄、OP
ECODE 欄、およびNODE欄の値はプログラム記憶１３にロ
ードされ、CONSTANT欄は、ADDRESS 欄とともにアドレス
修飾子定数９にロードされる。ADDRESS 欄の値は、デー
タパケットの「エントリ番号」と機能的に同一である。
【００５８】このデータ駆動型画像演算処理プロセッサ
１は以下のように動作する。処理すべきデータをデーが
駆動型画像演算処理プロセッサ１に入力するに先だっ
て、プロセッサをプログラムする必要がある。アセンブ
ルされたプログラムを、データ駆動型画像演算処理プロ
セッサ１にロードする。このプログラムは図４に示した
とおりの構造を有したものである。プログラムの命令等
は前述のとおりプログラム記憶１３に記憶される。メモ
リアクセス前に参照されるアドレス修飾子定数等は前述
のとおりアドレス修飾子定数９に記憶される。
【００５９】入力パケットは入力ポートＩＡを通じてデ
ータ駆動型画像演算処理プロセッサ１の内部に取り込ま
れる。アドレス修飾子定数９内にはADDRESS 情報（エン
トリ番号）とそれに対応するCONSTANT（アドレス修飾子
定数）とが記憶されているため、入力パケットは、パケ
ットのエントリ番号８０（図１１参照）に基づいて対応
のアドレス修飾子定数を読出し、自パケットに格納し
て、データ伝送路１５を介して修飾演算部１０に進む。
【００６０】修飾演算部１０は、入力されたパケットの
命令がメモリアクセス命令であると、次のように動作す
る。図３を参照して、データ伝送路１５を介して入力さ
れたパケットはコピーされ、一方は世代番号抽出部４１
に、他方はアドレスオフセット抽出部４２に与えられ
る。世代番号抽出部４１は、入力されたパケットの世代
番号のうちのフィールド番号ＦＤ＃，ライン番号ＬＮ＃
およびピクセル番号ＰＸ＃をそれぞれ抽出して、それぞ
れ加算器４５、４４および４３に送る。一方アドレスオ
フセット抽出部４２は、アドレス修飾演算部１０でパケ
ット内に取り込まれた、世代番号のフィールド番号とラ
イン番号とピクセル番号とのオフセット値ΔＦＤ，ΔＬ
ＮおよびΔＰＸを抽出しそれぞれ加算器４５、４４、お
よび４３に送る。
【００６１】加算器４５、４４、４３はそれぞれ二つの
入力の値を加算し、結果をそれぞれ物理アドレス生成部
４８、シフタ４７および４６に与える。シフタ４７およ
び４６はそれぞれ、ライン番号ＬＮ＃とライン番号オフ
セットΔＬＮとの和、およびピクセル番号ＰＸ＃とピク
セル番号オフセットΔＰＸとの和を右シフトして結果を
物理アドレス生成部４８に与える。ここで、シフタ４６
および４７の右シフトのシフト量は、それぞれ信号ＰＳ
０、ＰＳ１とＬＳ０、ＬＳ１とによって決定される。Ｐ
Ｓ０およびＰＳ１はいずれもアクセスアドレスのピクセ
ル方向（Ｘ方向）の右シフト量を決定するためのもので
ある。ＬＳ０およびＬＳ１はいずれもアクセスアドレス
のライン方向（Ｙ方向）の右シフト量を決定するための
ものである。たとえば（ＰＳ１、ＰＳ０）＝（０、０）
だと、アクセスアドレスのＸ方向の右シフトは行なわれ
ない。（ＰＳ１，ＰＳ０）＝（０、１）だと、Ｘ方向の
アクセスアドレス値を１ビット右シフトする。シフトア
ウトされたＸ方向のアドレスの最下位ビットは捨てられ
る。同様に（ＰＳ１，ＰＳ０）＝（１、０）だとＸ方向
のアクセスアドレス値を２ビット右シフトする。（ＰＳ
１，ＰＳ０）＝（１，１）であればＸ方向のアドレス値
を３ビット右シフトする。この右シフトにより、実質的
にシフタ４６および４７はそれぞれＰＳ０、ＰＳ１とＬ
Ｓ０、ＬＳ１との値により定まる２のべき乗でアドレス
を除算することになる。
【００６２】物理アドレス生成部４８は、加算器４５、
シフタ４７および４６の出力に基づいて、メモリ２をア
クセスする物理アドレスを生成して出力する。
【００６３】この物理アドレスは、画像メモリアクセス
アドレス値としてパケットに格納され、このパケットは
図２に示されるデータ伝送路１６を通してメモリアクセ
ス制御１１に与えられる。メモリアクセス制御１１は、
パケットの命令コード７０（図１１参照）を参照して、
メモリアクセスに関する命令であれば、命令とアドレス
修飾演算部１０で演算されたメモリアクセスアドレス値
とに基づいてデータ伝送路５を介して画像メモリ２をア
クセスする。
【００６４】以下、結果のパケットが演算部１２に与え
られ、演算部１２はパケット内の命令とデータとに基づ
く処理を行なって演算結果のパケットをプログラム記憶
１３に与える。プログラム記憶１３では、与えられたパ
ケット内のアドレス情報（エントリ番号）に基づいて、
予め記憶してあるプログラム中から次に実行する命令や
次の「エントリ番号」等を読出し、パケットに格納して
出力する。このとき、パケットのプロセッサ番号がこの
プロセッサ１のプロセッサ番号と一致していればパケッ
トはアドレス修飾子定数９に与えられ、それ以外のとき
にはデータ伝送路１９および出力ポートＯＡを介してこ
のプロセッサ１の外部に出力される。
【００６５】この実施の形態のデータ駆動型画像演算処
理プロセッサ１によると次のような効果を得ることが出
来る。前述のとおり、アドレス修飾演算部１０は、入力
されたデータパケットの命令コードがメモリアクセス命
令であると、パケットの世代番号のうち、アドレス修飾
語のライン番号ＬＮ＃およびピクセル番号ＰＸ＃を、信
号ＰＳ０、ＰＳ１およびＬＳ０、ＬＳ１の値により定ま
るシフト量だけ右算術シフトする。
【００６６】ここで、連続している入力パケットのメモ
リアクセスアドレスのうちのライン番号およびピクセル
番号に相当する部分がたとえば偶数のみである場合（す
なわちそれらの間隔が２の１乗−１＝１の場合）には、
それらデータパケットで与えられるデータを世代番号に
対応するアドレスに格納すると図１２に示す通りとな
る。ところが、本願発明のデータ駆動型画像演算処理プ
ロセッサにおいてたとえばＰＳ０＝１、ＰＳ１＝０、Ｌ
Ｓ０＝１、ＬＳ１＝０とすると、アドレスのうちのライ
ン番号およびピクセル番号に対応する部分のうちともに
最下位ビットが捨てられ、上位ビットのみが残る。すな
わちライン番号およびピクセル番号に対応する部分が２
で除算される。そのためこのアドレスを用いてメモリ内
にデータを書き込むと、その結果は図５に示す通りとな
る。
【００６７】図５を参照して、上述した条件ではデータ
は連続したアドレスに順次に密に格納され、離散的にデ
ータが格納されることがない。元々の処理で離散的に発
生されるライン方向のアドレスの間隔が２のｎ乗−１で
あれば、ライン番号もｎビットシフトされるとシフト後
アドレスが完全に連続したものとなり効率的である。ま
たピクセル方向のアドレスの間隔が２のｍ乗−１であれ
ば、ピクセル番号もｍビットシフトされるとシフトアド
レスは完全に連続したものとなり効率的である。すなわ
ち、もともとのアドレス空間内で離散的に発生されたア
ドレスの各々が、より小さなアドレス空間に密に写像さ
れることになり、メモリ領域の他の領域を他の用途に使
用することができる。すなわちメモリ領域を有効に利用
できる。
【００６８】ただし本発明はこれには限定されず、たと
えばアドレス間隔が２のｎ乗−１のとき、１より大きく
ｎ未満のシフト量でアドレスを右シフトすることによっ
ても、間に空き領域が残るもののある程度有効である。
これは、シフト後のアドレスの形成するアドレス空間
が、元のアドレス空間よりも小さくなるためである。ま
たライン方向のアドレスの間隔とピクセル方向のアドレ
スの間隔とは必ずしも一致する必要はないし、それらの
シフト量が一致する必要もない。
【００６９】このように、メモリアクセスのアドレスを
右シフトすることにより、予めデータのアドレスが間引
きされることが分かっている場合に、メモリ領域内にデ
ータが離散的に格納されることがないようにすることが
できる。そのためメモリ領域をより有効に利用すること
ができる。また、メモリアクセスのアドレスを計算する
際に、世代番号を多次元にしておき、各次元ごとに独立
にその値を右シフトすることで、多次元のアドレス空間
を有するメモリにおいてもメモリ領域を有効に利用する
ことができる。
【００７０】実施の形態１のプロセッサの使用方法は、
ある種の命令においてより拡張することができる。メモ
リアクセスアドレス値の、アドレス修飾演算部での右シ
フト量が、パケットのメモリアクセスアドレス値の間隔
よりも大きい場合を想定する。たとえば、所定の処理を
行なった結果のパケットのメモリ格納時のＸ方向のアド
レスが偶数であり、かつピクセル番号のアドレスシフト
量が２ビットである場合である。このとき、メモリアク
セスアドレスのピクセル番号に相当する部分の値は０、
２、４、６、８、１０…となるが、右２ビットシフト後
のピクセル番号に相当する部分の値は０、０、１、１、
２、２…となる。すなわち、二つのパケットに対して、
右シフト後のアドレスが同一となる。これは、各アドレ
スを二進表現にすると明らかである。本願発明のデータ
駆動型画像演算処理プロセッサでは、こうした特徴を生
かして累積演算と呼ばれるある種の演算を高速化するこ
とができる。
【００７１】データ駆動型画像演算処理プロセッサには
累積演算と呼ばれる演算がある。累積演算とは、パケッ
トの世代番号により定まるメモリアクセスアドレスの内
容を読み、パケットのデータとこの読み出したデータと
の加算を行ない、加算結果をメモリアクセスアドレスで
示されるアドレスに書き込む命令である。従来は、累積
演算については図１４のフローグラフに示すように複数
命令を用いて実現していた。
【００７２】本願発明のプロセッサでは、累積演算を１
命令で実現する。このプロセッサでの累積演算の実現
を、図６〜８を参照して説明する。図６に示されるよう
なパケット５０、５２、５４、５６および５８が順に実
施の形態１のデータ駆動型画像演算処理プロセッサに与
えられる場合を考える。図６に示されるパケットの命令
（図示せず）はいずれも累積演算であるものとする。こ
れに先だって、メモリ２の内容が図７に示される通りで
あるとする。この例ではメモリ２の内容は１次元的なも
のであるとする。また以下に示す処理では、図３に示す
外部端子６から与えられる信号は（ＰＳ１，ＰＳ０）＝
（０，１）であるものとする。アクセスアドレスが１次
元であるので、ＬＳ０，ＬＳ１の値はともに０とする。
【００７３】このとき、Ｘ方向のメモリアクセスアドレ
ス値が２ビット右シフトされるので、シフト後のメモリ
アクセスアドレスは、パケット５０とパケット５２に対
してはいずれも０、パケット５４とパケット５６とに対
してはいずれも１、パケット５８に対しては２、…とな
る。各パケットは、このようにシフト後のメモリアクセ
スアドレスにしたがってメモリをアクセスし、パケット
内のデータと当該アドレスのデータとを加算してそのア
ドレスに結果を書込む。たとえばパケット５０は、アド
レス０をアクセスしてデータ「０」を読出し、パケット
内のデータ値「５」と加算して結果の値「５」をアドレ
ス「０」に書き込む。パケット５２は、アドレス０をア
クセスしてデータ「５」を読出し、パケット内のデータ
値「２」と加算して結果の値「７」をアドレス「０」に
書き込む。以下、同様である。すなわち、この実施の形
態のデータ駆動型画像演算処理プロセッサでは、メモリ
アクセスアドレスのシフト（アドレスの圧縮によるメモ
リ領域の節約）と、データの累積処理とを一つの命令で
行なうことが可能になった。
【００７４】こうした処理の結果のメモリ２の内容を図
８に示す。図８に示されるように、すべてのパケットを
処理したのち、アドレス０にはパケット５０と５２との
データ値（５と２）を加算した値「７」が格納される。
アドレス１にはパケット５４と５６とのデータ値（９と
４）を加算した値「１３」が格納される。アドレス２に
はパケット５８のデータ値「１」を累積した値「１」が
格納される。こうして、図６に示される５つのデータパ
ケットのデータ値を、各メモリアクセスアドレスに応じ
て定まるアドレスに加算することが、１種類の命令を使
用して可能になった。１つのパケットに対する処理に対
応したフローグラフを図９に示す。図９に示すように、
この実施の形態のプロセッサによると、所定のアドレス
のデータを読み出すためだけの命令も、結果を書き込む
だけの命令もともに不要となり、処理を高速化すること
ができる。
【００７５】なお図６〜図８に示した例ではメモリは１
次元的なものが想定されたが、図３に示すＬＳ０，ＬＳ
１のいずれかを０以外の値とすることで、２次元での累
積加算を１種類の命令で実現することができる。
【００７６】また、上述の説明では、累積演算では２の
ｎ乗−１の間隔をもってデータが生成され、かつシフト
時にはｎよりも大きなビット数のシフトが行なわれるこ
ととなっている。しかしこの発明はこれには限定され
ず、たとえばシフト時にｎビットだけシフトが行なわれ
るようにＰＳ０，ＰＳ１，ＬＳ０，ＬＳ１を設定するこ
とも可能である。この場合、あるシフト後のアドレスに
対して、所定の処理で発生される一つのアドレスのみが
対応することになる。この場合、２のｎ乗−１の間隔を
もって発生されたアドレスのデータに対して、そのアド
レスと１対１に対応するシフト後のアドレスのデータと
ある演算を行ない、その結果を当該シフト後のアドレス
に格納することができる。そのため、演算結果のデータ
をメモリの連続したアドレス領域に格納でき、メモリ領
域を有効に活用することができる。またこうした処理を
１命令で実現できるのでプログラミングも容易になる。
【００７７】本実施の形態によると、累積加算を図９に
示すような簡単なフローグラフで実現することができる
ので、各パケットに対する演算量が減少し処理を高速化
することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１のデータ駆動型画像演
算処理プロセッサの全体機能の説明図である。
【図２】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサの概略構成を示すブロック図である。
【図３】 アドレス修飾演算部のブロック図である。
【図４】 データ駆動型画像演算処理プロセッサで実行
されるプログラムの一例を示す図である。
【図５】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサによるメモリのデータ格納の状態を示す図であ
る。
【図６】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサにより累積演算されるパケットを示す図であ
る。
【図７】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサにより累積演算される前のメモリ２の状態の例
を示す図である。
【図８】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサにより累積演算された後のメモリ２の状態の例
を示す図である。
【図９】 実施の形態１のデータ駆動型画像演算処理プ
ロセッサにより累積演算を行なう際のフローグラフを示
す図である。
【図１０】 従来のデータ駆動型画像演算処理プロセッ
サの全体機能の説明図である。
【図１１】 パケットのフォーマットを模式的に示す図
である。
【図１２】 離散的にデータを格納したメモリの状態の
例を示す図である。
【図１３】 離散的なアドレスへのデータの格納が行な
われる処理の一例を示す模式図である。
【図１４】 従来のデータ駆動型画像演算処理プロセッ
サでの累積演算のフローグラフを示す図である。
【符号の説明】 １ データ駆動型画像演算処理プロセッサ ２ 画像メモリ ６ 外部端子 ９ アドレス修飾子定数 １０ アドレス修飾演算部 １１ メモリアクセス制御 １２ 演算部 １３ プログラム記憶 ４１ 世代番号抽出部 ４２ アドレスオフセット抽出部 ４３、４４、４５ 加算器 ４６、４７ シフタ ４８ 物理アドレス生成部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−48354（ＪＰ，Ａ) 特開 平４−64177（ＪＰ，Ａ) 特開 平５−274213（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/76 - 5/956 G06F 12/02

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれる命令情報がメモリアクセ
    ス命令の場合に、前記入来データパケットに含まれる前
    記所定のアドレス空間内における離散的なアドレスを、
    前記メモリの、前記所定のアドレス空間よりも小さな部
    分アドレス空間内における連続的なアドレスに変換する
    ためのアドレス変換手段と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含む、画像演算処理装置。
  2. 【請求項２】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを所定ビットだけ右シフトするためのビット
    シフト手段を含む、画像演算処理装置。
  3. 【請求項３】 前記ビットシフト手段による右シフトの
    ビット数を設定するための手段をさらに含み、 前記ビットシフト手段は、前記ビット数設定手段により
    設定されたビット数だけ入来データパケットに含まれる
    アドレスを右シフトする、請求項２に記載の画像演算処
    理装置。
  4. 【請求項４】 前記ビット数設定手段は、右シフトのビ
    ット数を設定する信号を外部から受けるための手段を含
    む、請求項３に記載の画像演算処理装置。
  5. 【請求項５】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記データパケットに含まれる命令情報が属する命令セ
    ットは、 前記メモリ内の、データパケットに含まれるアドレスに
    対して所定の演算関係により定められるあるアドレスの
    データと、データパケットに含まれるデータとの間で所
    定の演算を行ない、結果を前記あるアドレスに書き込む
    特定の命令を含んでおり、 前記アドレス変換手段は、データパケットに含まれるア
    ドレスを前記所定の演算関係にしたがって変換するため
    の手段を含む、画像演算処理装置。
  6. 【請求項６】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記データパケットに含まれる命令情報が属する命令セ
    ットは、 前記メモリ内の、データパケットに含まれるアドレスを
    所定ビットだけ右シフトすることにより定められるシフ
    ト後アドレスのデータと、データパケットに含まれるデ
    ータとの間で所定の演算を行ない、結果を前記シフト後
    アドレスに書き込む特定の命令を含んでおり、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを前記所定ビットだけ右シフトするためのビ
    ットシフト手段を含む、画像演算処理装置。
  7. 【請求項７】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記データパケットに含まれる命令情報が属する命令セ
    ットは、 前記メモリ内の、データパケットに含まれるアドレスを
    所定ビットだけ右シフトすることにより定められるシフ
    ト後アドレスのデータと、データパケットに含まれるデ
    ータとの間で所定の演算を行ない、結果を前記シフト後
    アドレスに書き込む特定の命令を含んでおり、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを前記所定ビットよりも多く右シフトするた
    めのビットシフト手段を含む、画像演算処理装置。
  8. 【請求項８】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置であって、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記所定のアドレス空間は多次元のアドレス空間であ
    り、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスの各次元の要素を独立にそれぞれ所定ビット
    数だけ右シフトするための手段を含む、画像演算処理装
    置。
  9. 【請求項９】 メモリに接続され、命令情報および所定
    のアドレス空間内のアドレスを含むデータパケットを前
    記メモリをアクセスして処理するための画像演算処理装
    置の動作方法であって、 前記画像演算処理装置は、 入来データパケットに含まれる命令情報がメモリアクセ
    ス命令の場合に、前記入来データパケットに含まれるア
    ドレスを、前記メモリの、前記所定のアドレス空間より
    も小さな部分アドレス空間内のアドレスに変換するため
    のアドレス変換手段と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記動作方法は、 所定の処理で離散的に生成されるアドレスが、前記アド
    レス変換手段による変換後に前記メモリ内の連続するア
    ドレスを占めるように前記アドレス変換手段によるアド
    レス変換を定めるステップと、 前記所定の処理で生成される離散的なアドレスをそれぞ
    れ保持した複数個のデータパケットを前記画像演算処理
    装置に与え、前記メモリの前記アドレス変換手段による
    変換後のアドレスに記憶させるステップとを含む、画像
    演算処理装置の動作方法。
  10. 【請求項１０】 メモリに接続され、命令情報および所
    定のアドレス空間内のアドレスを含むデータパケットを
    前記メモリをアクセスして処理するための画像演算処理
    装置の動作方法であって、 前記画像演算処理装置は、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変 換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記動作方法は、 所定の処理で離散的に生成されるアドレスが、前記アド
    レス変換手段による変換後に前記メモリ内の連続するア
    ドレスを占めるように前記アドレス変換手段によるアド
    レス変換を定めるステップと、 前記所定の処理で生成される離散的なアドレスをそれぞ
    れ保持した複数個のデータパケットを前記画像演算処理
    装置に与え、前記メモリの前記アドレス変換手段による
    変換後のアドレスに記憶させるステップとを含み、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを所定ビットだけ右シフトするためのビット
    シフト手段を含み、 前記所定の処理で生成されるアドレスは、２のｎ乗−１
    （ｎは１以上の整数）の間隔をもって生成され、 前記アドレス変換を定めるステップは、前記ビットシフ
    ト手段の右シフトのビット数を、前記ｎに定めるステッ
    プを含む、画像演算処理装置の動作方法。
  11. 【請求項１１】 メモリに接続され、命令情報および所
    定のアドレス空間内のアドレスを含むデータパケットを
    前記メモリをアクセスして処理するための画像演算処理
    装置の動作方法であって、 前記画像演算処理装置は、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記動作方法は、 所定の処理で離散的に生成されるアドレスが、前記アド
    レス変換手段による変 換後に前記メモリ内の連続するア
    ドレスを占めるように前記アドレス変換手段によるアド
    レス変換を定めるステップと、 前記所定の処理で生成される離散的なアドレスをそれぞ
    れ保持した複数個のデータパケットを前記画像演算処理
    装置に与え、前記メモリの前記アドレス変換手段による
    変換後のアドレスに記憶させるステップとを含み、 前記データパケットに含まれる命令情報が属する命令セ
    ットは、 前記メモリ内の、データパケットに含まれるアドレスを
    第１のビット数だけ右シフトすることにより定められる
    シフト後アドレスのデータと、データパケットに含まれ
    るデータとの間で所定の演算を行ない、結果を前記シフ
    ト後アドレスに書き込む特定の命令を含んでおり、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを所定ビットだけ右シフトするためのビット
    シフト手段を含み、 前記所定の処理で生成されるアドレスは、２のｎ乗−１
    （ｎは前記第１のビット数）の間隔をもって生成され、 前記アドレス変換を定めるステップは、前記ビットシフ
    ト手段の右シフトのビット数を、前記ｎに定めるステッ
    プを含む、画像演算処理装置の動作方法。
  12. 【請求項１２】 メモリに接続され、命令情報および所
    定のアドレス空間内のアドレスを含むデータパケットを
    前記メモリをアクセスして処理するための画像演算処理
    装置の動作方法であって、 前記画像演算処理装置は、 入来データパケットに含まれるアドレスを、前記メモリ
    の、前記所定のアドレス空間よりも小さな部分アドレス
    空間内のアドレスに変換するためのアドレス変換手段
    と、 前記アドレス変換手段により変換されたアドレスにした
    がって前記メモリをアクセスし、パケットに含まれる命
    令情報による処理を行なうためのメモリアクセス手段と
    を含み、 前記動作方法は、 所定の処理で離散的に生成されるアドレスが、前記アド
    レス変換手段による変換後に前記メモリ内の連続するア
    ドレスを占めるように前記アドレス変換手段に よるアド
    レス変換を定めるステップと、 前記所定の処理で生成される離散的なアドレスをそれぞ
    れ保持した複数個のデータパケットを前記画像演算処理
    装置に与え、前記メモリの前記アドレス変換手段による
    変換後のアドレスに記憶させるステップとを含み、 前記データパケットに含まれる命令情報が属する命令セ
    ットは、 前記メモリ内の、データパケットに含まれるアドレスを
    第１のビット数だけ右シフトすることにより定められる
    シフト後アドレスのデータと、データパケットに含まれ
    るデータとの間で所定の演算を行ない、結果を前記シフ
    ト後アドレスに書き込む特定の命令を含んでおり、 前記アドレス変換手段は、入来データパケットに含まれ
    るアドレスを所定ビットだけ右シフトするためのビット
    シフト手段を含み、 前記所定の処理で生成されるアドレスは、２のｎ乗−１
    （ｎは前記第１のビット数よりも小さな正の整数）の間
    隔をもって生成され、 前記アドレス変換を定めるステップは、前記ビットシフ
    ト手段の右シフトのビット数を、前記第１のビット数に
    定めるステップを含む、画像演算処理装置の動作方法。
JP12674597A 1997-05-16 1997-05-16 画像演算処理装置およびその動作方法 Expired - Fee Related JP3413344B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12674597A JP3413344B2 (ja) 1997-05-16 1997-05-16 画像演算処理装置およびその動作方法
US09/078,491 US6317817B1 (en) 1997-05-16 1998-05-14 Image operation processing apparatus storing discrete data efficiently in a memory and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12674597A JP3413344B2 (ja) 1997-05-16 1997-05-16 画像演算処理装置およびその動作方法

Publications (2)

Publication Number Publication Date
JPH10322642A JPH10322642A (ja) 1998-12-04
JP3413344B2 true JP3413344B2 (ja) 2003-06-03

Family

ID=14942867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12674597A Expired - Fee Related JP3413344B2 (ja) 1997-05-16 1997-05-16 画像演算処理装置およびその動作方法

Country Status (2)

Country Link
US (1) US6317817B1 (ja)
JP (1) JP3413344B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230600B1 (en) * 2000-09-28 2007-06-12 Intel Corporation Repairable memory in display devices
JP4315626B2 (ja) * 2001-11-16 2009-08-19 シャープ株式会社 データ駆動型情報処理装置のメモリ制御部における情報処理方法
EP1503291B1 (en) * 2003-07-30 2009-07-15 Texas Instruments Incorporated Reformat logic to reformat a memory access to a device
EP1489592A1 (en) * 2003-06-19 2004-12-22 Texas Instruments Incorporated Accessing video memory in programming language representation
US8928752B2 (en) 2006-08-31 2015-01-06 Stellar Llc Recording device with pre-start signal storage capability
US7593034B2 (en) 2006-08-31 2009-09-22 Dekeyser Paul Loop recording with book marking
JP5600517B2 (ja) 2010-08-18 2014-10-01 キヤノン株式会社 情報処理装置、情報処理方法、およびプログラム
US11210221B2 (en) * 2019-12-10 2021-12-28 Pony Ai Inc. Memory architecture for efficient spatial-temporal data storage and access

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455986A (ja) * 1990-06-26 1992-02-24 Toshiba Corp 画像処理装置
JP2905640B2 (ja) 1992-03-30 1999-06-14 シャープ株式会社 メモリインタフェイス装置
JP3683598B2 (ja) * 1994-03-30 2005-08-17 シャープ株式会社 データ駆動型情報処理装置
JP3469645B2 (ja) * 1994-08-31 2003-11-25 シャープ株式会社 データ駆動型情報処理装置
JP3485381B2 (ja) * 1995-05-29 2004-01-13 シャープ株式会社 メモリインタフェース装置
US5917819A (en) * 1996-04-26 1999-06-29 Cascade Communications Corp. Remapping of ATM cells for multicast transmission

Also Published As

Publication number Publication date
US6317817B1 (en) 2001-11-13
JPH10322642A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
US5606650A (en) Method and apparatus for storage and retrieval of a texture map in a graphics display system
JP3413344B2 (ja) 画像演算処理装置およびその動作方法
CN116010299B (zh) 一种数据处理方法、装置、设备及可读存储介质
US5956517A (en) Data driven information processor
EP0952528A2 (en) Information processing apparatus and storage medium
JP2814860B2 (ja) 画像拡大縮小装置
JP2854420B2 (ja) 多次元アドレス発生器およびその制御方式
US6427200B1 (en) Multiple changeable addressing mapping circuit
RU2066067C1 (ru) Центральный процессор для многопроцессорной вычислительной системы
JP3139384B2 (ja) 画像処理装置
JP3686261B2 (ja) 計算機、プログラム変換装置及びプログラム記録媒体
KR0171845B1 (ko) 메모리장치의 주소 변환방법 및 회로
JP4315626B2 (ja) データ駆動型情報処理装置のメモリ制御部における情報処理方法
JPH07234948A (ja) 画像処理装置
CN116385269A (zh) 图像超分方法
CN116503535A (zh) 图像渲染方法、装置、电子设备和存储介质
JPS61250752A (ja) アドレス拡張方式
KR100337138B1 (ko) 고속 화상 처리에 이용하는 캐시 메모리 장치 및 캐시메모리 장치를 탑재한 프로세서
JPH06231035A (ja) メモリアクセス装置
JPH06324935A (ja) アドレス発生器およびアドレス発生システム
CN117807014A (zh) 电子装置和数据读取方法
JP3039054B2 (ja) 画像処理装置
CN118429177A (zh) 共享内存访问方法、单元、图形处理器及通用图形处理器
KR100190019B1 (ko) 그래픽 콘트롤러의 어드레스 계산기
JPS61250753A (ja) アドレス拡張方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees