JPS61250752A - アドレス拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 セグメント起点アドレスとオフセットとを加算して物理
アドレスを生成するアドレス方式において、従来はセグ
メントレジスタの内容を一定量シフトして加算していた
ためアドレス空間、セグメント起点アドレスが固定化さ
れていた。

本発明は、シフト量を格納するレジスタを設け、該レジ
スタにシフト量を設定してシフトせしめるアドレス拡張
方式を提供するもので、アドレス空間の拡張、セグメン
ト起点アドレスの任意設定を可能とする。

〔産業上の利用分野〕

本発明はプロセッサにおけるアドレス拡張方式近年、メ
モリアクセス方式としてアドレス空間を一定の論理的な
アドレス空間（以下セグメントと称する）に分割し、セ
グメントの起点アドレスと相対アドレス（オフセット）
との和で物理アドレスを生成する方式が採用されている
・例えば１６ビツトプロセツサでは、セグメントレジス
タは１６ビツトであり、６４にバイトのアドレス空間が
直接指定出来るが、その６４にバイトをセグメントの取
りうる空間とし、その起点アドレスとオフセットとを加
算して物理アドレスとして送出している。

しかし１６ビントで指定できる起点アドレスではアドレ
ス空間に限界があるため、プロセッサ内でその１６ビツ
トの最下位ビットに一定数の０を付加（シフト）してお
り、例えば４ピントシフトして起点アドレスを２０ビツ
ト　（１Ｍバイト）に拡張している。

上記方式でシフト量を増加すれば最大３２ビツトのアド
レス空間が得られるが、セグメント間隔が拡大し、シフ
ト量が一定のためプログラム単位ごとに格納するセグメ
ントが任意に設定できないという問題点があった。

そのためアドレス空間が拡張可能であり、任意にセグメ
ントを設定し得るアドレス拡張方式が求められている。

〔従来の技術〕

第３図（ａ）はプロセッサの機能ブロック図、第３図世
）は物理アドレス生成方式を示すブロック図である。

第３図（ａ）において、１は論理演算部ＡＬＵ、２は実
行中のセグメントの起点アドレスを格納するセグメント
レジスタ、３は実行中のオフセントを表すプログラムカ
ウンタ、４は制御レジスタ等複数のレジスタ類を表すも
の、５は加算器、６はアドレス信号を一時格納するアド
レスバンファ、７はデータバッファ、８は命令を解読す
るインストラクションデコーダ、１００は内部バス、１
０１はアドレスバス、１０２はデータバスである。

上記プロセッサにおいて、セグメントレジスタ２とプロ
グラムカウンタ３とを加算器５で加算して生成した物理
アドレスをアドレスバンファ６を通じてメモリをアクセ
スし、該メモリに格納されている命令、データ等を読取
り、インストラフシランデコーダ８で命令を解読したの
ち、指定の論理演算を行う。

続いてプログラムカウンタ３を次のアドレスに設定し、
上記手順により処理を続行する。

以上の動作において、セグメントレジスタ２、プログラ
ムカウンタ３の初期値は実行を依頼するプログラムに移
すときオペレーティングシステムＯ８により初期設定さ
れるものである。

プロセッサが１６ビツトマシンであると、通常セグメン
トレジスタ２．プログラムカウンタ３゜レジスタ類４は
１６ビツトで構成されており、１Ｍバイトのアドレス空
間はセグメントレジスタ２を４ビツトシフトし、プログ
ラムカウンタ３と加算している。

第３図世）は上記加算処理の詳細を表したもので、セグ
メントレジスタ２の最下位ビット（Ｌ　Ｓ　Ｂ）に４ビ
ツトの０が付加されてプログラムカウンタ３の値と加算
されている。その結果セグメント起点アドレスは２０１
ツトに拡張され且つ４ビット即ち１６バイトごと、１Ｍ
バイトまで選択することができる。

〔発明が解決しようとする問題点３ 以上説明したように、制御装置の記憶容量の増設による
アドレス空間の拡張はシフト量を増大すればよいが、従
来の方式ではシフト量が一定であり、またシフト量を最
大に設定するとセグメント起点アドレスの取り得るアド
レスの間隔が増大する。従って最大のアドレス空間を使
用しない用途ではプログラム単位に格納するセグメント
の選択幅が狭くなってメモリに無駄が生じる等の問題点
があった。

そのため本発明の目的は任意にシフト量が設定できるア
ドレス拡張方式を提供することにある。

〔問題点を解決するための手段〕

上記目的のため本発明は第１図原理説明図に示すように
以下の手段を有する。

シフト量を格納するレジスタ（９）を設け該レジスタに
上記シフト量を設定する手段と、上記セグメントレジス
タの内容を該シフト量に従いシフトするシフト手段（１
０）と、該シフト手段の出力と上記オフセントとを加算
する手段（１１）と、 を備える。

〔作用〕 即ち、セグメントレジスタの内容をシフトするシフト量
を格納するレジスタを設け、プログラムによりそのシフ
ト量を設定する手段（命令）を設け、その指定シフト量
によりセグメントレジスタの値をシフトせしめると任意
にセグメント起点アドレスが設定でき、必要なアドレス
空間を設定することができる。

〔実施例〕

本発明の実施例を図を用いて説明する。

第２図は本発明のプロセッサのブロック図である。

図中、９はプログラムの命令によりシフト量を設定し得
るシフト量設定レジスタ、１０はセレクタ等で構成され
るシック、１１は所定のビア）数を備えた加算器、１３
は上記ビット数を有するアドレスバッファ、１０３はア
ドレスバッファ１３に対応するアドレスバス、１２はシ
フト量設定命令を解読する機能を付加したインストラク
ションデコーダである。

上記構成において、シフタ１１はセグメントレジスタ２
の内容をシフト量設定レジスタ９に格納されたシフト量
に基づきシフトして加算器１１に送出し、加算器１１で
は上記シフトされたセグメント起点アドレスとプログラ
ムカウンタ３とを加算してアドレスバス１０３に送出す
る。

シフト量設定は以下の様に行われる。

（１）　　各プログラムは所定のシフト量を定義する。

（２）　　オペレーティングシステムｏｓはシステム編
集時上記シフト量をテーブル化しておくとともに電源投
入時、該プログラムを所定のアドレスに格納する。

プログラム処理開始時に格納命令によりシフト量を設定
せしめる。

以上によりプロセッサはシフト量を設定してセグメント
レジスタ２をシフトし、プログラムカウンタ３と加算し
て物理アドレスを生成すれば、そのプログラムをアクセ
スすることができる。

なお非常駐プログラム等では格納メモリのアドレスに対
応してＯ８がシフト量を作成してシフトせしめる。

また上記説明ではセグメントレジスタについて述べたが
、その他、スタック領域、データ領域等をセグメントで
指定する場合も同様に実施できる。

〔発明の効果〕

以上説明したように、本発明によればプログラマブルに
セグメント起点アドレスのシフト量を設定することがで
きるため、アドレス空間を拡張しうるとともに、任意に
セグメント先頭アドレスを選択することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の実施例を示すプロセッサのブロック図
、 第３図（ａｌは従来の示すプロセッサのブロック図、第
３図（ｂ）は従来のアドレス生成方式説明図、である０
図中、 １は論理演算部ＡＬＵ、 ２はセグメントレジスタ、 ３はプログラムカウンタ、 ４はレジスタ類、 ５は加算器、　　　　　６はアドレスバッファ、７はデ
ータバッファ、 １０はシック、　　　　１１は加算器、１２はインスト
ラクションデコーダ、 １３はアドレスバッファ、 １００は内部バス、 １０１．１０３はアドレスバス、 １０２はデータバス、 である。 慶（−口 ′＃−３目（ユフ

Claims (1)

1. 【特許請求の範囲】 セグメントの起点アドレスを格納するセグメントレジス
   タの内容をシフトし、該シフト出力とセグメント内アド
   レスを指定するオフセットとを加算して物理アドレスを
   生成するアドレス拡張方式であって、 シフト量を格納するレジスタ（９）を設け該レジスタに
   上記シフト量を設定する手段と、 上記セグメントレジスタの内容を該シフト量に従いシフ
   トするシフト手段（１０）と、 該シフト手段の出力と上記オフセットとを加算する手段
   （１１）と を備えることを特徴とするアドレス拡張方式。