JPS63261446A - 拡張仮想記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 拡張仮想記憶制御方式であって、所定容量を１つの空間
とし、それがｎ個あるような多重仮想記憶方式では、機
能拡張等でＯ３（Ｏｐｅｒａｔｉｎｇ　５ｙｓｔｅ＋＋
Ｓ）の領域が増大して来るとユーザ領域が狭くなり、最
終的にはユーザシステムの運用に支障をきたすことを解
決するために、拡張仮想記憶空間の制御用ビットとして
プログラム状態語（以下ＰＳ−と称する）中の拡張モー
ド／基本モード用のビットを用いるように構成すること
により、容易にユーザ領域の拡大を図ることが可能とな
る。

〔産業上の利用分野〕

本発明は、多重仮想記憶方式における拡張仮想記憶制御
方式に関する。

ソフトウェアに基づき処理を実行する計算機では、ハー
ドウェアとユーザ（又はユーザプログラム）との間にあ
って、その計算機の処理を自動化して全体の性能を高め
ることや、使い易くすることを目的として、Ｏ５（Ｏｐ
ｅｒａｔｉｎｇ　Ｓｙｓｔｅｍｓ）が用いられている。

従って、このような計算機を使用するユーザは、Ｏ８を
介して計算機内ハードウェアを使用することになる。

このＯ３は、プログラムモジュールの集まりであり、例
えば、（１，１計算機システムの資源の管理、タスクの
管理、ジョブの管理等を行う制御プログラムや、（２）
システム編集、連係編集プログラムやサービスエイドか
らなるサービスプログラム等からなっている。

一方、仮想記憶方式の計算機にあっては、中央処理装置
、仮想記憶からなる主記憶、仮想入出力装置等とＯ８か
らなる複数の仮想の計算機が１組をなして実計算機に変
換されている。

この仮想記憶は実記憶の物理的性質からくる記憶制御上
の制約からプログラマを開放し、プログラマに都合のよ
い仮想の記憶を提供することが可能となる。

即ち、仮想記憶によって、大きいプログラムやデータを
扱うことが容易になる。又、実記憶容量の異なるシステ
ム同士でプログラムの互換性が保てることになる。

このような仮想記憶方式におけるＯ８は、最近その機能
拡張のため、仮想記憶空間のうちＯ８の占める割合が大
きくなり、それに対応してユーザ領域（ユーザプログラ
ム領域）が小さくなる傾向にある。

ユーザ領域（ユーザプログラム領域）が小さくなると、
ユーザプログラムのスルーブツトが悪くなり、最終的に
はユーザシステムの運用に支障をきたすことになる。

かかる問題を解決するために、ユーザ領域（ユーザプロ
グラム領域）を任意に占めることが可能なように、容易
に仮想記憶空間を拡張する方式が要望される。

〔従来の技術〕

第３図は従来例を説明するブロック図、第４図は仮想記
憶拡張の背景を説明する図、第５図は将来の仮想記憶拡
張状況を説明する図をそれぞれ示す。

第３図は仮想記憶方式におけるアドレス変換機構のメカ
ニズムを示すブロック図であり、本ブロック図を構成す
る符号（イ）は論理アドレスをセットする論理アドレス
レジスタ、 符号（ロ）は動的アドレス変換（ＤＡＴとも称する）を
高速に行うためのハードウェアであるＴＬＢ（Ｔｒａｎ
ｓｌａｔｉｏｎ　Ｌｏｏｋａｓｉｄｅ　Ｂｕｆｆｅｒ）
、符号（ハ）は仮想記憶空間を識別する空間番号をセッ
トする空間番号（５１０）　レジスタ、符号（ニ）は論
理アドレスレジスタ（イ）からＴＬＢ　（ロ）内索用変
換テーブル（以下セグメントテーブルと称する）にセッ
トされた論理アドレスと空間番号（５１０）レジスタ（
ハ）からの空間番号とを比較演算する論理演算ユニット
、 符号（ホ）はＴＬＢ　（ロ）内セグメントテーブルにセ
ットされるコモンビット（空間上の共通領域を指定する
ビット）を次の回路へ通過させるインバータ、 符号（へ）は論理演算ユニット（ニ）の出力とインバー
タ（ホ）を介したコモンビット（以下Ｃビットと称する
）との論理積演算を行うＡＮＤ、符号（ト）はＡＮＤ　
　（へ）の出力とＴＬＢエントリの無効を示すインバリ
ッドビット（以下■ビットと称する）との論理和演算を
行うＯＲとをそれぞれ示す。

本例における仮想記憶空間は、第４図に示すように１６
ＭＢを１つの空間とし、それがｎ個あるような多重仮想
空間方式を採ったものとする。

この多重仮想空間はＣビット−“１”で指定される共通
域（Ｏ３部分でもある）と、Ｃビット−“０”で指定さ
れるそれぞれのユーザ域（ユーザＪＯＢ域で表示されて
いる）とからなり、各空間（空間番号０〜ｎで示す）の
指定は、空間番号（ＳＩＤ）　　レジスタ（ハ）にセッ
トされる空間番号Ｏ〜ｎでもって、どの空間にアドレス
するかを決定する。

空間を切り換える時には命令で行い、この時にセグメン
トテーブルの先頭アドレスが自動的に切り換えられる。

ユーザＪＯＢ域は空間を意識することなく、１６１’ｌ
Ｂ空間として処理される。

尚、論理アドレスレジスタ（イ）にセントする論理アド
レスはｎ＝１２８で、３１ビツトアドレスを提供する。

〔発明が解決しようとする問題点〕

上述のような多重仮想記憶方式では、１６間の１空間か
らの拡張手段としては、アドレス変換の互換性があるた
め有効であるが、反面機能拡張等でＯ８部分の領域が増
大してくると、相対的にユーザ領域が狭くなり、最終的
にはユーザシステムの運用に支障をきたすことになる。

一方、この現象を解消するためには、第５図にしめすよ
うにアドレス空間を１６ＭＢ　（２４ビツトアドレツシ
ング）から２ＧＢ　（３１ビツトアドレツシング）に変
更（これを、将来の拡張仮想記憶状態とする）すればよ
い。

しかし、この場合にはＰＳＷ等が非互換となるため、Ｐ
Ｓ−の変更環アーキティクチャの大幅変更となり、従来
のユーザ資産との互換が保てなくなる等の問題点がある
。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明する図を示す。

第１図に示す本発明の原理図は、ｐｓｗ中の基本仮想記
憶空間モードと拡張仮想記憶空間モードとのモード切り
換え制御用ビット（ＥＣ／ＢＣモードピット）の１ビツ
トを基本仮想記憶空間の複数倍を１空間として対応させ
ると共に、 所定変換管理テーブル（セグメントテーブル）に基本仮
想記憶空間と拡張仮想記憶空間との空間変換を指定する
変換モードビットを設け、本問題点を解決するための手
段としている。

〔作用〕

拡張仮想記憶空間の制御用ビットとしてｐｓ−中の拡張
モード／基本モードビット（ＥＣ／ＢＣモードピット）
と、所定変換管理テーブル（セグメントテーブル）に基
本仮想記憶空間と拡張仮想記憶空間との空間変換を指定
する変換モードピットとを設け、拡張仮想記憶空間を制
御するように構成することにより、容易にユーザ領域の
拡大を図ることが可能となる。

〔実施例〕

以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。

第２図は本実施例における仮想記憶方式におけるアドレ
ス変換機構のメカニズムを示すブロック図であり、その
構成は第３図で説明した機能ブロック　（イ）〜（へ）
と、 論理アドレスレジスタ（イ）の所定ビット域に拡張用ア
ドレスセットビットと、ＴＬＢ　（ロ）内にその拡張用
アドレスを格納するＥビットセット域と、論理アドレス
レジスタ（イ）内拡供用アドレスと、ＴＬＢ　（ロ）内
Ｅビットとの比較演算を行う論理演算ユニット　（チ）
と、 セグメントテーブル内Ｉビットと、論理演算ユニット（
チ）の出力と、ＡＮＤ　　（へ）の出力の論理和演算を
行うＯＲ（す）とを具備してアドレス変換機構のメカニ
ズムを構成している。

第１図に示すように、本実施例における拡張１空間（３
２ＭＢ）の指定は、ｐｓ−内のＥＣ／ＢＣモードピット
が“０”の場合１６？ＩＢの空間、ＥＣ／ＢＣモードピ
ットが“１”の場合１６ＭＢ〜３２ＭＢの領域を示す。

又、ＥＣ／ＢＣモードピットが“１゛の場合の論理アド
レス（論理アドレスレジスタ（イ）にセットされている
アドレス）は、第２図に示す３１ビツト有効となり、Ｐ
Ｃ／ＱＣモードビットカぴＯ″の場合の論理アドレスは
上位７ビツトが“Ｏ”とされ、２４ビツト有効となるよ
うに、所定ハードウェアにてセットされる。

本実施例の動作を保証するために、ＤＡＴを第２図に示
すような構造とし、これによりセグメントテーブルの大
きさが２倍となり、ＤＡＴの互換性を保ちながら３２Ｍ
Ｂ　Ｘ　６４の多重仮想記憶をサポートする。

即ち、１空間を１６ＭＢから３２ＭＢに拡張することに
より、第１図に示すようにＯ８部分を多く取ることが出
来ると共にユーザＪＯＢ域の拡大を図ることが可能とな
る。

〔発明の効果〕

以上のような本発明によれば、容易にユーザ領域の拡大
を図ることが出来るような拡張仮想記憶制御を行うこと
が出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、 第２図は本発明の詳細な説明するブロック図、第３図は
従来例を説明するブロック図、第４図は仮想記憶拡張の
背景を説明する図、第５図は将来の仮想記憶拡張状況を
説明する図、をそれぞれ示す。 （ロ）はＴＬＢ　。 （ハ）は空間番号（ＳＩＤ）　　レジスタ、（ニ）、（
チ）は論理演算ユニット、 （ホ）はインバータ、　　　（へ）はＡＮＤ　。 （ト）、（す）はＯＲ。 をそれぞれ示す。 ＥＣ／ＢＣモードビット 本発明の詳細な説明する図 第１図 ■ ＴＬＢ　　フォルト 本発明の詳細な説明するブロック図 第２図 ＴＬＢ　　フォルト 従来例を説明するブロック図

Claims (1)

1. 【特許請求の範囲】 所定容量の仮想記憶空間を基本として、それを複数個で
   構成する多重仮想記憶方式において、プログラム状態語
   （ＰＳＷ）中に表示する前記基本仮想記憶空間を指定す
   る基本仮想記憶空間モードと、前記拡張仮想記憶空間を
   指定する拡張仮想記憶空間モードとのモード切り換え制
   御用ビット領域（ＥＣ／ＢＣモードビット領域）の所定
   ビットを、前記基本仮想記憶空間の複数倍を１空間とし
   て対応させると共に、 所定変換管理テーブルに該基本仮想記憶空間と該拡張仮
   想記憶空間との空間変換を指定する変換モードビットを
   設け、 前記基本仮想記憶空間の複数倍に拡張した仮想記憶空間
   を制御する場合、前記モード切り換え制御用ビット領域
   （ＥＣ／ＢＣモードビット領域）の所定ビットにより、
   前記基本仮想記憶空間以上か否かを判別し、該変換モー
   ドビットの状態により該拡張仮想記憶空間を制御するこ
   とを特徴とする拡張仮想記憶制御方式。