JPS6174040A - アドレス拡張方法 - Google Patents
アドレス拡張方法Info
- Publication number
- JPS6174040A JPS6174040A JP59195123A JP19512384A JPS6174040A JP S6174040 A JPS6174040 A JP S6174040A JP 59195123 A JP59195123 A JP 59195123A JP 19512384 A JP19512384 A JP 19512384A JP S6174040 A JPS6174040 A JP S6174040A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bit
- memory
- storage device
- management table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機システムに係り、特に主記憶装置とチャ
ネルに接続された外部記憶装置との間でダイレクト・メ
モリ・アクセスを行う場合に、主記憶装置のアドレスを
拡張してアクセスすることを可能とするアドレス拡張方
法に関する。
ネルに接続された外部記憶装置との間でダイレクト・メ
モリ・アクセスを行う場合に、主記憶装置のアドレスを
拡張してアクセスすることを可能とするアドレス拡張方
法に関する。
一般に計算機システムを構成する中央処理装置のバスに
は主記憶装置とチャネルが共通に接続されており、チャ
ネルに接続されたディスク等の外部記憶装置と主記憶装
置との間では、中央処理装置の制御によらず、チャネル
の制御のもとに相互にダイレクト・メモリ・アクセス・
モードによってデータの授受を行うことが出来る。
は主記憶装置とチャネルが共通に接続されており、チャ
ネルに接続されたディスク等の外部記憶装置と主記憶装
置との間では、中央処理装置の制御によらず、チャネル
の制御のもとに相互にダイレクト・メモリ・アクセス・
モードによってデータの授受を行うことが出来る。
これは主記憶装置に中央処理装置が必要とする総てのデ
ータを格納しておくことは不可能で、必要に応じて外部
記憶装置からデータを主記憶装置に格納して処理する。
ータを格納しておくことは不可能で、必要に応じて外部
記憶装置からデータを主記憶装置に格納して処理する。
このため主記憶装置と外部記憶装置との間でデータの授
受が＠緊に発生するが、このデータの授受に中央処理装
置か煩わされぬように、チャネルが制御して実施し、中
央処理装置はこの間に他のジョブを遂行するように考慮
されたものである。
受が＠緊に発生するが、このデータの授受に中央処理装
置か煩わされぬように、チャネルが制御して実施し、中
央処理装置はこの間に他のジョブを遂行するように考慮
されたものである。
このダイレクト・メモリ・アクセスをチャネルか制御し
て実施する場合、主記憶装置の容量が不足することがあ
る。この場合主記憶装置の容量を増加するのみで、アド
レスを拡張して主記憶装置のアクセスが出来ることが望
まれる。
て実施する場合、主記憶装置の容量が不足することがあ
る。この場合主記憶装置の容量を増加するのみで、アド
レスを拡張して主記憶装置のアクセスが出来ることが望
まれる。
第３図は従来の計算機システムの構成例を示すブロック
図である。
図である。
プロセッサ１はハスを経て主記憶装置２とチャネル３〜
５を制御する。チャネル３は例えば磁気ディスク装置の
如き外部記憶装置６を、チャネル４は外部記憶装置７を
、チャネル５は回線を経て外部記憶装置を制御する。
５を制御する。チャネル３は例えば磁気ディスク装置の
如き外部記憶装置６を、チャネル４は外部記憶装置７を
、チャネル５は回線を経て外部記憶装置を制御する。
この場合主記憶装置２が例えば最大１６にハイドの容量
を持つとすれば、ハスのアドレス線は１４本である。こ
こで例えばチャネル３が外部記憶装置６と主記憶装置２
の間でダイレクト・メモリ・アクセス・モードでデータ
の転送を行うとすれば、前記の如く主記憶装置の容量が
不足する場合に、例え主記憶装置２の容量を増加するこ
とが出来たとしても、１４ビット以上のアドレスビット
を用いて主記憶装置２をアクセスすることは不可能であ
る。
を持つとすれば、ハスのアドレス線は１４本である。こ
こで例えばチャネル３が外部記憶装置６と主記憶装置２
の間でダイレクト・メモリ・アクセス・モードでデータ
の転送を行うとすれば、前記の如く主記憶装置の容量が
不足する場合に、例え主記憶装置２の容量を増加するこ
とが出来たとしても、１４ビット以上のアドレスビット
を用いて主記憶装置２をアクセスすることは不可能であ
る。
上記の如く、従来は主記憶装置の最大容量に合わせてア
ドレス線の本数が決定されているため、主記憶装置の容
量をメモリチップの容量の大きなものと交換する等の処
理により、例えば１６にハイドの容量から２５６にバイ
トの容量に増加することが出来たとしても、ハードウェ
アの改造をしないと、増加した分の容量を利用出来ない
という問題がある。
ドレス線の本数が決定されているため、主記憶装置の容
量をメモリチップの容量の大きなものと交換する等の処
理により、例えば１６にハイドの容量から２５６にバイ
トの容量に増加することが出来たとしても、ハードウェ
アの改造をしないと、増加した分の容量を利用出来ない
という問題がある。
上記問題点は、主記憶装置と外部記憶装置との間でチャ
ネルの制御に基づきダイレクト・メモリ・アクセス・モ
ードによりデータの授受を行う計算機システムにおいて
、主記憶装置の上位アドレスを複数ビット指示する指示
手段を設け、チャネルが送出するチャネル識別ビットに
より前記指示手段を選択し、該指示手段の指示する主記
憶装置の上位アドレスビットに、チャネルが送出する前
記主記憶装置をアクセスするアドレスビットを下位ビッ
トとして付加して主記憶装置をアクセスするようにした
、本発明によるアドレス拡張方法によって解決される。
ネルの制御に基づきダイレクト・メモリ・アクセス・モ
ードによりデータの授受を行う計算機システムにおいて
、主記憶装置の上位アドレスを複数ビット指示する指示
手段を設け、チャネルが送出するチャネル識別ビットに
より前記指示手段を選択し、該指示手段の指示する主記
憶装置の上位アドレスビットに、チャネルが送出する前
記主記憶装置をアクセスするアドレスビットを下位ビッ
トとして付加して主記憶装置をアクセスするようにした
、本発明によるアドレス拡張方法によって解決される。
即ち主記憶装置の容量を増加した場合、パスのアドレス
線を増加させることなく、チャネル識別ビットで主記憶
装置の容量増加分のアドレスを指示するメモリ管理テー
ブルを索引し、このメモリ管理テーブルの指示する主記
憶装置の上位複数ヒツトのアドレスヒツトにより拡大し
たメモリ領域をアクセスし得るようにしたものである。
線を増加させることなく、チャネル識別ビットで主記憶
装置の容量増加分のアドレスを指示するメモリ管理テー
ブルを索引し、このメモリ管理テーブルの指示する主記
憶装置の上位複数ヒツトのアドレスヒツトにより拡大し
たメモリ領域をアクセスし得るようにしたものである。
〔実施例）
第１図は本発明の一実施例を説明するブロック図で、第
２図は第１図の動作を説明する図である。
２図は第１図の動作を説明する図である。
本実施例は主記憶装置２の容量を１６にハイドから２５
６にハイドに増加した場合、即ちハスのアドレス線は１
４木のままで、拡張したメモリ領域を利用する方法を説
明する。
６にハイドに増加した場合、即ちハスのアドレス線は１
４木のままで、拡張したメモリ領域を利用する方法を説
明する。
第１図は第３・図の主記憶装置２にメモリ管理テーブル
８を設け、チャネル３〜５が主記憶装置２をアクセスす
る場合、チャネル識別ビット２ビツトを用い、メモリ管
理テーブル８を索引し、アドレス１４ビツトの上位にメ
モリ管理テーブル８の指示するアドレスビットを付加し
て作成したアドレスを用いるようにしたものである。
８を設け、チャネル３〜５が主記憶装置２をアクセスす
る場合、チャネル識別ビット２ビツトを用い、メモリ管
理テーブル８を索引し、アドレス１４ビツトの上位にメ
モリ管理テーブル８の指示するアドレスビットを付加し
て作成したアドレスを用いるようにしたものである。
即ち第２図に示す如く、チャネル識別ビット２ビツトで
メモリ管理テーブル８を索引す・る。従ってこの２ビツ
トで索引されるメモリ管理テーブル８は、主記憶装置２
の上位アドレスを４チャネル分指定することが出来る。
メモリ管理テーブル８を索引す・る。従ってこの２ビツ
トで索引されるメモリ管理テーブル８は、主記憶装置２
の上位アドレスを４チャネル分指定することが出来る。
ここでメモリ管理テーブル８は主記憶装置２の容量が１
６にハイドから２５６にハイドに拡張されたため、主記
憶装置２の上位アドレスの４ビツトを指示する。従って
チャネル３〜５は主記憶装置 ２ ヲ４ ＋ １４ ＝
１８ビツトのアドレスでアクセスする。
６にハイドから２５６にハイドに拡張されたため、主記
憶装置２の上位アドレスの４ビツトを指示する。従って
チャネル３〜５は主記憶装置 ２ ヲ４ ＋ １４ ＝
１８ビツトのアドレスでアクセスする。
この場合メモリ管理テーブル８を索引する前記チャネル
識別ビット２ビツトはチャネル３〜５に固定的に割り付
ける。例えばチャネル３はこの上位２ビツトが００”で
、チャネル４は“０１″で、チャネル５は“１０”とす
る。
識別ビット２ビツトはチャネル３〜５に固定的に割り付
ける。例えばチャネル３はこの上位２ビツトが００”で
、チャネル４は“０１″で、チャネル５は“１０”とす
る。
ここでチャネル３が外部記憶装置６と主記憶装置２の間
でダイレクト・メモリ・アクセスを行う時、まずチャネ
ル３は割当てられた“００”の２ビツトでメモリ管理テ
ーブル８を索引する。そしてメモリ管理テーブル８から
読出した４ビツトにアドレスの１４ビツトを付加した１
８ビツトのアドレスで主記憶装置２をアクセスする。
でダイレクト・メモリ・アクセスを行う時、まずチャネ
ル３は割当てられた“００”の２ビツトでメモリ管理テ
ーブル８を索引する。そしてメモリ管理テーブル８から
読出した４ビツトにアドレスの１４ビツトを付加した１
８ビツトのアドレスで主記憶装置２をアクセスする。
チャネル４は割当てられた“０１”でメモリ管理テーブ
ル８を索引し、チャネル５は“１０”でメモリ管理テー
ブル８を索引して、上記と同様に１８ビツトのアドレス
で主記憶装置２をアクセスする。
ル８を索引し、チャネル５は“１０”でメモリ管理テー
ブル８を索引して、上記と同様に１８ビツトのアドレス
で主記憶装置２をアクセスする。
上記はメモリ管理テーブル８を索引するチャネル識別ピ
ッｌが２ビツトであるため、チャネル数は４迄であるが
、３ビツトとすれば８迄接続することが出来る。又メモ
リ管理テーブル８のビット数を増加すればアクセス可能
な主記憶装置２のアドレスを拡張し得る。
ッｌが２ビツトであるため、チャネル数は４迄であるが
、３ビツトとすれば８迄接続することが出来る。又メモ
リ管理テーブル８のビット数を増加すればアクセス可能
な主記憶装置２のアドレスを拡張し得る。
以上説明した如く、本発明はハスのアドレス線を増加さ
せることなく、主記憶装置の容量を増加させた場合、メ
モリ管理テーブルのビット数を増加させることにより、
使用可能なメモリ領域を拡大することが出来る。
せることなく、主記憶装置の容量を増加させた場合、メ
モリ管理テーブルのビット数を増加させることにより、
使用可能なメモリ領域を拡大することが出来る。
第１図は本発明の一実施例を説明するブロック図、第２
図は第１図の動作を説明する図、 第３図は従来の計算機システムの構成例を示すブロック
図である。 図において、 １はプロセッサ、 ２は主記憶装置、３．４．５は
チャネル、６は外部記憶装置、８はメモリ管理テーブル
である。 茅 １ 目 １ ２ 配
図は第１図の動作を説明する図、 第３図は従来の計算機システムの構成例を示すブロック
図である。 図において、 １はプロセッサ、 ２は主記憶装置、３．４．５は
チャネル、６は外部記憶装置、８はメモリ管理テーブル
である。 茅 １ 目 １ ２ 配
Claims (1)
- 主記憶装置と外部記憶装置との間でチャネルの制御に基
づきダイレクト・メモリ・アクセス・モードによりデー
タの授受を行う計算機システムにおいて、主記憶装置の
上位アドレスを複数ビット指示する指示手段を設け、チ
ャネルが送出するチャネル識別ビットにより前記指示手
段を選択し、該指示手段の指示する主記憶装置の上位ア
ドレスビットに、チャネルが送出する前記主記憶装置を
アクセスするアドレスビットを下位ビットとして付加し
て主記憶装置をアクセスすることを特徴とするアドレス
拡張方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59195123A JPS6174040A (ja) | 1984-09-18 | 1984-09-18 | アドレス拡張方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59195123A JPS6174040A (ja) | 1984-09-18 | 1984-09-18 | アドレス拡張方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6174040A true JPS6174040A (ja) | 1986-04-16 |
Family
ID=16335870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59195123A Pending JPS6174040A (ja) | 1984-09-18 | 1984-09-18 | アドレス拡張方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6174040A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01306946A (ja) * | 1988-06-03 | 1989-12-11 | Nec Corp | データ転送方式 |
| JPH0528030A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | アドレス変換方式 |
-
1984
- 1984-09-18 JP JP59195123A patent/JPS6174040A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01306946A (ja) * | 1988-06-03 | 1989-12-11 | Nec Corp | データ転送方式 |
| JPH0528030A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | アドレス変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136667B2 (ja) | ||
| US4737909A (en) | Cache memory address apparatus | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| EP0175398A2 (en) | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses | |
| JPS6174040A (ja) | アドレス拡張方法 | |
| US5404549A (en) | Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPS6174046A (ja) | アドレス拡張方法 | |
| JPH01125644A (ja) | データ転送装置 | |
| JPH02171843A (ja) | インターフェース装置 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS62151955A (ja) | メモリアドレツシング方式 | |
| JPS61221847A (ja) | 主記憶装置制御方式 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPH0244445A (ja) | データ処理装置 | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JPS60159954A (ja) | メモリ制御方式 | |
| JPS61165156A (ja) | 記憶キ−制御方式 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPS62219045A (ja) | Ｌｒｕ制御回路 | |
| JPS6358555A (ja) | フアイルスペ−ス管理方式 | |
| JPS63261446A (ja) | 拡張仮想記憶制御方式 |