JPS6120160A - アドレツシング例外検出方式 - Google Patents
アドレツシング例外検出方式Info
- Publication number
- JPS6120160A JPS6120160A JP59140503A JP14050384A JPS6120160A JP S6120160 A JPS6120160 A JP S6120160A JP 59140503 A JP59140503 A JP 59140503A JP 14050384 A JP14050384 A JP 14050384A JP S6120160 A JPS6120160 A JP S6120160A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- main memory
- exclusive area
- memory device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、主記憶装置のアドレッシング例外検。
出方式に関するものである。
従来の主記憶装置内のハードウェア専有領域へのソフト
ウェアによるアクセスの保護は、ソフトウェアにより指
定された前記主記憶装置内のアドレスとあらかじめ指定
された前記主記憶装置内の前記ハードウェア専有領域の
アドレスを比較し、アドレッシング例外の有無を検出し
ているため、ハードウェアの論理量が多（なるという欠
点があった。
ウェアによるアクセスの保護は、ソフトウェアにより指
定された前記主記憶装置内のアドレスとあらかじめ指定
された前記主記憶装置内の前記ハードウェア専有領域の
アドレスを比較し、アドレッシング例外の有無を検出し
ているため、ハードウェアの論理量が多（なるという欠
点があった。
本発明の目的は前述の如き従来の問題点を除去するもの
であり、保護ビットと処理モードの追加によって少ない
ハードウェア論理量によりソフトウェアからの主記憶装
置内ハードウェア専有領域のアクセス保護を実現できる
という効果を有するアドレッシング例外検出方式を提供
するものである。
であり、保護ビットと処理モードの追加によって少ない
ハードウェア論理量によりソフトウェアからの主記憶装
置内ハードウェア専有領域のアクセス保護を実現できる
という効果を有するアドレッシング例外検出方式を提供
するものである。
本発明は、主記憶装置を有する情報処理装置において、
前記主記憶装置内にハードウェア専有領域を保持すると
き前記ハードウェア専有領域へのアクセス保護手段とし
て、前記主記憶装置の分割されたブロックごとに保護ピ
ッ）ｆ所持し、かつソフトウェアから変更不可能でハー
ドウェアから変更可能な前記保護ビットを有効または無
効にする処理モードを所持することにより、前記ハード
ウェア専有領域をソフトウェアのアクセスから保護する
こさを特徴としたものである。
前記主記憶装置内にハードウェア専有領域を保持すると
き前記ハードウェア専有領域へのアクセス保護手段とし
て、前記主記憶装置の分割されたブロックごとに保護ピ
ッ）ｆ所持し、かつソフトウェアから変更不可能でハー
ドウェアから変更可能な前記保護ビットを有効または無
効にする処理モードを所持することにより、前記ハード
ウェア専有領域をソフトウェアのアクセスから保護する
こさを特徴としたものである。
以下、本発明の一実施例を第１図に従って説明する。
本実施例は、８ｋｂｉｔの容量をもつ記憶素子（ハトウ
ェア・エリアインディケーション 記憶装置以下Ｉ−（
Ａ Ｉ記憶装置１と記す）ヲ、主記憶装置２をアクセス
するアドレスの２１４〜２″を用いてアドレスづけ出来
るように構成している。これにより１２８Ｍｂｙｔｅの
主記憶装置２を１６ｋｂｙｔｅ単位に分割し・ＨＡＩ記
憶装置１０１ビットを割当てて１６ｋｂｙｔｅ単位にプ
ログラム領域２−１、ハードウェア専有領域２−２に分
割している。
ェア・エリアインディケーション 記憶装置以下Ｉ−（
Ａ Ｉ記憶装置１と記す）ヲ、主記憶装置２をアクセス
するアドレスの２１４〜２″を用いてアドレスづけ出来
るように構成している。これにより１２８Ｍｂｙｔｅの
主記憶装置２を１６ｋｂｙｔｅ単位に分割し・ＨＡＩ記
憶装置１０１ビットを割当てて１６ｋｂｙｔｅ単位にプ
ログラム領域２−１、ハードウェア専有領域２−２に分
割している。
通常命令で主記憶装置２をアクセスする時は、−主記憶
装置制御部３のアドレス１／ジスタ３−１より母線１０
１を介して行ｆ、Ｑい必要なデータを読み出すと共にＨ
ＡＩ記憶装置１より対応するＨＡＴビットを読み出して
母線１０２にのせて例外検出回路３−２へ送出する。こ
の時、ＨＡＴビットがプログラム領域２−１を示してい
わば、主記憶装置２より読み出したデータを用い命令ｆ
’Ｍ行し、ＨＡＩビットがハードウェア専有領域２−２
ヲ示すとアクセス例外を検出し、ただちにプログラムに
報告する。
装置制御部３のアドレス１／ジスタ３−１より母線１０
１を介して行ｆ、Ｑい必要なデータを読み出すと共にＨ
ＡＩ記憶装置１より対応するＨＡＴビットを読み出して
母線１０２にのせて例外検出回路３−２へ送出する。こ
の時、ＨＡＴビットがプログラム領域２−１を示してい
わば、主記憶装置２より読み出したデータを用い命令ｆ
’Ｍ行し、ＨＡＩビットがハードウェア専有領域２−２
ヲ示すとアクセス例外を検出し、ただちにプログラムに
報告する。
次にハードウェアがハードウェア専有領域２−２にアク
セスしようとする時は、処理モードレジスタ３−３ヲセ
ツトし、アドレスレジスタ３−１ヨリ母線１０１を介し
て行ない必要なデータとＨＡＩピッＨ，読み出す。ここ
で、ＨＡＩビットがプログラム領域２−１／ハードウェ
ア専有領域２−２のどちらを示していても母線１０２を
介して読み出したＨＡ。
セスしようとする時は、処理モードレジスタ３−３ヲセ
ツトし、アドレスレジスタ３−１ヨリ母線１０１を介し
て行ない必要なデータとＨＡＩピッＨ，読み出す。ここ
で、ＨＡＩビットがプログラム領域２−１／ハードウェ
ア専有領域２−２のどちらを示していても母線１０２を
介して読み出したＨＡ。
■ビットは、処理モードレジスタの情報をインバータ３
−５によって反転し、母線１０３を介してアンド回路３
−４に伝達しアンド条件を成り立たせなくすることによ
り、例外検出回路３−２に例外であることを報告できな
くなりプログラム領域２−ｉ／／％−ドウエア専有領域
２−２の共方を自由にアクセスすることができる。
−５によって反転し、母線１０３を介してアンド回路３
−４に伝達しアンド条件を成り立たせなくすることによ
り、例外検出回路３−２に例外であることを報告できな
くなりプログラム領域２−ｉ／／％−ドウエア専有領域
２−２の共方を自由にアクセスすることができる。
以上のようにしてプログラムによって主記憶装置２をア
クセスする時は処理モードレジスタ３−３をオフで運用
しハードウェア専有領域２−２をプログラムのアクセス
から保護し、ハードウェアが主記憶装置内 スタ３−３をオンで運用することにより、バードウ゛エ
ア専有領域２−２のみならずプログラム領域も含□めた
全ての主記憶装置２にアクセスできる。 ゛さらに
このＨＡＩ記憶装置１は、以下の手順により書換えが可
能となり、１６Ｋｂｙｔｅ単位でプログラム領域２−１
とハードウェア専有領域２−２を自由。
クセスする時は処理モードレジスタ３−３をオフで運用
しハードウェア専有領域２−２をプログラムのアクセス
から保護し、ハードウェアが主記憶装置内 スタ３−３をオンで運用することにより、バードウ゛エ
ア専有領域２−２のみならずプログラム領域も含□めた
全ての主記憶装置２にアクセスできる。 ゛さらに
このＨＡＩ記憶装置１は、以下の手順により書換えが可
能となり、１６Ｋｂｙｔｅ単位でプログラム領域２−１
とハードウェア専有領域２−２を自由。
に分割することができる。Ｉ Ａ Ｉ記憶装置１の書・
換えは、処理モードレジスタ３−３をオフにし母線。
換えは、処理モードレジスタ３−３をオフにし母線。
１０４を介してＩ Ａ Ｉ記憶装置１にプログラム領域
。
。
２−１をセットすることを伝達し、母線１０５を介し。
て書込み指示によりプログラム領域２−１であることを
記憶する。上記動作をアドレスレジスタ３−１−の値を
１６Ｋｂｙｔｅ単位で変更するつど行なってゆき任意の
大きさのプログラム領域２−１ヲ設定できる。
記憶する。上記動作をアドレスレジスタ３−１−の値を
１６Ｋｂｙｔｅ単位で変更するつど行なってゆき任意の
大きさのプログラム領域２−１ヲ設定できる。
次に処理モードレジスタ３−３８−オンにしＨＡＩ記憶
装置１にハードウェア専有領域２−２ヲ記憶することを
伝達し上記と同様の動作を行なうことにより任意の大き
さのハードウェア専有領域２−２を設定できる。
装置１にハードウェア専有領域２−２ヲ記憶することを
伝達し上記と同様の動作を行なうことにより任意の大き
さのハードウェア専有領域２−２を設定できる。
従って本実施例では、１６Ｋｂｙｔｅ単位でプログラム
領域２−１、ハードウェア専有領域２−２を主記憶装置
２上に設定でき、大きさを自由に換えることができる。
領域２−１、ハードウェア専有領域２−２を主記憶装置
２上に設定でき、大きさを自由に換えることができる。
〔発明の効果〕
本発明によれば、主記憶装置内に保持したハードウェア
専有領域のアクセス保ｌＦ！をハードウェア比較論理を
使用することなしに実現できるため、ハードウェア論理
量が節約できる。
専有領域のアクセス保ｌＦ！をハードウェア比較論理を
使用することなしに実現できるため、ハードウェア論理
量が節約できる。
第１図は本発明の一実施例のブロック図である。
２・・・主記憶装置２−１・・・プログラム領域２−２
・・・ハードウェア専有領域 ３・・・主記憶装置制御部 ３−１・・・アドレスレジスタ ３−２・・・例外検出回路 ３−３・・・処理モードレジスタ ３−４・・・アンド回路 ３−５・・・インバータ
・・・ハードウェア専有領域 ３・・・主記憶装置制御部 ３−１・・・アドレスレジスタ ３−２・・・例外検出回路 ３−３・・・処理モードレジスタ ３−４・・・アンド回路 ３−５・・・インバータ
Claims (1)
- １、主記憶装置を有する情報処理装置において、前記主
記憶装置内にハードウェア専有領域を保持するとき前記
ハードウェア専有領域へのアクセス保護手段として、前
記主記憶装置の分割されたブロックごとに保護ビットを
所持し、かつ、ソフトウェアから変更不可能でハードウ
ェアから変更可能な前記保護ビットを有効または無効に
する処理モードを所持することにより、前記ハードウェ
ア専有領域をソフトウェアのアクセスから保護すること
を特徴としたアドレッシング例外検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140503A JPS6120160A (ja) | 1984-07-09 | 1984-07-09 | アドレツシング例外検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140503A JPS6120160A (ja) | 1984-07-09 | 1984-07-09 | アドレツシング例外検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120160A true JPS6120160A (ja) | 1986-01-28 |
Family
ID=15270152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140503A Pending JPS6120160A (ja) | 1984-07-09 | 1984-07-09 | アドレツシング例外検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120160A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303446A (ja) * | 1987-06-03 | 1988-12-12 | Hitachi Ltd | 情報処理装置 |
| JPH02144754A (ja) * | 1988-11-28 | 1990-06-04 | Matsushita Electric Ind Co Ltd | イベント制御装置 |
| JPH0683781A (ja) * | 1992-03-30 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | 共用データの状態情報をローカル複合体で維持するのに使用されるデータ・オブジェクトの管理 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575166A (en) * | 1980-06-10 | 1982-01-11 | Nec Corp | Memory protection system |
| JPS5738400B1 (ja) * | 1965-06-28 | 1982-08-14 |
-
1984
- 1984-07-09 JP JP59140503A patent/JPS6120160A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738400B1 (ja) * | 1965-06-28 | 1982-08-14 | ||
| JPS575166A (en) * | 1980-06-10 | 1982-01-11 | Nec Corp | Memory protection system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303446A (ja) * | 1987-06-03 | 1988-12-12 | Hitachi Ltd | 情報処理装置 |
| JPH02144754A (ja) * | 1988-11-28 | 1990-06-04 | Matsushita Electric Ind Co Ltd | イベント制御装置 |
| JPH0683781A (ja) * | 1992-03-30 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | 共用データの状態情報をローカル複合体で維持するのに使用されるデータ・オブジェクトの管理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JPS63188247A (ja) | メモリ・アクセス装置 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS6220583B2 (ja) | ||
| JPS59197946A (ja) | メモリ装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS6136669B2 (ja) | ||
| JPS58201157A (ja) | バンクメモリの制御回路 | |
| JPS6174040A (ja) | アドレス拡張方法 | |
| JPS60142452A (ja) | 記憶保護方式 | |
| JPH01166148A (ja) | メモリアクセス装置 | |
| JPH11110290A (ja) | メモリコントローラ | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPS602703B2 (ja) | 記憶装置リ−ド／ライト処理方式 | |
| JPH03119438A (ja) | マイクロプロセッサ | |
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPS60246450A (ja) | メモリプロテクト装置 | |
| JPH0378052A (ja) | 仮想記憶管理方式 | |
| JPH0414147A (ja) | 中央演算処理装置 | |
| JPS6197761A (ja) | メモリ保護方式 | |
| JPH06214878A (ja) | メモリアクセス制御装置 | |
| JPH04268934A (ja) | メモリ誤書込み保護装置 | |
| JPS6398052A (ja) | 記憶装置 | |
| JPH07105004A (ja) | ローカル変数アクセス装置 |