JPH04268934A - メモリ誤書込み保護装置 - Google Patents
メモリ誤書込み保護装置Info
- Publication number
- JPH04268934A JPH04268934A JP3029913A JP2991391A JPH04268934A JP H04268934 A JPH04268934 A JP H04268934A JP 3029913 A JP3029913 A JP 3029913A JP 2991391 A JP2991391 A JP 2991391A JP H04268934 A JPH04268934 A JP H04268934A
- Authority
- JP
- Japan
- Prior art keywords
- write
- address
- area
- ram
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、読出し書込み可能記憶
装置への誤書込みによって保持データが破壊されること
から保護する必要のあるシステムにおける、誤書込み保
護装置に関する。
装置への誤書込みによって保持データが破壊されること
から保護する必要のあるシステムにおける、誤書込み保
護装置に関する。
【０００２】
【従来の技術】図２は、従来の読出し書込み可能記憶装
置（以下、ＲＡＭという）に対する誤書込み保護装置の
構成例である。図中の２０１はマイクロプロセッサ等に
より構成される制御部、２０２はＲＡＭチップ単位に誤
書込み保護を設定するレジスタ、２０３〜２０６はＲＡ
Ｍ、２０７〜２１０は各ＲＡＭチップ対応にライト信号
を出力するＯＲゲート、２１１〜２１４はレジスタ２０
２内の各ＲＡＭチップ対応に誤書込み保護を設定するプ
ロテクションビット、２２３，２１５，２１６，２１７
はそれぞれ制御部２０１からのライト信号，アドレスバ
ス，データバス，選択信号バス、２１８は誤書込み保護
を設定するレジスタ２０２に対する選択信号、２１９〜
２２２は各ＲＡＭチップに対する選択信号、２２４〜２
２７は誤書込み保護制御信号、２２８〜２３１は各ＲＡ
Ｍチップへのライト信号を示す。
置（以下、ＲＡＭという）に対する誤書込み保護装置の
構成例である。図中の２０１はマイクロプロセッサ等に
より構成される制御部、２０２はＲＡＭチップ単位に誤
書込み保護を設定するレジスタ、２０３〜２０６はＲＡ
Ｍ、２０７〜２１０は各ＲＡＭチップ対応にライト信号
を出力するＯＲゲート、２１１〜２１４はレジスタ２０
２内の各ＲＡＭチップ対応に誤書込み保護を設定するプ
ロテクションビット、２２３，２１５，２１６，２１７
はそれぞれ制御部２０１からのライト信号，アドレスバ
ス，データバス，選択信号バス、２１８は誤書込み保護
を設定するレジスタ２０２に対する選択信号、２１９〜
２２２は各ＲＡＭチップに対する選択信号、２２４〜２
２７は誤書込み保護制御信号、２２８〜２３１は各ＲＡ
Ｍチップへのライト信号を示す。
【０００３】誤書込み保護は、制御部２０１の選択信号
２１８によりレジスタ２０２を選択し、データバス２１
６を介して、レジスタ２０２のプロテクションビット２
１１〜２１４の任意のビットに“１”を書込むことによ
って行う。通常、各ＲＡＭチップ２０３〜２０６は、ラ
イト信号２２８〜２３１の立上がりで、データバス２１
６上のデータをアドレスバス２１５で指示されたエリア
に保持する。一方、プロテクションビット２１１〜２１
４に“１”が書込まれた場合、誤書込み保護制御信号２
２４〜２２７が“Ｈ”状態となり、ＯＲゲート２０７〜
２１０の出力である各ＲＡＭチップ２０３〜２０６への
ライト信号２２８〜２３１は、制御部２０１からのライ
ト信号２２３の状態に関係なく“Ｈ”状態が維持され、
ＲＡＭチップに書込み不可の状態となる。したがって、
誤書込み保護を設定されたＲＡＭチップへ制御部２０１
から誤って書込みアクセスがなされた場合でも、保持デ
ータは保護される。
２１８によりレジスタ２０２を選択し、データバス２１
６を介して、レジスタ２０２のプロテクションビット２
１１〜２１４の任意のビットに“１”を書込むことによ
って行う。通常、各ＲＡＭチップ２０３〜２０６は、ラ
イト信号２２８〜２３１の立上がりで、データバス２１
６上のデータをアドレスバス２１５で指示されたエリア
に保持する。一方、プロテクションビット２１１〜２１
４に“１”が書込まれた場合、誤書込み保護制御信号２
２４〜２２７が“Ｈ”状態となり、ＯＲゲート２０７〜
２１０の出力である各ＲＡＭチップ２０３〜２０６への
ライト信号２２８〜２３１は、制御部２０１からのライ
ト信号２２３の状態に関係なく“Ｈ”状態が維持され、
ＲＡＭチップに書込み不可の状態となる。したがって、
誤書込み保護を設定されたＲＡＭチップへ制御部２０１
から誤って書込みアクセスがなされた場合でも、保持デ
ータは保護される。
【０００４】
【発明が解決しようとする課題】上記のような従来の誤
書込み保護回路の構成では、誤書込み保護範囲はＲＡＭ
チップ対応となるため、誤書込み保護を設定する範囲が
小さい場合でも１ＲＡＭチップのサイズ分の記憶エリア
を誤書込み保護せざるを得ず、そのＲＡＭチップの残っ
たエリアが非書込み保護エリアとして使用できないため
、ＲＡＭの使用上、無駄が発生していた。
書込み保護回路の構成では、誤書込み保護範囲はＲＡＭ
チップ対応となるため、誤書込み保護を設定する範囲が
小さい場合でも１ＲＡＭチップのサイズ分の記憶エリア
を誤書込み保護せざるを得ず、そのＲＡＭチップの残っ
たエリアが非書込み保護エリアとして使用できないため
、ＲＡＭの使用上、無駄が発生していた。
【０００５】本発明は上記課題を解決するもので、使用
効率の高いＲＡＭエリアを持つことが可能なメモリ誤書
込み保護装置を提供することを目的とする。
効率の高いＲＡＭエリアを持つことが可能なメモリ誤書
込み保護装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、誤書込み保護の設定を必要とするＲＡＭエ
リアは一般的に集中していることに着目し、制御部によ
って設定可能な２個のレジスタと、レジスタの出力値と
制御部が現在アクセスしているアドレス値とを比較する
２個の比較器と、比較器の出力結果によって、制御部か
らのライト信号を制御するゲート手段とを備え、２個の
レジスタに設定された値の範囲内に制御部がライトアク
セスを行った場合には、制御部が出力するライト信号を
無効とすることにより、誤書込み保護範囲をＲＡＭチッ
プ単位にブロック分けすることなく、誤書込み保護範囲
を制御部の最小アクセス単位にする構成を有する。
するために、誤書込み保護の設定を必要とするＲＡＭエ
リアは一般的に集中していることに着目し、制御部によ
って設定可能な２個のレジスタと、レジスタの出力値と
制御部が現在アクセスしているアドレス値とを比較する
２個の比較器と、比較器の出力結果によって、制御部か
らのライト信号を制御するゲート手段とを備え、２個の
レジスタに設定された値の範囲内に制御部がライトアク
セスを行った場合には、制御部が出力するライト信号を
無効とすることにより、誤書込み保護範囲をＲＡＭチッ
プ単位にブロック分けすることなく、誤書込み保護範囲
を制御部の最小アクセス単位にする構成を有する。
【０００７】
【作用】上記構成により、誤書込み保護範囲を制御部の
最小アクセス単位で設定可能なため、必要範囲のみを誤
書込み保護エリアと設定でき、非誤書込み保護エリアと
して使用できないＲＡＭエリアを皆無にできる。
最小アクセス単位で設定可能なため、必要範囲のみを誤
書込み保護エリアと設定でき、非誤書込み保護エリアと
して使用できないＲＡＭエリアを皆無にできる。
【０００８】
【実施例】以下、図１を参照しながら本発明におけるメ
モリ誤書込み保護装置の一実施例について説明する。図
中の１０１はマイクロプロセッサ等により構成される制
御部、１０２，１０３はレジスタ、１０４，１０５は比
較器、１０６は３入力ゲート、１０７〜１１０はＲＡＭ
、１１１，１１２，１１３，１２０はそれぞれ、アドレ
スバス，データバス，選択信号バス，ライト信号、１１
４，１１５はそれぞれ、レジスタ１２０，１０３の選択
信号、１１６〜１１９はＲＡＭ１０７〜１１０の選択信
号、１２１，１２２はそれぞれ、レジスタ１０２，１０
３の出力バス、１２３，１２４はそれぞれ比較器１０４
，１０５の比較出力、１２５はゲート１０６の出力を表
わす。
モリ誤書込み保護装置の一実施例について説明する。図
中の１０１はマイクロプロセッサ等により構成される制
御部、１０２，１０３はレジスタ、１０４，１０５は比
較器、１０６は３入力ゲート、１０７〜１１０はＲＡＭ
、１１１，１１２，１１３，１２０はそれぞれ、アドレ
スバス，データバス，選択信号バス，ライト信号、１１
４，１１５はそれぞれ、レジスタ１２０，１０３の選択
信号、１１６〜１１９はＲＡＭ１０７〜１１０の選択信
号、１２１，１２２はそれぞれ、レジスタ１０２，１０
３の出力バス、１２３，１２４はそれぞれ比較器１０４
，１０５の比較出力、１２５はゲート１０６の出力を表
わす。
【０００９】従来例と同様に、各ＲＡＭチップは、ライ
ト信号の立上がりで、データバス上のデータをアドレス
バスで指示されたエリアに保持する。
ト信号の立上がりで、データバス上のデータをアドレス
バスで指示されたエリアに保持する。
【００１０】制御部１０１は、誤書込み保護するＲＡＭ
エリアの最上限アドレス値をレジスタ１０２に、最下限
アドレス値をレジスタ１０３に、データバス１１２を介
して、選択信号線１１４，１１５で、レジスタをそれぞ
れ選択し、ライト信号１２０をトリガに設定する。
エリアの最上限アドレス値をレジスタ１０２に、最下限
アドレス値をレジスタ１０３に、データバス１１２を介
して、選択信号線１１４，１１５で、レジスタをそれぞ
れ選択し、ライト信号１２０をトリガに設定する。
【００１１】アドレスバス１１１上に現われる制御部１
０１のアクセスアドレスは、比較器１０４、および、１
０５で常時、レジスタ１０２，１０３の出力バス１２１
，１２２上の値とそれぞれ比較されており、制御部１０
１のアクセスアドレスの値が、レジスタ１０２の出力バ
ス１２１上の値以下の場合、比較器１０４の出力の値は
、“Ｈ”レベル、それ以外は“Ｌ”レベルを示す。一方
、制御部１０１のアクセスアドレスの値がレジスタ１０
３の出力バス１２２上の値以上の場合、比較器１０５の
出力１２４は、“Ｈ”レベル、それ以外の場合、“Ｌ”
レベルを示す。
０１のアクセスアドレスは、比較器１０４、および、１
０５で常時、レジスタ１０２，１０３の出力バス１２１
，１２２上の値とそれぞれ比較されており、制御部１０
１のアクセスアドレスの値が、レジスタ１０２の出力バ
ス１２１上の値以下の場合、比較器１０４の出力の値は
、“Ｈ”レベル、それ以外は“Ｌ”レベルを示す。一方
、制御部１０１のアクセスアドレスの値がレジスタ１０
３の出力バス１２２上の値以上の場合、比較器１０５の
出力１２４は、“Ｈ”レベル、それ以外の場合、“Ｌ”
レベルを示す。
【００１２】そして、比較器１０４，１０５の出力１２
３，１２４、および、制御部１０１からのアクティブ・
ローのライト信号１２０は、３入力ゲート１０６に入力
され、各ＲＡＭのライト入力端子に接続されたゲート１
０６の出力１２５は、（表１）に示す機能表の如く、比
較器１０４，１０５の出力１２３，１２４のいずれかが
“Ｌ”状態では、ライト信号１２０にしたがった状態を
示し、ＲＡＭに書込み可能な状態となる。一方、出力１
２３，１２４のいずれもが“Ｈ”状態では、前記出力１
２５は、ライト信号１２０の状態に関係なく“Ｈ”状態
に維持され、ＲＡＭに書込み不可能な状態となる。
３，１２４、および、制御部１０１からのアクティブ・
ローのライト信号１２０は、３入力ゲート１０６に入力
され、各ＲＡＭのライト入力端子に接続されたゲート１
０６の出力１２５は、（表１）に示す機能表の如く、比
較器１０４，１０５の出力１２３，１２４のいずれかが
“Ｌ”状態では、ライト信号１２０にしたがった状態を
示し、ＲＡＭに書込み可能な状態となる。一方、出力１
２３，１２４のいずれもが“Ｈ”状態では、前記出力１
２５は、ライト信号１２０の状態に関係なく“Ｈ”状態
に維持され、ＲＡＭに書込み不可能な状態となる。
【００１３】
【表１】
【００１４】このように本発明の実施例のメモリ誤書込
み保護装置によれば、レジスタ１０２の設定したアドレ
ス値以下、かつ、レジスタ１０３に設定したアドレス値
以上に、誤ったライトアクセスが発生した場合でも、各
ＲＡＭ１０７〜１１０へのライト信号は無効状態に維持
されるので、誤った誤書込み保護エリア内のライトアク
セスにより、ＲＡＭ内に保持されたデータが書き換えら
れることから保護でき、その保護エリアは、レジスタ１
０２，１０３に設定された値で決定されるので、制御部
１０１の最小アクセス容量単位で、任意のアドレス位置
に、制御部１０１の最大アクセスアドレス範囲内の任意
のサイズに誤書込み保護エリアを設定できる。
み保護装置によれば、レジスタ１０２の設定したアドレ
ス値以下、かつ、レジスタ１０３に設定したアドレス値
以上に、誤ったライトアクセスが発生した場合でも、各
ＲＡＭ１０７〜１１０へのライト信号は無効状態に維持
されるので、誤った誤書込み保護エリア内のライトアク
セスにより、ＲＡＭ内に保持されたデータが書き換えら
れることから保護でき、その保護エリアは、レジスタ１
０２，１０３に設定された値で決定されるので、制御部
１０１の最小アクセス容量単位で、任意のアドレス位置
に、制御部１０１の最大アクセスアドレス範囲内の任意
のサイズに誤書込み保護エリアを設定できる。
【００１５】
【発明の効果】以上の実施例から明らかなように本発明
は、制御部の最大アクセスアドレス範囲内ならば、任意
のアドレス位置に、制御部の最小アクセス容量単位で、
任意のサイズの誤書込み保護エリアが設定できるように
配してあるので、誤書込み保護，非保護のエリアが自由
に設定でき、必要最小限の範囲のみを誤書込み保護エリ
アにできるため、ブロック単位の誤書込み保護を行う場
合に発生する利用不可能なＲＡＭエリアを皆無にでき、
効率良くＲＡＭエリアを使用できる利点を持つメモリ誤
書込み保護装置を提供できる。
は、制御部の最大アクセスアドレス範囲内ならば、任意
のアドレス位置に、制御部の最小アクセス容量単位で、
任意のサイズの誤書込み保護エリアが設定できるように
配してあるので、誤書込み保護，非保護のエリアが自由
に設定でき、必要最小限の範囲のみを誤書込み保護エリ
アにできるため、ブロック単位の誤書込み保護を行う場
合に発生する利用不可能なＲＡＭエリアを皆無にでき、
効率良くＲＡＭエリアを使用できる利点を持つメモリ誤
書込み保護装置を提供できる。
【図１】本発明の実施例におけるメモリ誤書込み保護装
置の構成を示すブロック図
置の構成を示すブロック図
【図２】従来のメモリ誤書込み保護装置の構成を示すブ
ロック図
ロック図
１０１ 制御部
１０２ レジスタ
１０３ レジスタ
１０４ 比較器
１０５ 比較器
１０６ ３入力ゲート
１０７ ＲＡＭ
１０８ ＲＡＭ
１０９ ＲＡＭ
１１０ ＲＡＭ
Claims (1)
- 【請求項１】マイクロプロセッサを含む制御手段と、読
出し書込み可能記憶手段と、前記記憶手段に誤書込み保
護を行うアドレス範囲の最下限アドレスと最上限アドレ
スをそれぞれ設定するレジスタと、前記レジスタに設定
された範囲内の前記記憶手段のアドレスに前記制御手段
からライトアクセスが行われた場合に前記制御手段が前
記記憶手段に対して出力するライト信号を無効にするゲ
ート手段とを備えたメモリ誤書込み保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029913A JPH04268934A (ja) | 1991-02-25 | 1991-02-25 | メモリ誤書込み保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029913A JPH04268934A (ja) | 1991-02-25 | 1991-02-25 | メモリ誤書込み保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04268934A true JPH04268934A (ja) | 1992-09-24 |
Family
ID=12289233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029913A Pending JPH04268934A (ja) | 1991-02-25 | 1991-02-25 | メモリ誤書込み保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04268934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2422695A (en) * | 2005-01-27 | 2006-08-02 | Toshiba Kk | Protecting an area of memory against rewriting |
-
1991
- 1991-02-25 JP JP3029913A patent/JPH04268934A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2422695A (en) * | 2005-01-27 | 2006-08-02 | Toshiba Kk | Protecting an area of memory against rewriting |
| GB2422695B (en) * | 2005-01-27 | 2007-04-18 | Toshiba Kk | Control apparatus for protecting an area of memory against rewriting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025502B2 (ja) | 半導体メモリ装置 | |
| JP2635547B2 (ja) | メモリカード及びメモリカードの書込保護及び書込保護状態送出方法 | |
| JPH04268934A (ja) | メモリ誤書込み保護装置 | |
| JPS623520B2 (ja) | ||
| JPH05250266A (ja) | メモリ誤書き込み保護装置 | |
| JPS6024492B2 (ja) | メモリシステム | |
| JPH0525154B2 (ja) | ||
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS58208999A (ja) | メモリ装置 | |
| JPH05128009A (ja) | 誤書込み保護装置 | |
| JPH02183461A (ja) | データ入出力装置 | |
| JPS58121463A (ja) | フアイルプロテクト方式 | |
| JPH023164A (ja) | デュアル・ポート・メモリ | |
| JPS6073762A (ja) | 記憶保護方式 | |
| JPH0210451A (ja) | 半導体記憶装置 | |
| JPH0434185B2 (ja) | ||
| JPS60246450A (ja) | メモリプロテクト装置 | |
| JPS61121146A (ja) | メモリプロテクト方式 | |
| JPH04297938A (ja) | メモリ保護回路 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS6170638A (ja) | パリテイチエツク回路 | |
| JPS5957356A (ja) | メモリ拡張方式 | |
| JPS6226490B2 (ja) | ||
| JPH01251253A (ja) | メモリプロテクト装置 | |
| JPH11249970A (ja) | ライトプロテクト制御回路 |