JPH05128009A - 誤書込み保護装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はＲＡＭへの誤書込みによって保持デ
ータが破壊されるのを保護する必要のあるシステムにお
いて、保護された一部のデータに書換えの必要性が発生
した際に、他のデータの保護機能に影響を与えず、目標
のデータのみを書換え可能とする誤書込み保護装置の提
供を目的とする。 【構成】 制御部３０１によってレジスタ３０２，３０
３に誤書込み保護範囲を設定し、レジスタ３２７に誤書
込み保護範囲で保護を解除したい範囲を設定する。その
各レジスタ出力と制御部３０１がアクセスしているアド
レスとを比較する比較器群３０４，３０５，３２８の出
力を入力とする４入力ゲート回路３０６により、誤書込
み保護範囲の一部を解除することができる誤書込み保護
装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
などに用いられるデータの書込み，読出し可能な記憶手
段（以降ＲＡＭと略記する）への誤書込みにより、保持
データが破壊されることから保護する必要のあるシステ
ムに採用される誤書込み保護装置に関するものである。

【０００２】

【従来の技術】近年、コンピュータシステムの機能向上
にともなう複雑化により、データ管理上、その誤書込み
による混乱が問題となり、一般にその誤書込み保護装置
が設けられている。

【０００３】この種の誤書込み保護装置の従来の構成例
を図３に示している。図３において、構成要素して１０
１はμプロセッサ等により構成される制御部、１０２，
１０３はレジスタ、１０４，１０５は比較器、１０６は
図４に示す機能表を実現する３入力ゲート回路、１０７
〜１１０はＲＡＭ、１１１，１１２，１１３，１２０は
それぞれアドレスバス，データバス，選択信号バス，書
込み信号（以降ライト信号と記す）を示し１１４，１１
５はそれぞれレジスタ１０２，１０３の選択信号、１１
６〜１１９はＲＡＭ１０７〜１１０の選択信号、１２
１，１２２はそれぞれレジスタ１０２，１０３の出力信
号群、１２３，１２４はそれぞれ比較器１０４，１０５
の比較結果出力、１２５は３入力ゲート回路１０６の出
力であり、ＲＡＭ１０７〜１１０へのライト信号を表わ
す。尚、各ＲＡＭチップは、ライト信号の立上りで、デ
ータバス上のデータをアドレスバスで指示されたエリア
に取込むものとする。

【０００４】制御部１０１は、選択信号線１１４，１１
５でレジスタ１０２，１０３をそれぞれ選択し、データ
バス１１２を介して、レジスタ１０２に誤書込み保護す
るＲＡＭエリアの最上限アドレス値を、レジスタ１０３
に最下限アドレス値を、ライト信号１２０を設定起動信
号として設定する。

【０００５】アドレスバス１１１上に現れる制御部１０
１のアクセスアドレスは、比較器１０４，１０５で常
時、レジスタ１０２，１０３の出力信号群１２１，１２
２上の値とそれぞれ比較されており、制御部１０１のア
クセスアドレスの値が、レジスタ１０２の出力信号群１
２１上の値以下の場合、比較器１０４の出力の値は、ハ
イレベル（以降”Ｈ”レベルと記す）それ以外はロウレ
ベル（以降”Ｌ”レベルと記す）を示す。一方、制御部
１０１のアクセスアドレスの値がレジスタ１０３の出力
信号群１２２上の値以上の場合、比較器１０５の出力１
２４は、”Ｈ”レベル、それ以外の場合”Ｌ”レベルを
示す。

【０００６】そして、出力１２３，１２４、及び、制御
部１０１からのライト信号１２０は、３入力ゲート回路
１０６に入力され、各ＲＡＭのライト入力端子に接続さ
れた３入力ゲート回路１０６の出力１２５は、図４に示
す機能表の如く、各条件ごとに各出力波形を示す。すな
わち、比較器１０４，１０５の出力１２３，１２４のい
ずれかが”Ｌ”状態では、ライト信号１２０に従った状
態を示し、その立ち上がりでＲＡＭに書込み可能な状態
を示している。一方、出力１２３，１２４のいずれも
が”Ｈ”状態では、出力１２５は、ライト信号１２０の
状態に関係なく”Ｈ”状態に維持され、ＲＡＭに書込み
不可能な状態となり、レジスタ１０２の設定したアドレ
ス値以下、かつ、レジスタ１０３に設定したアドレス値
以上に、誤ったライトアクセスが発生した場合でも、各
ＲＡＭ１０７〜１１０へのライト信号は無効状態に維持
されるので、誤書込み保護エリア内への誤ったライトア
クセスにより、ＲＡＭ内に保持されたデータが書換えら
れることから保護できた。

【０００７】

【発明が解決しようとする課題】上記のような従来の誤
書込み保護回路の構成では、誤書込み保護の設定／解除
はある範囲全体を一括して行わざるを得ず、誤書込み保
護設定範囲内の一部に書換えの必要性が発生した場合、
保護範囲全体に対し、書込み保護解除が必要となる。こ
のため、書換えを必要としない保持データの信頼性が低
下してしまう問題があった。

【０００８】本発明は上記課題に留意し、必要に応じて
誤書込み保護範囲の一部を保護解除が可能な誤書込み保
護装置を提供しようとするものである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の誤書込み保護装置は誤書込み保護範囲を設
定する第１，第２のレジスタに加えて、誤書込み保護範
囲に含まれるアドレスを保持する第３のレジスタを設
け、この第３のレジスタに設定された値と、記憶手段に
対する書込みのアクセスアドレスとが一致した場合は、
書込み信号禁止手段を機能停止させ、第３のレジスタに
設定された範囲のみ誤書込み禁止を解除する解除手段を
設け、誤書込み保護が設定された範囲内でも書換え可能
なように構成したものである。

【００１０】

【作用】上記構成の本発明の誤書込み保護装置は、誤書
込み保護を設定した状態であっても、第３のレジスタに
誤書込み保護を解除したいアドレスを設定することによ
り、解除手段により保護範囲内の一部を保護対象外に設
定することが可能となり、一部のメモリエリアを書換え
る際に、該当部のみを保護対象外とし、他の部分は保護
状態を維持できるので、保持データの信頼性の高いメモ
リの誤書込み保護が可能となる。

【００１１】

【実施例】以下、図１を用いて本発明の一実施例の誤書
込み保護装置の一構成例について説明する。図１におい
てその構成要素として３０６を除く３０１から３１０ま
では、従来例の１０１から１１０に対応した同じ構成で
あり、３１１から３２４までは、従来例の１１１〜１２
４の信号に対応した信号である。３２７，３２８，３０
６はそれぞれレジスタ，比較器，４入力ゲート回路であ
り、３２６はレジスタ３２７の選択信号、３２９はレジ
スタ３２７の出力信号群、３３０は比較器３２８の比較
結果出力、３２５は４入力ゲート回路３０６の出力であ
り、ＲＡＭ３０７〜３１０へのライト信号を表わす。従
来例同様に、通常、各ＲＡＭチップは、ライト信号の立
上がりで、データバス上のデータをアドレスバスで指示
されたエリアに取込む。

【００１２】制御部３０１は、従来例と同様に、第１の
レジスタとしてのレジスタ３０２に誤書込み保護する記
憶手段としてのＲＡＭエリアの最上限アドレス値を、第
２のレジスタとしてのレジスタ３０３に最下限アドレス
値を設定する。更に、従来例に加えて、制御部３０１
は、選択信号線３２６で第３のレジスタとしてのレジス
タ３２７を選択し、データバス３１２を介して、前記最
上限アドレス値と前記最下限アドレス値に挟まれたアド
レス範囲内で、誤書込み保護エリアから除外したいアド
レス値を、ライト信号３２０を設定起動信号として設定
する。

【００１３】アドレスバス３１１上に現れる制御部３０
１のアクセスアドレスは、比較器３０４，３０５、及
び、３２８で常時、レジスタ３０２，３０３、及び、３
２７の出力信号群３２１，３２２、及び、３２９上の値
とそれぞれ比較されている。従って、従来例と同様に、
制御部３０１のライトアクセスアドレス値が、レジスタ
３０２の出力信号群３２１上の値以下の場合、比較器出
力３２３は、”Ｈ”レベル、それ以外は”Ｌ”レベルを
示す。一方、前記アクセスアドレスの値がレジスタ３０
３の出力信号群３２２上の値以上の場合、比較器出力３
２４は”Ｈ”レベル、それ以外の場合”Ｌ”レベルを示
す。また、前記ライトアクセスアドレス値が、前記レジ
スタ３２７の出力信号群３２９上の値と一致した場合
は、比較器３２８の出力３３０は、”Ｈ”レベル、それ
以外は”Ｌ”レベルを示す。

【００１４】そして、出力３２３，３２４，３３０、及
び、制御部３０１からのライト信号３２０は、書込み禁
止手段および解除手段を構成する４入力ゲート回路３０
６に入力される。各ＲＡＭ３０７〜３１０のライト入力
端子に接続された４入力ゲート回路３０６の出力３２５
は、図２に示す機能表の如く、比較器３０４，３０５の
出力３２３，３２４のいずれかが”Ｌ”状態では、比較
器３２８の出力３３０の状態に関係無く、ライト信号３
２０に従った状態を示し、ライト信号３２０の立上りで
ＲＡＭ３０７〜３１０に書込み可能な状態となることを
示している。一方、前記出力３２３，３２４のいずれも
が”Ｈ”状態で、かつ、前記出力３３０が”Ｌ”の場合
は、４入力ゲート回路３０６は書込み禁止手段として機
能し、出力３２５は、ライト信号３２０の状態に関係な
く”Ｈ”状態に維持され、前記ＲＡＭ３０７〜３１０に
書込み不可能な状態となる。しかし、前記出力３２３，
３２４のいずれもが”Ｈ”状態、すなわち、誤書込み保
護範囲内であっても、出力３３０が”Ｈ”の場合は、４
入力ゲート回路３０６は解除手段として機能し前記出力
３２５は、ライト信号３２０に従った状態を示し、ライ
ト信号３２０の立上りでＲＡＭ３０７〜３１０に書込み
可能な状態となる。

【００１５】上述のように構成することにより、レジス
タ３０２、及び３０３で誤書込み保護範囲に設定され、
かつ、レジスタ３２８に設定したアドレスと一致しない
アドレスに誤ったライトアクセスが発生した場合でも、
各ＲＡＭ３０７〜３１０へのライト信号３２５は無効状
態に維持されるので、誤ったライトアクセスにより、Ｒ
ＡＭ内に保持されたデータが書換えられることから保護
できる。そして、レジスタ３２８に設定されたアドレス
と一致したアドレスにライトアクセスが発生した場合
は、そのアドレスが、誤書込み保護範囲内であっても、
前記ＲＡＭ３０７〜３１０内の保持データ値を変更でき
る。

【００１６】また、制御部３０１のデータバス幅を１バ
イトと仮定した場合、レジスタ３２７に設定するアドレ
スを最下位アドレスの”Ａ０”までとし、次段の比較器
３２８で行われるアドレス比較を”Ａ０”まで可能とす
るならば、誤書込み保護エリアの一部解除は、制御部３
０１の最小アクセスデータ単位である１バイトエリアの
みとなる。以下同様に、アドレス”Ａ１”まで比較可能
な構成をとれば２バイトを、”Ａ２”までとすれば４バ
イトを誤書込み保護エリアから解除が可能となり、比較
するアドレスの有効ビットを調整することにより、誤書
込み保護解除エリアのサイズが可能となり、システムで
最適の誤書込み保護解除エリアのサイズを決定できる。

【００１７】

【発明の効果】以上の説明より明らかなように、本発明
の誤書込み保護装置は、誤り書込み禁止手段による誤書
込み範囲を設定する第１，第２のレジスタと、解除手段
により誤書込み範囲の一部の書込み禁止を解除する範囲
を設定する第３のレジスタを有するため誤書込み保護が
設定された範囲内に、システムに最適なサイズの一部ア
ドレス範囲に関してのみ、誤書込み保護を解除できるの
で、誤書込み保護範囲内の保持データの一部に変更の必
要が発生した場合、他の保持データに対する誤書込み保
護を解除すること無く、書換えターゲットとするアドレ
ス範囲に対してのみ、誤書込み保護を解除できるので、
誤書込み保護を掛けたデータを誤って変更する可能性が
減少され、保護データの信頼性がいちじるしく向上する
効果を施すものである。

【図面の簡単な説明】

【図１】本発明の一実施例の誤書込み保護装置の構成を
示すブロック図

【図２】同実施例の誤書込み保護装置の動作を示す波形
図

【図３】従来の誤書込み保護装置の構成を示すブロック
図

【図４】同従来の誤書込み保護装置の動作を示す波形図

【符号の説明】

３０１ 制御部 ３０２，３０３，３２７ レジスタ ３０４，３０５，３２８ 比較器 ３０６ ４入力ゲート回路 ３０７，３０８，３０９，３１０ ＲＡＭ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データの読出し、書込みが可能な記憶手
   段と、前記記憶手段に誤書込み保護を行うアドレス範囲
   の最下限アドレスを設定する第１のレジスタと、前記誤
   書込み保護を行うアドレス範囲の最上限アドレスを設定
   する第２のレジスタと、前記第１，第２のレジスタに設
   定されたアドレス範囲内の特定アドレスを設定する第３
   のレジスタと、前記第１，第２のレジスタに設定された
   アドレス範囲の前記記憶手段への書込みを禁止する書込
   み禁止手段とを具備し、前記書込み禁止手段が前記第３
   のレジスタに設定された特定アドレスにより決定される
   範囲について書込み禁止を解除する解除手段を有する誤
   書込み保護装置。