JP3025502B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JP3025502B2 JP3025502B2 JP62059000A JP5900087A JP3025502B2 JP 3025502 B2 JP3025502 B2 JP 3025502B2 JP 62059000 A JP62059000 A JP 62059000A JP 5900087 A JP5900087 A JP 5900087A JP 3025502 B2 JP3025502 B2 JP 3025502B2
- Authority
- JP
- Japan
- Prior art keywords
- password
- semiconductor memory
- data
- read
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/346—Cards serving only as information carrier of service
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1025—Identification of user by a PIN code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Business, Economics & Management (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピユータの補助記憶装置として使用さ
れる半導体メモリ装置に係わり、特に、データの書き込
み，読み出しをプロテクトする手段を改良した半導体メ
モリ装置に関する。 〔従来の技術〕 コンピユータ（パーソナルコンピユータ，ワードプロ
セサ，機器組込形制御用コンピユータなども含む）の補
助記憶装置として、RAMあるいはROMなどの半導体メモリ
を１個あるいは複数個をケースに収納してなる半導体メ
モリ装置が使用されている。半導体メモリとしてRAMを
使用する場合には、メモリバツクアツプ用電池も収納さ
れている。この半導体メモリ装置は、コネクタなどによ
り、そこでのデータ書き込み，読み出しを行なうための
制御装置から着脱可能であり、制御装置から抜去した状
態では書き込まれたデータの保存が可能である。 ところで、このような半導体メモリ装置においては、
一旦書き込まれたデータが誤つて消去されたり、誤つて
再書き込みが行なわれたりしないようにするために、書
き込みを禁止したい場合があり、また、機密保護のため
に、書き込まれたデータを第三者が読み出すことができ
ないようにするために、読み出しを禁止したい場合があ
る。 このために、従来、半導体メモリ装置のケースの一部
分に外部からの操作によつて第1,第２の状態（もしくは
第1,第２の位置）をとる作動片を設け、この半導体メモ
リ装置を制御装置に装着したときに、制御装置がこの作
動片の状態を検出して、作動片が第１の状態にあるとき
には半導体メモリ装置へのデータ書き込みを許可し、作
動片が第２の状態にあるときには逆にデータの書き込み
を禁止するようにした技術が知られている。 〔発明が解決しようとする問題点〕 かかる従来技術によると、作動片は外部からの操作に
よつて第1,第２の状態のいずれにも設定されるものであ
るから、作動片の誤つた操作により、半導体メモリ装置
に書き込まれているデータが誤つて消去されたり、再書
き込みが行なわれたりするし、書き込むべきデータが書
き込まれない場合もある。 また、上記のような作動片を設け、必要に応じてデー
タの読み出しができないようにすることは可能である
が、これでもつて第三者のデータ読み出しを禁止すると
いう機密保護を達成することはできない。この作動片を
操作すれば、誰でもデータを読み出すのが可能となるか
らである。 一方、データの書き込みや読み出しを禁止した記憶装
置としてICカードが知られている。これはカード本体に
マイクロプロセサや半導体メモリを内蔵したものであ
り、予めパスワードないしは暗証番号と称するデータを
記憶しておき、外部から入力されるパスワードないしは
暗証番号が記憶されているパスワードないしは暗証番号
と一致したときのみ、ICカードでのデータ書き込みある
いは読み出しを可能とする。 そこで、ICカードの手法をもとにして半導体メモリ装
置にマイクロプロセサを設け、パスワードないし暗証番
号によつてデータの書き込み，読み出しの許可，禁止を
行なうようにすることが考えられる。 しかしながら、ICカードは、たとえば、預金通帳，名
簿などのリストとして使用できるようにしたものであ
り、予め決められた配置の規則に従つてデータを記憶す
る機能をもたせるために、すなわち、単にデータの記憶
ばかりでなく、データの分類，整理なども行なうことが
できるようにするために、マイクロプロセサが設けられ
ているものである。 これに対し、半導体メモリ装置は携帯に便利で大きな
記憶容量のコンピユータ補助記憶装置であり、データの
記憶という機能さえあればよく、ICカードのようにデー
タを分類，整理して記憶するようにしたのでは、半導体
メモリ装置の記憶容量を有効に利用することができな
い。そこで、かかる半導体メモリ装置にマイクロプロセ
サを設け、パスワードもしくは暗証番号によつてデータ
の書き込み，読み出しの許可，禁止を行なうようにした
場合、マイクロプロセサはただそれだけの機能を発揮す
るだけであり、マイクロプロセサを有効に利用している
ことにはならない。しかも、半導体メモリ装置はコンパ
クトでかつ記憶容量が大である必要があり、このことか
らすると、半導体メモリ装置におけるマイクロプロセサ
が占めるスペースの割合は大きくなり、半導体メモリ装
置のコンパクト化，大記憶容量化の少なくともいずれか
一方が阻害されることになる。さらに、マイクロプロセ
サを内蔵すると、これを動作させるためのプログラムや
それを記憶するメモリが必要となり、半導体メモリ装置
の回路規模が増大するとともに、コスト上昇も免れな
い。 以上のように、半導体メモリ装置にマイクロプロセサ
を内蔵することは好ましいことではない。 本発明の目的は、かかる問題点を解消し、簡単な回路
を付加するだけで機密保護をも実現可能とした半導体メ
モリ装置を提供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は、外部からアク
セス可能な半導体メモリと、設定パスワードを記憶する
ためのパスワードメモリ手段と、外部から入力された入
力パスワードを記憶するためのパスワードラッチ手段
と、前記設定パスワードと前記入力パスワードとを比較
し比較結果に応じて前記半導体メモリへのアクセス要求
に従ってデータを読み書き可能とする所定のモードに前
記メモリを設定する比較手段と、前記半導体メモリの書
き込みモード禁止，読みだしモード禁止，もしくは書き
込みモード及び読みだしモード禁止のいずれか１つを表
すフラグを記憶するためのフラグ手段とからなるメモリ
装置において、前記比較手段は前記入力パスワードと前
記設定パスワードとの不一致時前記半導体メモリでの該
フラグに応じたモードを禁止するようにしたものであ
り、マイクロプロセッサによらず簡単な回路構成でデー
タの不当な破壊や機密漏洩を防止できるようにし、半導
体メモリ装置上のデータへのアクセスを選択的に禁止す
る。 〔実施例〕 以下、本発明の実施例を図面によつて説明する。 第１図は本発明による半導体メモリ装置の一実施例を
示すブロツク図であつて、１は制御装置、２は半導体メ
モリ装置、３は制御回路、４は半導体メモリ、5a,5bは
コネクタ、６はパスワードラツチ、７はパスワードメモ
リ、８は比較回路、９はメモリバツクアツプ電池、10は
データバス、11はアドレスバス、12は制御線、13,14,15
は出力線、16は制御線である。 同図において、半導体メモリ装置２は制御装置１に着
脱可能であり、半導体メモリ装置２を制御装置１に装着
すると、コネクタ5a,5bを介して両者が電気的に接続さ
れる。半導体メモリ４は、後述するように、制御回路３
からアドレスバス11,制御線12を介して供給されるアド
レス信号，制御信号によつてアクセスされ、双方向のデ
ータバス10を介してデータの書き込み，読み出しが行な
われる。 ここで、半導体メモリ４にはRAMが使用されており、
半導体メモリ装置２が制御装置１から抜去された場合に
は、この半導体メモリ４はメモリバツクアツプ電池９に
よつてバツクアツプされ、半導体メモリ４に書き込まれ
たデータはそのまま保持される。ただし、半導体メモリ
４はRAMに限らず、書き込み，読み出し可能なEPROM,EEP
ROMや読み出し専用のマスクROMなどであつてもよい。 一方、半導体メモリからなるパスワードメモリ７に
は、パスワードとフラグとが予め記憶されている。一般
には、パスワードの語長は10進数で４〜10桁程度のもの
であり、フラグは２ビツトのデータである。したがつ
て、パスワードメモリ７の記憶容量は２〜５バイト程度
とすることができる。ここで、パスワードを用いて禁止
したいモードはデータの書き込みと読み出しであり、フ
ラグの一方のビツトが書き込みに対応し、他方のビツト
が読み出しに対応している。いま、このフラグを（FR,F
W）とし、ビツトFRが読み出し、ビツトFWが書き込みに
対応するものとしてこれらビツトが“1"のとき禁止、
“0"のとき許可を夫々与えるものとすると、禁止したい
モードに応じてフラグは次の表１のようになる。 したがつて、たとえば、パスワードで許可，禁止され
るモードを「読み出しのみ」とする場合には、上記表１
により、パスワードメモリ７に記憶されるフラグは（1,
0）となる。この場合、データの書き込みは自由に行な
うことができる。 さて、そこで、半導体メモリ装置２が制御装置１に装
着されると、パスワードメモリ７から常時パスワード
（以下、これを設定パスワードという）とフラグとが並
列ビツトデータとして出力線14に出力される。 いま、パスワードメモリ７に「読み出しのみ禁止」の
フラグが記憶されているものとする。ここで、半導体メ
モリ４からデータの読み出しを行なう場合、まず、制御
回路３はデータバス10を介してパスワード（以下、これ
を入力パスワードという）を、制御線12を介して読み出
し制御信号とラツチ信号を夫々送る。この入力パスワー
ドは、制御線16を介して送られるラツチ信号により、パ
スワードラツチ６にラツチされる。パスワードラツチ６
はラツチした入力パスワードを出力線13に出力し、この
入力パスワードと出力線14の設定パスワードとが比較回
路８で比較される。 比較回路８には制御線12が接続され、これを介して読
み出し制御信号が供給されている。入力パスワードが設
定パスワードと一致したとき、読み出し制御信号が比較
回路８から出力線15に出力され、半導体メモリ４は読み
出し可能状態となる。この読み出し制御信号は制御回路
３にも供給され、これによりデータ読み出しが許可され
たと判定する。そこで、制御回路３はアドレスバス11を
介してアドレス信号を半導体メモリ４に送り、半導体メ
モリ４からデータバス10を介して所望データを読み取
る。 入力パスワードが設定パスワードと一致しない場合に
は、パスワードメモリ７に「読み出しのみ禁止」のフラ
グが記憶されているために、比較回路８は読み出し制御
信号を出力しない。これにより半導体メモリ４はデータ
読み出しモードとはならず、制御回路３も半導体メモリ
４からのデータ読み出しが禁止されたと判定する。 また、半導体メモリ４にデータの書き込みを行なう場
合には、同様にして、まず、パスワードラツチ６に入力
パスワードがワツチされるが、この入力パスワードが設
定パスワードに一致するか否かにかかわらず、制御線12
を介して送られる書き込み制御信号は比較回路８から出
力線15に出力される。したがつて、常に、半導体メモリ
４へのデータの書き込みは許可される。 以上のように、「読み出しのみ禁止」のフラグがパス
ワードメモリ７に記憶されているときには、半導体メモ
リ７へのデータ書き込みは常に可能であるが、半導体メ
モリ７からのデータ読み出しは、入力パスワードが設定
パスワードと一致したときのみ可能となる。 同様にして、パスワードメモリ７に「書き込みのみ禁
止」のフラグが記憶されているときには、入力パスワー
ドが設定パスワードと一致したとき半導体メモリ４への
データ書き込みが許可されるが、半導体メモリ４からの
データ読み出しは、入力パスワードが設定パスワードと
一致しているか否かにかかわらず、常に許可される。 また、パスワードメモリ７に「書き込み，読み出しの
双方禁止」のフラグが記憶されている場合には、入力パ
スワードが設定パスワードに一致しない限り、半導体メ
モリ４へのデータ書き込みも半導体メモリ４からのデー
タ読み出しも許可されない。 このようにして、パスワードとフラグとにより、半導
体メモリ４で誤つたデータの消去や不要な再書き込みを
禁止することができるし、また、半導体メモリ４のデー
タの機密保護も可能となる。また、パスワードメモリ７
としては非常に小容量のメモリを用いることができる
し、パスワードラツチ６も周知の並列データラツチを用
いることができるものである。比較回路８も簡単な論理
回路で構成できるものであるが、以下、その一具体例を
第２図によつて説明する。なお、同図において、12R,12
Wは制御線、14P,14R,14W,15R,15Wは出力線、17は一致回
路、18,19はANDゲート、20,21はORゲートであり、第１
図に対応する部分には同一符号をつけて重複する説明を
省略する。 第２図において、パスワードメモリ７の設定パスワー
ドは出力線14Pを介して比較回路８の一致回路17に供給
され、パスワードラツチ６でラツチされた入力パスワー
ドも一致回路17に供給される。ここで、一致回路17は入
力パスワードと設定パスワードとが一致したとき“0"、
一致しないとき“1"となる信号を出力する。この出力信
号はANDゲート18,19双方の−入力となる。 また、読み出しの禁止を表わすFRビツトと書き込みの
禁止を表わすFWビツトとからなる２ビツト（FR,FW）の
フラグがパスワードメモリ７に記憶されているが、FRビ
ツトは出力線14Rを介してANDゲート18に供給され、FWビ
ツトは出力線14Wを介してANDゲート19に供給される。AN
Dゲート18の出力信号は制御線12Rを介して供給される読
み出し制御信号とともにORゲート20の入力となり、AND
ゲート19の出力信号は制御線12Wを介して供給される書
き込み制御信号とともにORゲート21の入力となる。 ここで、半導体メモリ４（第１図）のモードを読み出
しモードに設定するときには、制御線12Rを介して“0"
の読み出し制御信号が送られ、書き込みモードを設定す
るときには、制御線12Wを介して“0"の書き込み制御信
号が送られるものとする。また、出力線15Rに出力され
る読み出し制御信号が“0"のとき、半導体メモリ４はデ
ータ読み出しモードが設定され、制御回路３（第１図）
は半導体メモリ４からのデータ読み出しが許容されたと
判定し、出力線15Wに出力される書き込み制御信号が
“0"のとき、半導体メモリ４はデータ書き込みモードに
設定され、制御回路３は半導体メモリ４へのデータ書き
込みが許可されたと判定する。 そこで、上記表１に示したように、FR＝“1",FW＝
“0"となる（1,0）のフラグがパスワードメモリに設定
され、読み出しのみ禁止するようにした場合の比較回路
８の動作を説明する。 まず、半導体メモリ４からデータを読み出したい場合
には、パスワードラツチ６に入力パスワードがラツチさ
れ、制御線12Rの読み出し制御信号は“0",制御線12Wの
書き込み制御信号は“1"となる。入力パスワードがパス
ワードメモリ７に記憶されている設定パスワードと一致
すると、一致回路17の出力信号は“0"となる。ANDゲー
ト18,19の真理値は、 であるから、ANDゲート18,19の出力信号はともに“0"と
なる。また、ORゲート20,21の真理値は、 であるから、ORゲート20から出力線15Rに出力される読
み出し制御信号は“0"となり、ORゲート21から出力線15
Wに出力される書き込み制御信号は“1"となる。したが
つて、半導体メモリ４からのデータ読み出しが可能とな
る。 同じ条件で半導体メモリ４にデータ書き込みを行ない
たい場合には、制御線12Rの読み出し制御信号は“1",制
御線12Wの書き込み制御信号は“0"となるが、ANDゲート
18,19の出力信号がともに“0"であるから、ORゲート20
から出力線15Rに出力される読み出し制御信号は“1",OR
ゲート21から出力線15Wに出力される書き込み制御信号
は“0"となり、半導体メモリ４へのデータ書き込みが可
能となる。 次に、入力パスワードが設定パスワードと一致しない
場合には、一致回路17の出力信号は“1"となり、上記表
２により、ANDゲート18の出力信号は“1",ANDゲート19
の出力信号は“0"となる。このために、上記表３によ
り、ORゲート20から出力線15Rに出力される読み出し制
御信号は“1"に固定され、半導体メモリ４からのデータ
読み出しを行なうことができない。これに対して、ORゲ
ート21から出力線15Wに出力される書き込み制御信号は
制御線12Wの書き込み制御信号が“0"となると“0"とな
るので、半導体メモリ４へのデータ書き込みは可能であ
る。 このようにして、パスワードメモリ７に「読み出しの
み禁止」のフラグ（1,0）が記憶されていると、半導体
メモリ４へのデータ書き込みは常に可能であるが、入力
パスワードが設定パスワードと一致したときのみ、半導
体メモリ４からのデータ読み出しが可能となる。 同様にして、パスワードメモリ７に「書き込みのみ禁
止」のフラグ（0,1）が記憶されているときには、入力
パスワードが設定パスワードに一致しているとANDゲー
ト18,19の出力信号がともに“0"となるから、半導体メ
モリ４へのデータ書き込み，半導体メモリ４からのデー
タ読み出しがともに可能であるが、入力パスワードが設
定パスワードに一致しないときには、ANDゲート18の出
力信号が“0"、ANDゲート19の出力信号が“1"となり、
半導体メモリ４へのデータ書き込みが禁止される。 また、パスワードメモリ７に「書き込み，読み出しの
双方禁止」のフラグ（1,1）が記憶されているときに
は、入力パスワードが設定パスワードに一致したときAN
Dゲート18,19の出力信号はともに“0"となり、一致しな
いときANDゲート18,19の出力信号はともに“1"となるか
ら、両パスワードが互いに一致しない限り、半導体メモ
リ４へのデータ書き込みも半導体メモリ４からのデータ
読み出しも禁止されることになる。 以上の入力パスワードが設定パスワードと一致しない
ときの動作をまとめると、次表のようになる。 パスワードメモリ７としては、マスクROM,EPROM,EEPR
OMなどの半導体メモリを用いるのが一般であるが、RAM
を用いることもできる。但し、この場合には、第３図に
示すように、半導体メモリ装置２を制御装置１から抜去
した後もパスワードメモリ７の記憶内容を保持できるよ
うにするために、半導体メモリ４をバツクアツプするメ
モリバツクアツプ電池９でもつてパスワードメモリ７を
バツクアツプする。 以上のように、パスワードの判定手段を回路で構成す
ると、たとえば、必要なトランジスタの数はマイクロプ
ロセサを用いた場合の1/1000程度となり、また、プログ
ラムやそれを格納するメモリも不要となるために、マイ
クロプロセサを用いた場合に比べて、パスワード判定手
段の占めるスペースの割合が非常に小さく、また、コス
トの点でも非常に優利となる。 〔発明の効果〕 以上説明したように、本発明によれば、パスワードと
フラグとでもって、書込みモード，読出しモード，もし
くは書込み及び読出しモードの３つのモードについて、
そのいずれかを適宜選択して禁止モードとすることがで
きるし、禁止されてないモードについては自由に実行可
能とすることができて、記憶データに応じてその機密保
持あるいはその破壊防止などの処置を施すことができる
し、また、かかるパスワードやフラグを用いても、これ
に要するメモリ容量としてはわずかなものであって、記
憶データに対して大記憶容量でコンパクトな半導体メモ
リ装置を安価に提供することができる。
れる半導体メモリ装置に係わり、特に、データの書き込
み，読み出しをプロテクトする手段を改良した半導体メ
モリ装置に関する。 〔従来の技術〕 コンピユータ（パーソナルコンピユータ，ワードプロ
セサ，機器組込形制御用コンピユータなども含む）の補
助記憶装置として、RAMあるいはROMなどの半導体メモリ
を１個あるいは複数個をケースに収納してなる半導体メ
モリ装置が使用されている。半導体メモリとしてRAMを
使用する場合には、メモリバツクアツプ用電池も収納さ
れている。この半導体メモリ装置は、コネクタなどによ
り、そこでのデータ書き込み，読み出しを行なうための
制御装置から着脱可能であり、制御装置から抜去した状
態では書き込まれたデータの保存が可能である。 ところで、このような半導体メモリ装置においては、
一旦書き込まれたデータが誤つて消去されたり、誤つて
再書き込みが行なわれたりしないようにするために、書
き込みを禁止したい場合があり、また、機密保護のため
に、書き込まれたデータを第三者が読み出すことができ
ないようにするために、読み出しを禁止したい場合があ
る。 このために、従来、半導体メモリ装置のケースの一部
分に外部からの操作によつて第1,第２の状態（もしくは
第1,第２の位置）をとる作動片を設け、この半導体メモ
リ装置を制御装置に装着したときに、制御装置がこの作
動片の状態を検出して、作動片が第１の状態にあるとき
には半導体メモリ装置へのデータ書き込みを許可し、作
動片が第２の状態にあるときには逆にデータの書き込み
を禁止するようにした技術が知られている。 〔発明が解決しようとする問題点〕 かかる従来技術によると、作動片は外部からの操作に
よつて第1,第２の状態のいずれにも設定されるものであ
るから、作動片の誤つた操作により、半導体メモリ装置
に書き込まれているデータが誤つて消去されたり、再書
き込みが行なわれたりするし、書き込むべきデータが書
き込まれない場合もある。 また、上記のような作動片を設け、必要に応じてデー
タの読み出しができないようにすることは可能である
が、これでもつて第三者のデータ読み出しを禁止すると
いう機密保護を達成することはできない。この作動片を
操作すれば、誰でもデータを読み出すのが可能となるか
らである。 一方、データの書き込みや読み出しを禁止した記憶装
置としてICカードが知られている。これはカード本体に
マイクロプロセサや半導体メモリを内蔵したものであ
り、予めパスワードないしは暗証番号と称するデータを
記憶しておき、外部から入力されるパスワードないしは
暗証番号が記憶されているパスワードないしは暗証番号
と一致したときのみ、ICカードでのデータ書き込みある
いは読み出しを可能とする。 そこで、ICカードの手法をもとにして半導体メモリ装
置にマイクロプロセサを設け、パスワードないし暗証番
号によつてデータの書き込み，読み出しの許可，禁止を
行なうようにすることが考えられる。 しかしながら、ICカードは、たとえば、預金通帳，名
簿などのリストとして使用できるようにしたものであ
り、予め決められた配置の規則に従つてデータを記憶す
る機能をもたせるために、すなわち、単にデータの記憶
ばかりでなく、データの分類，整理なども行なうことが
できるようにするために、マイクロプロセサが設けられ
ているものである。 これに対し、半導体メモリ装置は携帯に便利で大きな
記憶容量のコンピユータ補助記憶装置であり、データの
記憶という機能さえあればよく、ICカードのようにデー
タを分類，整理して記憶するようにしたのでは、半導体
メモリ装置の記憶容量を有効に利用することができな
い。そこで、かかる半導体メモリ装置にマイクロプロセ
サを設け、パスワードもしくは暗証番号によつてデータ
の書き込み，読み出しの許可，禁止を行なうようにした
場合、マイクロプロセサはただそれだけの機能を発揮す
るだけであり、マイクロプロセサを有効に利用している
ことにはならない。しかも、半導体メモリ装置はコンパ
クトでかつ記憶容量が大である必要があり、このことか
らすると、半導体メモリ装置におけるマイクロプロセサ
が占めるスペースの割合は大きくなり、半導体メモリ装
置のコンパクト化，大記憶容量化の少なくともいずれか
一方が阻害されることになる。さらに、マイクロプロセ
サを内蔵すると、これを動作させるためのプログラムや
それを記憶するメモリが必要となり、半導体メモリ装置
の回路規模が増大するとともに、コスト上昇も免れな
い。 以上のように、半導体メモリ装置にマイクロプロセサ
を内蔵することは好ましいことではない。 本発明の目的は、かかる問題点を解消し、簡単な回路
を付加するだけで機密保護をも実現可能とした半導体メ
モリ装置を提供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は、外部からアク
セス可能な半導体メモリと、設定パスワードを記憶する
ためのパスワードメモリ手段と、外部から入力された入
力パスワードを記憶するためのパスワードラッチ手段
と、前記設定パスワードと前記入力パスワードとを比較
し比較結果に応じて前記半導体メモリへのアクセス要求
に従ってデータを読み書き可能とする所定のモードに前
記メモリを設定する比較手段と、前記半導体メモリの書
き込みモード禁止，読みだしモード禁止，もしくは書き
込みモード及び読みだしモード禁止のいずれか１つを表
すフラグを記憶するためのフラグ手段とからなるメモリ
装置において、前記比較手段は前記入力パスワードと前
記設定パスワードとの不一致時前記半導体メモリでの該
フラグに応じたモードを禁止するようにしたものであ
り、マイクロプロセッサによらず簡単な回路構成でデー
タの不当な破壊や機密漏洩を防止できるようにし、半導
体メモリ装置上のデータへのアクセスを選択的に禁止す
る。 〔実施例〕 以下、本発明の実施例を図面によつて説明する。 第１図は本発明による半導体メモリ装置の一実施例を
示すブロツク図であつて、１は制御装置、２は半導体メ
モリ装置、３は制御回路、４は半導体メモリ、5a,5bは
コネクタ、６はパスワードラツチ、７はパスワードメモ
リ、８は比較回路、９はメモリバツクアツプ電池、10は
データバス、11はアドレスバス、12は制御線、13,14,15
は出力線、16は制御線である。 同図において、半導体メモリ装置２は制御装置１に着
脱可能であり、半導体メモリ装置２を制御装置１に装着
すると、コネクタ5a,5bを介して両者が電気的に接続さ
れる。半導体メモリ４は、後述するように、制御回路３
からアドレスバス11,制御線12を介して供給されるアド
レス信号，制御信号によつてアクセスされ、双方向のデ
ータバス10を介してデータの書き込み，読み出しが行な
われる。 ここで、半導体メモリ４にはRAMが使用されており、
半導体メモリ装置２が制御装置１から抜去された場合に
は、この半導体メモリ４はメモリバツクアツプ電池９に
よつてバツクアツプされ、半導体メモリ４に書き込まれ
たデータはそのまま保持される。ただし、半導体メモリ
４はRAMに限らず、書き込み，読み出し可能なEPROM,EEP
ROMや読み出し専用のマスクROMなどであつてもよい。 一方、半導体メモリからなるパスワードメモリ７に
は、パスワードとフラグとが予め記憶されている。一般
には、パスワードの語長は10進数で４〜10桁程度のもの
であり、フラグは２ビツトのデータである。したがつ
て、パスワードメモリ７の記憶容量は２〜５バイト程度
とすることができる。ここで、パスワードを用いて禁止
したいモードはデータの書き込みと読み出しであり、フ
ラグの一方のビツトが書き込みに対応し、他方のビツト
が読み出しに対応している。いま、このフラグを（FR,F
W）とし、ビツトFRが読み出し、ビツトFWが書き込みに
対応するものとしてこれらビツトが“1"のとき禁止、
“0"のとき許可を夫々与えるものとすると、禁止したい
モードに応じてフラグは次の表１のようになる。 したがつて、たとえば、パスワードで許可，禁止され
るモードを「読み出しのみ」とする場合には、上記表１
により、パスワードメモリ７に記憶されるフラグは（1,
0）となる。この場合、データの書き込みは自由に行な
うことができる。 さて、そこで、半導体メモリ装置２が制御装置１に装
着されると、パスワードメモリ７から常時パスワード
（以下、これを設定パスワードという）とフラグとが並
列ビツトデータとして出力線14に出力される。 いま、パスワードメモリ７に「読み出しのみ禁止」の
フラグが記憶されているものとする。ここで、半導体メ
モリ４からデータの読み出しを行なう場合、まず、制御
回路３はデータバス10を介してパスワード（以下、これ
を入力パスワードという）を、制御線12を介して読み出
し制御信号とラツチ信号を夫々送る。この入力パスワー
ドは、制御線16を介して送られるラツチ信号により、パ
スワードラツチ６にラツチされる。パスワードラツチ６
はラツチした入力パスワードを出力線13に出力し、この
入力パスワードと出力線14の設定パスワードとが比較回
路８で比較される。 比較回路８には制御線12が接続され、これを介して読
み出し制御信号が供給されている。入力パスワードが設
定パスワードと一致したとき、読み出し制御信号が比較
回路８から出力線15に出力され、半導体メモリ４は読み
出し可能状態となる。この読み出し制御信号は制御回路
３にも供給され、これによりデータ読み出しが許可され
たと判定する。そこで、制御回路３はアドレスバス11を
介してアドレス信号を半導体メモリ４に送り、半導体メ
モリ４からデータバス10を介して所望データを読み取
る。 入力パスワードが設定パスワードと一致しない場合に
は、パスワードメモリ７に「読み出しのみ禁止」のフラ
グが記憶されているために、比較回路８は読み出し制御
信号を出力しない。これにより半導体メモリ４はデータ
読み出しモードとはならず、制御回路３も半導体メモリ
４からのデータ読み出しが禁止されたと判定する。 また、半導体メモリ４にデータの書き込みを行なう場
合には、同様にして、まず、パスワードラツチ６に入力
パスワードがワツチされるが、この入力パスワードが設
定パスワードに一致するか否かにかかわらず、制御線12
を介して送られる書き込み制御信号は比較回路８から出
力線15に出力される。したがつて、常に、半導体メモリ
４へのデータの書き込みは許可される。 以上のように、「読み出しのみ禁止」のフラグがパス
ワードメモリ７に記憶されているときには、半導体メモ
リ７へのデータ書き込みは常に可能であるが、半導体メ
モリ７からのデータ読み出しは、入力パスワードが設定
パスワードと一致したときのみ可能となる。 同様にして、パスワードメモリ７に「書き込みのみ禁
止」のフラグが記憶されているときには、入力パスワー
ドが設定パスワードと一致したとき半導体メモリ４への
データ書き込みが許可されるが、半導体メモリ４からの
データ読み出しは、入力パスワードが設定パスワードと
一致しているか否かにかかわらず、常に許可される。 また、パスワードメモリ７に「書き込み，読み出しの
双方禁止」のフラグが記憶されている場合には、入力パ
スワードが設定パスワードに一致しない限り、半導体メ
モリ４へのデータ書き込みも半導体メモリ４からのデー
タ読み出しも許可されない。 このようにして、パスワードとフラグとにより、半導
体メモリ４で誤つたデータの消去や不要な再書き込みを
禁止することができるし、また、半導体メモリ４のデー
タの機密保護も可能となる。また、パスワードメモリ７
としては非常に小容量のメモリを用いることができる
し、パスワードラツチ６も周知の並列データラツチを用
いることができるものである。比較回路８も簡単な論理
回路で構成できるものであるが、以下、その一具体例を
第２図によつて説明する。なお、同図において、12R,12
Wは制御線、14P,14R,14W,15R,15Wは出力線、17は一致回
路、18,19はANDゲート、20,21はORゲートであり、第１
図に対応する部分には同一符号をつけて重複する説明を
省略する。 第２図において、パスワードメモリ７の設定パスワー
ドは出力線14Pを介して比較回路８の一致回路17に供給
され、パスワードラツチ６でラツチされた入力パスワー
ドも一致回路17に供給される。ここで、一致回路17は入
力パスワードと設定パスワードとが一致したとき“0"、
一致しないとき“1"となる信号を出力する。この出力信
号はANDゲート18,19双方の−入力となる。 また、読み出しの禁止を表わすFRビツトと書き込みの
禁止を表わすFWビツトとからなる２ビツト（FR,FW）の
フラグがパスワードメモリ７に記憶されているが、FRビ
ツトは出力線14Rを介してANDゲート18に供給され、FWビ
ツトは出力線14Wを介してANDゲート19に供給される。AN
Dゲート18の出力信号は制御線12Rを介して供給される読
み出し制御信号とともにORゲート20の入力となり、AND
ゲート19の出力信号は制御線12Wを介して供給される書
き込み制御信号とともにORゲート21の入力となる。 ここで、半導体メモリ４（第１図）のモードを読み出
しモードに設定するときには、制御線12Rを介して“0"
の読み出し制御信号が送られ、書き込みモードを設定す
るときには、制御線12Wを介して“0"の書き込み制御信
号が送られるものとする。また、出力線15Rに出力され
る読み出し制御信号が“0"のとき、半導体メモリ４はデ
ータ読み出しモードが設定され、制御回路３（第１図）
は半導体メモリ４からのデータ読み出しが許容されたと
判定し、出力線15Wに出力される書き込み制御信号が
“0"のとき、半導体メモリ４はデータ書き込みモードに
設定され、制御回路３は半導体メモリ４へのデータ書き
込みが許可されたと判定する。 そこで、上記表１に示したように、FR＝“1",FW＝
“0"となる（1,0）のフラグがパスワードメモリに設定
され、読み出しのみ禁止するようにした場合の比較回路
８の動作を説明する。 まず、半導体メモリ４からデータを読み出したい場合
には、パスワードラツチ６に入力パスワードがラツチさ
れ、制御線12Rの読み出し制御信号は“0",制御線12Wの
書き込み制御信号は“1"となる。入力パスワードがパス
ワードメモリ７に記憶されている設定パスワードと一致
すると、一致回路17の出力信号は“0"となる。ANDゲー
ト18,19の真理値は、 であるから、ANDゲート18,19の出力信号はともに“0"と
なる。また、ORゲート20,21の真理値は、 であるから、ORゲート20から出力線15Rに出力される読
み出し制御信号は“0"となり、ORゲート21から出力線15
Wに出力される書き込み制御信号は“1"となる。したが
つて、半導体メモリ４からのデータ読み出しが可能とな
る。 同じ条件で半導体メモリ４にデータ書き込みを行ない
たい場合には、制御線12Rの読み出し制御信号は“1",制
御線12Wの書き込み制御信号は“0"となるが、ANDゲート
18,19の出力信号がともに“0"であるから、ORゲート20
から出力線15Rに出力される読み出し制御信号は“1",OR
ゲート21から出力線15Wに出力される書き込み制御信号
は“0"となり、半導体メモリ４へのデータ書き込みが可
能となる。 次に、入力パスワードが設定パスワードと一致しない
場合には、一致回路17の出力信号は“1"となり、上記表
２により、ANDゲート18の出力信号は“1",ANDゲート19
の出力信号は“0"となる。このために、上記表３によ
り、ORゲート20から出力線15Rに出力される読み出し制
御信号は“1"に固定され、半導体メモリ４からのデータ
読み出しを行なうことができない。これに対して、ORゲ
ート21から出力線15Wに出力される書き込み制御信号は
制御線12Wの書き込み制御信号が“0"となると“0"とな
るので、半導体メモリ４へのデータ書き込みは可能であ
る。 このようにして、パスワードメモリ７に「読み出しの
み禁止」のフラグ（1,0）が記憶されていると、半導体
メモリ４へのデータ書き込みは常に可能であるが、入力
パスワードが設定パスワードと一致したときのみ、半導
体メモリ４からのデータ読み出しが可能となる。 同様にして、パスワードメモリ７に「書き込みのみ禁
止」のフラグ（0,1）が記憶されているときには、入力
パスワードが設定パスワードに一致しているとANDゲー
ト18,19の出力信号がともに“0"となるから、半導体メ
モリ４へのデータ書き込み，半導体メモリ４からのデー
タ読み出しがともに可能であるが、入力パスワードが設
定パスワードに一致しないときには、ANDゲート18の出
力信号が“0"、ANDゲート19の出力信号が“1"となり、
半導体メモリ４へのデータ書き込みが禁止される。 また、パスワードメモリ７に「書き込み，読み出しの
双方禁止」のフラグ（1,1）が記憶されているときに
は、入力パスワードが設定パスワードに一致したときAN
Dゲート18,19の出力信号はともに“0"となり、一致しな
いときANDゲート18,19の出力信号はともに“1"となるか
ら、両パスワードが互いに一致しない限り、半導体メモ
リ４へのデータ書き込みも半導体メモリ４からのデータ
読み出しも禁止されることになる。 以上の入力パスワードが設定パスワードと一致しない
ときの動作をまとめると、次表のようになる。 パスワードメモリ７としては、マスクROM,EPROM,EEPR
OMなどの半導体メモリを用いるのが一般であるが、RAM
を用いることもできる。但し、この場合には、第３図に
示すように、半導体メモリ装置２を制御装置１から抜去
した後もパスワードメモリ７の記憶内容を保持できるよ
うにするために、半導体メモリ４をバツクアツプするメ
モリバツクアツプ電池９でもつてパスワードメモリ７を
バツクアツプする。 以上のように、パスワードの判定手段を回路で構成す
ると、たとえば、必要なトランジスタの数はマイクロプ
ロセサを用いた場合の1/1000程度となり、また、プログ
ラムやそれを格納するメモリも不要となるために、マイ
クロプロセサを用いた場合に比べて、パスワード判定手
段の占めるスペースの割合が非常に小さく、また、コス
トの点でも非常に優利となる。 〔発明の効果〕 以上説明したように、本発明によれば、パスワードと
フラグとでもって、書込みモード，読出しモード，もし
くは書込み及び読出しモードの３つのモードについて、
そのいずれかを適宜選択して禁止モードとすることがで
きるし、禁止されてないモードについては自由に実行可
能とすることができて、記憶データに応じてその機密保
持あるいはその破壊防止などの処置を施すことができる
し、また、かかるパスワードやフラグを用いても、これ
に要するメモリ容量としてはわずかなものであって、記
憶データに対して大記憶容量でコンパクトな半導体メモ
リ装置を安価に提供することができる。
【図面の簡単な説明】
第１図は本発明による半導体メモリ装置の一実施例を示
すブロツク図、第２図は第１図における比較回路の一具
体例を示すブロツク図、第３図は本発明による半導体メ
モリ装置の他の実施例を示すブロツク図である。 ２……半導体メモリ装置、４……半導体メモリ、６……
パスワードラツチ、７……パスワードメモリ、８……比
較回路、10……データバス、11……アドレスバス、12,1
6……制御線。
すブロツク図、第２図は第１図における比較回路の一具
体例を示すブロツク図、第３図は本発明による半導体メ
モリ装置の他の実施例を示すブロツク図である。 ２……半導体メモリ装置、４……半導体メモリ、６……
パスワードラツチ、７……パスワードメモリ、８……比
較回路、10……データバス、11……アドレスバス、12,1
6……制御線。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−251985（ＪＰ，Ａ)
特開 昭61−3279（ＪＰ，Ａ)
実開 昭60−39169（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．外部からアクセス可能な半導体メモリと、 設定パスワードを記憶するためのパスワードメモリ手段
と、 外部から入力された入力パスワードを記憶するためのパ
スワードラッチ手段と、 該設定パスワードと入力パスワードとを比較し、その比
較結果に応じて、外部からのアクセス要求に従って該半
導体メモリをデータの書込みもしくは読出し可能なモー
ドに設定する比較手段と、 該半導体メモリの書込みモード，読出しモード，もしく
は書込み及び読出しモードのいずれか１つのモードの禁
止を表わすフラグを記憶するフラグ記憶手段と からなり、 該比較手段は、外部から書込みもしくは読出しのいずれ
かの所定モードでの該半導体メモリへのアクセス要求が
あって、かつ該フラグ記憶手段に該所定モードの禁止を
表わす該フラグが記憶されているときには、外部からの
該アクセス要求により該パスワードラッチ手段に記憶さ
れた該入力パスワードが該パスワードメモリ手段に記憶
されている該設定パスワードと一致するときのみ、該半
導体メモリを該所定モードでアクセスが可能な状態に設
定することを特徴とする半導体メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059000A JP3025502B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体メモリ装置 |
| US07/168,436 US4864542A (en) | 1987-03-16 | 1988-03-15 | Memory cartridge having stored data protecting function and memory protecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059000A JP3025502B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63225841A JPS63225841A (ja) | 1988-09-20 |
| JP3025502B2 true JP3025502B2 (ja) | 2000-03-27 |
Family
ID=13100589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059000A Expired - Fee Related JP3025502B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4864542A (ja) |
| JP (1) | JP3025502B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020025793A (ko) * | 2000-09-29 | 2002-04-04 | 이데이 노부유끼 | 메모리 장치 및 메모리 액세스 제한 방법 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295451U (ja) * | 1989-01-13 | 1990-07-30 | ||
| US5047989A (en) * | 1989-03-10 | 1991-09-10 | Intel Corporation | Chapter mode selection apparatus for MOS memory |
| JP2776929B2 (ja) * | 1989-03-29 | 1998-07-16 | 株式会社日立製作所 | カードデータ処理システム及びカードデータの処理方法 |
| WO1991019067A1 (en) * | 1990-05-15 | 1991-12-12 | Dallas Semiconductor Corporation | Electronic key integrated circuit |
| US5073767A (en) * | 1989-12-05 | 1991-12-17 | Motorola, Inc. | Selective call receiver theft protection device |
| US5027003A (en) * | 1989-12-29 | 1991-06-25 | Texas Instruments Incorporated | Read/write switching circuit |
| DE4009523A1 (de) * | 1990-03-24 | 1991-09-26 | Autonom Computer Vertrieb Gmbh | Computer-steuersystem |
| US5047982A (en) * | 1990-04-12 | 1991-09-10 | Caterpillar, Inc. | Write protection method and apparatus for an EEPROM |
| JPH0476749A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | セキュリティ回路 |
| JPH04137081A (ja) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ｅｅｐｒｏｍを有するｉｃメモリカード |
| KR940004404B1 (ko) * | 1990-11-30 | 1994-05-25 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 |
| US5319598A (en) * | 1990-12-10 | 1994-06-07 | Hughes Aircraft Company | Nonvolatile serially programmable devices |
| GB9028155D0 (en) * | 1990-12-28 | 1991-02-13 | Distribution Systems & Compute | Data collection systems |
| GB9104600D0 (en) * | 1991-03-05 | 1991-04-17 | Mitac Uk Ltd | Computer security system |
| WO1993010498A1 (en) * | 1991-11-12 | 1993-05-27 | Microchip Technology Inc. | Security for on-chip microcontroller memory |
| KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
| FR2686170B1 (fr) * | 1992-01-14 | 1996-09-06 | Gemplus Card Int | Carte a memoire de masse pour microordinateur. |
| US5282247A (en) * | 1992-11-12 | 1994-01-25 | Maxtor Corporation | Apparatus and method for providing data security in a computer system having removable memory |
| JP2885600B2 (ja) * | 1993-03-29 | 1999-04-26 | 株式会社東芝 | 半導体集積回路 |
| US5533125A (en) * | 1993-04-06 | 1996-07-02 | International Business Machines Corporation | Removable computer security device |
| GB2298943B (en) * | 1993-11-13 | 1998-09-23 | Calluna Tech Ltd | Security system for hard disk drive |
| GB9323453D0 (en) * | 1993-11-13 | 1994-01-05 | Calluna Tech Ltd | Security system for portable hard disk drive |
| US5394367A (en) * | 1994-03-18 | 1995-02-28 | Ramtron International Corporation | System and method for write-protecting predetermined portions of a memory array |
| CA2148384C (en) * | 1994-06-27 | 2003-03-18 | Charles Clifford Hallock | Methods for performing intelligent network services with an isdn network terminator located at a subscriber's premise |
| USRE38596E1 (en) * | 1994-06-27 | 2004-09-21 | International Business Machines Corporation | Methods for performing intelligent network services with an ISDN network terminator located at a subscriber's premise |
| JPH0823424A (ja) * | 1994-07-11 | 1996-01-23 | Canon Inc | ファクシミリ装置 |
| US5838613A (en) * | 1994-09-22 | 1998-11-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device having security function |
| US5802558A (en) * | 1994-09-30 | 1998-09-01 | Intel Corporation | Method and apparatus for upgrading reprogrammable memory contents in a PCMCIA card |
| US6724554B1 (en) | 1995-03-10 | 2004-04-20 | Iomega Corporation | Read/write protect scheme for a disk cartridge and drive |
| US5644444A (en) * | 1995-03-10 | 1997-07-01 | Iomega Corporation | Read/write protect scheme for a disk cartridge and drive |
| EP0770997A3 (en) * | 1995-10-27 | 1998-01-07 | Ncr International Inc. | Password protection for removable hard drive |
| DE19623145B4 (de) * | 1996-06-10 | 2004-05-13 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Steuergerätes mit einer über eine Programmiervorrichtung programmierbaren Speichereinrichtung |
| EP0825530A3 (en) * | 1996-06-20 | 2004-06-02 | Sharp Kabushiki Kaisha | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory |
| AU8028798A (en) * | 1997-06-16 | 1999-01-04 | Memory Corporation | Security device |
| JPH11161552A (ja) * | 1997-11-28 | 1999-06-18 | Fujitsu Ltd | 可換記憶媒体のデータ保護方法及び、これを適用した記憶装置 |
| JP2001142654A (ja) * | 1999-11-17 | 2001-05-25 | Melco Inc | 外部記憶装置およびアクセス制御方法 |
| JP3872626B2 (ja) * | 2000-02-14 | 2007-01-24 | シャープ株式会社 | メモリ装置 |
| JP3734408B2 (ja) * | 2000-07-03 | 2006-01-11 | シャープ株式会社 | 半導体記憶装置 |
| JP4489915B2 (ja) * | 2000-07-31 | 2010-06-23 | 大日本印刷株式会社 | 暗証コード照合機能をもった携帯型情報処理装置 |
| JP4678084B2 (ja) * | 2000-09-29 | 2011-04-27 | ソニー株式会社 | メモリ装置およびメモリアクセス制限方法 |
| FR2822971A1 (fr) * | 2001-04-03 | 2002-10-04 | St Microelectronics Sa | Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire |
| JP4064703B2 (ja) * | 2001-05-31 | 2008-03-19 | セイコーインスツル株式会社 | 半導体記憶装置 |
| JP2003143326A (ja) * | 2001-11-07 | 2003-05-16 | Canon Inc | 無線通信システム、情報機器、公衆回線端末、電子認証カード、ペアリングｉｄ設定方法、記憶媒体、及びプログラム |
| US7552345B2 (en) * | 2002-03-04 | 2009-06-23 | Sandisk Corporation | Implementation of storing secret information in data storage reader products |
| US7478248B2 (en) * | 2002-11-27 | 2009-01-13 | M-Systems Flash Disk Pioneers, Ltd. | Apparatus and method for securing data on a portable storage device |
| US7065621B2 (en) * | 2003-02-18 | 2006-06-20 | Takashi Hidai | System and method for implementing a hidden address in a communication module |
| US20040255145A1 (en) * | 2003-05-06 | 2004-12-16 | Jerry Chow | Memory protection systems and methods for writable memory |
| JP2006031540A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | アクセス制御システム |
| US7164611B2 (en) | 2004-10-26 | 2007-01-16 | Micron Technology, Inc. | Data retention kill function |
| JP2006155190A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | データ記憶装置、データ処理方法、記録媒体、およびプログラム |
| EP1760619A1 (en) * | 2005-08-19 | 2007-03-07 | STMicroelectronics Ltd. | System for restricting data access |
| US8789753B1 (en) * | 2008-03-28 | 2014-07-29 | Oracle International Corporation | Method for using and maintaining user data stored on a smart card |
| US8695087B2 (en) * | 2008-04-04 | 2014-04-08 | Sandisk Il Ltd. | Access control for a memory device |
| US20120246713A1 (en) * | 2011-03-24 | 2012-09-27 | Cheng-Hsiung Liao | Method and apparatus for controlling access of a secure digital memory card |
| CN102426853A (zh) * | 2011-05-30 | 2012-04-25 | 上海市电力公司 | 一种电能质量监测设备的加密方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3473159A (en) * | 1966-07-07 | 1969-10-14 | Gen Electric | Data processing system including means for protecting predetermined areas of memory |
| US3576544A (en) * | 1968-10-18 | 1971-04-27 | Ibm | Storage protection system |
| FR2311365A1 (fr) * | 1975-05-13 | 1976-12-10 | Innovation Ste Int | Systeme pour transferer et memoriser des donnees de maniere personnelle et confidentielle au moyen d'objets portatifs electroniques independants |
| GB1561482A (en) * | 1976-11-18 | 1980-02-20 | Ibm | Protection of data processing system against unauthorised programmes |
| DE2838063A1 (de) * | 1978-08-31 | 1980-03-13 | Siemens Ag | Textbearbeitungseinrichtung |
| US4670857A (en) * | 1981-10-26 | 1987-06-02 | Rackman Michael I | Cartridge-controlled system whose use is limited to authorized cartridges |
| US4458315A (en) * | 1982-02-25 | 1984-07-03 | Penta, Inc. | Apparatus and method for preventing unauthorized use of computer programs |
| JPS6039169U (ja) * | 1983-08-22 | 1985-03-18 | 株式会社東芝 | 携帯用資格識別装置 |
| JPS61251985A (ja) * | 1985-04-30 | 1986-11-08 | Toshiba Corp | メモリ保護機構 |
| JPS62271290A (ja) * | 1986-05-20 | 1987-11-25 | Hitachi Maxell Ltd | メモリカ−トリツジ記憶装置 |
-
1987
- 1987-03-16 JP JP62059000A patent/JP3025502B2/ja not_active Expired - Fee Related
-
1988
- 1988-03-15 US US07/168,436 patent/US4864542A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020025793A (ko) * | 2000-09-29 | 2002-04-04 | 이데이 노부유끼 | 메모리 장치 및 메모리 액세스 제한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4864542A (en) | 1989-09-05 |
| JPS63225841A (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025502B2 (ja) | 半導体メモリ装置 | |
| US5749088A (en) | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations | |
| US8190840B2 (en) | Memory devices with data protection | |
| EP0315209B1 (en) | Microcomputer incorporating memory | |
| CN101238473A (zh) | 保护密钥的安全终端、例程和方法 | |
| JP2727527B2 (ja) | 不揮発性メモリ領域の保護方法及び回路 | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
| US5237531A (en) | Read-only memory having a security circuit preventing unauthorized memory retrieval | |
| JPH07175725A (ja) | 半導体記憶装置 | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| US7089427B1 (en) | Security system method and apparatus for preventing application program unauthorized use | |
| JPH06208516A (ja) | セキュリティ回路 | |
| JP2929696B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS63208145A (ja) | Ｉｃカ−ド | |
| JPS6329859A (ja) | 記憶保護装置 | |
| KR960702651A (ko) | 보안성 메모리 카드 | |
| JPH11203206A (ja) | 不揮発性メモリのセキュリティ回路 | |
| JP2752074B2 (ja) | 携帯可能電子装置のデータ記憶方法 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JP2944080B2 (ja) | メモリ内容保護回路 | |
| JPS58208999A (ja) | メモリ装置 | |
| JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
| EP0409284A2 (en) | Data processor | |
| JPS6393059A (ja) | メモリカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |