KR960702651A - 보안성 메모리 카드 - Google Patents
보안성 메모리 카드Info
- Publication number
- KR960702651A KR960702651A KR1019950704967A KR19950704967A KR960702651A KR 960702651 A KR960702651 A KR 960702651A KR 1019950704967 A KR1019950704967 A KR 1019950704967A KR 19950704967 A KR19950704967 A KR 19950704967A KR 960702651 A KR960702651 A KR 960702651A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- microprocessor
- lock
- card
- access control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
Abstract
휴대용 호스트 컴퓨터와 함께 사용하는 보안성 메모리 카드에 있어서, 상기 메모리 카드는, 상기 호스트컴퓨터로 부터의 및 상기 호스트 컴퓨터로의 어드레스, 데이터 및 제어 정보를 송수신하기 위하여 연결된 마이크로 프로세서를 포함하고, 상기 마이크로 프로세서는 다수의 키 값 및 구성 정보를 포함하는 정보를 저장하기 위한 어드레스 가능 비 휘발성 메모리, 상기 카드에 의해 수행되는 메모리 동작들을 한정하는 어드레스, 데이터 및 제어 정보를 송신하기 위해 상기 마이크로 프로세서에 연결된 내부 버스 및 상기 어드레스, 데이터 및 제어 정보를 수신하기 위해 상기 마이크로 프로세서와 공동으로 상기 내부 버스에 연결된 적어도 하나의 비 휘발성 어드레스 가능 메모리를 포함하며, 상기 메모리는 비 휘발성 메모리 부와 보안 제어부를 포함하고, 상기 메모리 부는 다수의 블럭으로 구성된 메모리 어레이를 포함하며, 상기 각 블릭은 복수의 어드레스 가능장소 및 상기 메모리 동작을 수행하기 위한 제어 논리 수단을 가지고, 상기 보안 제어 부는 상기 내부 버스, 상기 제어 논리수단 및 상기 메모리 어레이에 연결되며, 상기 보안 제어 부는 상기 블럭에 연합한 키 값 및 구성 정보의 적어도 하나를 저장하기 위한 다수의 비 휘발성 및 휘발성 저장 장치 및 상기 제어 논리 수단과 상기 저장 장치에 연결된 액세스 제어 논리 수단을 포함하고, 상기 액세스 제어 논리 수단은 상기 마이크로프로세서가 상기 호스트 컴퓨터와 소정의 중명 절차를 수행 완료한 것을 결정 완료하고 상기 마이크로 프로세서가 상기 구성 정보에 따라서 상기 메모리 어레이로 부터 상기 정보의 판독을 허용하기 위해 상기 액세스제어 논리 수단을 인에이블 완료한 후에만 상기 구성 정보에 의해 한정된 상기 메모리 어레이의 어드레스된 상기 블럭 중의 하나에 거장된 정보의 판독을 인에이블 시키는 메모리 카드.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 메모리 카드를 결합시킨 시스템의 전체적인 블럭 선도이다.
제2도는 제1도에서의 액세스 제어 처리기(ACP)의 비 휘발성 메모리의 구조를 포함한 상세도이다.
제3도는 본 발명에 따라 개조된, 제1도에서의 표준적인 플래시 메모리의 블럭선도이다.
제4도는 다양한 증명 절차를 수행하는 본 발명의 메모리 카드의 동작을 설명하기 위하여 사용된 플로우 차트이다.
Claims (26)
- 휴대용 호스트 컴퓨터와 함께 사용한 보안성 메모리 카드로서, 상기 메모리 카드는, 상기 호스트 컴퓨티로 부터의 및 상기 호스트 컴퓨터로의 어드레스, 데이터 및 제어 정보를 송수신하기 위하여 연결뒨 마이크로프로세서이며, 다수의 키 값 및 구성 정보를 포함하는 정보를 저장하기 위한 어드레스 가능 비 휘발성 메모리를 포함하는 상기 마이크로 프로세서, 상기 카드에 의해 수행되는 메모리 동작들을 한정하는 어드레스, 데이터및 제어 정보를 송신하기 위해 상기 마이크로 프로세서에 연결된 내부 버스 및 상기 어드레스, 데이터 및 제어정보를 수신하기 위해 상기 마이크로 프로세서와 공동으로 상기 내부 버스에 연결된 적어도 하나의 비 휘발성어드레스 가능 메모리를 포함하며, 상기 메모리는 비 휘발성 메모리 부와 보안 제어 부를 포함하고, 상기 메모리 부는 다수의 블럭으로 구성된 메모리 어레이를 포함하며, 상기 각 블럭은 복수의 어드레스 가능 장소 및 상기 메모리 동작을 수행하기 위한 제어 논리 수단을 가지고, 상기 보안 제어 부는 상기 내부 버스, 상기 제어논리 수단 및 상기 메모리 어레이에 연결되며, 상기 보안 제어 부는, 상기 블럭에 연합된 구성 정보 및 키값의 적어도 하나를 저장하기 의한 다수의 비 휘발성 및 휘발성 저장 장치 및 상기 제어 논리 수단과 상기저장 장치에 연결된 액세스 제어 논리 수단을 포함하고, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서가 상기 호스트 컴퓨터와 소정의 증명 절차를 수행 완료한 것을 결정하고 상기 마이크포 프로세서가 상기 구성정보에 따라서 상기 메모리 어레이로 부터 상기 정보의 판독을 허용하기 위해 상기 액세스 제어 논리 수단을 인에이블 완료한 후에만 상기 구성 정보에 의해 한정된 상기 메모리 어레이의 어드레스된 상기 블럭 중의 하나에 저장된 정보의 판독을 인에이블 시키는 메모리 카드.
- 제1항에 있어서, 상기 마이크로 프로세서와 상기 비 휘발성 메모리가 별개의 반도체 칩 상에 포함되어 있는 메모리 카드.
- 제1항에 있어서, 상기 카드는 상기 카드를 상기 호스트 컴퓨터에 접속시키는 인터페이스 회로 수단을 더 포함하고, 상기 인터페이스 회로 수단과 상기 마이크로 프로세서가 동일 반도체 칩 상에 포함되는 메모리카드.
- 제1항에 있어서, 상기 비 휘발성 메모리 및 상기 비 휘발성 저장 장치는 플래시 메모리인 메모리 카드.
- 제1항에 있어서, 상기 비 휘발성 베모리 저장 장치 중의 하나는 상기 하나의 키 값에 해당하는 로크 값을 저장하기 위한 로크 메모리이며 상기 비 휘발성 저장 장치 중의 둘은 상기 로크 메모리에 연결된 로크 저장인에이블 소자이고, 상기 로크 에모리는 상기 로크 값으로 최초 로드되고 상기 로크 저장 인에이블 소자는 상기 마이크로 프로세서의 제어 하에 상기 로크 값의 변경을 금지하는 상태로 전환되는 메모리 카드.
- 제2항에 있어서, 상기 로크 값의 저장 및 상기 로크 저장 인에이블 소자의 전환은 상기 메모리 카드의 최초 조립 중에 발생되는 메모리 카드.
- 제5항에 있어서, 상기 휘발성 저장 장치 중의 하나는 상기 구성 정보를 저장하기 위한 상기 메모리 어레이의 블럭의 갯수에 해당하는 복수의 장소를 가지는 어드레스 가능 액세스 제어 메모리이며, 상기 액세스 제어 메모리는 상기 액세스 제어 논리 수단 및 상기 내부 버스에 연결되며, 상기 액세스 제어 메모리는 상기 마이크로 프로세서가 상기 호스트 컴퓨터와 소정 증명 절차를 성공적으로 수행 완료하였음을 결정함으로써 상기 마이크로 프로세서가 상기 액세스 제어 논리 수단에 의해 상기 액세스 제어 메모리를 인에이블 시킨 후에만 상기 마이크로 프로세서의 제어 하에 로드되는 메모리 카드.
- 제7항에 있어서, 상기 로크 메모러 내에 로드튄 상기 로크 값은 모두 ONE이며, 상기 보압 제어 부는 상기 로크 에모리에 연결된 모두 ONE 검출기 회로를 더 포함하고, 상기 검출기 회로는 상기 로크 값이 모두 ONE인 것에 응답하여 상기 보안 제어 부를 유효하게 바이패스시키는 신호를 발생시킴으로써 상기 비 휘발성메모리가 마치 상기 보안 제어부가 포함되지 않았던 것처럼 동작되는 메모리 카드.
- 제7항에 있어서, 상기 소정 증명 절차의 수행은 상기 메모리 카드가 상기 호스트 컴퓨터와 최츠로 연결될때 최초로 발생되는 메모리 카드.
- 제9항에 있어서, 상기 액세서 제어 논리 수단은 상기 로크 메모리로 부터의 상기 로크 값을 수신하도록 연결된 로크 레지스터, 비교기 회로, 상기 마이크로 프로세서에 의해 전송된 키 값을 저장하기 위한 키 레지스터, 소정 시간 인터발을 한정하는 카운트를 저장하기 위한 지연 카운터 및 상기 액세스 제어 메모리에, 상기 비교기 회로에 및 상기 지연 카운터에 연결된 게이트 수단을 포함하며, 상기 비교기 회로는 상기 로크 레지스터 상기 키 레지스터 및 상기 케이트 수단에 연결되며, 상기 게이트 수단은 상기 지연 카운터가 상기 소정 시간 인터발의 종료를 신호할 때에 상기 비교기 회로가 상기 로크 레지스터 내에 로드된 상기 로크 값을 비교하여 비교 동등을 신호하는 것에 응답하여 액세스 변경 허용 신호를 발생시키도록 상기 지연 카운터에 연결되고, 상기 액세스 변경 허용 신호는 상기 액세스 제어 메모리가 상기 구성 정보를 로드하는 것을 규정하는 메모리카드.
- 제10항에 있어서, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서가 각 메모리 칩의 상기 보안제어 부의 동작을 제어하는데 사용하는 소정 세트의 명령에 응답하여 명령 신호들을 발생시키는 회로를 포함하는 메모리 카드.
- 제11항에 있어서, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서에 의해 발생된 상기 소징 세트의 명령 중의 제1명령에 응답하여 상기 로크 값을 상기 로크 베모리에 로드시키는 제1신호를 발생시키며, 상기 소정 세트의 명령 중의 제1명령은 상기 카드의 최초 조립 중에 발생되는 메모리 카드.
- 제12항에 있어서, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서에 의해 발생된 상기 소정 세트의 명령 중의 제2명령에 응답하여 상기 로크 메모리에 저장된 상기 로크 값을 판독 또는 변경하도록 상기 로크저장 인에이블 소자를 소정 상태로 전환시키는 제2신호를 발생시키는 메모리 카드.
- 제12항에 있어서, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서에 의해 발생된 상기 소정 세트의 명령 중의 제3명령에 응답하여 상기 키 레지스터를 상기 키 값 중의 소정 값으로 로드시키는 제3신호를 발생시키며, 상기 소정 세트의 명령 중의 제3명령은 상기 소정 증명 절차가 상기 마이크로 프로세서에 의해 성공적으로 수행 완료된 것이 결정된 후에만 상기 마이크로 프로세서에 의해 발생되는 메모리 카드.
- 제14항에 있어서, 상기 액세스 제어 논리 수단에 의해 발생된 상기 제3신호는 상기 소정 시간 인터발이 시작되도록 동시에 상기 지연 카운터를 강제하며, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서에 의해 발생된 상기 소정 세트의 명령 중의 제4명령들 각각에 응답하여 상기 소정 카운트를 하나씩 감소시키며, 상기 지연 카운터는 상기 소정 세트의 명령 중의 제4명령의 소정 갯수의 실행 이후에 상기 시간 인터발의 종료를 신호하는 메모리 카드.
- 제11항에 있어서, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서에 의해 발생된 소정 세트의 명령 중의 제5명령 및 제6명령에 응답하여 정보가 상기 블럭 중에 어떤 블럭으로 부터 판독 허용되는지를 한정하기 위해 상기 구성 정보에 따라서 상기 액세스 제어 메모리내의 장소를 세트 또는 리세트하는 제5신호및 제6신호를 발생시키는 메모리 카드.
- 호스트 컴퓨터와 통신하도록 상기 호스트 컴퓨터 내에 장착가능한 보안성 메모리 카드로서, 상기 메모리카드는, 상기 호스트 컴퓨터로 부터의 및 상기 호스트 컴퓨터로의 어드레스, 데이터 및 제어 정보를 송수신하기 위하여 연결된 마이크로 프로세서이며, 메모리 영역에 대한 사용자의 액세스 가능성을 한징하는 다수의 키 값을 포함하는 정보를 저장하기 위한 어드레스 가능 비 휘발성 메모리 및 상기 메모리 영역에 메모리 판독액세스 가능성을 한정하는 에모리 구성 정보를 포함하며, 단일 반도체 칩 상에 형성된 마이크로 프로세서, 상기 카드에 의해 수행되는 메모리 동작들을 한정하는 어드레스, 데이터 및 제어 정보를 송신하기 위한 내부버스 및 상기 어드레스, 데이터 및 제어 정보를 수신하기 위해 상기 마이크로 프로세서와 공동으로 상기 내부버스에 연결된 적어도 하나의 비 휘발성 어드레스 가능 메모리 칩을 포함하며, 상기 메모리 칩은 비 휘발성메모리 부와 보안 부를 포함하고, 상기 메모리 부는 다수의 블럭으로 구성되면서 데이터 출력을 가진 비 휘발성메모리 어레이를 포함하며, 상기 각 블럭은 복수의 어드레스 가능 장소 및 상기 메모리 동작을 수행하기 위한 제어 논리 수단을 가지고, 상기 보안 부는 상기 내부 버스, 상기 제어 논리 수단 및 상기 데이터 출력에 연결되며, 상기 보안 제어 부는, 상기 다수의 키 값 중의 하나에 매치되는 소정 로크 값을 최초 수신하고 영구 저장하기 위하여 상기 내부 버스에 결속된 비 휘발성 로크 메모리, 상기 제어 논리 수단 및 상기 로크 에모리에 연결되어 상기 소정 로크 값이 상기 마이크로 프로세서에 의해 상기 키 값 중의 하나에서 선정되어 상기 내부 버스에 인가된 값과 동일하게 매치될 때를 검출하여 인에이블 신호를 발생시키는 액세스 제어 논리 수단 및 상기 메모리 판독 액세스 기능성을 한정하는 상기 메모리 구성 정보를 저장하기 위한 상기 메모리 어레이의 블럭의 갯수에 해당하는 갯수의 복수의 장소를 가진 어드레스 가능 휘발성 액세스 제어 메모리를 포함하며, 상기 액세스 제어 메모리는 상기 제어 논리 수단에, 상기 메모리 어레이 데이터 출력에, 상기 내부 버스에 및 상기 액세스 제어 논리 수단에 연결되고, 상기 액세스 제어 논리 수단은 상기 마이크로 프로세서가 상기 호스트 컴퓨터와 소정 증명 절차가 성공적으로 수행 완료되고 상기 키 값 메모리 중의 소정 값이 전송 완료된 것을 결정하여 상기 액세스 제어 논리 수단이 상기 액세스 제어 메모리 구성 정보에 의해 한정된 바와 같이 상기 정보를 판독 인에이블 하도록 상기 데이터 출력에 애플리케이션을 위한 인에이블 신호를 발생시키는 것을 야기한 후에만 상기 메모리 구성 정보에 의해 한정된 바와 같은 상기 메모리 어레이의 상기 블럭 중의 어드레스된 블럭 내에 저장된 정보의 판독을 인에이블 시키는 메모리 카드.
- 다수의 비 휘발성 메모리 칩을 포함하며, 각 메모리 칩은 어드레스 가능 장소의 블럭들로 구성된 메모리어레이를 포함하고, 다수의 동작 모드의 가능성을 가진 보안성 메모리 카드로서, 상기 카드는, 로크 값을 저장하기 위한 로크 메모리, 제1명령과 제2명령 및 소정 키 값을 발생시키기는 제어 수단, 상기 제어 수단에 연결되고 상기 제1명령에 응답하여 상기 소정 키 값을 저장하기 위한 키 레지스터, 상기 로크 메모리 및 상기 키레지스터에 연결되고, 상기 로크 값과 상기 소정 키 값이 동등할 때 마다 비교 신호를 발생시키는 비교기, 상기 발생 수단에 연결되고 상기 제1명령에 응답하여 상기 카운터를 최대 카운트 값으로 설정하기 위한 지연카운터이며, 계속적 시퀀스의 상기 제2명령에 응답하여 상기 지연 카운터가 ZERO로 감소 완료되었을 때 ZERO 카운트 신호를 발생시키는 상기 지연 카운터, 상기 비교기 및 상기 지연 카운터에 연결된 논리 회로수단이며, 상기 비교 신호 및 상기 ZERO 카운트 신호에 응답하여 액세스 변경 허용 신호를 발생시키는 상기 논리 희로 수단, 제3명령을 발생시키는 상기 제어 수단이며, 상기 블럭 중의 처음 블럭 및 여기에 연속하는 블럭들을 각각 지시하는 제1어드레스 신호 및 연속 어드레스 신호들을 발생시키는 상기 제어 수단 및 상기 블럭 중의 한 블럭 및 여기에 연속하는 블럭들이 판독 인에이블 되었을 때를 지시하는 것을 저장하기 위한상기 제3명령, 상기 어드레스 신호들 및 상기 메모리 액세스 인에이블 신호에 응답하는 액세스 제어 메모리이며, 상기 논리 수단과 상기 제어 수단에 연결된 상기 액세스 제어 메모리 수단을 포함하는 메모리 카드.
- 제18항에 있어서, 상기 소정 값 및 최대 값은 상기 메모리 카드가 비 공인 호스트 컴퓨터에 위치될 때에 상기 비 휘발성 메모리 내에 저장된 상기 정보에 쉽게 액세스되는 것이 방지되도록 충분히 크게 선정된 메모리카드.
- 제18항에 있어서, 상기 제어 수단은 상기 메모리에 연결된 마이크로 프로세서이며, 사용자의 최초 증명동작이 성공적으로 수행됨에 따라 상기 제1명령, 제2명령 및 제3명령을 발생시키는 마이크로 프로세서를 포함하는 메모리 카드.
- 제20항에 있어서, 상기 제1명령은 키 로드 명령이며, 상기 제2명령은 감소 명령이며, 상기 제3명령은 블럭 판독 허용 명령인 메모리 카드.
- 제18항에 있어서, 상기 메모리는 상기 카드가 정규의 메모리 동작을 수행하는 것을 조정하도록 하는 소정 세트의 명령을 디코드(decode)하기 위한 명령 제어 수단을 더 포함하며, 상기 명령 제어 수단은 상기 메모리 내에 저장된 정보의 보안을 제공하도록 하는 상기 제1명령, 제2명령 및 제3명령이 포함된 추가 세트의명령을 디코드하기 위한 수단을 포함하는 메모리 카드.
- 다수의 비 휘발성 메모리 칩을 포함하는 호스트 컴퓨터 내에 장착 가능하며, 각 메모리 칩은 메모리동작을 수행하기 위한 명령 신호를 발생하기 위한 제어 논리 회로 및 어드레스 가능 장소의 블럭들로 구성된 메모리 어레이를 포함하는 보안성 메모리 카드의 형성 방법으로서, 메모리 영역에 대한 액세스 가능성을 한정하는 메모리 구성 정보 및 사용자가 상기 메모리 영역에 액세스 가능성을 한정하는 다수의 키 값을 포함하는 정보를 저장하기 위한 어드레스 가능 비 휘발성 메모리를 포함하는 마이크로 프로세서를, 카드에 장착되어 상기 호스트 컴퓨터와 통신하도록 상기 카드에 결합시키는 제(a)단계, 소정 로크 값을 저장하기 위한 비 휘발성 로크 메모리, 상기 로크 메모리에 연결된 액세스 제어 논리 회로 및 상기 구성 정보에 따라 액세스 가능비트 정보를 저장하기 위한 복수개의 장소에 해당하는 상기 복수개의 블럭을 가진 어드레스 가능 휘발성 액세스 제어 메모리를 포함하는 보안 논리 회로를, 각 비 휘발성 메모리 칩에 결합시키는 제(b)단계, 각 메모리칩에 어드레스, 데이터 및 제어 정보를 전송하도록 상기 마이크로 프로세서를 각 메모리 칩에 결속시키는 제(c)단계, 상기 보안 논리 회로를 동작시키기 위해 상기 제어 논리 회로를 복수의 명령에 응답하도록 변경시키는 제(d)단계, 상기 마이크로 프로세서가 상기 호스트 컴퓨터와 소정의 사용자 중명 동작을 최초 수행하는 제(e)단계 및 상기 마이크로 프로세서가 상기 액세스 제어 메모리 내에 저장된 상기 액세스 가능 비트 정보에 따라서 상기 블럭의 개별 블럭에 저장되어 있는 정보를 판독 허용하도록 제(e)단계에서의 상기 증명 동작이 성공적으로 수행 완료된 때에만 상기 복수의 명령 중의 특정 명령을 상기 각 칩에 전송하는 것에 의해 상기 보안 논리 회로를 인에이블 하게 하는 제(f)단계로 구성된 메모리 카드의 형성 방법.
- 제23항에 있어서, 상기 마이크로 프로세서의 비 휘발성 메모리는 다수의 부를 가지며, 상기 제(a)단계는 상기 다수의 부 중의 첫째 부내에서 상기 키 값의 로드 및 상기 키 값을 위한 랜덤 값을 발생시키는 단계를 더 포함하는 단계로 구성된 메모리 카드의 형성 방법.
- 제24항에 있어서, 상기 마이크로 프로세서는 상기 마이크로 프로세서의 비 휘발성 메모리에 연결된 인터발 카운터를 더 포함하며, 상기 제 (a)단계는 사용자가 선정한 시간 인터발을 발생시키는 단계 및 상기 사용자가 선정한 시간 인터발 값을 상기 인터발 카운터 내에 로드하는 단계를 더 포함하며, 상기 사용자가 선정한시간 인터발의 주기로서 상기 제 (e)단계에서의 사용자의 증명 동작을 시도시키는 제 (g)단계 및 상기 제 (b)단계의 상기 증명 동작이 성공적으로 수행되는 한 상기 액세스 가능 비트 정보에 따라서 상기 블럭 내에 저장된 상기 정보를 계속적으로 판독 허용케 하는 제 (h)단계를 더 포함하는 메모리 카드의 형성 방법.
- 많은 양의 정보를 저장하기 위한 다수의 비 휘발성 메모리 칩을 포함하며, 각 메모리 칩은 메모리 동작을 수행하도록 명령 신호를 발생시키기 위한 제어 논리 회로 및 어드레스 가능 장소의 블럭으로 구성된 메모리어레이를 포함하는 보안성 메모리 카드의 형성 방법으로서, 메모리 영역에 대한 액세스 가능성을 한정하는 메모리 구성 정보 및 상기 메모리 영역에 대한 사용자의 액세스 가능성을 한정하는 다수의 키 값을 포함하는 정보를 저장하기 위한 어드레스 가능 비 휘발성 메모리를 포함하는 마이크로 프로세서를 상기 카드에 결합시키는 제 (a)단계, 소정 로크 값을 저장하기 위한 비 휘발성 로크 메모리, 상기 로크 메모리에 연결된 액세스제어 논리 희로 및 상기 구성 정보에 따라 액세스 가능 비트 정보를 저장하기 위한 복수개의 장소에 해당하는 상기 복수개의 블럭을 가진 어드레스 가능 휘발성 액세스 제어 메모리를 포함하는 보안 논리 회로를, 각 비휘발성 메모리 칩에 결합시키는 제 (b)단계, 각 메모리 칩에 어드레스, 데이터 및 제어 정보를 전송하도록 상기 마이크로 프로세서를 각 메모리 칩에 연결시키는 제 (c)단계 및 상기 제어 논리 회로에 의해 정규로 제공되는 한 세트의 명령에 대한 확장으로서 상기 보안 논리 회로를 동작시키기 위한 복수의 명령에 결합되도록 상기 제어 논리 회로를 변경하는 재 (d)단제로 구성되어, 상기 보안 논리 회로가 상기 칩이 상기 메모리 카드로부터 탈착되더라도 상기 다수의 칩 내에 함유된 정보를 비 공인 방법으로 판독하는 것이 방지되는 메모리 카드의 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB1994/000031 WO1995024698A1 (en) | 1992-10-14 | 1994-03-07 | A secure memory card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960702651A true KR960702651A (ko) | 1996-04-27 |
| KR100232086B1 KR100232086B1 (ko) | 1999-12-01 |
Family
ID=11004288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950704967A KR100232086B1 (ko) | 1994-03-07 | 1994-03-07 | 보안성 메모리 카드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100232086B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7831763B2 (en) | 2006-12-19 | 2010-11-09 | Samsung Electronics Co., Ltd. | Security apparatus and method for nonvolatile memory and system thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618789B1 (en) | 1999-04-07 | 2003-09-09 | Sony Corporation | Security memory card compatible with secure and non-secure data processing systems |
| KR100476892B1 (ko) * | 2002-04-29 | 2005-03-17 | 삼성전자주식회사 | 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템 |
-
1994
- 1994-03-07 KR KR1019950704967A patent/KR100232086B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7831763B2 (en) | 2006-12-19 | 2010-11-09 | Samsung Electronics Co., Ltd. | Security apparatus and method for nonvolatile memory and system thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100232086B1 (ko) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240037045A1 (en) | Apparatuses and methods for securing an access protection scheme | |
| US11868278B2 (en) | Block or page lock features in serial interface memory | |
| US5237609A (en) | Portable secure semiconductor memory device | |
| CN101238473B (zh) | 保护密钥的安全终端和方法 | |
| KR960701415A (ko) | 프로그램으로 제어되는 시큐리티 액세스 콘트롤을 가진 보안성 메모리 카드 | |
| JP2001256460A (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード | |
| US9304943B2 (en) | Processor system and control method thereof | |
| RU2005139807A (ru) | Способ и устройство для предотвращения несанкционированного использования модуля идентификации абонента в терминале подвижной связи | |
| JP2001356963A (ja) | 半導体装置およびその制御装置 | |
| JPH06223000A (ja) | システムプラットフォームの保安方法及び保安装置 | |
| US7891556B2 (en) | Memory access controller and method for memory access control | |
| JP3182425B2 (ja) | Ｒｏｍデータの保護方法及び装置 | |
| US7054121B2 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| KR960702651A (ko) | 보안성 메모리 카드 | |
| US20060185006A1 (en) | Flash card capable of enabling or disabling CPRM function | |
| EP1066567B1 (en) | Method and apparatus for secure address re-mapping | |
| US20190212930A1 (en) | Data storage chip and data access method | |
| US20020166065A1 (en) | Method and system for providing security to processors | |
| KR100502803B1 (ko) | 암호기능을갖는컴퓨터및그제어방법 | |
| JPS6329859A (ja) | 記憶保護装置 | |
| KR100203257B1 (ko) | 도난방지 기능을 구비한 퍼스널컴퓨터의 확장메모리장치 | |
| US20030149877A1 (en) | Smart card with keypro function | |
| JPH04367045A (ja) | 半導体記憶装置 | |
| JPH03176728A (ja) | メモリカード | |
| JPH04304540A (ja) | 半導体記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090902 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |