JP4678084B2 - メモリ装置およびメモリアクセス制限方法 - Google Patents

メモリ装置およびメモリアクセス制限方法 Download PDF

Info

Publication number
JP4678084B2
JP4678084B2 JP2000300974A JP2000300974A JP4678084B2 JP 4678084 B2 JP4678084 B2 JP 4678084B2 JP 2000300974 A JP2000300974 A JP 2000300974A JP 2000300974 A JP2000300974 A JP 2000300974A JP 4678084 B2 JP4678084 B2 JP 4678084B2
Authority
JP
Japan
Prior art keywords
memory
area
data
memory device
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000300974A
Other languages
English (en)
Other versions
JP2002108714A (ja
Inventor
拓己 岡上
泰子 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000300974A priority Critical patent/JP4678084B2/ja
Priority to TW090123492A priority patent/TW521183B/zh
Priority to US09/967,410 priority patent/US6775754B2/en
Priority to EP01308341A priority patent/EP1193602A3/en
Priority to KR1020010060425A priority patent/KR20020025799A/ko
Priority to MYPI20014556A priority patent/MY127318A/en
Priority to CNB011372532A priority patent/CN1270244C/zh
Publication of JP2002108714A publication Critical patent/JP2002108714A/ja
Application granted granted Critical
Publication of JP4678084B2 publication Critical patent/JP4678084B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module

Description

【0001】
【発明の属する技術分野】
この発明は、非可逆書き込みメモリを使用したメモリ装置およびメモリアクセス制限方法に関する。
【0002】
【従来の技術】
一度だけ書き込みが可能な非可逆書き込みメモリが知られている。例えば半導体メモリの一つとして、OTP(One Time Programmable ROM) と呼ばれ、1回だけデータを書き込むことができるものが提案されている。この発明では、非可逆書き込みメモリであって、不揮発性のものが使用される。すなわち、一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。非可逆書き込みメモリは、フラッシュメモリと比較して低コスト化が可能である。
【0003】
【発明が解決しようとする課題】
最近では、カード状のフラッシュメモリがデータ記録媒体として実用化されつつある。例えばディジタルカメラで撮影した静止画をフラッシュメモリに記録することがなされている。しかしながら、フラッシュメモリの価格が比較的高い問題がある。OTPは、低価格ではあるが、再使用できない問題がある。よりOTPが低価格になると、利用度が高まることが期待される。一般的に、記憶媒体が大量に使用されるようになるほど、その価格が低下する。
【0004】
したがって、この発明の目的は、非可逆書き込みメモリがより広範に使用されることを可能とメモリ装置およびアクセス制限方法を提供することにある。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の発明は、非可逆書き込みメモリで構成されたメモリ装置において、初期データが予め書かれる指定領域と、ユーザが予め用意したデータを書き込む所定の領域と、予め設定したメモリの容量に対するメモリ量の割合を示す設定値を書き込む領域とを備え、指定領域に対して初期データと異なるデータが書かれることによって、所定の領域に対するアクセスが不可とされ、所定の領域に対するアクセスが不可とされた状態において、アクセス可能とされている所定領域以外のメモリエリアの使用により、メモリの容量に対する使用メモリ量の割合を示す値が設定値となるときに、所定の領域に対するアクセスが可能となるようにされたメモリ装置である。
【0007】
請求項の発明は、不揮発性の非可逆書き込みメモリ装置のアクセス制限方法において、初期データが予め書かれた指定領域に対して初期データと異なる特定のデータが書かれることによって、メモリ装置を制御する制御部で、ユーザが予め用意したデータが書き込まれた所定の領域に対するアクセスを不可とし、所定の領域に対するアクセスが不可とされた状態において、アクセス可能とされている所定領域以外のメモリエリアの使用により、メモリの容量に対する使用メモリ量の割合を示す値が、他の領域に予め書き込まれたメモリの容量に対するメモリ量の割合を示す設定値となるときに、制御部で、所定の領域に対するアクセスを可能とするアクセス制限方法である。
【0009】
この発明によれば、メモリをある程度使用した時、または指定領域に対して特定データと所定の関係にあるデータが書き込まれた時に、予め書き込まれているデータがアクセス可能となる。このデータは、ユーザに対して特典をもたらすものであり、または広告・宣伝用の情報である。したがって、メモリ装置の使用を促進し、また、メモリ装置の価格を低下させることが可能となる。
【0010】
【発明の実施の形態】
図1に、この発明の一実施形態におけるシステムの概略的な構成を示す。ホスト側とメモリ装置側とが例えばシリアルインターフェースを介して接続されている。ホスト側データ処理装置1は、データ処理部2とコントロールIC3とを有している。メモリ装置10は、コントロールIC11とメモリ12とを有している。メモリ装置10は、データ処理装置1に対して着脱自在のカード状の構成とされている。
【0011】
データ処理部2は、メモリ装置10に対して書き込むデータを生成し、また、メモリ装置10からデータを読み出し、読み出したデータを利用して種々のデータ処理を行なう。例えばデータ処理装置1がディジタル電子カメラであり、撮影された画像がメモリ装置10に書き込まれ、また、画像がメモリ装置10から読み出される。データ処理装置1の他の例は、オーディオ記録/再生装置であり、圧縮オーディオデータがメモリ装置10に書き込まれ、また、圧縮オーディオデータがメモリ装置10から読み出される。
【0012】
コントロールIC3および11は、並列−直列変換回路、データを一時的に保持するバッファメモリ、インターフェース回路等をそれぞれ有している。コントロールIC3と11との間には、電源ラインVCC、データラインDIO、接地ラインGNDが設けられている。データラインDIOを介してデータ処理装置1からメモリ装置10に対して、コマンドおよび書き込みデータが伝送される。メモリ装置10からデータ処理装置1に対してデータラインDIOを介して読み出しデータが伝送される。図示しないが、クロック信号、コントロール信号等を伝送するための信号ラインが設けられる。
【0013】
図2は、一実施形態のメモリ装置10のより詳細な構成を示す。メモリ12は、所定のデータ量の単位(例えば図2における水平ストライプ状のエリア)で読み書きされる。メモリ12上の所定の二つのエリアがブートエリア13aおよび13bとされている。ブートエリア13a、13bには、属性情報等の種々の情報が予め記録されている。例えばブートエリア13a、13bにそのメモリ装置が読み出し専用か、アクセス制限対応メモリか、書き替え可能なものかを区別する情報が記録されている。これらの特性が異なる種類のメモリ装置が混在して使用される可能性のある環境では、ブートエリアに含まれる属性情報によって特性が識別される。
【0014】
ブートエリア13a、13bは、メモリ装置を10をデータ処理装置1に対して装着した時に、データ処理装置1が最初に読み出すエリアである。ブートエリア13a、13bは、常に読み出し可能とされている。さらに、メモリ12には、指定エリア14および隠しエリア(斜線領域)15が設けられている。メモリ12上で、ブートエリア13a、13b、指定エリア14、隠しエリア15以外のメモリエリア(ユーザエリア)を16で示す。ユーザエリア16を使用してユーザデータが書き込まれる。
【0015】
非可逆書き込みメモリ(OTP)のメモリ12は、ユーザエリア16の先頭(図2の最も上側のエリア)から順番に使用される。ユーザエリアの例えば先頭のエリア16aには、設定値が書き込まれる。設定値は、メモリ12の元々のメモリ容量に対して実際に使用したメモリ量の割合を示す値である。例えばメモリ12の書き込みのデータ単位でもって設定値が示される。一例として、約80%のメモリ量を使用した場合に相当する設定値がエリア16aに書き込まれている。また、各エリアに対してデータが書き込まれると、そのエリアのフラグ(例えば1ビット)が使用済を示すものに変更される。フラグの記録位置もメモリ上の各エリアに設定されている。
【0016】
指定エリア14には、メモリ装置10の出荷時に初期値が書かれている。また、隠しエリア15には、隠しデータが記録される。メモリ装置10の出荷後に、例えばコンテンツ提供者、コンテンツ配信者等の2次的なメモリ提供者によって、文字データ、音楽データ、画像データまたはこれらの組み合わせたデータが隠しデータとして記録される。メモリの販売等をビジネスとする者に限らず、個人が隠しデータをメモリ12に記録するようにしても良い。後述するように、隠しデータは、ユーザに対して特典を生じさせたり、宣伝・広告用の情報である。
【0017】
コントロールIC11のデータラインDIOに対して、アクセス制御部21が接続されている。アクセス制御部21は、メモリ12に対してのデータの書き込み、メモリ12からのデータの読み出しを制御するもので、データを蓄えるバッファメモリ、コマンドを蓄えるレジスタ等を有している。
【0018】
また、電源ラインVCCに対してリセット信号生成部23が接続されている。リセット信号生成部23は、電源ラインVCCの電圧変動を監視し、メモリ装置10に対する電源のオンを検出し、その検出に基づいてリセット信号を発生するものである。リセット信号に応答して指定エリア14に書かれているデータがレジスタ22に対してロードされる。
【0019】
アクセス制御部21とメモリ12のブートエリア13a、13bおよびユーザエリア16とが接続される。それによって、これらのエリア13a,13bおよび16に対して常にアクセスすることが可能とされる。また、アクセス制御部21とメモリ12の指定エリア14および隠しエリア15との間に、ゲート(スイッチ)G0が設けられる。ゲートG0は、コントロール信号によって一度オンまたはオフとされると、次にコントロール信号が供給されるまでその状態が保持されるものである。
【0020】
リセット信号に応答して指定エリア14からレジスタ22に取り込まれたデータが初期状態か否かを検出する初期状態検出部26が設けられる。初期状態検出部26の検出出力によって、ゲートG0のオン/オフが制御される。
【0021】
また、コントロールIC11に使用状態検出回路27が設けられる。使用状態検出回路27には、エリア16aに記録されている設定値とユーザエリア16のエリア16a以外のエリアに関する使用済か否かを示すフラグとが供給される。使用状態検出回路27は、メモリ使用量が設定値に達したか否かを検出する。この検出結果に基づいて発生する検出信号によってゲートG0のオン/オフが制御される。
【0022】
ゲートG0に対する制御について説明する。初期状態検出部26によって初期状態であることが検出されると、ゲートG0がオンとされ、初期状態でないと検出されると、ゲートG0がオフされる。また、使用状態検出回路27によって、メモリ使用量が設定値に達していない場合には、ゲートG0がオフとされ、メモリ使用量が設定値に達した場合には、ゲートG0がオンとされる。ゲートG0がオンの場合には、指定エリア14および隠しエリア15の両方がアクセス可能である。初期状態か否かの検出信号と、使用状態検出回路27の検出信号との両者によってゲートG0が制御される。なお、図2に示すコントロールIC11には、図示しないが、CPUからなるシーケンサ(コントローラ)が設けられている。
【0023】
図3は、コントロールIC11内のシーケンサの制御の下でなされる一実施形態の動作を説明するためのフローチャートである。ステップS1において、パワーがオンされると、電源ラインVCCが立ち上がったことがリセット信号生成部23によって検出され、リセット信号生成部23からリセット信号が発生する。リセット信号によってメモリ12の指定エリア14のデータがコントロールIC11のレジスタ22にロードされる(ステップS2)。
【0024】
ステップS3において、レジスタ22にロードされたコードが初期値であるか否かが初期状態検出部26によって決定される。初期状態では、指定エリア14のデータが初期値である。初期値は、メモリ装置10がユーザに渡される前に書かれている値であり、例えば全ビットが"1" のコードである。初期状態である場合には、初期状態検出部26の出力によってゲートG0がオンとされる。
【0025】
ゲートG0がオンになると、メモリ12の全エリアに対するアクセスが可能となる(ステップS4)。すなわち、常にアクセス可能なブートエリア13a、13bおよびユーザエリア16に加えて、指定エリア14およびメモリエリア15に書かれているデータを読み出すことができ、また、空いているエリアに対してデータを書き込むことができる。
【0026】
ユーザは、全エリアにアクセス可能な状態において、隠しエリア15に対し所望の情報を書き込む。また、エリア16aに対して所望の設定値を書き込む。その後、指定エリア14に対して、初期値と異なるコードを記録する。そして、パワーをオフとする。メモリ12は、不揮発性メモリであり、電源を切っても書かれた情報が消えない。次に、パワーがオンされ、レジスタ22に指定エリア14のデータをロードすると、このロードされたデータは、初期値と異なるために、ステップS3では、初期状態ではないと決定される。
【0027】
ステップS5では、メモリ12の使用状態が使用状態検出回路27に読み込まれる。また、エリア16aに記録されている設定値も使用状態検出回路27に読み込まれる。ステップS6において、読み込まれた使用状態が設定値と一致するか否かが決定される。例えばメモリ使用量が選定値の80%に到達したか否かが使用状態検出回路27によって決定される。
【0028】
使用量が設定値に達していない場合には、ゲートG0がオフであり、指定エリア14および隠しエリア15は、アクセス不可である(ステップS8)。メモリ使用量がエリア16aに記録されている設定値と一致すると、使用状態検出回路27の検出信号によってゲートG0がオンとされる。それによって、指定エリア14および隠しエリア15がアクセス可能となる(ステップS7)。すなわち、隠しエリア15に記録されている隠しデータがアクセス制御部21によって読み出し可能となる。
【0029】
上述したこの発明の一実施形態は、メモリ12を設定された状態(規定容量)まで使用した時に、初めて隠しエリア15に対するアクセスが可能となる。それまでは、隠しエリア15に記録されている隠しデータを得ることができない。このようなメモリ装置10は、隠しデータを当たり/外れのマークとしたり、隠しデータをポイントとし、当たりの場合に賞品を貰えたり、ポイントを集めることでプレゼントを貰えるようにできる。
【0030】
また、隠しデータがプロモーション用の映像および/または音楽のデータとすることによって、広告・宣伝用の媒体としてメモリ装置を利用できる。その場合には、スポンサーが消費者に対して無料または低価格でメモリ装置を頒布することが可能となる。さらに、隠しデータを用いてWebサイトにアクセスしたり、抽選の応募をすることを可能としても良い。その場合、ポイント数で抽選回数が増加するようにしても良い。この場合、隠しデータで再生される映像、音楽、番号等の情報が暗証番号の代わりの役割を果たし、通常アクセスできないシークレットインターネットサイトにアクセスすることが可能となるようにしても良い。これらの隠しデータにより得られる特典によって、メモリ装置の販売を促進することができる。さらに、ビジネス用途に限らず、プライベートな用途においても、利用価値がある。
【0031】
図4は、他の実施形態のメモリ装置10のより詳細な構成を示す。前述の一実施形態の構成を示す図2と対応する部分には、同一の参照符号を付して示す。ブートエリア13a、13bおよびユーザエリア16は、データ処理装置1によって常にアクセス可能とされている。出荷時に初期値が書かれている指定エリア14の他にユーザエリア16内に第2の指定エリア16bが設けられている。図4中で、指定エリア1は、第1の指定エリアを表し、指定エリア2は、第2の指定エリアを表す。さらに、隠しエリア(斜線領域)15が設けられている。
【0032】
アクセス制御部21とメモリ12の指定エリア14および隠しエリア15との間に、並列的にゲート(スイッチ)G1およびG2が設けられる。これらのゲートG1およびG2は、コントロール信号によって一度オンまたはオフとされると、次にコントロール信号が供給されるまでその状態が保持されるものである。
【0033】
初期状態検出部26がレジスタ22に取り込まれた指定エリア14からのデータが初期状態か否かを検出し、初期状態検出部26の検出出力によって、ゲートG2のオン/オフが制御される。レジスタ22に取り込まれたデータが一方の入力として供給される比較回路24が設けられている。
【0034】
また、第2の指定エリア16bから読み出されたデータが格納されるレジスタ25が設けられ、レジスタ25の出力が比較回路24に対して他方の入力として供給される。比較回路24は、レジスタ22および25の出力の一致を検出するものである。比較回路24の出力によって、ゲートG1のオン/オフが制御される。
【0035】
ゲートG2に対する制御は、前述の一実施形態中のゲートG0に対する制御と同様になされる。すなわち、初期状態であることが検出されると、ゲートG2がオンとされ、初期状態でないと検出されると、ゲートG2がオフされる。また、レジスタ22に取り込まれた第1の指定エリア14のデータと、レジスタ25に取り込まれた第2の指定エリア16bのデータとが比較回路24で比較され、両者が一致する時には、ゲートG1がオンとされる。ゲートG1がオンの場合には、指定エリア14および隠しエリア15の両方がアクセス可能である。逆に、比較回路24によって一致が検出されない時には、ゲートG1がオフであり、指定エリア14および隠しエリア15の両方がアクセス不可能である。
【0036】
図5は、コントロールIC11内のシーケンサの制御の下でなされる他の実施形態の動作を説明するためのフローチャートである。ステップS11において、パワーがオンされると、電源ラインVCCが立ち上がったことがリセット信号生成部23によって検出され、リセット信号生成部23からリセット信号が発生する。リセット信号によってメモリ12の第1の指定エリア14のデータがコントロールIC11のレジスタ22にロードされる。(ステップS12)。
【0037】
ステップS13において、レジスタ22にロードされたコードが初期値であるか否かが初期状態検出部26によって決定される。初期状態では、指定エリア14のデータが初期値である。初期値は、メモリ装置10がユーザに渡される前に書かれている値である。初期状態である場合には、初期状態検出部26の出力によってゲートG2がオンとされる。
【0038】
ゲートG2がオンになると、メモリ12の全エリアに対するアクセスが可能となる(ステップS14)。すなわち、常にアクセス可能なブートエリア13a、13bおよびユーザエリア16に加えて、指定エリア14および隠しエリア15に書かれているデータを読み出すことができ、また、空いているエリアに対してデータを書き込むことができる。
【0039】
ユーザ例えば二次的なメモリ供給業者は、全エリアにアクセス可能な状態において、隠しエリア15に対し所望の情報を書き込む。その後、第1の指定エリア14に対して、初期値と異なる特定のデータを記録する。そして、パワーをオフとする。メモリ12は、不揮発性メモリであり、電源を切っても書かれた情報が消えない。次に、パワーがオンされ、レジスタ22に指定エリア14のデータをロードすると、このロードされたデータ(特定のデータ)は、初期値と異なるために、ステップS13では、初期状態ではないと決定される。
【0040】
ステップS15では、メモリ12の第2の指定エリア16bのデータがレジスタ25にロードされる。ステップS16(比較回路24)において、レジスタ22のデータと、レジスタ25のデータとが一致するか否かが決定される。両者が一致すると、ゲートG1がオンとなり、指定エリア14および隠しエリア15にアクセス可能となる(ステップS17)。元々ブートエリア13a、13bとユーザエリア16は、常にアクセス可能であるので、ステップS17では、全エリアがアクセス可能となっている。
【0041】
ステップS16において、二つのレジスタ22および25の内容が一致しないと決定される時には、ゲートG1がオフであるため、指定エリア14および隠しエリア15にアクセスすることができない。
【0042】
上述した他の実施形態によるメモリ装置は、スタンプラリーに使用することができる。例えば電車一日乗車券、1週間フリーチケット、周遊チケットなどと組み合わせて、複数の駅や、プレイスポット等の指定場所を回って訪ね、各指定場所でスタンプのように、あるデータ(指定値)を第2の指定エリア16bに書き込む。そして、指定場所のデータを全て集めた時点(例えば10駅終了した時点)で、指定エリア16bに書き込まれたデータが指定エリア14に書かれた特定のデータと一致したものとなる。それによって、ゲートG1がオンとなり、隠しエリア15に対するアクセスが可能となる。隠しエリア15に予め書いておくデータは、一実施形態について説明したような当たりマーク、広告・宣伝用のデータ、ポイント、プレミアムデータ等である。
【0043】
また、スタンプが押された日時をチェックすることによって、どこにどの程度の時間をかけてスタンプラリーを終了したのが分かるので、そのデータに基づいて一番早く終了した人に特別の賞品を授与する等の応用が可能である。さらに、スタンプ終了データと日時データを用いてあとからインターネットWebサイトにアクセスし、終了した人だけがアクセスできるサイトの運営や、日時データを用いたサービス提供を行なうことも可能となる。例えば一回終了が一回の抽選回数とされたり、ある期間内(抽選期間内)に何回も応募することができる仕組みも応用例として可能である。
【0044】
指定エリア16bにデータを書き込むのは、駅、プレイスポット等の場所に限られない。例えば同一メーカーのオーディオ/ビジュアル機器、ディジタル機器によってメモリ装置が使用されるごとにデータを書き込むようにしても良い。あるメーカーが販売しているディジタルカメラでメモリ装置を使用すると、指定エリア16bに対して指定のデータが書かれる。次に、他の機器例えばノートパソコンでメモリ装置を使用すると、指定エリア16bに対して指定のデータが書かれる。このようにして、設定された個数例えば5台の機器によってメモリ装置を使用すると、指定エリア16bに書かれるデータが指定エリア14の特定データと一致する。それによって、隠しエリア15に対するアクセスが可能となる。
【0045】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えばパワーのオン時に初期状態を検出するようにしているが、メモリ装置を装着した時に初期状態を検出するようにしても良い。また、レジスタ22および25の内容が一致することを検出して隠しエリア15に対するアクセスを可能としているが、両者がある特定の条件を満たす場合(一定の差分を有する場合等)に、アクセスを可能とするようにしても良い。さらに、この発明は、非可逆書き込みメモリとして不揮発性の半導体メモリ(OTP)に限らず、追記型の光ディスク等の蓄積媒体を使用しても良い。蓄積媒体の場合では、ディスクの最内周側に設けられた領域(リードインエリアと呼ばれる)がブートエリアに相当する。
【0046】
【発明の効果】
この発明によれば、メモリ使用量が設定状態となると、隠しエリアに対するアクセスが可能となる。また、この発明では、指定エリアに対して特定のデータと一致するデータが書かれると、アクセスエリアに対するアクセスが可能となる。隠しエリアに記録された隠しデータを得ることによって、特典が得られようにすれば、メモリ装置の販売を促進することが可能となる。また、メモリ装置と結びついて、新たなビジネスモデルを構築することができる。
【図面の簡単な説明】
【図1】この発明を適用することができるシステムの一例を示すブロック図である。
【図2】この発明の一実施形態におけるメモリ装置の構成を示すブロック図である。
【図3】この発明の一実施形態におけるメモリ装置の動作を説明するためのフローチャートである。
【図4】この発明の他の実施形態におけるメモリ装置の構成を示すブロック図である。
【図5】この発明の他の実施形態におけるメモリ装置の動作を説明するためのフローチャートである。
【符号の説明】
1・・・データ処理装置、3・・・データ処理装置のコントロールIC、10・・・メモリ装置、11・・・メモリ装置のコントロールIC、14・・・指定エリア、22,25・・・レジスタ、23・・・リセット信号生成部、G0,G1,G2・・・ゲート

Claims (6)

  1. 非可逆書き込みメモリで構成されたメモリ装置において、
    初期データが予め書かれる指定領域と、
    ユーザが予め用意したデータを書き込む所定の領域と、
    予め設定したメモリの容量に対するメモリ量の割合を示す設定値を書き込む領域とを備え、
    上記指定領域に対して上記初期データと異なるデータが書かれることによって、上記所定の領域に対するアクセスが不可とされ、
    上記所定の領域に対するアクセスが不可とされた状態において、アクセス可能とされている上記所定領域以外のメモリエリアの使用により、上記メモリの容量に対する使用メモリ量の割合を示す値が上記設定値となるときに、上記所定の領域に対するアクセスが可能となるようにされたメモリ装置。
  2. 請求項1において、
    上記非可逆書き込みメモリは、不揮発性の半導体メモリであるメモリ装置。
  3. 常にアクセス可能な領域に属性情報が記録されており、上記属性情報中にメモリがアクセス制限に対応するか否かを示す情報が記録されている請求項1に記載のメモリ装置。
  4. 上記所定の領域に書かれるデータは、ユーザに特典を生じさせるマークまたはポイント情報である請求項1に記載のメモリ装置。
  5. 請求項1において、
    上記所定の領域に書かれるデータは、広告・宣伝情報であるメモリ装置。
  6. 不揮発性の非可逆書き込みメモリ装置のアクセス制限方法において、
    初期データが予め書かれた指定領域に対して上記初期データと異なる特定のデータが書かれることによって、上記メモリ装置を制御する制御部で、ユーザが予め用意したデータが書き込まれた所定の領域に対するアクセスを不可とし、
    上記所定の領域に対するアクセスが不可とされた状態において、アクセス可能とされている上記所定領域以外のメモリエリアの使用により、上記メモリの容量に対する使用メモリ量の割合を示す値が、他の領域に予め書き込まれたメモリの容量に対するメモリ量の割合を示す設定値となるときに、上記制御部で、上記所定の領域に対するアクセスを可能とするアクセス制限方法。
JP2000300974A 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法 Expired - Fee Related JP4678084B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000300974A JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法
TW090123492A TW521183B (en) 2000-09-29 2001-09-24 Memory device and limitation method for memory access
EP01308341A EP1193602A3 (en) 2000-09-29 2001-09-28 Memory and access restriction
KR1020010060425A KR20020025799A (ko) 2000-09-29 2001-09-28 메모리 장치 및 메모리 액세스 제한 방법
US09/967,410 US6775754B2 (en) 2000-09-29 2001-09-28 Memory apparatus and memory access restricting method
MYPI20014556A MY127318A (en) 2000-09-29 2001-09-28 Memory apparatus and memory access restricting method
CNB011372532A CN1270244C (zh) 2000-09-29 2001-09-29 存储器装置及存储器访问限制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300974A JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法

Publications (2)

Publication Number Publication Date
JP2002108714A JP2002108714A (ja) 2002-04-12
JP4678084B2 true JP4678084B2 (ja) 2011-04-27

Family

ID=18782573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300974A Expired - Fee Related JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法

Country Status (7)

Country Link
US (1) US6775754B2 (ja)
EP (1) EP1193602A3 (ja)
JP (1) JP4678084B2 (ja)
KR (1) KR20020025799A (ja)
CN (1) CN1270244C (ja)
MY (1) MY127318A (ja)
TW (1) TW521183B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979195B2 (ja) * 2002-06-25 2007-09-19 ソニー株式会社 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
JP4016741B2 (ja) 2002-06-25 2007-12-05 ソニー株式会社 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム
JP3979194B2 (ja) * 2002-06-25 2007-09-19 ソニー株式会社 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
US7296127B2 (en) 2003-03-31 2007-11-13 Intel Corporation NoDMA cache
US7814554B1 (en) * 2003-11-06 2010-10-12 Gary Dean Ragner Dynamic associative storage security for long-term memory storage devices
US7281102B1 (en) * 2004-08-12 2007-10-09 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
US7277998B1 (en) * 2004-08-12 2007-10-02 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
US7277999B1 (en) * 2004-08-12 2007-10-02 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
CN100358050C (zh) * 2005-05-25 2007-12-26 深圳兆日技术有限公司 一种防止存储器攻击的隐藏rom的方法
JP4911576B2 (ja) * 2006-03-24 2012-04-04 株式会社メガチップス 情報処理装置および追記型メモリ利用方法
US20070271609A1 (en) * 2006-05-18 2007-11-22 Phison Electronics Corp. Security system of flash memory and method thereof
JP4577300B2 (ja) * 2006-11-17 2010-11-10 日本電気株式会社 ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム
JP5186808B2 (ja) * 2007-05-29 2013-04-24 富士ゼロックス株式会社 情報処理装置及びプログラム
US8327059B2 (en) * 2009-09-30 2012-12-04 Vmware, Inc. System and method to enhance memory protection for programs in a virtual machine environment
CN109618101B (zh) * 2014-02-18 2021-10-08 青岛海信移动通信技术股份有限公司 一种终端中的相机启动方法及终端
CN105989299A (zh) * 2014-11-13 2016-10-05 株式会社东芝 存储装置的管理方法及计算机系统
CN105988282A (zh) * 2015-11-08 2016-10-05 乐视移动智能信息技术(北京)有限公司 相机模组故障检测方法及装置
CN105573923A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种访问多块存储空间的控制电路
US10387333B2 (en) * 2017-01-05 2019-08-20 Qualcomm Incorporated Non-volatile random access memory with gated security access
US10387336B2 (en) 2017-03-24 2019-08-20 Micron Technology, Inc. Memory protection based on system state
CN108922567B (zh) * 2018-06-29 2020-08-21 北京同方光盘股份有限公司 光盘隐藏数据读取次数的限定的方法及装置
US11468037B2 (en) 2019-03-06 2022-10-11 Semiconductor Components Industries, Llc Memory device and data verification method
US11507282B2 (en) * 2020-12-04 2022-11-22 Winbond Electronics Corp. Data processing system and method for reading instruction data of instruction from memory including a comparison stage for preventing execution of wrong instruction data

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223198A (ja) * 1996-02-20 1997-08-26 Dainippon Printing Co Ltd 計数機能を有するicカード
JPH09253308A (ja) * 1996-03-18 1997-09-30 Sophia Co Ltd 遊技情報媒体
JPH1165936A (ja) * 1997-06-12 1999-03-09 Oki Micro Design Miyazaki:Kk メモリ装置
JPH11249966A (ja) * 1998-03-03 1999-09-17 Nec Corp 情報記憶装置
WO2000033247A1 (de) * 1998-12-02 2000-06-08 Orga Kartensysteme Gmbh Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
DE3680476D1 (de) * 1985-07-08 1991-08-29 Siemens Ag Verfahren zum kontrollieren eines speicherzugriffs auf einer chipkarte und anordnung zur durchfuehrung des verfahrens.
JP2575358B2 (ja) * 1986-03-28 1997-01-22 シチズン時計株式会社 Icカ−ド
JP3025502B2 (ja) * 1987-03-16 2000-03-27 日立マクセル株式会社 半導体メモリ装置
US5282247A (en) * 1992-11-12 1994-01-25 Maxtor Corporation Apparatus and method for providing data security in a computer system having removable memory
JPH0844628A (ja) * 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
JPH09293022A (ja) * 1996-04-24 1997-11-11 Toshiba Corp データ記録再生装置及び同装置におけるデータ保護方法
JPH1049986A (ja) * 1996-08-05 1998-02-20 Sony Corp 記録媒体、記録又は再生装置、記録又は再生方法
JPH10228421A (ja) * 1997-02-14 1998-08-25 Nec Ic Microcomput Syst Ltd メモリアクセス制御回路
JPH11232884A (ja) * 1998-02-09 1999-08-27 Hitachi Ltd 不揮発性メモリ装置
US6009012A (en) * 1998-06-03 1999-12-28 Motorola Inc. Microcontroller having a non-volatile memory and a method for selecting an operational mode
US6160734A (en) * 1998-06-04 2000-12-12 Texas Instruments Incorporated Method for ensuring security of program data in one-time programmable memory
JP4682421B2 (ja) * 1998-08-31 2011-05-11 ソニー株式会社 記憶装置及び処理装置並びに処理方法
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223198A (ja) * 1996-02-20 1997-08-26 Dainippon Printing Co Ltd 計数機能を有するicカード
JPH09253308A (ja) * 1996-03-18 1997-09-30 Sophia Co Ltd 遊技情報媒体
JPH1165936A (ja) * 1997-06-12 1999-03-09 Oki Micro Design Miyazaki:Kk メモリ装置
JPH11249966A (ja) * 1998-03-03 1999-09-17 Nec Corp 情報記憶装置
WO2000033247A1 (de) * 1998-12-02 2000-06-08 Orga Kartensysteme Gmbh Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist

Also Published As

Publication number Publication date
EP1193602A2 (en) 2002-04-03
US6775754B2 (en) 2004-08-10
TW521183B (en) 2003-02-21
KR20020025799A (ko) 2002-04-04
JP2002108714A (ja) 2002-04-12
MY127318A (en) 2006-11-30
CN1346093A (zh) 2002-04-24
US20020040423A1 (en) 2002-04-04
EP1193602A3 (en) 2005-10-26
CN1270244C (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
JP4678084B2 (ja) メモリ装置およびメモリアクセス制限方法
KR101157433B1 (ko) 사용조건으로서 휴대 데이터 저장 디바이스의 사용자에게메시지의 전달
KR100987241B1 (ko) 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치
JP3764852B2 (ja) データ再生システム、そのシステムに用いられるデータ読取り装置およびその方法
US20110238507A1 (en) Combining user content with supplemental content at a data storage device
JP3016490B2 (ja) Icメモリカード
FR2600446A1 (fr) Appareil electronique portatif, tel que carte a circuit integre, permettant de reduire le nombre des operations d'ecriture
JPH0758500B2 (ja) 携帯可能電子装置
US7061836B2 (en) Method and apparatus for processing information data and management information thereof
JP4678083B2 (ja) メモリ装置およびメモリアクセス制限方法
WO2002031663A1 (fr) Memoire
US7921340B2 (en) Nonvolatile memory device, nonvolatile memory system, and defect management method for nonvolatile memory device
KR20050103448A (ko) 반도체 메모리 카드 및 컴퓨터 판독가능한 프로그램
JP2001109666A (ja) 不揮発性半導体記憶装置
EP1091357A2 (en) Record medium with mechanism of secrecy protection
US5911031A (en) IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof
JPH0696304A (ja) メモリカード
JP4300759B2 (ja) 記録媒体、情報処理装置および記録媒体の使用方法
JP2006059385A (ja) データ再生システム、そのシステムに用いられるデータ書込み装置、データ読取り装置およびその方法
JP2528466B2 (ja) Icカ−ド
JP3898916B2 (ja) 記憶装置の検査データ改ざん防止装置及び改ざん防止方法
JP2004246851A (ja) 記録媒体の読み出し制限方式
JP3054119B2 (ja) 携帯可能電子装置
JP2006065505A (ja) メモリーカード及び再生装置
FR2600445A1 (fr) Appareil electronique portatif, tel que carte a circuit integre, permettant d'effectuer rapidement un effacement de donnee

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees