JPS5957356A - メモリ拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、メモリ拡張方式に関し、特にメモリ・コント
ロール装置におけるメモリ・アドレス拡張　　゛および
メモリ保護のためのメモリ拡張方式に関するものである
。

中央処理装置（以下ＣＰ　Ｕと記す）からメモリをアク
セスするには、メモリ・アドレスを指定するためのアド
レス線に信号を送出する必要がある。

その場合、アドレスｍｈがｎ本あれば、２　のアドレス
を指定することができる。しかし、マイクロコンピュー
タ等の集積化されたＣ　Ｐ　Ｕでは、出力ピン数に限度
があり、したがってアドレス線の本数にも限界が生ずる
。例えば、通常のマイクロプロセッサでは１６ビツトの
アドレス線があるので、最大２　　＝６５にのメモリ・
アドレスを指定することができる。

いま、既存のＣＰＵに接続されたメモリを増設する場合
、メモリ・アドレスを拡張するには、アドレス線を増加
させればよいが、前述のようにインタフェース信号線数
に制限があるときには、メモリ容重の増加は不可能とな
る。

また、システムの信頼性を向上させるため、プログラム
の誤りによるデータの破壊やプログラムの暴走を防ぐた
め、メモリの保護が重要である。。

本発明の目的番Ｊ１これらの問題を改善するため、少な
いアドレス線で多くのメモリをアクセスでき、かつその
メモリの保護も可能なメモリ拡張方式を提供することに
ある。

以下、本発明の原理と実施例を、図面により説明する。

いま、メモリ・アドレスをｎビットと仮定すると、論理
メモリ・アドレス空間は２　となる。このようなシステ
ムにおいて、上位ｍビット（ここでｎ　＞ｍ　）を用い
て論理アドレス空間を２　個に分割し、その１つの空間
を特別に用いて拡張用空間とする。飢１図（ａ）に示す
ように、この空間のアドレス数は２　　であり、この空
間を仮に非特権エリアとし、仙のエリアを特権エリアと
する。

例λば、１＝２０．ｍ＝３とすると、アクセスできるメ
モリ・アドレスは、２　−２　であり、この中の１つが
第１図（ａ）の斜線を記した非特権エリアである。

本発明では、メモリ・コントロール装置上にジョブ・レ
ジスタと呼けれるメモリ管理レジスタを用いて、メモリ
の保護、特に特権エリアの保護を行う機能を有している
。

非特権エリアをアクセスしたとき、メモリ・コントロー
ル装置内にあるメモリ・マツピングＲ，ＡＭをアクセス
し、その内容を下位メモリ・アドレストビットに付加し
てそれを物理アドレスとして実メモリをアクセスする。

このとき、マツピングＲＡＭの内容の一部を用い、その
実メモリの保護を行い、かつ割り当ての有無もチェック
できるようにする。

第１１ｍ　（ｂ）に示すように、非特権エリアをアクセ
スするアドレスは２１１　であり、このうちの上位にビ
ットを用いて、非特権エリアをさらに２　に分割し、そ
の各々に対して１つのマツピング・メモリが割り当てら
れる。その最小構成メモリである２″−ｍ−ｋ　を１つ
のセグメントとする。例えば、非ｆＭ　権エリアをアク
セスするアドレスが２ｎ　ｍ　＝２１７であるとき、Ｋ
＝４とすると、１七グメントをアクセスす６７　）”　
レス＆ｉ　２”−ｍ”　＝　２１８＝　ａＫ−ｃ’ある
。第１図（ｂ）に示すように、この場合には、非特権エ
リアは１６個のセグメントに分割される。

第２図は、本発明のメモリ拡張方式の原理図である。

１．４はセレクタ、２はジョブ・レジスタ、３はメモリ
・マツピングＲＡ　Ｍである。ＣＰＵからのｎビットの
アドレスで１つのメモリ・セグメントをアクセスする場
合、メモリ・コントロール装置のマツピングＲＡ　Ｍ　
３には、セグメント数だけのマツピング・エリアが設け
られており、これらのマツピング・エリアを用いて各セ
グメントをアクセスする。

あらかじめ、ジョブ・レジスタ２とマツピングＲＡ　Ｍ
　３には、外部から所定の値をセットしておく　（第２
図の一凸、６）。マツピングＲＡＭ３の入力であるアド
レスは、ジョブ・レジスタ２のうちｎビットが−Ｌ位子
アドレスなり、論理メモリ・アドレスのうちのにビット
が下位となり、全部で２）１４に通りのマツピング・エ
リアを選択する。こ）】十に れにより、２　　通りのセグメントをアクセスすること
が可能となる。これらは、連綿゛のセグメントでも、ま
た各々独立した非連続アドレスのセグメントでもよい。

すなわち、第３図に示すように、論理アｌ゛レスと物理
アドレスの対応は非連続でよく、例えば、論理アドレス
のセグメントＡは物理アドレスのＡ′に、論理アドレス
の６′のセグメントＢ′は物理アドレスのＢ′にそれぞ
れ対応している。

セグメントの汐は、マツピングＲＡＭ３の出力数Ｊによ
り決定され、最大数は２１個となり、またメモリ・アド
レスは２ｎ−ｍ−に＋：Ｉ　　となる。ここで、Ｊ　）
　ｍ　−１−ｋであると、論理アドレスより物理アドレ
スが大きくなり、メモリが拡張されることになる。例え
ば、”＝２０＋　ｍ＝３．に＝４の場合、Ｊ　＝　ｍ　
４−　ｋ　＋　２　”　９とすれば、実メモリのアドレ
スは２”　”　””＝　２”　＝４Ｍとな’）、ａ＝Ｊ
ｊア）ｊレスの２２０　＝　Ｉ　Ｍより物理アドレスは
４倍に拡張される。

なお・ジョブ・レジスタ２とマツピングＲＡＭ３は、必
要に応じて書き換えられる。ジョブ・レジスタ２を書き
換えない場合でも、マツピング・アドレスには下位のア
ドレスｋが入力されるので、最低でも２　個のセグメン
トは選択することができる。

セレクタ１は、論理アドレスｎの上位ビットｍにより非
特権エリアをアクセスする場合だけマツピングＲＡ　Ｍ
　３を起動させ、それ以外の特権エリアをアクセスする
場合は、セレクタ４を切り換えてマツピングＲＡ　Ｍ　
３の出力を阻止し、論理アドレス（７）　ｎ　−ｍ　−
ｋと上位のｍ＋にの合計ｎビットを直接メモリに送り、
２ｎのアドレスを指定する。

第２図では記載が省略されているが、ジョブ。

レジ′スタ２と並列に、ＤＭＡジョブ・レジスタが設け
られており、プリグラムで使用するジョブ・レジスタ２
とＤＭＡ転送で使用するジョブ・レジスタとを９１つ換
えて、マツピングＲＡ　Ｍ　３を有効に使用できるよう
にしている。これにより、ジョブ・レジスタ２を書き換
えないとき、２　個のセグメントしかアクセスできない
が、ＤＭＡジョブ・レジスタを使用することによって、
ＤＭＡのセグメントを選択できるようにしている。

また、１つのセグメントに各々属性を持たせて、そのセ
グメントが書き込み不可であるか否か、あるいは割り当
てられているか否か、等の情報をマツピングＲＡＭ３に
書き込んでおく。第２図では、属性のための予備用とし
て、１ビツトが書き込まれている。

次に、特権エリア保護を行う場合、そのエリアニ書キ込
み要求があると、メモリ・コントロール装置が割り込み
を発生する。このとき、メモリへの書き込みは阻止され
、そのかわりにメモリーリード・サイクルを実行する。

ただし、リード・データは出力されないで、メモリ・ア
クセスのみが実行されたことになり、表面上は書き込み
を行ったようになる。

第４図は、第２図のメモリ・コントロール装置に付加さ
れるメモリ・アクセ°ス待ち合わせ回路の論理図である
。

第２図のメモリ・コントロール装置を通して同一セグメ
ントの範ＩＩＨ内でメモリ・アクセスしている限り、マ
ツピングＲ，Ａ　Ｍ　３の入力アドレスは変化しないが
、セグメントを越えてアクセスするときには、マツピン
グＲＡＭ３の出力が安定するまで、実メモリへのアクセ
スを待機する必要がある。

そのため、セグメントを越えたアクセスがあると、それ
を検出する機能を備えている。これは、第４−図に示す
ように、前回のアドレスの一部であるＩ（ビットをレジ
スタ７に保持し、それと現アドレスにビットとを比較回
路８で比較し、同一のときは何も出力することなく、不
一致のときのみその出力で待ち合わせ回路９を起動させ
る。待ち合わせ回路９では、メモリ・リード（ＲＤ）あ
るいはメモリ・ライト　（ＷＲ）の信号が入力するアン
ド・ゲート１０に°°０”を入力させ、マツピングＲＡ
Ｍ３の出力か安定するまでの時間が経過してから”ｌ　
ＩＩを入力させる。

第５１図は、本発明の一実施例を示すメモリ・マツプて
あり、苧、６図は本発明の一実施例を示すメモリ拡張装
置のブロック図である。

ＩＰＬ　　Ｒ，ＯＭ（初期プログラム・ロード用ＲＯＭ
）の空間はＦＦ０ＯＯ〜ＦＦＦＦＦの４ＫＢであり、Ｍ
ＭＵ（メモリ拡張装Ｎ）機能のない場ムのユーザＲＡ　
ＭエリアはＯＯＯＯ０−ＤＦＦＦＦとする。ＭＭＵ機能
を用いる論理アドレスは２００００〜３ＦＦＦＦの１２
８ＫＢであり、これ以外のアドレスではＭ　Ｍ　Ｕ　経
由のメモリ・アクセスは禁止される。また、Ｏ８（オペ
レーティング・システム）エリアは固定であり、０００
００〜２ＦＦＦＦの最大２５６ＫＢであって、物理アド
レスはＭＭｔＪで拡張されたときの下位２５６ＫＢと同
一になる。第５図に示すように、物理アドレスでは、Ｏ
Ｓエリアのサイズにより可変にすることができる。

第６図において、ＤＢはデータ・バス、ＡＢＵＳ　ハア
ドレス・バス、ＤＭＡＣはＤＭＡコントロール線、ＣＴ
Ｌはコントロール線である。また、１１．２４はトラン
シーバ、１２〜１４はバツフア、１５はＴ１０デコーダ
、１６はＩ’）　Ｍ　Ａコントローラ、１７はＤＭＡレ
ジスタ、１９，２５．２６はドライバ、２０はアドレス
・セレクタ、２２はシステム・コントローラ、２３はメ
モリ・リクエスト・コントローラである。また、７，８
は第４図に示すアドレス・ラッチと比較回路であり、１
゜２．３はＦ２図と同じく、それぞれＭＭＵセレクタ、
ジョブ・レジスタ、およびマツピングＲＡＭである。

牛ず、アドレス・バろ（ＡＢＵＳ）に３００００〜３Ｆ
ＦＦＦのアドレスが入力した場合、自動的にＭＭＵ　（
メモリ拡張装置）の動作に移る。また、ｏｏｏｏｏ〜２
ＦＦＦＦのアドレスが入力した場合、ＭＭＵセレクタ１
の切換動作により自動的にＭ　Ｍ　ＩＪのマツピングＲ
，Ａ　Ｍ　３の出力はオフとなり、バッファ１２からド
ライバ２６を経て、ＣＰＵのアドレス空間がそのままメ
モリに入力する（ＩＡ２１〜１３．１Ａ１２〜０）。こ
のときｌＡ２１、ｌＡ２０はともに０である。物理アド
レスをもつ４ＭＢのメモリは、マツピングＲＡＭ３の管
理下にあり、同一空間にはｏｏｏｏｏ〜１ＦＦＦＦのＯ
８も存在する。マツピングＲＡ　Ｍ　３の出力がイネー
ブルのとき、メモリのセグメントが切り換えられた直後
のメモリ・アクセスは、アドレス・ラッチ７にラッチさ
れた以前のアドレス（Ａ□６〜１８）と現在のアドレス
（Ａ工。〜、８）が比較回路８で比較され、不一致のと
きのみ、リクエスト・コントローラ２３で自動的に待機
サイクルが１回挿入される。ライト・プロテクト（メモ
リ保護）に関しては、ジョブ・レジスタ２から制御信号
がシステム・コントローラ２２に送られることにより、
ＮＭＩ信号を出力して、書き込みを阻止し、読み出しの
みを実行させる。

次に、Ｄ％ｉＡ時には、ジョブ・レジスタ２の出力はす
べてオフとなり、ＤＭＡレジスタ１７が有効となる。Ｄ
ＭＡ時のアクセスは、マツピングＲＡＭ３内にプログラ
ムによりあらかじめ書き込まれているアドレスに対して
行われる。この場合には、ＭＭＵ動作と同じ（、ＭＭＵ
セレクタ１の切換動作により、マツピングＲＡＭ３の出
力がドライバ２５を紅で一ヒ位アドレスｌＡ２１〜１３
となり、バッファ１２から直接転送されて丁付アドレス
ｌＡｌ２〜０となる。

このように、マツピングＲＡＭの出力によってメモリ・
アドレスを拡張できるので、マツピングｒｔＡＭの容量
を増加すれば物理アドレスをさらに拡張できる。また、
そのセグメントのに性をマツピングＲＡＭに格納してお
くことにより、属性を他の目的にも使用でき、柔軟性の
あるメモリ・システムを実現することが可能となる。

以−ｆ＝ｎＱ明したように、本発明によれば、少ないア
ドレス線で多大なメモリをアクセスでき、かつそのメモ
リの保護も可能であり、柔軟なメモリ制御が実現できる
。

【図面の簡単な説明】

第１因は本発明のアドレス分割の説明図、第２図１］本
発明のメモリ拡張方式の原理図、第３肉は論す１ｆアド
レスと物理アドレスの対応図、第牛図は第２図のメモリ
・コントロール装置に付加されるアクセス待ち合わせ回
路の論理図、第５図は本発明の一実施例を示すメモリ・
マツプ、鎖６図は本発明の一実施例を示すメモリ拡張装
置のブロック図である。 １：セレクタ、２：ジョブ・レジスタ、３＝マツピング
Ｒ，ＡＭ、４：セレクタ、７：アドレス・ラッチ、８：
比較回路、９：待ち合わせ回路、１０：アンド・ゲート
、２２ニジステム・コントローラ、２３：メモリ・リク
エスト・コントローラ。 特許出願人　株式会社　リ　コ　− ｆ、“′ 代　　理　　人　　弁理士　磯　　村　　雅　　俊ｎ″
パｊ　　　″

Claims (1)

1. 【特許請求の範囲】 ０）プログラムによりあらかじめ付加データと属性デー
   タが書き込まれるマツピングＲＡＭを設け、入力される
   アドレス・ラインｎビットのうち上位ｍビットを用いて
   論理空間を２　個に分割した１つのブロックに対し、残
   りｎ−ｍビットの上位にビットを用いて２　個にメモリ
   ゛を分割し、分割された各セグメントを１つの単位とし
   、上記ブロックをアクセスしたときのみ、上記マツピン
   グＲＡＭを通してセグメントを選ぶことにより、メモリ
   ・アドレスを付加し、かつ上記セグメントの属性を読み
   出すことを特徴とするメモリ拡張方式。 （２）前記セグメントがアクセスされた場合、該セグメ
   ントにメモリ保護があるときには、書き込みを阻止して
   、読み出し動作のみを実行することを特徴とする特許請
   求の範囲第１項記載のメモリ拡張方式。