JPS6041102A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS6041102A JPS6041102A JP14898683A JP14898683A JPS6041102A JP S6041102 A JPS6041102 A JP S6041102A JP 14898683 A JP14898683 A JP 14898683A JP 14898683 A JP14898683 A JP 14898683A JP S6041102 A JPS6041102 A JP S6041102A
- Authority
- JP
- Japan
- Prior art keywords
- sequence control
- program
- control program
- sequence
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、工場における生産設備の管理、直覚、蒸気
等の用役設備の管理、物流システムの管理、その他各種
の分野において用いられるシーケンス制御装置に関する
。
等の用役設備の管理、物流システムの管理、その他各種
の分野において用いられるシーケンス制御装置に関する
。
シーケンス制御装置は、ユーザがシーケンス制御プログ
ラムを自由に作成できるようになっており、工場の生産
設備の管理等の分野において広く用いられている。とこ
ろで、従来のシーケンス制御装置は、複数のシーケンス
制御プログラムを組合わせて１つの新たなプログラムと
する機能を有しておらず、このため、新しいプログラム
の一部に、過去に作成したプログラムと同一のプログラ
ムが必要となった場合においても、そのプログラムを再
び作成し直さなければならず、プログラム作成上の能率
が悪いという欠点があった。
ラムを自由に作成できるようになっており、工場の生産
設備の管理等の分野において広く用いられている。とこ
ろで、従来のシーケンス制御装置は、複数のシーケンス
制御プログラムを組合わせて１つの新たなプログラムと
する機能を有しておらず、このため、新しいプログラム
の一部に、過去に作成したプログラムと同一のプログラ
ムが必要となった場合においても、そのプログラムを再
び作成し直さなければならず、プログラム作成上の能率
が悪いという欠点があった。
そこでこの発明は、複数のシーケンス制御プログラムを
組合わせて新たなプログラムとする機能を有し、シーケ
ンス制御プログラムを短時間で能率よく作成することが
できるシーケンス制御装置を提供することを目的として
いる。
組合わせて新たなプログラムとする機能を有し、シーケ
ンス制御プログラムを短時間で能率よく作成することが
できるシーケンス制御装置を提供することを目的として
いる。
以下、図面を参照しこの発明の一実施例について説明す
る。第１図はこの発明によるシーケンス制御装置の構成
を示すブロック図である。この図において、符号１はシ
ーケンス制御プログラムを作成するための第１ユニツト
、符号２は上記第１ユニツトによって作成された制御プ
ログラムに基づいて被制御体を駆動制御する第２ユニツ
トであシ、これらの各ユニットは各々切離し可能に構成
されている。
る。第１図はこの発明によるシーケンス制御装置の構成
を示すブロック図である。この図において、符号１はシ
ーケンス制御プログラムを作成するための第１ユニツト
、符号２は上記第１ユニツトによって作成された制御プ
ログラムに基づいて被制御体を駆動制御する第２ユニツ
トであシ、これらの各ユニットは各々切離し可能に構成
されている。
第１ユニツト１において、３はＣＰＵ （中央処理装置
）、４はＣＰＵ ３において用いられ石プログラムが記
憶されているＲＯＭ （リードオンリメモリ）、５はＲ
ＡＭ （ランダムアクセスメモリ）である。６はキーボ
ードであシ、このキーボードによって文字、数字の他に
例えば第２図に示す各記号を入力することができる。７
はＦＤＤ （７０ツピイデイスクドライブ）であシ、と
のＦＤＩ）内のフロッピィディスクに、作成済のシーケ
ンス制御プログラムが記憶される。８はＣＲＴ （ブラ
ウン管）安水装置である。
）、４はＣＰＵ ３において用いられ石プログラムが記
憶されているＲＯＭ （リードオンリメモリ）、５はＲ
ＡＭ （ランダムアクセスメモリ）である。６はキーボ
ードであシ、このキーボードによって文字、数字の他に
例えば第２図に示す各記号を入力することができる。７
はＦＤＤ （７０ツピイデイスクドライブ）であシ、と
のＦＤＩ）内のフロッピィディスクに、作成済のシーケ
ンス制御プログラムが記憶される。８はＣＲＴ （ブラ
ウン管）安水装置である。
次に、第２のユニット２において、１１はＣＰＵ。
１２はＲＯＭであシ、このＲＯＭ１２には、電源投入時
に装置各部をチェックするためのプログラム、デバッグ
のためのプログラム、異常処理のためのプログラム、ユ
ニット１との間のデータ伝送のためのプログラムおよび
オペレーテイングシステス（Ｏ８）等が予め記憶されて
いる。１３はパツテリイバックアップがされたＲＡＭ
であシ、トのＲＡＭ１３にＦＤＤ ７内のシーケンス制
御プログラムが転送される。また、このＲＡＭ１３はデ
ータ処理のための記憶エリアとしても用いられる。
に装置各部をチェックするためのプログラム、デバッグ
のためのプログラム、異常処理のためのプログラム、ユ
ニット１との間のデータ伝送のためのプログラムおよび
オペレーテイングシステス（Ｏ８）等が予め記憶されて
いる。１３はパツテリイバックアップがされたＲＡＭ
であシ、トのＲＡＭ１３にＦＤＤ ７内のシーケンス制
御プログラムが転送される。また、このＲＡＭ１３はデ
ータ処理のための記憶エリアとしても用いられる。
１４はフォトカプラを有して構成される入力回路であり
、被制御体から入力端子工、〜工。へ供給される信号を
パスライン１５へ出力する。１６はプログラムモードを
設定する設定スイッチおよびこの設定スイッチあ出力を
コート°化してパスライン１５へ出力する嵩路からなる
プログラムモード設定回路である。１７はインターロッ
ク回路であシ、何らかの異常が発生した場合にＣＰＵ
１１から出力される異常信号を検知し、電源を断とする
ための制御信号を出力する。１Ｂはシリアルデータ伝送
のためのＡＣＩＡ（アシンクロナスコミュニケーション
インターフェイスアダプタ）、１９はパラレルデータ伝
送の声めのＰＩＡ （）（ラレルインターフエイスアダ
プタ）である。２０は出力回路”ｔ’ア、６． ＣＰＵ
ｉ ｉからパスライン１５を介して供給されるデータ
をデコードするデコーダと、このデコーダの出力によっ
て駆動されるリレーまたはトランジスタ（オープンコレ
クタ）を有して構成され、リレー接点またはトランジス
タのコレクタ端子が出力端子Ｑ１〜Ｑｍ に接続されて
いる。
、被制御体から入力端子工、〜工。へ供給される信号を
パスライン１５へ出力する。１６はプログラムモードを
設定する設定スイッチおよびこの設定スイッチあ出力を
コート°化してパスライン１５へ出力する嵩路からなる
プログラムモード設定回路である。１７はインターロッ
ク回路であシ、何らかの異常が発生した場合にＣＰＵ
１１から出力される異常信号を検知し、電源を断とする
ための制御信号を出力する。１Ｂはシリアルデータ伝送
のためのＡＣＩＡ（アシンクロナスコミュニケーション
インターフェイスアダプタ）、１９はパラレルデータ伝
送の声めのＰＩＡ （）（ラレルインターフエイスアダ
プタ）である。２０は出力回路”ｔ’ア、６． ＣＰＵ
ｉ ｉからパスライン１５を介して供給されるデータ
をデコードするデコーダと、このデコーダの出力によっ
て駆動されるリレーまたはトランジスタ（オープンコレ
クタ）を有して構成され、リレー接点またはトランジス
タのコレクタ端子が出力端子Ｑ１〜Ｑｍ に接続されて
いる。
そして、これらの出力端子Ｑ０〜電が各々被制御体の各
部に接続される。
部に接続される。
以上の構成において、ＣＰＵＩＩはＲＡＭ１３内に格納
されたシーケンス制御プログラムをＲＯＭ１２内のＯ８
の管理の下に繰返し実行する。この実行過程において、
制御データが順次出力回路２０へ出力され、これによシ
、被制御体が駆動制御される。
されたシーケンス制御プログラムをＲＯＭ１２内のＯ８
の管理の下に繰返し実行する。この実行過程において、
制御データが順次出力回路２０へ出力され、これによシ
、被制御体が駆動制御される。
なお、上述した第２ユニツト２は、使用時において第１
ユニツト１と切離して使用される。この場合、単独で使
用してもよく、あるいは、第３図に示すように１個の中
央コンピュータＣＣに複数のユニット２．２・・・を接
続し、各ユニツ）２ 、２・・・を中央コンピュータＣ
Ｃの管理の下に動作させてもよい。また、中央コンピュ
ータＣＣとして第１図に示す第１ユニツト１を用いるこ
とも勿論可能である。
ユニツト１と切離して使用される。この場合、単独で使
用してもよく、あるいは、第３図に示すように１個の中
央コンピュータＣＣに複数のユニット２．２・・・を接
続し、各ユニツ）２ 、２・・・を中央コンピュータＣ
Ｃの管理の下に動作させてもよい。また、中央コンピュ
ータＣＣとして第１図に示す第１ユニツト１を用いるこ
とも勿論可能である。
次に、第１ユニツト１によってシーケンス制御プログラ
ムを作成する過程を説明する。
ムを作成する過程を説明する。
まず、作成者（ユーザ）はキーボード６を操作して、
ＣＲＴ 表示装置８の表示画面のカーソルを動かしなが
ら第２図に示す各記号および文字を順次入力し、これに
よシ、例えば第４図に示すようなりレージ−ケンスを表
示画面上に作成する。この時、同時に各記号に対応する
記号データが順次点、記号Ｃは「出力記号」である。ま
た、ｒｌｌＯｊ。
ＣＲＴ 表示装置８の表示画面のカーソルを動かしなが
ら第２図に示す各記号および文字を順次入力し、これに
よシ、例えば第４図に示すようなりレージ−ケンスを表
示画面上に作成する。この時、同時に各記号に対応する
記号データが順次点、記号Ｃは「出力記号」である。ま
た、ｒｌｌＯｊ。
ｒｌ １５Ｊは外部リレー（被制御体内のリレー）の接
点番号であシ、この番号はその接点が接続される入力端
子１１〜Ｉｎ の端子番号に対応している。また、ｒＭ
ｌ １Ｊ 、ｒＭｌ ２Ｊ 、ｒＭ０８Ｊは内部リレー
接点の番号、［３１３Ｊ 、 ［３０６Ｊはリレ一番号
を各Ａ示している。このリレ一番号は出力端子Ｑ工〜へ
、に接続されるリレーの場合と内部リレーの場合とがあ
る。また、上記内部リレーとは仮想上のリレーであり、
実際には第２ユニツト２のＲＡＭ １３内の所定のエリ
アが内部リレー領域として用いられる。
点番号であシ、この番号はその接点が接続される入力端
子１１〜Ｉｎ の端子番号に対応している。また、ｒＭ
ｌ １Ｊ 、ｒＭｌ ２Ｊ 、ｒＭ０８Ｊは内部リレー
接点の番号、［３１３Ｊ 、 ［３０６Ｊはリレ一番号
を各Ａ示している。このリレ一番号は出力端子Ｑ工〜へ
、に接続されるリレーの場合と内部リレーの場合とがあ
る。また、上記内部リレーとは仮想上のリレーであり、
実際には第２ユニツト２のＲＡＭ １３内の所定のエリ
アが内部リレー領域として用いられる。
次に、作成者はＣＲＴ 表示装置８の表示画面上に全シ
ーケンスを作成した時点で、キーボード６によシブログ
ラム作成指令を入力する。ＣＰＵ ３はこの指令を受け
、ＲＯＭ ｄ内のプログラムに基づき、以下の過程でシ
ーケンス制御プログラムを作成する。すなわち、まず、
表示画面の左上の点Ｐ１（第４図）から点Ｐ２ｊＰ３
・・・と順次シーケンスを追っていくことにより、各リ
レー接点あるいは出力記号等の接続状態を検出する。な
お、この検出は、実際にはＲＡＭ Ｓ内に格納された記
号データを順次検索することにより行われる。この検出
によシ、例えば第４図の上段回路の場合は、電源ライン
Ｇ□ にリレー接点「１１０」が接続され、このリレー
接点「１１０」に直列にリレー接点ｒＭ１１Ｊ 、ｒＭ
１２Ｊの並列回路（ＯＲ回路）が接続され、この並列回
路に出力記号「３１３」が直列に接続され、さらに、出
力記号１’−３１３」の他端が電源ラインＧ２ に接続
されていることが検出される。
ーケンスを作成した時点で、キーボード６によシブログ
ラム作成指令を入力する。ＣＰＵ ３はこの指令を受け
、ＲＯＭ ｄ内のプログラムに基づき、以下の過程でシ
ーケンス制御プログラムを作成する。すなわち、まず、
表示画面の左上の点Ｐ１（第４図）から点Ｐ２ｊＰ３
・・・と順次シーケンスを追っていくことにより、各リ
レー接点あるいは出力記号等の接続状態を検出する。な
お、この検出は、実際にはＲＡＭ Ｓ内に格納された記
号データを順次検索することにより行われる。この検出
によシ、例えば第４図の上段回路の場合は、電源ライン
Ｇ□ にリレー接点「１１０」が接続され、このリレー
接点「１１０」に直列にリレー接点ｒＭ１１Ｊ 、ｒＭ
１２Ｊの並列回路（ＯＲ回路）が接続され、この並列回
路に出力記号「３１３」が直列に接続され、さらに、出
力記号１’−３１３」の他端が電源ラインＧ２ に接続
されていることが検出される。
次に、ＣＰＵ ３は上述した検出結果に基づいてシーケ
ンス制御プログラムをＲＡＭ Ｓ内に作成する。上述し
た例の場合は次の様なプログラムが作成される。
ンス制御プログラムをＲＡＭ Ｓ内に作成する。上述し
た例の場合は次の様なプログラムが作成される。
Ｌ ＩＩＱ： 指定されたリレーの内容をＣＰＵａ内Ｏ
Ａレジスタに格納する。
Ａレジスタに格納する。
ＬＳ Ｍｌｌ： Ａレジスタの内容をＣＰＵ ｓ内のＳ
レジスタへ転送し、指定された リレーの内容をＡレジスタへ格納 する。
レジスタへ転送し、指定された リレーの内容をＡレジスタへ格納 する。
ＯＭ１２： 指定されたリレーの内容とＡレジスタとの
論理和をＡレジスタへ格 納する。
論理和をＡレジスタへ格 納する。
Ａｓ ： ＡレジスタとＳレジスタとの論理積をＡレジ
スタへ格納する。
スタへ格納する。
８ ３１３： Ａレジスタの内容を指定されたリレーへ
出力する。
出力する。
次に、ＣＰＵ ３はＲＡＭ ｓ内に作成したシーケンス
制御プログラムをＦＤＤ 内のフロッピィディスクに格
納する。
制御プログラムをＦＤＤ 内のフロッピィディスクに格
納する。
以上がシーケンス制御プログラムの作成過程である。な
お、この実施例においては、上述したりレージ−ケンス
のみならず、アンド回路、オア回路等によるロジックシ
ーケンスをＣＲＴ 表示装置８の表示画面上に作成する
ことができるようになっている。この場合、ＣＰＵ ３
は上述した場合と同様の過程によシ、表示画面上のロジ
ックシーケンスをシーケンス制御プログラムに変換する
。また、上述した各命令をキーボード６から直接入力す
ることも可能である。
お、この実施例においては、上述したりレージ−ケンス
のみならず、アンド回路、オア回路等によるロジックシ
ーケンスをＣＲＴ 表示装置８の表示画面上に作成する
ことができるようになっている。この場合、ＣＰＵ ３
は上述した場合と同様の過程によシ、表示画面上のロジ
ックシーケンスをシーケンス制御プログラムに変換する
。また、上述した各命令をキーボード６から直接入力す
ることも可能である。
次に、第１ユニツト１は上述した制御プログラム作成機
能の他に、ＦＤＤ ７のフロッピィディスクに記憶され
た複数のシーケンス制御プログラムを組合わせて新たな
プログラムとする機能を有している。以下、この機能に
ついて説明する。
能の他に、ＦＤＤ ７のフロッピィディスクに記憶され
た複数のシーケンス制御プログラムを組合わせて新たな
プログラムとする機能を有している。以下、この機能に
ついて説明する。
いま、例えば第５図に示すように、フロッピィた、同フ
ロッピィディスクの記憶エリアＥ３〜Ｅ５に各々外部サ
ブルーチンＳＵＢ Ｉ Ｎ５ＵＢ ３が記憶されている
ものとする。この状態において、ユーザがプログラム人
とプログラムＢとを組合わせた新たなプログラムＡ＋Ｂ
を作成する場合は、まず、キーボード６によってプログ
ラムＡ、Ｂの各名称を入力し、次いでリンク指令を入力
すればよい。リンク指令が入力されると、ＣＰＵ ３が
この指令を受け、ｌＲＯＭ ｄ内のプログラムに基づい
て以下の過程で新たなシーケンス制御プログラムＡ＋Ｂ
を作成する。
ロッピィディスクの記憶エリアＥ３〜Ｅ５に各々外部サ
ブルーチンＳＵＢ Ｉ Ｎ５ＵＢ ３が記憶されている
ものとする。この状態において、ユーザがプログラム人
とプログラムＢとを組合わせた新たなプログラムＡ＋Ｂ
を作成する場合は、まず、キーボード６によってプログ
ラムＡ、Ｂの各名称を入力し、次いでリンク指令を入力
すればよい。リンク指令が入力されると、ＣＰＵ ３が
この指令を受け、ｌＲＯＭ ｄ内のプログラムに基づい
て以下の過程で新たなシーケンス制御プログラムＡ＋Ｂ
を作成する。
すなわち、まず、ＣＰＵ ３はエリアＥ１ 内の各命令
を１命令ずつ順次フロッピィディスクの記憶エリアＥ６
へ転送する。なお、実際に以複数命令からなるブロッ
ク単位で処理されるが、ここでは説明を藺草化するため
１命令単位で処理されｂものとする。この転送時におい
て、「ＧＯ８ＵＢ 、ＯＪ（サブルーチン番号０の内部
サブルーチンへ飛べ）が検出されると、ＣＰＵ ３はＲ
ＡＭ ５内のサブルーチンテーブルＳＢＴ （第６図）
をチェックする。
を１命令ずつ順次フロッピィディスクの記憶エリアＥ６
へ転送する。なお、実際に以複数命令からなるブロッ
ク単位で処理されるが、ここでは説明を藺草化するため
１命令単位で処理されｂものとする。この転送時におい
て、「ＧＯ８ＵＢ 、ＯＪ（サブルーチン番号０の内部
サブルーチンへ飛べ）が検出されると、ＣＰＵ ３はＲ
ＡＭ ５内のサブルーチンテーブルＳＢＴ （第６図）
をチェックする。
ここで、このテーブル８ＢＴ はサブルーチンを登録す
るための６４ワードのテーブルであり、リンク処理開始
時においてリセットされている。したがって、この場合
テーブルＳＢＴ には何も登録されていない。そこでＣ
ＰＵ ３は、［ＧＯ８ＵＢ 、 ＯＪをテーブルＳＢＴ
のアドレス＜０＞に登録すると共ニ、フロッピィディ
スクのエリアＥ６ へ転送する。次に、［ｃＡＬＬ 、
ＳＵＢ ｌ ｊ （外部サブルーチンＳＵＢ ｌへ飛べ
）が検出されると、ＣＰＵ３は再びテーブル８ＢＴ を
チェックする。そして、この場合アドレスく６３〉に何
も登録されていないことから、同アドレス〈６３〉に「
ＣＡＬＬ ・ＳＵＢ Ｉ Ｊ を登録し、また、エリア
Ｅ６ に１−ＯＡＬＬ ・ ６３」を転送する。
るための６４ワードのテーブルであり、リンク処理開始
時においてリセットされている。したがって、この場合
テーブルＳＢＴ には何も登録されていない。そこでＣ
ＰＵ ３は、［ＧＯ８ＵＢ 、 ＯＪをテーブルＳＢＴ
のアドレス＜０＞に登録すると共ニ、フロッピィディ
スクのエリアＥ６ へ転送する。次に、［ｃＡＬＬ 、
ＳＵＢ ｌ ｊ （外部サブルーチンＳＵＢ ｌへ飛べ
）が検出されると、ＣＰＵ３は再びテーブル８ＢＴ を
チェックする。そして、この場合アドレスく６３〉に何
も登録されていないことから、同アドレス〈６３〉に「
ＣＡＬＬ ・ＳＵＢ Ｉ Ｊ を登録し、また、エリア
Ｅ６ に１−ＯＡＬＬ ・ ６３」を転送する。
次に、［ＤｓＵＢ 、ＯＪ （サブルーチン番号０の内
部サブルーチンの先頭）が検出されると、ＣＰＵ ３は
テーブルＳＢＴ 内の「ＧＯ８ＵＢ 、ＯＪを探す。そ
して、この場合アドレス〈０〉に登録されていることか
ら、同アドレスく０〉に「ＤＳＵＢ ・ ０」 を登録
し、また、フロッピィディスクのエリアＥ７ へｌ’−
ＤＳＵＢ ・ ０」 を転送する。以後、各命令が順次
エリアＥ７ へ転送される。次に、［ｃＡＬＬ 、ＳＵ
Ｂ ２ Ｊ が検出されると、ＣＰＵ ａはテーブルＳ
ＢＴ 内に「ＣＡＬＬ・ＳＵＢ ２Ｊの登録がされてい
るか否かをチェックする。そして、この場合登録されて
いないことから、アドレス〈６２〉にｌ’−ＣＡＬＬ
、ＳＵＢ ２ Ｊを登録し、また、エリア′Ｂ７ へｌ
’−ＣＡＬＬ ・ ６２」を転送する。
部サブルーチンの先頭）が検出されると、ＣＰＵ ３は
テーブルＳＢＴ 内の「ＧＯ８ＵＢ 、ＯＪを探す。そ
して、この場合アドレス〈０〉に登録されていることか
ら、同アドレスく０〉に「ＤＳＵＢ ・ ０」 を登録
し、また、フロッピィディスクのエリアＥ７ へｌ’−
ＤＳＵＢ ・ ０」 を転送する。以後、各命令が順次
エリアＥ７ へ転送される。次に、［ｃＡＬＬ 、ＳＵ
Ｂ ２ Ｊ が検出されると、ＣＰＵ ａはテーブルＳ
ＢＴ 内に「ＣＡＬＬ・ＳＵＢ ２Ｊの登録がされてい
るか否かをチェックする。そして、この場合登録されて
いないことから、アドレス〈６２〉にｌ’−ＣＡＬＬ
、ＳＵＢ ２ Ｊを登録し、また、エリア′Ｂ７ へｌ
’−ＣＡＬＬ ・ ６２」を転送する。
次に、エリアＥ１ 内の全命令の処理が終了すると、Ｃ
ＰＵ ３はエリアＥ２内のプログラムＢの各命令の処理
を同様にして行う。すなわち、まず、各命令を順次エリ
アＥ６ へ転送する。この転送時において、ｌ”’ＧＯ
８ＵＢ 、ＯＪが検出されると、この「ＧＯ８ＵＢ ・
０」をテーブルＳＢＴ のアドレスく１〉に登録し、
また、アドレスく１〉に登録したことから「ＧＯ８ＵＢ
・ ０」を 「ＧＯ８ＵＢや１」に変換してエリアＥ
６ へ転送する。次に、「ＧＯ８ＵＢ −Ｉ Ｊが検出
されると、この「ＧＯ８ＵＢ ・ １」をテーブルＳＢ
Ｔ のアドレスく２〉へ登録し、また、エリアＥ６ へ
ｌ’−ＧＯ８ＵＢ 。
ＰＵ ３はエリアＥ２内のプログラムＢの各命令の処理
を同様にして行う。すなわち、まず、各命令を順次エリ
アＥ６ へ転送する。この転送時において、ｌ”’ＧＯ
８ＵＢ 、ＯＪが検出されると、この「ＧＯ８ＵＢ ・
０」をテーブルＳＢＴ のアドレスく１〉に登録し、
また、アドレスく１〉に登録したことから「ＧＯ８ＵＢ
・ ０」を 「ＧＯ８ＵＢや１」に変換してエリアＥ
６ へ転送する。次に、「ＧＯ８ＵＢ −Ｉ Ｊが検出
されると、この「ＧＯ８ＵＢ ・ １」をテーブルＳＢ
Ｔ のアドレスく２〉へ登録し、また、エリアＥ６ へ
ｌ’−ＧＯ８ＵＢ 。
２」を転送する。次に、［ｃＡＬＬ 、ＳＵＢ Ｉ Ｊ
が検出されると、ＣＰＵ ３はテーブルＳＢＴ ヲチェ
ックし、同テーブル８ＢＴ のアドレス〈６３〉に「Ｃ
ＡＬＬ 、ＳＵＢ １」が登録されていることから、「
ｃＡＬＬ ９６３」をエリアＥ６ へ転送する。次に、
「ＣＡＬＬ、ＳＵＢ ２ Ｊが検出されると、テーブル
ＳＢＴ のアドレスく６２〉に［ＣＡＬＬ・ＳＵＢ ２
Ｊ が登録されていることから、 「ＣＡＬＬ・６２
」をエリアＥ６ へ転送する。このようにして、プログ
ラムＡ＋ＨのメインルーチンがエリアＥ６内に完成する
。
が検出されると、ＣＰＵ ３はテーブルＳＢＴ ヲチェ
ックし、同テーブル８ＢＴ のアドレス〈６３〉に「Ｃ
ＡＬＬ 、ＳＵＢ １」が登録されていることから、「
ｃＡＬＬ ９６３」をエリアＥ６ へ転送する。次に、
「ＣＡＬＬ、ＳＵＢ ２ Ｊが検出されると、テーブル
ＳＢＴ のアドレスく６２〉に［ＣＡＬＬ・ＳＵＢ ２
Ｊ が登録されていることから、 「ＣＡＬＬ・６２
」をエリアＥ６ へ転送する。このようにして、プログ
ラムＡ＋ＨのメインルーチンがエリアＥ６内に完成する
。
次に、エリアＥ２内の「ＤＳＵＢ ・ ０」 が検出さ
れると、この「ＤＳＵＢ ・ ０」 に対応する「ＧＯ
８ＵＢ ・ ０」 がテーブルＳＢＴのアドレスく１〉
に登録されていることから、同アドレスく１〉内に「Ｄ
ＳＵＢ 、Ｏｊ を書込むと共に１’−ＧＯ８ＵＢ 、
ＯＪを「ＧＯ８ＵＢ 、 ｌ Ｊに変換してフロッピ
ィディスクのエリアＥ８へ転送する。以後、各命令を順
次エリアＥ８ へ転送する。
れると、この「ＤＳＵＢ ・ ０」 に対応する「ＧＯ
８ＵＢ ・ ０」 がテーブルＳＢＴのアドレスく１〉
に登録されていることから、同アドレスく１〉内に「Ｄ
ＳＵＢ 、Ｏｊ を書込むと共に１’−ＧＯ８ＵＢ 、
ＯＪを「ＧＯ８ＵＢ 、 ｌ Ｊに変換してフロッピ
ィディスクのエリアＥ８へ転送する。以後、各命令を順
次エリアＥ８ へ転送する。
次に、「ＤＳＵＢ ・ １」 が検出され石と、この「
ＤＳＵＢ ・ １」 に対応する「ＧＯ８ＵＢ ・ １
」がテーブルＳＢＴ のアドレスく２〉に登録されてい
ることから、同アドレス〈２〉内に「ＤＳＵＢ・１」を
登録すると共に、ｌ’−ＤＳＵＢ ・ １」 を「ＤＳ
ＵＢ ・ ２」 に変換してエリアＥ８ へ転送する。
ＤＳＵＢ ・ １」 に対応する「ＧＯ８ＵＢ ・ １
」がテーブルＳＢＴ のアドレスく２〉に登録されてい
ることから、同アドレス〈２〉内に「ＤＳＵＢ・１」を
登録すると共に、ｌ’−ＤＳＵＢ ・ １」 を「ＤＳ
ＵＢ ・ ２」 に変換してエリアＥ８ へ転送する。
このようにして、エリアＥ２ 内の各命令の処理が終了
すると、ＣＰＵ ３はエリアＥ、 、 Ｅ８ 内の各命
令を順次エリアＥ６ へ転送する。
すると、ＣＰＵ ３はエリアＥ、 、 Ｅ８ 内の各命
令を順次エリアＥ６ へ転送する。
次に、ＣＰＵ ３はテーブルＳＢＴ 内に登録されてい
る外部サブルーチンの処理を行う。すなわち、まず、ア
ドレスく６３〉にサブルーチンＳＵＢ １が登録されて
いることから、エリアＥ３ 内の各命令を順次エリアＥ
６ へ転送する。この場合において、［ＮＡＭＥ 、Ｓ
ＵＢ Ｉ Ｊ は 「ＤｓＵＢ −６３Ｊに変換して転
送し、ｌ’−ＧＯ８ＵＢ ・ ０」 はテーブルＳＢＴ
のアドレスく３〉内に登録すると共に、「ＧＯ−８Ｕ
Ｂ −３４に変換してエリアＥ６ へ転送し、「ｃＡＬ
Ｌ 、ＳＵＢ ３ Ｊ はテーブルＳＢＴのアドレスく
６１〉に登録すると共にＪＣＡＬＬ−６１」に変換して
エリアＥ６ へ転送し、また、「ＤＳＵＢ ・ ０」は
テーブルＳＢＴ のアドレスく３〉に登録すると共に、
「ＤＳＵＢ ・ ３」 に変換してエリアＥ６ へ転送
する。
る外部サブルーチンの処理を行う。すなわち、まず、ア
ドレスく６３〉にサブルーチンＳＵＢ １が登録されて
いることから、エリアＥ３ 内の各命令を順次エリアＥ
６ へ転送する。この場合において、［ＮＡＭＥ 、Ｓ
ＵＢ Ｉ Ｊ は 「ＤｓＵＢ −６３Ｊに変換して転
送し、ｌ’−ＧＯ８ＵＢ ・ ０」 はテーブルＳＢＴ
のアドレスく３〉内に登録すると共に、「ＧＯ−８Ｕ
Ｂ −３４に変換してエリアＥ６ へ転送し、「ｃＡＬ
Ｌ 、ＳＵＢ ３ Ｊ はテーブルＳＢＴのアドレスく
６１〉に登録すると共にＪＣＡＬＬ−６１」に変換して
エリアＥ６ へ転送し、また、「ＤＳＵＢ ・ ０」は
テーブルＳＢＴ のアドレスく３〉に登録すると共に、
「ＤＳＵＢ ・ ３」 に変換してエリアＥ６ へ転送
する。
以下、外部サブルーチンＳＵＢ ２ 、ＳＵＢ ３につ
いても全く同様の処理が行われ、新たなプログラムＡ
＋ Ｂが完成する。
いても全く同様の処理が行われ、新たなプログラムＡ
＋ Ｂが完成する。
なお、上述した例は、２つのプログラムＡ、Ｂを組合わ
せて新たなプログラムとする場合であるが、多数のプロ
グラムＡ、Ｂ、Ｃ・・・を組合わせて新たな１つのプロ
グラムとする場合も全く同様の過程によって行われる。
せて新たなプログラムとする場合であるが、多数のプロ
グラムＡ、Ｂ、Ｃ・・・を組合わせて新たな１つのプロ
グラムとする場合も全く同様の過程によって行われる。
以上詳述したように、この発明によるシーケンス制御装
置は、複数のシーケンス制御プログラム有しているので
、過去において作成したプログラムを利用して新たなプ
ログラムを作成することが可能になシ、この結果、シー
ケンス制御プログラムを短時間で能率よく作成し得る利
点が得られる。
置は、複数のシーケンス制御プログラム有しているので
、過去において作成したプログラムを利用して新たなプ
ログラムを作成することが可能になシ、この結果、シー
ケンス制御プログラムを短時間で能率よく作成し得る利
点が得られる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は第１図におけるキーボード６によって入力され
る記号の一例を示す図、第３図は複ｍｏ第２：＝−ニッ
ト２を１個の中央コンピュータＣＣに接続した場合を示
すブロック図、第４図は第１図におけるＣＲＴ 表示装
置８の表示画面上に作成されるリレーシーケンスの一例
を示す回路図、第５図、第６図は共に複数のシーケンス
制御プログラムを組合わせて新たなプログラムを作成す
る過程を説明するための図である。
第２図は第１図におけるキーボード６によって入力され
る記号の一例を示す図、第３図は複ｍｏ第２：＝−ニッ
ト２を１個の中央コンピュータＣＣに接続した場合を示
すブロック図、第４図は第１図におけるＣＲＴ 表示装
置８の表示画面上に作成されるリレーシーケンスの一例
を示す回路図、第５図、第６図は共に複数のシーケンス
制御プログラムを組合わせて新たなプログラムを作成す
る過程を説明するための図である。
Claims (1)
- ユーザが文字等の符号を入力する入力手段と、この入力
手段によって入力された前記符号に基づ７ いてシーケ
ンス制御プログラムを作成する第１の手段と、作成され
た前記シーケンス制御プログラムが記憶される記憶手段
と、この記憶手段に記憶された複数のシーケンス制御プ
呂グラムを組合わせることにより新たなシーケンス制御
プログラムを作成し、この新たなジ−タンス制御プログ
ラムを前記記憶手段に記憶させる第２の手段と、前記記
憶手段に記憶されたシーケンス制御プログラムに基づい
て被制御体を駆動制御する制御手段とを具備してなるシ
ーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898683A JPS6041102A (ja) | 1983-08-15 | 1983-08-15 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898683A JPS6041102A (ja) | 1983-08-15 | 1983-08-15 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041102A true JPS6041102A (ja) | 1985-03-04 |
Family
ID=15465136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14898683A Pending JPS6041102A (ja) | 1983-08-15 | 1983-08-15 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041102A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202202A (ja) * | 1986-03-03 | 1987-09-05 | Hitachi Ltd | シ−ケンス制御プログラム作成装置 |
| JPS63151004U (ja) * | 1987-03-25 | 1988-10-04 | ||
| JPS6446103A (en) * | 1987-08-14 | 1989-02-20 | Yamatake Honeywell Co Ltd | Program input system for sequence controller |
| US5177420A (en) * | 1989-05-01 | 1993-01-05 | Honda Giken Kogyo Kabushiki Kaisha | Method of and apparatus for generating control program |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635212A (en) * | 1979-08-31 | 1981-04-07 | Tokyo Electric Power Co Inc:The | Program producing method for sequence controller |
| JPS575008A (en) * | 1980-06-12 | 1982-01-11 | Mitsubishi Electric Corp | Optical distributor |
| JPS581207A (ja) * | 1981-06-26 | 1983-01-06 | Mitsubishi Electric Corp | プログラマブル用プログラミング装置 |
-
1983
- 1983-08-15 JP JP14898683A patent/JPS6041102A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635212A (en) * | 1979-08-31 | 1981-04-07 | Tokyo Electric Power Co Inc:The | Program producing method for sequence controller |
| JPS575008A (en) * | 1980-06-12 | 1982-01-11 | Mitsubishi Electric Corp | Optical distributor |
| JPS581207A (ja) * | 1981-06-26 | 1983-01-06 | Mitsubishi Electric Corp | プログラマブル用プログラミング装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202202A (ja) * | 1986-03-03 | 1987-09-05 | Hitachi Ltd | シ−ケンス制御プログラム作成装置 |
| JPS63151004U (ja) * | 1987-03-25 | 1988-10-04 | ||
| JPS6446103A (en) * | 1987-08-14 | 1989-02-20 | Yamatake Honeywell Co Ltd | Program input system for sequence controller |
| US5177420A (en) * | 1989-05-01 | 1993-01-05 | Honda Giken Kogyo Kabushiki Kaisha | Method of and apparatus for generating control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS5860361A (ja) | オンラインデバッグ方法 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH07109589B2 (ja) | 命令処理方式 | |
| JPH0245831A (ja) | 知識推諭処理装置 | |
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| US4651295A (en) | Electronic desk-top calculator | |
| JPS6118788B2 (ja) | ||
| SU1275421A1 (ru) | Устройство дл обработки графической информации | |
| JPH0661054B2 (ja) | 入力方法 | |
| JPS5851330A (ja) | 文字処理装置 | |
| JPS6041103A (ja) | シ−ケンス制御装置 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| CN114721712A (zh) | 任务执行方法、装置、电子设备以及存储介质 | |
| JPS6051903A (ja) | プロセス制御プログラムの作成方法 | |
| JPH10105226A (ja) | プログラマブル表示装置 | |
| JPH0420481B2 (ja) | ||
| JPS5899805A (ja) | プログラマブル・コントロ−ラの図示式モニタ表示方式 | |
| JPS61294511A (ja) | プログラマブルコントロ−ラのモニタ装置 | |
| JPS59205606A (ja) | プログラマブル・コントロ−ラの演算方式 |