SU1275421A1 - Устройство дл обработки графической информации - Google Patents
Устройство дл обработки графической информации Download PDFInfo
- Publication number
- SU1275421A1 SU1275421A1 SU843818999A SU3818999A SU1275421A1 SU 1275421 A1 SU1275421 A1 SU 1275421A1 SU 843818999 A SU843818999 A SU 843818999A SU 3818999 A SU3818999 A SU 3818999A SU 1275421 A1 SU1275421 A1 SU 1275421A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- registers
- input
- output
- Prior art date
Links
Landscapes
- Image Generation (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано в графических видеотерминалах функционального (векторного ) типа. Целью изобретени вл етс упрощение устройства дл обработки 1 рафической информации.Данна цель достигаетс за счет того, что в устройство дл обработки графической информации, содержащее два блока регистров, два сумматора, два сдвигател , щифратор и блок управлени , введены регистр, элемент И два блока элементов И. 1 з.п.ф-лы, 4 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в графических видеотерминалах функционального (векторного) типа .
Под обработкой графической информации понимаетс отсечение выход щих за кра экрана фрагментов изображени при его построении на экране диспле .
Целью изобретени вл етс упрощение устройства дл обработки графической информации.
На фиг.1 приведена структурна схема устройства дл обработки графической информации; на фиг. 2 структурна схема блока управлени ; на фиг. 3 - блок-схема микропрограммы работы устройства; на фиг. 4 функциональна схема программируемой логической матрицы (ПЛМ), на которой реализован шифратор выхода за край.
Устройство дл обработки графической информации содержит блоки регистров 1 и 2, сумматоры 3 и 4, сдвигатели 5 и 6. Блоки элементов И 7 и 8, регистр 9, шифратор 10, блок I1 управлени и элемент И 12. Устройство содержит координатные входы 3 и 14 дл ввода координат X и Y конца вектора, а также координатные выходы 15 и 16. Блок управлени имеет выходы 17 и 18 первого и второго адресов, адреса 19 записи , управлени 20 вьщачей второго операнда из блока регистров, разрешени 2I записи регистра управлени 22 записью блоков регистров, управлени 23 шифратором 10, выходы 24 и 25 управлени устройства, служащие дл запуска функционального генератора и указани ему кода графического режима , готовности 26, разрешени 27 сдвига. Блок управлени имеет также входы 28-31. При этом входы 29 запуска , тактовый 30 и дсачальной установки 31 вл ютс соответствующими входами устройства.
Блок 11 управлени содержит мультиплексор 32, регистр 33 адреса, накопитель 34 микрокоманд, элемент И 35, группу элементов И 36 и группу элементов ИЛИ 37. Накопитель микрокоманд кроме управл 1ШЕИХ выходов 17 - 26 имеет также служебные выходы 38 и 39 следующего адреса микрокоманды и номера услови соответст21J
венно. Выходы 17 - 19, 23, 38 и 39 блока управлени , а также вход 28 вл ютс шинными.
Предлагаемое устройство осуществл ет модификацию координат векторов, поступающих от ЭВМ на функциональный генератор, соединенный с электроннолучевой трубкой. Предлагаемое устройство включаетс между ЭВМ и функциональным генератором, управл его
работой и вычисл реальные (отображаемые ) координаты векторов. Управление сводитс к запуску функционального генератора и указани ему графического режима: 1 - вектор или О точка (позиционирование). От ЭВМ в предлагаемое устройство поступают координаты концов векторов, сигнал начальной установки, а от функционального генератора - сигнал запуска , формируемый при окончании построени соответствующего графического элемента. Выдача данных от ЭВМ на входы 13 и 14 устройства осуществл етс по сигналу готовности на выходе 26 устройства.
Устройство работает следующим образом .
Регистры, вход щие в состав блоков 1 и 2, предназначены дп хранени соответственно координат начальной точки, вектора (регистр НК}, конечной точки вектора (регистр КК), точки в пределах экрана, полученной
после отсечени части вектора (регистр А) и точки за полем экрана, полученной после отсечени части вектора (регистр В). Блок 1 регистров объедин ет регистры дл хранени данных по координате X, а блок 2 - по координате Y. Каждый блок регистров допускает одновременное считывание информации по двум адресам на два вьгхода. Запись производитс по адресу записи блоков регистров . Запись возможна по двум BXOI дам, выбор одного из которых осуществл етс по входу 22 управлени записью . Блоки элементов И 7 и 8 служат дл отравлени вьщачей второго операнда в сумматоры, тогда как первьй операнд передаетс в сумматоры всегда.
По сигналу начальной установки (вход 31) осуществл етс запуск микропрограммы с нулевого адреса. При этом в регистрах НК наход тс нулевые коды. Регистр статуса также содержит нулевой код.
При построении вектора координаты начальной точки наход тс в регистрах НК блоков 1 и 2, координаты конечной точки вектора по входам 13 и 14 поступают в регистры КК блоков 1 и 2. В регистре 9 содержитс статус (знаки и старшие разр ды координат ) начальной точки вектор а. Если координаты краев экрана меньше раз .р дности регистров в блоках регистров , то можно заносить в регистр 9 сборку по ИЛИ нескольких старших разр дов регистров НК.
Возможны четыре режима работы устройства:
Q) обе точки, начальна и конечна , лежат в поле экрана: отсечение не производитс , вектор строитс ;
8) обе точки лежат за полем экрана и пересечение краев экрана не ожидаетс : отсечение не производитс , вектор не .строитс ;
6) обе точки лежат за полем экрана , но возможно пересечение кра экрана: производитс отсечение частей вектора с обоих сторон после чего он строитс , перед построением осуществл етс позиционирование луча в новую точку на краю экрана;
г.) начальна точка лежит в поле экрана, конечна - за полем экрана: производитс отсечение части вектора с одной стороны, после чего вектор строитс .
Если начальна точка лежит за пределами пол экрана, а конечна в поле экрана - отсечение производитс с одной стороны. Этот режим вл етс частным случаем режима 6 .
Выбор режима осуществл етс шифратором 1О при подаче на его входы статуса начальной и конечной точек, а также управл кндего кода из блока управлени дл прив зки моментов включени шифратора к соответствующим местам микропрограммы. При этом статус конечной точки передаетс из регистров КК через сумматоры 3 и 4, а начальной точки - из регистра 9. Шифратор 10 срабатьтает только при наличии на его входе 23 одного из; заранее определенных кодов, отличных от нул . При этом шифратор 10 используетс как дл осуществлени переходов, в микропрограмме, передава на вход 27 блока управлени двубитовую .маску адреса, так и дл выбора регистра дл записи половины конечной координаты (регистр А или В) . Дл этого младший разр д адреса, переданного с выхода 19 блока 11, корректируетс элементом И 12, например адрес 11 замен етс на 10. Если шифратор 10 не работает, то на выходе 27 поддерживаетс код 00, а на выходе , соединенном с входом элемента И 12, единичный код. .Дл исключени ложной записи при коррекции адреса шифратором 10 запись в блоки I и 2 тактируетс .
По сигналу начальной установки или запуска осуществл етс ввод координат конечной точки вектора по входам 13 и 14 в 1)егистры КК блоков 1 и 2. Дл этого на вход 22 подаетс сигнал единичного потенциала,разрешающий запись по этим входам,Далее осуществл етс выбЬр режима работы устройства и запись половин координат конечной точки в регистры А или В в зависимости от статуса вектора . В режиме q половины координат конечной точки вектора занос тс из регистров КК в регистры А, после чего координаты КК переписьшаютс в регистры НК и вьщаютс на выходы 15 и 16 одновременно с выдачей сигналов запуска функционального генератора (выход 24), режима вектор (выход 25) и сигнала готовности (выход 26), Досле этого блок управлени переходит к ожиданию запуска, зациклива выполнение пустой микрокоманды. Сигнал запуска вызьшает выполнение следующей микрокоманды, возвращающей микропрограмму к нулевому адресу,
Если начальна точка вектора лежит за полем экрана, то половины конечньк координат записьшаютс в регистры А, Это сделано дл того, чтобы распознавать шифратором 10 только режимы Q , S и г . Режим Ь , трудный дл распознавани , определ етс методом исключени . Если выбран режим S , то половины конечных координат повторно записываютс в регистры В, полные значени координат КК передаютс в регистры НК, после чего блок управлени выдает сигнал готовности на выходе 26,
Claims (2)
- В режиме Ь вьшолн етс непосредственно отсечение, т.е, поиск первой точки пересечени вектора с краем экрана, лежащей в поле экрана. Половины координат НК при этом наход тс в регистрах В, а половины координат КК - в регистрах А. Дале вьшолн ютс следующие действи : ( Р А + РГ В) А или- , (Р А + ) в зависимости от того, возможно ли пересечение вектором с координатами НК и (А + В) кра экрана, на что указьшает шифратор 10. Если пересечение возможно, то запись производитс в регистр А, если нет, то в регистр В. Число повторений указанных действий равно разр дности регистров в блоках регистров. Далее выполн етс коррекци (удвоение) ко ординат в регистрах А ( Р, А + Р А) Л. После окончани процедуры отсечени содержимое регистров А переписываетс в регистры НК. Далее вновь осу ществл етс запись половин конечных координат в регист1 ы А или В и опре деление режима работы шифратором 10 Если выбран режим Q , то осуществл етс вццача новых значений координат начальной точки на выходы J5 и 16, запуск функционального генерато ра с целью позиционировани луча в новую точку на краю экрана. После этого устройство переходит к ожиданию окончани позиционировани повторного запуска), замен ет координаты НК на КК и перепад их на выходы 15 и 16 дл построени вектора. В режиме S осуществл ютс те же дей стви , что ипри начальном выборе режима. Если выбран режим г , то ос ществл етс отсечение выход щей за край экрана части вектора. После этого производитс построение, сопровождаемое записью конечных координат в регистры НК и половин КК в регистры В, если этот режим вл етс составной частью режима 6 . Запись информации в регистр 9 осущест вл етс вс кий раз, когда конечные координаты занос тс в регистры НК блоков и 2. Блок 11 управлени построен по микропрограммному принципу. Сигнал начальной установки по входу 31 уст ройства устанавливает через мультиплексор 32 нулевой код на адресном бходе накопител ЗА. При отсутстви сигнала на входе 31 включенным вл етс второй вход мультиплексора 32, на который подаетс объединенный по 1ШИ адрес продолжени из накопител 34, из шифратора 10 и сигнал запуска . Двухбитовый сигнал с выхода шифратора 10 и однобитовьй сигнал запуска образуют маску адреса дл осуществлени условных ветвлений в микропрограмме . Стробирование соответствующей маски производитс сигналами с выхода 39 накопител микрокоманд с помощью элементов И 35 и 36. В конце каждой ветви микропрограммы, соответствук цей каждому из режимов, и при ожидании конца позиционировани блок 1I управлени переходит в режим ожидани сигнала запуска по входу 29, зациклива вьтолненные пустой микрокоманды (фиг.З). При позиционировании сигнал запуска не сопроволздаетс вьодачей сигнала готовности . Данна ПЛМ (фиг.4) содержит входные инверторы, массив из 48 элементов И, выходы которых объединены восемью элементами ИЛИ, выходы которых соединены с выходами ППМ через сумматоры по модулю два дл программировани выходной инверсии. Входы шиф ратора с первого по восьмой, а также разр ды входа управлени шифратора соединены с соответствующими входами А15-А6 ШШ. Остальные входы ППМ, а также вькоды F3-F7 не используютс . В левой части таблицы показано программирование входов элементов и ПЛМ, вверху правой части - программирование выходных инверсий (О - пр мое значение, I - инверсное), под инверси ми выходов показано программирование соединений элементов И с элементами ШШ (Ч - св зь есть, - св зи нет). Формула изо р е т е н и 1, Устройство дл обработки графической информации, содержащее два блока регистров, два сумматора. Два сдвигател , шифратор и блок управлени , первый выход которого соединен .с входами разрешени сдвига первого и второго сдвигателей, а второй выход - с входами управлени записью первого и второго блока регистров, первые выходы которых соединены с первыми входами соответствующих сумматоров н вл ютс координатными выходами устройства, первые входы блоков регистров и блока управлени в7л ютс тактовыми входами устройства, вторые входы блоков регистров - координатными входами устройства, выходы знаковых разр дов первого и второго сумматоров соединены соответственно с первым и вторым входами шифратора, второй и третий входы блока управлени вл ютс соответственно входом запуска и входом начальной установки- устройстра, а третий , четвертый и п тый выходы вл ютс соответственно выходом готов- ности устройства и выходами управлени устройства, отличающее с тем, что, с целью упрощени , в него введены регистр, элемент И и два блока элементов И, выходы которых соединены с вторыми входами соответственно первого и второго сумматоров , первые входы блоков элементов И соединены с вторыми выходами соответственно первого и второго блоков регистрсйз, а вторые входы с шестым выходом блока управлени , выходы разр дов первого и второго сумматоров соответственно через первый и второй сдвигатели соединены с разр дными входами соответственно первого и второго блоков регистров , выходы старших разр дов первого и второго сумматоров - соответственно с третьим и четвертым входами шифратора и первым и вторым входами регистра, третий и четвертый входы которого соединены с выходами знаковых разр дов соответственно первого и второго сумматоров, а754218выходы подключены соответственно, к п тому, шестому, седьмому и восьмому входам шифратора, первый выход которого соединен с четвертым вхо5 дом блока управлени , а второй выход - с первым входом элемента И, второй вход которого соединен с седьмым выходом блока управлени , адресные входы первого и второго блоковО регистров соединены соответственно с выходом элемента И, восььым и дев тым выходами блока управлени , дес тый выход которого соединен с .вторым входом элемента И,одиннад5 цатый выход соединен с п тым входом регистра, а двенадцатый выход - с дев тым входом шифратора,V
- 2. Устройство по п. 1, о т л и 20 чающеес тем, что блок управлени содержит элемент И и последовательно соединенные группу эле 1ентов И, группу элементов ИЛИ, мультиплексор, регистр адфеса и на25 копитель микрокоманд, выходы первой группы которого вл ютс выходами блока, второй вход-группы элементов ИЛИ соединен с выходом элемента И, первые входы элемента И и группы зле30 ментов И и вторые входы мультиплексора и регистра адреса вл ютс соответственно первым, вторым, третьим и четвертым входами блока, выходы второй,группы накопител микрокоманд35 соединены с другими входами элемента И, группы элементов И ,и ИЛИ и мультипл е ксор а.UTTfT2ff25Z6 Фиг.1УЗ -33931 302617fPU2.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843818999A SU1275421A1 (ru) | 1984-12-03 | 1984-12-03 | Устройство дл обработки графической информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843818999A SU1275421A1 (ru) | 1984-12-03 | 1984-12-03 | Устройство дл обработки графической информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275421A1 true SU1275421A1 (ru) | 1986-12-07 |
Family
ID=21149204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843818999A SU1275421A1 (ru) | 1984-12-03 | 1984-12-03 | Устройство дл обработки графической информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275421A1 (ru) |
-
1984
- 1984-12-03 SU SU843818999A patent/SU1275421A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4056713, кл. 364-521, 1977. Sproul R.F., Sutperland I.E. .А clepping divider. Proc. FICC, V.34, 1968, p.770, fig. 10. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4168523A (en) | Data processor utilizing a two level microaddressing controller | |
US3983541A (en) | Polymorphic programmable units employing plural levels of phased sub-instruction sets | |
US4558411A (en) | Polymorphic programmable units employing plural levels of sub-instruction sets | |
US3775756A (en) | Programmable special purpose processor having simultaneous execution and instruction and data access | |
US3299261A (en) | Multiple-input memory accessing apparatus | |
CA1099415A (en) | Rom initializing apparatus | |
US4674063A (en) | Information processing apparatus having a sequence control function | |
JPH0773156A (ja) | データ駆動型情報処理装置 | |
US4754424A (en) | Information processing unit having data generating means for generating immediate data | |
GB1003921A (en) | Computer cycling and control system | |
SU1275421A1 (ru) | Устройство дл обработки графической информации | |
EP0226991B1 (en) | Data-processing device | |
US3230513A (en) | Memory addressing system | |
US4975837A (en) | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets | |
EP0153025B1 (en) | Microprogram control | |
JP3696625B2 (ja) | データ駆動型情報処理装置 | |
GB2228597A (en) | Data processor with conditional instructions | |
JPS6148735B2 (ru) | ||
JPS5882296A (ja) | ドツトマトリクス表示方式 | |
JP2629359B2 (ja) | 論理シミュレータ | |
SU1161943A1 (ru) | Устройство дл управлени пам тью микрокоманд | |
JP2899009B2 (ja) | 情報処理装置 | |
KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
SU773624A1 (ru) | Процессор с микропрограммным управлением и динамическим ветвлением | |
JPS61260331A (ja) | 情報処理装置 |