JPS61260331A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS61260331A JPS61260331A JP10245985A JP10245985A JPS61260331A JP S61260331 A JPS61260331 A JP S61260331A JP 10245985 A JP10245985 A JP 10245985A JP 10245985 A JP10245985 A JP 10245985A JP S61260331 A JPS61260331 A JP S61260331A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- state
- control memory
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置におけるマイクロプログラム制御
に関し、特にシステムアーキテクチャに規定される状態
モードに応じてオペレーションの異なる命令に対するマ
イクロプログラム制御方式（従来の技術） 従来、この糧の情報処理装置においては、装置を占有す
るシステムアーキテクチュアに規定された状態モードの
相違により、特定命令のオペレーションに相違が存在す
ることがある。このような場合には、命令コードに対応
してマイクロプログラムの起動アドレスが一組用意され
、状態モードに応じた異なるオペレーションが起動され
た命令に存在する場合には、そのマイクロプログラムの
なかで命令のファームウェアによって状態モードが参照
され、条件付き分岐をして対応するオペレーションのル
ーチンを実行していた。この方式において、異なるオペ
レーションの存在する命令では状態モードが参照され、
条件付き分岐をするステップが必ずマイクロプログラム
のなかに存在するため、性能の劣化が大きな要因となっ
て、いた。
に関し、特にシステムアーキテクチャに規定される状態
モードに応じてオペレーションの異なる命令に対するマ
イクロプログラム制御方式（従来の技術） 従来、この糧の情報処理装置においては、装置を占有す
るシステムアーキテクチュアに規定された状態モードの
相違により、特定命令のオペレーションに相違が存在す
ることがある。このような場合には、命令コードに対応
してマイクロプログラムの起動アドレスが一組用意され
、状態モードに応じた異なるオペレーションが起動され
た命令に存在する場合には、そのマイクロプログラムの
なかで命令のファームウェアによって状態モードが参照
され、条件付き分岐をして対応するオペレーションのル
ーチンを実行していた。この方式において、異なるオペ
レーションの存在する命令では状態モードが参照され、
条件付き分岐をするステップが必ずマイクロプログラム
のなかに存在するため、性能の劣化が大きな要因となっ
て、いた。
このため、最近では特願昭５９−８１５８５号に記載さ
れている下記の構成が採用されるようになった。状態モ
ードに無関係な命令群では、各命令に対応する一つのマ
イクロプログラムを作成し、状態モードによって命令の
オペレーションが異なる場合には各命令ととに関連する
状態モードの数だけマイクロプログラムを作成し、作成
したすべてのマイクロプログラムに対して固有の起動ア
ドレスを与えて制御ストアに格納し、マイクロプログラ
ムの起動アドレスを格納する制御メモリには状態モード
の数だけ複数のコンパートメントを設け、各コンパート
メントにはそれぞれ状態モードに対応したマイクロプロ
グラムの起動アドレスを格納する。複数のコンパートメ
ントの出力は状態モードで選択される選択回路に入力さ
れ、選択された一つのコンパートメントの出力によって
制御ストアにアドレスが与えられるように構成する。
れている下記の構成が採用されるようになった。状態モ
ードに無関係な命令群では、各命令に対応する一つのマ
イクロプログラムを作成し、状態モードによって命令の
オペレーションが異なる場合には各命令ととに関連する
状態モードの数だけマイクロプログラムを作成し、作成
したすべてのマイクロプログラムに対して固有の起動ア
ドレスを与えて制御ストアに格納し、マイクロプログラ
ムの起動アドレスを格納する制御メモリには状態モード
の数だけ複数のコンパートメントを設け、各コンパート
メントにはそれぞれ状態モードに対応したマイクロプロ
グラムの起動アドレスを格納する。複数のコンパートメ
ントの出力は状態モードで選択される選択回路に入力さ
れ、選択された一つのコンパートメントの出力によって
制御ストアにアドレスが与えられるように構成する。
以上のようにして状態モードに対応してマイクロプログ
ラムの起動アドレスを用意してマイクロプログラムを制
御している。
ラムの起動アドレスを用意してマイクロプログラムを制
御している。
（発明が解決しようとする問題点）
上述した従来技術による情報処理装置においては、複数
のオペレーションを備えた命令群に関してマイクロプロ
グラムのなかの無駄なステップを削減できる点は改善さ
れているが、状態モードに対応して各命令のマイクロプ
ログラムの起動アドレスを用意する必要があるので、状
態モードに無関係なオペレーションを備えた命令の起動
アドレスは冗長であった。したがって、状態モードが増
加すれば冗長分のハードウェア量はそれだけ増加すると
いう欠点があった。
のオペレーションを備えた命令群に関してマイクロプロ
グラムのなかの無駄なステップを削減できる点は改善さ
れているが、状態モードに対応して各命令のマイクロプ
ログラムの起動アドレスを用意する必要があるので、状
態モードに無関係なオペレーションを備えた命令の起動
アドレスは冗長であった。したがって、状態モードが増
加すれば冗長分のハードウェア量はそれだけ増加すると
いう欠点があった。
本発明の目的は、命令コードで読出しアドレスを指定し
、各命令コードに対応してマイクロプログラムの起動ア
ドレス情報を格納して、一連のマイクロ命令から成る複
数のマイクロプログラムを格納しておき、格納された起
動アドレス情報テマイクロプログラムを起動し、状態モ
ードに応じて命令のオペレーションが異なるように構成
した情報処理装置において、特定命令群のオペレーショ
ンに影響を及ぼすシステムアーキテクチャに規定された
状態モードに対応したマスク情報を上記制御メモリの内
部に格納するとともに１制御メモリから出力されるマス
ク情報と状態モード信号とを入力してＡＮＤ論理出力を
与え、制御メモリから出力されるマイクロプログラムの
起動アドレス情報によシ、制御ストアに起動アドレスを
与えることによって上記欠点を除去し、冗長なハードウ
ェアを備える必要がないように構成した情報処理装置を
提供するととＫある。
、各命令コードに対応してマイクロプログラムの起動ア
ドレス情報を格納して、一連のマイクロ命令から成る複
数のマイクロプログラムを格納しておき、格納された起
動アドレス情報テマイクロプログラムを起動し、状態モ
ードに応じて命令のオペレーションが異なるように構成
した情報処理装置において、特定命令群のオペレーショ
ンに影響を及ぼすシステムアーキテクチャに規定された
状態モードに対応したマスク情報を上記制御メモリの内
部に格納するとともに１制御メモリから出力されるマス
ク情報と状態モード信号とを入力してＡＮＤ論理出力を
与え、制御メモリから出力されるマイクロプログラムの
起動アドレス情報によシ、制御ストアに起動アドレスを
与えることによって上記欠点を除去し、冗長なハードウ
ェアを備える必要がないように構成した情報処理装置を
提供するととＫある。
（問題点を解決するための手段）
本発明による情報処理装置は、制御メモリと、命令レジ
スタと、制御ストアと、一対の状態レジスタと、一対の
ＡＮＤゲートと、アドレスレジスタとを具備して構成し
たものである。
スタと、制御ストアと、一対の状態レジスタと、一対の
ＡＮＤゲートと、アドレスレジスタとを具備して構成し
たものである。
制御メモリは命令コードで読出しアドレスを指定するこ
とができ、各命令コードに対応してマイクロプログラム
の起動アドレス情報、ならびに状態のマスク情報を格納
するためのものである。
とができ、各命令コードに対応してマイクロプログラム
の起動アドレス情報、ならびに状態のマスク情報を格納
するためのものである。
命令レジスタは、制御メモリにアドレスを与える命令を
格納するためのものである。
格納するためのものである。
制御ストアは、一連のマイクロ命令から構成される複数
のマイクロプログラムを格納するためのものである。
のマイクロプログラムを格納するためのものである。
一対の状態レジスタは、システムの状態に応じて命令の
オペレーションが異なるように構成されたシステムアー
キテクチャに規定されるプログラム状態モードおよびハ
ードウェア状態モードを示すためのものである。
オペレーションが異なるように構成されたシステムアー
キテクチャに規定されるプログラム状態モードおよびハ
ードウェア状態モードを示すためのものである。
一対のＡＮＤゲートは、制御メモリから出力される状態
のマスク情報、ならびに一対の状態レジスタの出力を入
力してゲートするためのものである。
のマスク情報、ならびに一対の状態レジスタの出力を入
力してゲートするためのものである。
アドレスレジスタは、一対のＡＮＤゲートから出力され
る状態別マスク情報、ならびに制御メモリかう出力され
るマイクロプログラムの起動アドレス情報によって制御
ストアに起動アドレスを与えるためのものである。
る状態別マスク情報、ならびに制御メモリかう出力され
るマイクロプログラムの起動アドレス情報によって制御
ストアに起動アドレスを与えるためのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第１図において、１は主記憶装置、
２は記憶制御装置、５は命令制御演算装置、３０１は命
令レジスタ、Ｓ０２は制御メモリ、５０５．５０４はそ
れぞれ状態レジスタ、１５０５，３０６はそれぞれＡＮ
Ｄゲート、３０７はアドレスレジスタ、３０８は制御ス
トアである。
ブロック図である。第１図において、１は主記憶装置、
２は記憶制御装置、５は命令制御演算装置、３０１は命
令レジスタ、Ｓ０２は制御メモリ、５０５．５０４はそ
れぞれ状態レジスタ、１５０５，３０６はそれぞれＡＮ
Ｄゲート、３０７はアドレスレジスタ、３０８は制御ス
トアである。
第１図において、命令制御演算装置３は主記憶装置１か
ら記憶制御装置２を介して入力される命令語を格納する
ための命令レジスタ３０１と、命令レジスタ５０１の出
力する命令コード３０１ａを信号線３１６によシアドレ
スとして入力し、命令コードに対応して制御ストア３０
８の起動アドレス情報５ｏ２ａ、プログラム状態レジス
タ３３０３のマスク情報Ｓ Ｏ２ｂ、およびハードウェ
ア状態レジスタ３０４のマスク情報５０２Ｃをあらかじ
め格納しておく制御メモリ３０２と、プログラム状態モ
ードＭ１のとき％ＩＩを表示して信号線５１２上に出力
するためのプログラム状態レジスタ３０５と、ハードウ
ェア状態モードＭ２のときに１１１を表示して信号線３
１３上に出力するためのハードウェア状態レジスタ３０
４と、制御メモリ３０２のマスク情報３０２ｂを信号線
５１０を介して入力するとともに、プログラム状態モー
ドＭ１を信号ｉ！１３１２を介して入力し、両信号のＡ
ＮＤ演算結果を信号線５１４に出力するためのＡＮＤゲ
ート３０６と、制御メモリ３０２のマスク情報！０２Ｃ
を信号線３１１を介して入力するとともに、・・−ドウ
ニア状態モードＭ２ｔ−信号線５１３を介して入力し、
両信号のＡＮＤ演算結果を信号線３１５に出力するだめ
のＡＮＤゲ−１３０６と、制御メモリ３０２の起動アド
レス情報！０２ａ、ＡＮＤゲート５０５の出力、および
ＡＮＤゲ、−） ５０６の出力をそれぞれ信号線！＄０
９．５１４．３１５を介して入力して保持するためのア
ドレスレジスタｓ０７と、信号線３１７を介してアドレ
スレジスタ３０１でアドレス指定されたマイクロ命令を
信号線３１８に出力するための制御ストア３０８とを備
えて構成したものである。
ら記憶制御装置２を介して入力される命令語を格納する
ための命令レジスタ３０１と、命令レジスタ５０１の出
力する命令コード３０１ａを信号線３１６によシアドレ
スとして入力し、命令コードに対応して制御ストア３０
８の起動アドレス情報５ｏ２ａ、プログラム状態レジス
タ３３０３のマスク情報Ｓ Ｏ２ｂ、およびハードウェ
ア状態レジスタ３０４のマスク情報５０２Ｃをあらかじ
め格納しておく制御メモリ３０２と、プログラム状態モ
ードＭ１のとき％ＩＩを表示して信号線５１２上に出力
するためのプログラム状態レジスタ３０５と、ハードウ
ェア状態モードＭ２のときに１１１を表示して信号線３
１３上に出力するためのハードウェア状態レジスタ３０
４と、制御メモリ３０２のマスク情報３０２ｂを信号線
５１０を介して入力するとともに、プログラム状態モー
ドＭ１を信号ｉ！１３１２を介して入力し、両信号のＡ
ＮＤ演算結果を信号線５１４に出力するためのＡＮＤゲ
ート３０６と、制御メモリ３０２のマスク情報！０２Ｃ
を信号線３１１を介して入力するとともに、・・−ドウ
ニア状態モードＭ２ｔ−信号線５１３を介して入力し、
両信号のＡＮＤ演算結果を信号線３１５に出力するだめ
のＡＮＤゲ−１３０６と、制御メモリ３０２の起動アド
レス情報！０２ａ、ＡＮＤゲート５０５の出力、および
ＡＮＤゲ、−） ５０６の出力をそれぞれ信号線！＄０
９．５１４．３１５を介して入力して保持するためのア
ドレスレジスタｓ０７と、信号線３１７を介してアドレ
スレジスタ３０１でアドレス指定されたマイクロ命令を
信号線３１８に出力するための制御ストア３０８とを備
えて構成したものである。
次に、第１図に示す情報処理装置において各記憶手段の
具体的な容量を数値で示す。第１図において制御メモリ
３０８の容量は６５，５８６ワードであシ、アドレスレ
ジスタ３０７は１６ビツトから成る。命令レジスタ５０
１の命令コード５０１ａは８ピツトでア夛、命令コード
３０１ａでアドレス指定される制御メモリ３０２の容量
は１６ビツ）Ｘ２５６ワードである。状態レジスタ３０
４゜３０５はともに１ビツトのレジスタである。
具体的な容量を数値で示す。第１図において制御メモリ
３０８の容量は６５，５８６ワードであシ、アドレスレ
ジスタ３０７は１６ビツトから成る。命令レジスタ５０
１の命令コード５０１ａは８ピツトでア夛、命令コード
３０１ａでアドレス指定される制御メモリ３０２の容量
は１６ビツ）Ｘ２５６ワードである。状態レジスタ３０
４゜３０５はともに１ビツトのレジスタである。
第２図は制御メモリ３０２の格納状態を示す説明図であ
シ、起動アドレス情報５０２ａは１４ビツト、マスク情
報３０２ｂ、！０２ｃはそれぞれ１ビツトの構成になっ
ている。したがって、制御メモリ５０２の１ワードはマ
スク情報３０２ｂ。
シ、起動アドレス情報５０２ａは１４ビツト、マスク情
報３０２ｂ、！０２ｃはそれぞれ１ビツトの構成になっ
ている。したがって、制御メモリ５０２の１ワードはマ
スク情報３０２ｂ。
３０２Ｃの組合せとして４種類が可能になる。
第８図は制御ストア３０７の入力状態および保持状態を
示す説明図であり、上位１４ビツト（ビットＯ〜１３）
には信号線３０９によυ与えられた制御メモリ５０２の
起動アドレスｆｆ報３０２ａが非修飾に入力されて保持
される。ビット１４゜１５には、それぞれ信号線！１４
．３１６によジＡＮＤゲー）５０６，３０６の論理演算
結果が入力されて保持される。
示す説明図であり、上位１４ビツト（ビットＯ〜１３）
には信号線３０９によυ与えられた制御メモリ５０２の
起動アドレスｆｆ報３０２ａが非修飾に入力されて保持
される。ビット１４゜１５には、それぞれ信号線！１４
．３１６によジＡＮＤゲー）５０６，３０６の論理演算
結果が入力されて保持される。
次に、第１図〜第８図を参照して具体的な動作について
説明する。第１図の命令制御演算装置６で実行される最
大２５６個の命令をプログラム状態モードＭ１、ならび
にハードウェア状態モードＭ２によるオペレーションの
相違によって下記の第１表に示すようにＡ−Ｄの４極類
に区別する。
説明する。第１図の命令制御演算装置６で実行される最
大２５６個の命令をプログラム状態モードＭ１、ならび
にハードウェア状態モードＭ２によるオペレーションの
相違によって下記の第１表に示すようにＡ−Ｄの４極類
に区別する。
これらＡ−Ｄの４種類の命令に対して制御メモリ３０２
のマスク情報３０２ｂ、５０２ｃが対応し、種類Ａの命
令は３０２ｂ＝’ ０ ’、！０２ｃ＝％Ｏｌによって
指定され、種類Ｂの命令は５Ｏ２ｂ＝’ １ ’、５０
２ｃ＝％Ｑｌによって指定され、種類Ｃの命令は５Ｏ２
ｂ＝％ＯＩ。
のマスク情報３０２ｂ、５０２ｃが対応し、種類Ａの命
令は３０２ｂ＝’ ０ ’、！０２ｃ＝％Ｏｌによって
指定され、種類Ｂの命令は５Ｏ２ｂ＝’ １ ’、５０
２ｃ＝％Ｑｌによって指定され、種類Ｃの命令は５Ｏ２
ｂ＝％ＯＩ。
ｊ０２ｃ＝’ｌ’によって指定され、種類りの命令は５
０２ ｂ＝％１ ’ｒ５０２ｃ＝＝’ ｌ’によって指
定される。
０２ ｂ＝％１ ’ｒ５０２ｃ＝＝’ ｌ’によって指
定される。
第４図は上述した種類Ａ−Ｄの命令の各代表的命令に対
応する制御メモリ５０２の格納状態を示す説明図である
。第４図において、種類Ａの命令として命令コードＡｔ
（１６進表示、以後、命令コードは１６進表示する。
応する制御メモリ５０２の格納状態を示す説明図である
。第４図において、種類Ａの命令として命令コードＡｔ
（１６進表示、以後、命令コードは１６進表示する。
）の命令、同様に種類Ｂ、Ｃ，Ｄの命令として命令コー
ド＝Ｂ２．Ｃ５゜Ｄ４の命令が示されている。第４図に
おける起動アドレス情報のビット０〜１１は１６進表示
され、ビット１２．１８は２進表示されている。
ド＝Ｂ２．Ｃ５゜Ｄ４の命令が示されている。第４図に
おける起動アドレス情報のビット０〜１１は１６進表示
され、ビット１２．１８は２進表示されている。
いま、プログラム状態モードがＭ１＝％Ｏ’であって、
ハードウェア状態がＭ＝２％ ０ ＃である環境下で命
令コード＝ＡＩ 、Ｂ２ 、Ｃ！ 、Ｄ４を有する命令
が実行されるとき、第１図におけるレジスタ３０３，３
０４の内容はともに％Ｏ１である。したがって、信号線
３１２，３１５上の信号も％Ｑｌとなシ、ＡＮＤゲート
！Ｏ６，！＄０６Ｃ）出力信号線５１４．３１６上の信
号も％ＱＩとなる。したがって、第８図における制御ス
トア５０Ｂのアドレスレジスタ５０７のビット１４゜１
５にはともに％Ｏｌが入力されて保持される。
ハードウェア状態がＭ＝２％ ０ ＃である環境下で命
令コード＝ＡＩ 、Ｂ２ 、Ｃ！ 、Ｄ４を有する命令
が実行されるとき、第１図におけるレジスタ３０３，３
０４の内容はともに％Ｏ１である。したがって、信号線
３１２，３１５上の信号も％Ｑｌとなシ、ＡＮＤゲート
！Ｏ６，！＄０６Ｃ）出力信号線５１４．３１６上の信
号も％ＱＩとなる。したがって、第８図における制御ス
トア５０Ｂのアドレスレジスタ５０７のビット１４゜１
５にはともに％Ｏｌが入力されて保持される。
したがって、アドレスレジスタ！０７には制御１モリ８
０２の起動アドレス情報３０２ａによる入力と合わせて
、命令コード＝Ａ１．Ｂ２．Ｃ３゜Ｄ４の命令に対応し
てそれぞれ１１１０．２２２０゜８８８０．４４４０（
いずれも１６進表示）が入力保持され、マイクロプログ
ラムが起動されることになる。
０２の起動アドレス情報３０２ａによる入力と合わせて
、命令コード＝Ａ１．Ｂ２．Ｃ３゜Ｄ４の命令に対応し
てそれぞれ１１１０．２２２０゜８８８０．４４４０（
いずれも１６進表示）が入力保持され、マイクロプログ
ラムが起動されることになる。
次に１プログラム状態モードがＭ１＝％ １ ＃であっ
て、ハードウェア状態モードがＭ２＝％ ０ ＃である
環境下で命令コード＝Ａ１ 、Ｂ２ 、（１。
て、ハードウェア状態モードがＭ２＝％ ０ ＃である
環境下で命令コード＝Ａ１ 、Ｂ２ 、（１。
Ｄ４の命令が実行されるときには、状態レジスタ３０３
の内容が％ １１であり、状態レジスタ５０４の内容が
％ＯＩであるので、ＡＮＤゲートＳ、ＯＳの出力は常時
％ＯＩであシ、ＡＮＤゲートｓＯｓの出力は制御メモリ
５０２のマスク情報！０２ｂが％１１であるときに限っ
て−１１１１Ｃなる。し九がって、第４図から判断すれ
ば命令コード＝Ｂ２．Ｄ４の命令のときに限ってＡＮＤ
ゲート３０６の出力が％１１Ｋなることがわかる。よっ
て、制御ストア３０８のアドレスレジスタ３０７には、
命令コード＝Ａ１ 、Ｂ２ 、Ｃ３、Ｄ４の命令に対応
してそれぞれ１１１０．２２２２゜８’３８０．４４４
２Ｃいずれも１６進表示）が入力保持され、マイクロプ
ログラムが起動される。同様にして、プログラム状態モ
ードがＭ１＝％０′であってハードウェア状態モードが
Ｍ２＝％ １ ’のときと、プログラム状態モードがＭ
１＝％１１であってハードウェア状態モードがＭ２＝％
１ ’のときとで、それぞれの種類の命令に対して起
動アドレスが修飾されて与えられる。
の内容が％ １１であり、状態レジスタ５０４の内容が
％ＯＩであるので、ＡＮＤゲートＳ、ＯＳの出力は常時
％ＯＩであシ、ＡＮＤゲートｓＯｓの出力は制御メモリ
５０２のマスク情報！０２ｂが％１１であるときに限っ
て−１１１１Ｃなる。し九がって、第４図から判断すれ
ば命令コード＝Ｂ２．Ｄ４の命令のときに限ってＡＮＤ
ゲート３０６の出力が％１１Ｋなることがわかる。よっ
て、制御ストア３０８のアドレスレジスタ３０７には、
命令コード＝Ａ１ 、Ｂ２ 、Ｃ３、Ｄ４の命令に対応
してそれぞれ１１１０．２２２２゜８’３８０．４４４
２Ｃいずれも１６進表示）が入力保持され、マイクロプ
ログラムが起動される。同様にして、プログラム状態モ
ードがＭ１＝％０′であってハードウェア状態モードが
Ｍ２＝％ １ ’のときと、プログラム状態モードがＭ
１＝％１１であってハードウェア状態モードがＭ２＝％
１ ’のときとで、それぞれの種類の命令に対して起
動アドレスが修飾されて与えられる。
第５図は以上の起動アドレスの修飾をまとめた説明図で
ある。第５図は、種類Ａの命令コードＡ１の命令に対し
ては状態モードＭ１ 、Ｍ２に関係なく１１１０（１６
進）のマイクロプログラムの起動アドレスが与えられ、
その他の種類Ｂ、Ｃ。
ある。第５図は、種類Ａの命令コードＡ１の命令に対し
ては状態モードＭ１ 、Ｍ２に関係なく１１１０（１６
進）のマイクロプログラムの起動アドレスが与えられ、
その他の種類Ｂ、Ｃ。
Ｄの命令コード＝Ｂ２ 、Ｃ５、Ｄ４の命令に対しては
２種類、および４種類の起動アドレスが与えられる。状
態モードに関して異なるオペレーションが存在する命令
、ならびに存在しない命令に対してそれぞれマイクロプ
ログラムの異なる起動制御が可能である。
２種類、および４種類の起動アドレスが与えられる。状
態モードに関して異なるオペレーションが存在する命令
、ならびに存在しない命令に対してそれぞれマイクロプ
ログラムの異なる起動制御が可能である。
（発明の効果）
以上説明したように本発明は、状態モードに対応するマ
スク情報を命令コードに対応して用意することによシ、
状態モードによりオペレーションが異なる命令に対して
はマイクロプログラムの起動アドレスの修飾を可能にし
、状態モードとは無関係にオペレーションが一定の命令
に対してはゲート論理によシ起動アドレスを容易に非修
飾にすることができるという効果がある。
スク情報を命令コードに対応して用意することによシ、
状態モードによりオペレーションが異なる命令に対して
はマイクロプログラムの起動アドレスの修飾を可能にし
、状態モードとは無関係にオペレーションが一定の命令
に対してはゲート論理によシ起動アドレスを容易に非修
飾にすることができるという効果がある。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 第２図は、第１図に示す制御メモリの格納状態を示す説
明図である。 第８図は、第１図に示すアドレスレジスタの入力保持状
態を示す説明図である。 第４図は、本発明による情報処理装置の実施例において
、制御メモリの格納状態の一部を示す説明図である。 第５図は、本発明による情報処理装置の実施例において
、マイクロプログラムの起動アドレスの一部を状態モー
ドに対応して示した説明図である。 １・・・主記憶装置 ２・・・記憶制御装置 ３・・・命令制御演算装置 ３０１ｅ・・命令レジスタ ３０２・・・制御メモリ ５０５．５０４・ｅ−状態レジスタ ３０６、！０６・・・ＡＮＤゲート ３０γ・ｅ・アドレスレジスタ ３０８・−・制御ストア ３０９〜３１７・・・信号線
ブロック図である。 第２図は、第１図に示す制御メモリの格納状態を示す説
明図である。 第８図は、第１図に示すアドレスレジスタの入力保持状
態を示す説明図である。 第４図は、本発明による情報処理装置の実施例において
、制御メモリの格納状態の一部を示す説明図である。 第５図は、本発明による情報処理装置の実施例において
、マイクロプログラムの起動アドレスの一部を状態モー
ドに対応して示した説明図である。 １・・・主記憶装置 ２・・・記憶制御装置 ３・・・命令制御演算装置 ３０１ｅ・・命令レジスタ ３０２・・・制御メモリ ５０５．５０４・ｅ−状態レジスタ ３０６、！０６・・・ＡＮＤゲート ３０γ・ｅ・アドレスレジスタ ３０８・−・制御ストア ３０９〜３１７・・・信号線
Claims (1)
- 命令コードで読出しアドレスを指定することができ、各
命令コードに対応してマイクロプログラムの起動アドレ
ス情報、ならびに状態のマスク情報を格納するための制
御メモリと、前記制御メモリにアドレスを与える命令を
格納するための命令レジスタと、一連のマイクロ命令か
ら構成される複数のマイクロプログラムを格納するため
の制御ストアと、システムの状態に応じて命令のオペレ
ーションが異なるように構成されたシステムアーキテク
チャに規定されるプログラム状態モードおよびハードウ
ェア状態モードを示すための一対の状態レジスタと、前
記制御メモリから出力される前記両状態のマスク情報、
ならびに前記一対の状態レジスタの出力を入力してゲー
トするための一対のＡＮＤゲートと、前記一対のＡＮＤ
ゲートから出力される状態別マスク情報、ならびに前記
制御メモリから出力されるマイクロプログラムの起動ア
ドレス情報によつて前記制御ストアに起動アドレスを与
えるためのアドレスレジスタとを具備して構成したこと
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245985A JPS61260331A (ja) | 1985-05-14 | 1985-05-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245985A JPS61260331A (ja) | 1985-05-14 | 1985-05-14 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61260331A true JPS61260331A (ja) | 1986-11-18 |
| JPH0330171B2 JPH0330171B2 (ja) | 1991-04-26 |
Family
ID=14328046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10245985A Granted JPS61260331A (ja) | 1985-05-14 | 1985-05-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260331A (ja) |
-
1985
- 1985-05-14 JP JP10245985A patent/JPS61260331A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330171B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983539A (en) | Polymorphic programmable units employing plural levels of sub-instruction sets | |
| US4001788A (en) | Pathfinder microprogram control system | |
| US3990052A (en) | Central processing unit employing microprogrammable control for use in a data processing system | |
| US4558411A (en) | Polymorphic programmable units employing plural levels of sub-instruction sets | |
| US3983541A (en) | Polymorphic programmable units employing plural levels of phased sub-instruction sets | |
| KR900003591B1 (ko) | 데이터 처리장치 | |
| US4124893A (en) | Microword address branching bit arrangement | |
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| JPS6322336B2 (ja) | ||
| US4323964A (en) | CPU Employing micro programmable control for use in a data processing system | |
| JPH0346850B2 (ja) | ||
| US4251862A (en) | Control store organization in a microprogrammed data processing system | |
| JPH0414385B2 (ja) | ||
| US4070703A (en) | Control store organization in a microprogrammed data processing system | |
| JPS623461B2 (ja) | ||
| US4812970A (en) | Microprogram control system | |
| KR920002573B1 (ko) | 데이타 처리기 | |
| EP0136699B1 (en) | Programmable controller | |
| JPS61260331A (ja) | 情報処理装置 | |
| JPH03271829A (ja) | 情報処理装置 | |
| JPS6148735B2 (ja) | ||
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| IE56443B1 (en) | Microprogram control | |
| JP2573711B2 (ja) | マイクロサブルーチン制御方式 |