KR940001013B1 - 영상처리 장치 및 그것을 사용하는 시스템 - Google Patents

영상처리 장치 및 그것을 사용하는 시스템 Download PDF

Info

Publication number
KR940001013B1
KR940001013B1 KR1019890019023A KR890019023A KR940001013B1 KR 940001013 B1 KR940001013 B1 KR 940001013B1 KR 1019890019023 A KR1019890019023 A KR 1019890019023A KR 890019023 A KR890019023 A KR 890019023A KR 940001013 B1 KR940001013 B1 KR 940001013B1
Authority
KR
South Korea
Prior art keywords
command
image
fetched
address
image processing
Prior art date
Application number
KR1019890019023A
Other languages
English (en)
Other versions
KR900010592A (ko
Inventor
다까요시 다니아이
하지메 사또
다다시 사이또
Original Assignee
후지쓰 가부시끼가이샤
야마모또 다꾸마
후지쓰 마이크로컴퓨터 시스템스 가부시끼가이샤
시무라 도시유끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1062035A external-priority patent/JPH02242380A/ja
Priority claimed from JP1062033A external-priority patent/JPH02242379A/ja
Application filed by 후지쓰 가부시끼가이샤, 야마모또 다꾸마, 후지쓰 마이크로컴퓨터 시스템스 가부시끼가이샤, 시무라 도시유끼 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900010592A publication Critical patent/KR900010592A/ko
Application granted granted Critical
Publication of KR940001013B1 publication Critical patent/KR940001013B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058Conditional branch instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

영상처리 장치 및 그것을 사용하는 시스템
제1도는 본 발명의 실시예인 영상프로세서를 포함하는 시스템의 구성을 도시한 블록도.
제2도는 제1도에 도시한 영상프로세서의 구성을 도시한 블록도.
제3도는 제2도의 영상프로세서의 구성 특히, 커맨드(command) 및 파라미터의 페칭(fetching)처리를 상세히 도시한 블록도.
제4도는 제1도에 도시한 커맨드/파라미터 메모리에 저장된 커맨드의 구성을 도시한 도.
제5도는 제2도에 도시한 제어레지스터에서 비트구성을 도시한 도.
제6도와 제7도는 제5도에 도시한 ″U″비트에 의해 나타난 비트 파단 커맨드의 비트구성을 도시한 도.
제8도는 제2도와 제3도에 도시한 영상프로세서에 의한 커맨드 처리를 나타낸 일반적인 흐름도.
제9도는 제8도의 제어커매드처리(540)를 나타낸 흐름도.
제10도는 제8도의 영상-드로우잉(image-drawing) 커맨드 처리(550)를 나타낸 흐름도.
제11도는 제1도에 도시한 커맨드/파라미터 메모리의 목록의 예를 도시한 도.
본 발명은 영상처리장치 및 영상처리장치를 사용하는 시스템에 관한 것이고 특히, DMA(direct memory access)전송의 방식으로 커맨드와 파라미터를 불러들이는 장치에 관한 것이다.
최근, 고해상도와 고속동작을 실현하기 위해 음극선관(CRT)위에 도면, 도형 등과 같은 그래픽을 디스플레이 하기 위한 장치를 필요로 하고 있다. 따라서, 영상 처리 시스템이 혼합된 호스트 컴퓨터 (CPU)는 그래픽의 영상-드로우잉(drawing)처리 및 디스플레이를 행한다. 이것의 결점은 영상처리를 완성하는데 오랜 시간이 걸린다는 점이다. 따라처, 시스템 성능이 전반적으로 떨어진다. 이러한 관점에서 CPU 이외의 처리장치에 의하여 디스플레이 및 영상-드로우잉 처리가 전적으로 실행되는 다양한 접근방법이 제안되었다.
첫번째 예로서, 단지 CPU만이 커맨드와 파라미터를 출력하고, 커맨드와 파라미터를 기초로 하여 정교한 영상프로세서 즉, 비트 맵 (map) 디스플레이 제어기가 영상처리를 하는 하나의 접근방법이 알려져 있다. 또한, 두번째 예로서 영상프로세서가 영상처리를 실행하고 DMA 전송의 방식에 의해 커맨드와 파라미터를 페치하는 접근방법이 알려져있다. 이들 접근방법들은 CPU에 부하를 감소시키는데 기여한다.
그러나, 첫번째 접근방법에 따라, 영상프로세서가 영상처리의 한 단계를 처리할때 마다 CPU는 커맨드와 파라미터를 영상프로세서영상처리 공급해야만 한다. 따라서. 그것은 CPU를 효과적으로 동작시키는 것이 어렵다. 이것은 정체 시스템의 성능을 저하시키므로, 이러한 방법은 바람직하지 않다 .
한편, 두번째 접근방법에 따라, 영상프로세서는 순차적으로 소정의 프로그램만을 실행할 수 있으므로 시스템 모드에 따라 어떤 적절한 프로그램 루틴(routine)으로 브랜치(branch) 또는 점프(jump)하는 것이 불가능하다. 예를들면, 서로 다른 해상도를 갖는 CRT들에 대응하는 영상처리 프로그램이 제작될지라도, 영상프로세서는 조건판단을 이루기 위한 해상도를 인식하지 못한다. 그결과, 하나의 프로그램에 의해 처리될 수 있는 해상도는 한 종류로 제한된다. 다수의 해상도에 대한 처리는 다음과 같이 실행된다 :
첫째, 영상프로세서는 현재 실행되는 영상처리를 중지시키고 외부 CPU에 대해 그 점유로 부터 외부버스 (어드레스 버스와 데이타 버스)를 개방한다. 다음, 외부버스를 사용하는 외부 CPU는 조건판단을 실행하고, 영상프로세서의 프로그램리스트(커맨드 및 파라미터)를 재 기록한다. CPU에 의한 처리가 끝난후에, 영상프로세서는 동작을 시작하고 재 기록된 프로그램리스트를 기초한 영상처리를 실행한다.
즉, 본질적으로 영상프로세서는 전에 실행된 처리의 결과를 기초로하여 다음 처리를 결정하기 위한 조건부판단을 실행할 수 있도록 채용되지 않는다. 또한, 외부 CPU는 조건판단을 포함하는 영상처리의 실행에 관계된다. 따라서, 두번째 접근방법은 공개된 영상프로세서가 영상처리를 효과적으로 실행한다는 것이 불가능하며, 영상프로세서를 포함하는 전체 시스템의 동작효율이 떨어진다는 단점이 있다.
실제의 영상처리에서, 이전에 실행된 영상-드로우잉 처리의 결과가 다음 처리에 반영될 필요가 있는 경우에 흔히 발생한다.
예를들면, ″서어치 (search)″처리의 결과에 대한 판단이 그 경우의 예이다 ″서어치″는 한계색상과 비교색상을 비교하는 기능이고, 페인팅(painting)등의 기능을 실현시키기 위한 보조 수단으로 사용된다. 한계색상이 비교색상과 일치하는 경우에 실행되는 다음처리는 한계색상과 비교색상이 서로 일치하지 않는 경우에 실행되는 것과는 물론 다르다. 그러나, 본래의 종래 영상처리장치는 그러한 조건부 판단이 수반되는 영상처리를 실행할 수 없다. 본 발명은 상기 두번째 접근 방법을 향상시킨 것이다.
본 발명의 목적은 일상처리를 효과적으로 실행하기 위한 시스템 모드를 자체판단할 수 있는 영상처리장치를 제공하는 것이다.
본 발명의 다른 목적은 전체 시스템의 효율적인 동작향상에 기여하기 위해 외부 CPU에 대한 부하를 감소시킬 수 있는 영상처리장치를 사용하는 시스템을 제공하는 것이다.
본 발명의 첫번째 양상에 따라 영상처리장치를 제공한다.
또한, 본 발명의 다른 양상에 따라 영상처리시스템을 제공한다.
본 발명의 다른 목적과 특징은 첨부된 도면에 의거한 바람직한 실시예에 의한 방식에 의해 상세히 설명된다.
제1도는 본 발명의 실시예에서와 같이 영상프로세서를 포함하는 시스템의 구성을 도시하였다.
제1도에서, 참조부호 SB는 어드레스버스 SAB, 데이타버스 SDB, 제어선 SC를 포함하는 시스템버스를 나타내고 ; 참조부호 GB는 어드레스버스 GAB, 데이타버스 GDB, 제어선 GC를 포함하는 그래픽버스이고 ; 참조번호 11은 32비트에 적합한 영상프로세서이고, 참조번호 12는 영상프로세서 11에 의해 처리되는 영상-드로우잉 커맨드와 파라미터, 제어커맨드를 저장하기 위한 커맨드/파라미터 메모리이고 ; 참조번호 13은 영상프로세서 11에 의해 엑세스되는 그래픽 데이타를 일시적으로 저장하기 위한 리프레쉬(refresh) 메모리이고 ; 참조번호 14는 그래픽 데이타를 디스플레이 하기 위한 CRT이고 ; 참조번호 15는 전체시스템 (영상처리 제어 제외)를 제어하기 위한 CPU이고 ; 참조번호 16은 CPU15에 의해 실행되는 처리에 대해 필요한 데이타를 저장하기 위한 메인 메모리이고 ; 참조번호 17은 키보드 등의 데이타 입력장치이다. 데이타 입력장치 17은 메인 메모리 16 또는 커맨드/파라미터 메모리 12의 내용이 재 기록될 때 사용된다.
영상프로세서 11은 LSI형태의 바람직한 구성이고. DMA 전송 방식에 의한 커맨드/파라미터 메모리 12의 내용을 페치하는 기능을 가지며, 페치된 내용을 기초로한 영상처리를 실행한다.
즉, 영상프로세서 11은 커맨드/파라미터 메모리 12로 부터 영상-드로우잉 커맨드들(서어치,클리핑,라인-드로우잉 등과 같은), 제어커맨드(조건부 판단 브랜치, 내부 레지스터 세팅 등과 같은) 또는 파라미터들(라인-드로우잉의 개시점과 종료점 등과 같은)을 페치하고 영상-드로우잉, 서어치, 조건판단과 같은 실행하기 위한 리프레쉬 메모리 13을 액세스한다.
다음, 영상프로세서 11의 구성이 제2도에 의거하여 설명될 것이다.
제2도에서, 참조번호 20은 마이크로 시이퀀서에 의해 주로 구성되고 미리 만들어진 마이크로 프로그램을 저장하는 마이크로 제어장치를 나타낸다. 마이크로 제어 장치 20은 영상처리(DMA 전송제어)에 대한 커맨드와 파라미터를 페칭하는 제어를 실행하고, 장치 24가 영상-드로우잉 처리를 실행하도록 영상-드로우잉 장치 24에 페치된 영상-드로우잉 커맨드를 전송하기 위한 제어를 실행한다.
참조번호 21은 래치와 버퍼로 주로 구성된 인터페이스 장치를 나타낸다. 인터페이스장치 21은 영상프로세서 11의 외부 버스 SAB, SDB로 부터 어드레스와 데이타를 전송하거나 또는, 다음 단계에서 페치되는 커맨드나 파라미터를 나타내는 어드레스를 내부제어선(INT.C)위의 제어신호에 반응하는 외부어드레스버스 SAB에 출력하는 기능을 갖는다. 참조번호 22는 마이크로 제어장치 20으로 부터 제어하에 있는 프로세서의 외부로 부터 페치된 커맨드를 래치(latch)하기 위한 커맨드 레지스터를 나타내고, 참조번호 23은 마이크로 제어장치 20으로부터 제어하에 있는 래치된 커맨드를 디코우드하고, 마이크로 제어장치 20에 대해 디코우드된 결과를 전송하는 커맨드 디코우드 PLA(programmable logic arrag)를 나타낸다.
또한, 참조번호 22a는 사용자에 의해 한정된 시스템 모드의 정보를 래치하기 위한 제어 레지스터를 나타낸다. 마이크로제어부 20은 제어레지스터 22a의 내용에 따라 조건판단을 실행한다.
영상-드로우잉 장치 24는 마이크로 시이퀀서, 배열(barrol) 시프터 등과 같은 다양한 부분들로 구성되고, 마이크로 제어장치 20으로 부터 전송된 영상-드로우잉 커맨드(서어치, 라인-드로우잉 등과 같은)을 실행한다. 마이크로 제어장치 20의 구체적인 구성은 본 발명의 본질적 요소와는 관련되지 않으므로, 그의 설명은 생략한다. 참조번호 25는 영상-드로우잉 장치 24와 외부 리프레쉬 메모리 13 사이에 연결된 인터페이스부를 나타내고, 인터페이스장치 21에서와 같은 동일 방법으로 래치와 버퍼로 주로 구성되었다. 예를들면, 영상-드로우잉 커맨드가 ″라인-드로우잉″을 나타낼 때, 인터페이스장치 25는 영상-드로우잉장치 24에서 전송되는 그래픽 데이타를 리프레쉬 메모리 13에 기록한다. 반면에 영상-드로우잉 커맨드가 ″서어치″를 나타낼 때 그것은 리프레쉬 메모리 13으로 부터 그래픽 데이타를 판독하고, 판독된 데이타를 영상-드로우잉장치 24에 전송한다. 또한, 인터페이스장치 25는 디스플레이 처리에 필요한 수평 동기화신호(HSYNC), 수직 동기화신호(VSYNC)등과 같은 디스플레이 신호를 출력한다. 인터페이스장치 25의 구성이 본 발명의 요점에 직접적으로 관련되지 않기 때문에, 그의 설명을 생략한다.
참조번호 26은, 본 발명에서 영상-드로우잉장치 24가 ″서어치″ 명령을 실행할 때의 기능과 래치회로를 나타낸다. 예를들면, 영상-드로우잉장치 24가 비교색상(기준색상)과 일치하는 색을 찾기위해 리프레쉬 메모리 13을 서어치할때, 즉, 서어치 처리로 진행해 나아갈 필요성이 제거 (서어치 조건이 충족되지 않을 때) 될 때, 영상-드로우잉장치 24는 래치회로 26을 ″1″로 세트한다. 역으로, 서어치 처리로 진행해 나아가는 필요가 생길 때(서어치 조건이 충족될 때), 영상-드로우잉장치 24는 래치회로 26을 ″0″으로 세트한다.
참조번호 27은, 마이크로 제어장치 20으로 부터의 제어상태에서, 다음 단계에서 실행될 커맨드에 대응하는 어드레스를 계산하는 어드레스 계산장치를 나타낸다. 어드레스 계산장치 27은 마이크로 제어장치 20으로 부터의 제어상태에서 내부 어드레스/데이타버스(INT. A. & D.)로 부터 어드레스/데이타전송을 실행하는 오프셋(offset) 레지스터 28은 커맨드 포인터 29 ; 오프셋 레지스터 28과 커맨드 포인트 29의 출력 각각에 반응하고, 가산된 결과를 커맨드 포인터 29에 출력하는 가산기 30으로 구성되었다.
오프셋 레지스터 28은 래치회로 26의 정보가 ″1″일때 (서어치 조건이 충족되지 않을 때) ″4″를 나타내는 반면, 래치회로 26의 정보가 ″0″일 때(서어치 조건이 충족될 때) 어드레스 계산장치 27에서 계산된 어드레스를 나타낸다. 커맨드 포인터 29는 다음 단계에서 커맨드/파라미터 메모리 12로 부터 페치되는 커맨드에 대응하는 어드레스를 지시하는 기능을 갖는다.
현재 실행되는 명령에 대응하는 어드레스를 ″A″라고 가정한다. 래치회로 26의 정보가 ″1″일때, 커맨드 포인터 29는 다음 단계에서 실행되는 커맨드에 대응하는 어드레스로서(A+4), (A+8), (A+l2),…,를 순차적으로 나타낸다. 역으로, 래치회로 26의 정보가 ″0″일때, 커맨드 포인터 29는 서어치 조건이 충족될 때 실행되는 커맨드에 대응하는 어드레스를 나타낸다.
제3도는 특히, 커맨드와 파라미터의 페칭처리에 대해 중점을 두고, 영상프로세서 11의 구성을 구체적으로 도시하였다. 제2도에 사용된 그것들과 동일한 참조번호는 같은 구성소자를 나타내므로 그 설명은 생략한다.
참조부호 WRPARAX는 파라미터 레지스터 31에 파라미터를 기록하기 위한 신호를 나타내고 , 참조부호 WRCMDX는 커맨드 레지스터 22에 커맨드를 기록하기 위한 신호이고 , 참조부호 SPRAX는 영상-드로우잉 장치 24내의 파라미터 버퍼 24a에 파라미터들을 기록하기 위한 신호이고 ; 참조부호 SCOMX는 영상-드로우잉장치 24내의 커맨드 레지스터 24b에 커맨드를 기록하기 위한 신호이고 ; 참조부호 HDCMD는 페치된 커맨드가 영상-드로우잉 커맨드인 것을 나타내는 신호이고 ; 참조부호 HCREQX는 페치된 커맨드가 조건부 브랜치 커맨드와 같은 제어 커맨드인 것을 나타내는 신호이고 ; 참조부호 PARADWN은 파라미터 카운터 36의 내용을 카운트다운(count-down)하기 위한 신호이고 ; 참조부호 PEND는 파라미터들의 입력 처리가 완료됐음을 나타내는 신호이다.
또한 참조부호 20A는 마이크로 제어장치 20의 주요부분을 구성하는 마이코로 시이퀀서를 나타낸다. 마이크로 시이퀀서는 20A는 60비트로 승상된 384워드 용량을 갖고, 신호 PARADWN, 다양한 제어신호 CS, 9비트 어드레스신호 및 n비트의 어드레스 신호를 출력하는 마이크로 ROM200 : 커맨드 디코우드 PLA23으로 부터 9비트의 어드레스 데이타를 저장하기 위한 마이크로 어드레스 래치 201 : 마이크로 어드레스 래치 202 ; 마이크로 ROM 200으로 부터 9비트의 어드레스 신호를 저장하기 위한 마이크로 어드레스 래치 203 ; 마이크로 어드레스 래치들 201, 202, 203으로 부터 출력된 9비트의 어드레스 신호들 중 하나를 선택하기 위한 선택기 204 : 선택기 204에 의해 선택된 9비트의 어드레스 신호를 저장하고, 마이크로 ROM200으로 저장된 신호를 출력하기 위한 마이크로 어드레스 레지스터 205 : 마이크로 어드레스 레지스터 205로 부터 출력된 9비트의 어드레스 값을 하나씩 증가시키고, 마이크로 어드레스 래치 202에 증가된 어드레스 값을 출력하기 위한 증분(incremental) 카운터 206으로 구성되었다. 마이크로 ROM200으로 부터 n비트의 어드레스신호는 어드레스 계산장치 27로 공급된다. 또한 마이크로 ROM200으로 부터의 제어신호 CS는 영상-드로우잉 장치 24에 사용된다.
제3도의 구성은, 내부 데이타버스(INT. D.)에 연결되고 신호 WRPARAX에 반응하는 파라미터 레지스터 31 ; 신호 WRPARAX에 반응하는 인버터 32 : 인버터 32와 신호 HDCMD의 출력에 반응하고 신호 SPRAX를 출력하는 NAND 게이트 33 : 신호 WRCDMX에 반응하는 지연회로 34 ; 지연회로 34와 신호 HDCMD의 출력에 반응하고 신호 SCOMX를 출력하는 NAND 게이트 35 ; 커맨드 레지스터 22와 신호 PARADWN으로 부터 3비트의 파라미터 데이타에 반응하고 신호 PEND를 출력하는 파라미터 카운터 36 ; 내부 데이타 버스(INT. D.)에 연결된 레지스터 37을 포함한다.
레지스터 37은 해상도의 정보등을 저장하고, 래치 26은 영상-드로우잉 처리 결과의 정보를 저장한다. 또한, 제어레지스터 22a는 앞서 설명한 바와 같이 시스템 모드의 정보를 저장한다. 레지스터 37, 22a와 래치 26, 신호 PEND에 저장된 각 정보는 마이크로 시이퀀서 20A내의 랜덤 논리회로(도시하지 않았음)에 제공된다. 랜덤 논리회로는 마이크로 시이퀀서 20A내의 회로들(마아크로 ROM 200은 제외)의 각 제어의 기능을 갖는다. 제어 레지스터 22a의 출력은 마이크로 시이퀀서 20A를 동작시키기 위한 트리거(trigger)로서 사용된다. 또한, 래치 26의 각 출력과 레지스터 37은 기준 플래그로서 사용된다.
제4도는 커맨드/파라미터 메모리 12에 저장된 커맨드의 구조를 도시하고 있다.
도면에서, ″F″는 커맨드가 제어커맨드인지 또는 영상-드로우칭 커맨드 인지를 나타내는 플래그이다. 본 실시예에서 제어커맨드는 플래그가 ″0″일때를 나타내는 반면, 영상-드로우잉 커맨드는 플래그가 ″1″일때를 나타낸다.
″CODE″는 어떤 종류의 동작코드(제어커맨드 또는 영상-드로우잉 커맨드)를 지정하기 위한 필드를 나타낸다. 영상프로세서 11은 ″CODE″에 의해 지정된 커맨드를 디코우드하고 실행시킬 처리가 무엇인지를 인식한다. 예를들면, 파라미터 ″F″는 제어커맨드를 나타내고, ″CODE″는 ″011000″이다. ″CODE″는 서어치 플래그의 조건판단을 실행하기 위한 커맨드로서 인식된다. 또한, 여기서 플래그 ″F″는 영상-드로우잉 커맨드를 나타내고 ″CODE″는 ″011000″이다. ″CODE″는 직사각형 필(fill) 커맨드로서 인식된다.
″MODE″는 커맨드 어드레스 또는 영상-드로우잉 모드를 지정하기 위한 필드로서 사용된다. 즉, 제어커맨드가 지시할때, ″MODE″는, 관련된 어드레스의 형성에서, 조건판단이 이뤄진 이후 즉시 실행될 커맨드에 대응하는 어드레스를 지정하기 위한 필드로서 사용된다(본 실시예에서, 서어치 조건이 충족된 후) . 역으로, 영상-드로우잉 커맨드가 지시될 때, ″MODE″는 영상-드로우잉 모드를 지정하기 위한 필드로서 사용된다.
″BASIC PARAMETER″는 얼만큼 많은 파라미터들이 지정된 커맨드와 부합되는 가를 지정하기 위한 필드를 나타낸다.
″BASIC PARAMETER″에 지정된 파라미터의 수에 ″하나씩″ 추가된 파라미터의 수는 하나의 커맨드로서 영상프로세서 11에 입력된다. 예를들면, 서어치 커맨드가 지시된 곳에 개시점, 종료점, 비교 색상코드와 한계 색상마스크에 대한 4개의 파라미터가 필요하며, 이에따라 ″011″은 ″BASIC PARAMETER″에 지정된다. 또한, 조건판단이 실행될 때 지정된 어드레스에 브랜칭하기 위한 커맨드인 조건판단 커맨드가 지시된 곳에서는 파라미터들을 필요로하지 않는다. 따라서 ″111″은 ″BASIC PARAMETER″에 지정된다.
제5도는 제어레지스터 22a에서의 비트구조를 도시하고 있다. 도면에서, ″S″비트는 영상프로세서 11을 동작시키기 위한 비트로서 사용된다. 예를들면, 외부 CPU15가 ″S″비트로서 ″1″를 기록할때 영상프로세서 11은 영상처리를 계속하기 위해 DMA 전송의 방식에 의한 커맨드/파라미터 메모리 12로 부터 데이타를 페치한다. 또한, ″U″비트는 사용자에 의해 한정된 시스템 모드를 지정하기 위한 비트로서 사용된다. 앞에서 설명한 바와 같이, 조건판단은 ″U″비트에 지정된 정보에 따라 실행된다.
제6도와 제7도는 ″U″비트에 의해 지시된 조건판단 커맨드의 비트구조를 도시하고 있다. 제6도는 지정된 어드레스에 브랜칭 또는 점핑을 지시하는 구조를 도시하고 있다. 여기서 ″U″비트는 ″1″이다. 반면에 제 7도는 ″U″비트가 ″0″인 경우의 구조를 도시하고 있다.
다음, 영상프로세서 11의 동작은 제8도 내지 제10도의 참조로 설명될 것이다.
제8도는 영상프로세서에 의해 처리되는 커맨드의 일반적인 흐름도를 나타낸다.
첫째, 단계 510에서, 영상프로세서 11은 커맨드/파라미터 메모리 12로 부터 커맨드를 페치하고, 내부 커맨드 레지스터 22에 커맨드를 기록한다.
단계 520에서, 커맨드 디코우드 PLA23은 커맨드 레지스터 22로 부터 커맨드를 수신하고, 그것의 ″F″,″CODE″, ″BASIC PARAMETER″의 각 필드를 디코우드 한다.
단계 530에서, 커맨드 디코우드 PLA23은 명령이 디코우드 처리를 기초로 하여 영상-드로우잉 커맨드인지 또는 제어커맨드 인지를 판단한다. 만약 그 결과가 제어커맨드라면, 제어는 단계 540으로 진행되고, 만약 그 결과가 영상-드로우잉 커맨드를 지시하면, 제어는 단계 550으로 진행된다.
단계 540에서, 조건판단 브랜치 등과 같은 제어커맨드 처리는 마이크로 제어장치 20(마이크로 시이퀀서 20A)에 의해 실행된다. 한편, 단계 550에서, 라인-드로우잉 등과 같은 영상-드로우잉 커맨드처리는 영상-드로우잉 장치 24에 의해 실행된다.
단계 540 또는 550의 처리가 완료된 후에, 제어는 ″END″로 된다. 제9도는 제8도의 제어커맨드처리 (540)의 흐름도를 나타낸다.
첫째로, 단계 541에서, 커맨드 디코우드 PLA23은 페치된 커맨드가 제어커맨드인 것을 나타내는 신호 HCREQX를 나타낸다.
단계 542에서, 커맨드 디코우드 PLA23은 제어커맨드에 대응하는 어드레스 데이타를 동작시키는 마이크로 프로그램을 출력한다. 마이크로 어드레스 데이타(9비트)는 마이크로 시이퀀서 20A내의 마이크로 어드레스 래치 201에 래치된다.
단계 543에서, 마이크로 시이퀀서 20A는 파라미터 카운터 36으로 부터의 신호 PEND가 나타나는지(YES) 또는 나타나지 않는지(NO)를 판단한다. 파라미터와 부합되지 않는 커맨드에 관하여 신호 PEND가 나타난다.
만약 543에서의 결과가 YES라면, 제어는 단계 544로 진행된다. 여기서 마이크로 제어장치 20이 페어커맨드 처리를 실행한다. 이 처리후에, 제어는 ″END″로 된다.
한편, 만약 단계 543에서의 결과가 NO라면, 제어는 단계 545로 진행되고. 여기서 원-파라미터의 입력처리가 실행된다. 동시에, 파라미터 카운터 36에서 래치된 기본 파라미터들의 수는 마이크로 시이퀀서 20A로 부터의 신호 PARADWN에 의해 카운트다운 된다. 단계 545의 처리후에, 제어는 단계 543으로 되돌아온다.
제10도는 제8도의 영상-드로우잉 커맨드 처리(550)의 흐름도를 나타낸다.
첫째로, 단계 551에서, 커맨드 디코우드 PLA23은 페치된 커맨드가 영상-드로우잉 커맨드인 것을 나타 내는 신호 HDCMD를 나타낸다.
단계 552에서, 신호 SCOMX가 나타나며 따라서 영상-드로우잉 커맨드는 커맨드 레지스터 22와 내부 데이타 버스(INT. D )를 거쳐 전송되고, 영상-드로우잉 장치 24내의 커맨드 레지스터 24b에 기록된다.
단계 553 내지 555에서의 처리가 제9도의 단계 543 내지 545에서 그것들과 동일하기 때문에, 그의 설명은 생략한다. 단계 554에 관하여, 영상-드로우잉 장치 24는 영상-드로우잉 커맨드 처리를 실행한다.
다음, 영상처리의 구체적인 예는 제11도에 의거하여 더 설명될 것이다.
외부 CPU15가 영상프로세서 11에서 제어레지스터 22a의 ″U″비트에 대해 ″1″로 세트되고 그의 ″S″비트에 ″1″로 기록될 때, 영상-프로세서 11은 동작을 개시한다. 동시에, 커맨드/파라미터 메모리 12의 내용이 제11도에 도시한 방법으로 한정된다고 가정한다. 즉, 어드레스 ″A″는 커맨드(본 실시예에서, 서어치 커맨드)를 저장하고 , 어드레스 ″A+20″는″U″비트(본 실시예에서, 서어치 조건판단 커맨드)의 조건판단 커맨드를 저장하고 ; 어드레스 ″A+24″는 서어치 조건이 충족되지 않을 때 실행되는 커맨드를 저장하고 ; 어드레스 ″A+n″은 서어치 조건이 충족될 때 실행되는 커맨드를 저장한다.
첫째, 영상프로세서 11은 시스템 어드레스 버스 SAB를 거쳐 어드레스 ″A″의 커맨드/파라미터 메모리 12를 통지하고, 어드레스에 대응하는 서어치 커맨드를 페치한다. 페치된 커맨드는 인터페이스 장치 21과 내부 데이타 버스를 거쳐 전송되고, 커맨드 레지스터 22에서 래치된다. 래치된 커맨드는 커맨드 디코우드 PLA 23에 의해 디코우드 된다. 동시에, 영상프로세서 11은 커맨드의 ″BASIC PARAMETER″ 필드에 지정된 수의 파라미터를 취한다. 파라미터의 입력처리가 완료될 때, 커맨드와 파라미터들은 마이크로 제어장치 20으로 부터의 제어상태가 영상-드로우잉 장치 24에 제공된다.
영상-드로우잉 장치 24는 플래그 B를 ″BUSY″상태로 오게하고, 제공된 커맨드와 파라미터를 기초로 한 서어치 커맨드의 실행을 개시한다. 즉, 영상-드로우잉 장치 24는 비교색상에 따라 색상(한계색상)을 서어치하는 인터페이스 장치 25를 거쳐 리프레쉬 메모리 13에 액세스한다. 영상-드로우잉 장치 24가 한계색상을 서어치할 때, 그것은 래치회로 26에 ″1″을 세트한다. 역으로, 영상-드로우잉 장치 24가 한계 색상을 서어치 하지 않을 때, 그것은 래치회로 26에 ″0″을 세트하고, 플래그 B를 ″READY″상태로 오게한다. 동시에, 서어치 처리가 끝난다.
영상-드로우잉 장치 24가 서어치 처리를 실행할 때, 마이크로 제어장치 20은 다음 커맨드, 즉, 서어치 조건판단 커맨드를 페치하고, 영상-드로우잉 장치 24의 ″READY″ 상태를 기다린다. 동시에 어드레스 계산장치 27의 커맨드 포인터 29는 다음 커맨드에 대응하는 어드레스 ″A+24″를 지시한다.
영상-드로우잉 장치 24가 ″READY″ 상태로 올때 마이크로 제어장치 20은 래치회로 26의 정보를 판단한다. 여기서 정보는 ″1″을 지시하고, 어드레스 계산장치 27의 커맨드 포인터 29에서의 정보는 인터페이스 장치 21을 거쳐 커맨드/파라미터 메모리 12로 보내지고 어드레스 ″A+24″에 대응하는 커맨드, 즉, 서어치 조건이 충족되지 않을때 실행되는 커맨드는 영상프로세서 11에 페치된다.
한편, 여기서 래치회로 26의 정보는 ″0″을 나타내고 커맨드 레지스터 22의 종속 16비트의 정보는 어드레스 계산장치 27의 오프셋 레지스터 28로 전송된다. 어드레스 계산장치 27은 다음 단계에서 실행되는 커맨드, 즉, 서어치 조건이 충족될 때 실행되는 커맨드에 대응하는 어드레스를 계산한다. 계산된 어드레스는 커맨드 포인터 29에 기록된다 커맨드 포인터 29에서의 정보는 인터페이스 장치 21을 거쳐 커맨드/파라미터메모리 12로 보내지고, 어드레스 ″A+n″에 대응하는 커맨드, 즉, 서어치 조건이 충족될 때 실행되는 커맨드는 영상프로세서 11에 페치된다.
설명한 바와 같이, 본 실시예에 따른 영상프로세서는 시스템 모드를 자체 판단한다. 비록 영상처리 프로그램이 진행된다 할지라도 영상프로세서는 해상도와 같은 임의의 모드를 자체 판단하고 영상처리 프로그램을 진행시킬 수 있다. 즉, 영상처리를 효과적으로 실행하는 것이 가능하다. 이것은 고속처리에 기여한다.
또한, 영상프로세서 자체가 조건판단을 이루는 해상도를 인식할 수 있으므로 한 종류의 영상처리 프로그램의 방식에 의해 다양한 모드들에 대응하는 영상처리 프로그램을 만드는 것이 가능하다.
더욱이, 영상프로세서 자체가 전에 실행된 처리의 결과를 기초로 하는 다음 처리를 결정하기 위한 조건판단을 이를 수 있으므로 외부 CPU에 대한 부하를 감소시키는 것이 가능하다. 이것은 영상프로세서를 포함하는 전체 시스템의 동작효율의 향상에 기여한다.
설명된 실시예에서, 비록 제어 레지스터 22a의 ″U″비트는 CPU15로 부터의 액세스에 의해 한정될지라도 제한적인 것은 아니다. 예를들면, ″U″비트는 외부신호선에 위해 직접적으로 주어질 수 있다.
비록 본 발명이 고시되고, 하나의 실시예에 대한 방법으로 설명될지라도, 해당분야에 통상의 지식을 가진자에게는 명확한 것이며 본 발명의 기술사상 또는 기본 특징에서 벗어남이 없이 수정이 가능하다.

Claims (11)

  1. 중앙처리장치와 통합되어 동작하는 영상처리장치에 있어서, 중앙처리장치에 의해 외부메모리에 기록된 커맨드와 파라미터를 DMA 전송에 의해 외부메모리로 부터 페칭하기 위한 페치수단, 각각의 페치된 상기 커맨드는 페치된 커맨드가 영상-드로우잉 커맨드인지 또는 조건부 브랜치 커맨드인지를 지시하는 필드를 포함하고, 각각의 페치된 상기 파라미터는 영상-드로우잉 처리가 페치된 영상-드로우잉 커맨드에 의해 실행되기 위해 필요한 데이타를 규정하고, 페치된 영상-드로우잉 커맨드를 따르는 파라미터에 따라 영상- 드로우잉 처리를 실행하기 위해 페치된 커맨드와 파라미터에 응답하는 영상-드로우잉 수단, 페치된 커맨드가 조건부 브랜치 커맨드일 때 페치된 커맨드에 의해 지정된 조건부 판단을 실행하기 위한 조건 판단수단, 및 DMA 전송을 위해 어드레스를 발생시키는 어드레싱 수단으로 이루어지고, 상기 어드레스는 조건 판단에 따라 DMA 전송을 위한 브랜치 어드레스클 포함하는 영상처리장치.
  2. 제1항에 있어서, 상기 조건판단수단이 페치된 커맨드가 영상-드로우잉 커맨드인지 아니면 조건부 브랜치 커맨드인지를 판별하기 위한 디코우드 수단을 포함하는 영상처리장치.
  3. 제1항에 있어서, 상기 조건판단은 장치의 외부에서 공급된 데이타를 기초로 하여 실행되는 영상처리장치.
  4. 제1항에 있어서, 각각의 페치된 커맨드는 커맨드가 영상-드로우잉 커맨드인지 아니면 조건부 브랜치 커맨드인지를 지시하는 첫째 필드와 판단된 영상-드로우잉의 종류 또는 조건을 선별적으로 지시하는 둘째 필드를 포함하는 영상처리장치.
  5. 제4항에 있어서, 각각의 조건부 브랜치 커맨드가 브랜치된 어드레스를 지시하는 필드를 가지는 영상처리장치.
  6. 제1항에 있어서, 상기 조건판단이 상기 장치의 동작 모드를 기초로 하여 실행되는 영상처리장치.
  7. 제1항에 있어서, 상기 조건판단이 영상-드로우잉 수단에 의해 이전에 실행된 커맨드의 결과를 기초로 하여 실행되는 영상처리장치 .
  8. 제1항에 있어서, 페치된 파라미터의 수를 계수하기 위한 파라미터 카운터를 포함하고, 상기 어드레싱 수단은 파라미터 카운터가 소정의 값을 계수할때 까지 DMA 전송에 대해 어드레스를 발생하는 영상처리장치.
  9. 영상처리 시스템에 있어서, 소정의 어드레스 명령에 따라 커맨드와 파라미터를 저장하기 위한 메모리수단 ; 디스플레이 수단 ; 중앙처리장치 ; 중앙처리장치와 함께 동작하기 위한 영상처리 제어수단을 포함하며, 상기 영상처리 제어수단은 중앙처리장치에 의해 외부메모리에 기록된 커맨드와 파라미터를 DMA 전송에 의해 외부메모리로 부터 페칭하기 위한 페치수단, 각각의 페치된 상기 커맨드는 페치된 커맨드가 영상-드로우잉 커맨드인지 또는 조건부 브랜치 커맨드인지를 지시하는 필드를 포함하고, 각각의 페치된 상기 파라미터는 영상-드로우잉 처리가 페치된 영상-드로우잉 커맨드에 의해 실행되기 위해 필요한 데이타를 규정하고, 페치된 영상-드로우잉 커맨드를 따르는 파라미터에 따라 영상-드로우잉 처리를 실행하기 위해 페치된 커맨드와 파라미터에 응답하는 영상-드로우잉 수단, 페치된 커맨드가 조건부 브랜치 커맨드일 때 페치된 커맨드에 의해 지정된 조건부 판단을 실행하기 위한 조건 판단수단, 및 DMA 전송을 위해 어드레스를 발생시키는 어드레싱 수단으로 이루어지고, 상기 어드레스는 조건 판단에 따라 DMA전송을 위한 브랜치 어드레스를 포함하는 영상처리 시스템.
  10. 제9항에 있어서, 상기 영상처리 제어수단이 다음 단계에서 실행되는 커맨드에 대응하는 어드레스를 지시하기 위한 어드레스 지시 수단으로 이루어진 영상처리 시스템.
  11. 제9항에 있어서, 외부 CPU를 포함하고 상기 외부 CPU가 상기 메모리 수단에 커맨드와 파라미터의 기록 동작을 실행하는 영상처리 시스템.
KR1019890019023A 1988-12-20 1989-12-20 영상처리 장치 및 그것을 사용하는 시스템 KR940001013B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP88-325048 1988-12-20
JP63-325048 1988-12-20
JP32504888 1988-12-20
JP01-062035 1989-03-16
JP89-062033 1989-03-16
JP89-062035 1989-03-16
JP01-062033 1989-03-16
JP1062035A JPH02242380A (ja) 1989-03-16 1989-03-16 画像処理装置
JP1062033A JPH02242379A (ja) 1989-03-16 1989-03-16 画像処理装置

Publications (2)

Publication Number Publication Date
KR900010592A KR900010592A (ko) 1990-07-09
KR940001013B1 true KR940001013B1 (ko) 1994-02-08

Family

ID=27297718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019023A KR940001013B1 (ko) 1988-12-20 1989-12-20 영상처리 장치 및 그것을 사용하는 시스템

Country Status (2)

Country Link
EP (1) EP0375339A3 (ko)
KR (1) KR940001013B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742451A (en) * 1984-05-21 1988-05-03 Digital Equipment Corporation Instruction prefetch system for conditional branch instruction for central processor unit

Also Published As

Publication number Publication date
EP0375339A3 (en) 1992-02-19
KR900010592A (ko) 1990-07-09
EP0375339A2 (en) 1990-06-27

Similar Documents

Publication Publication Date Title
KR950012080B1 (ko) 표시 제어 장치
KR940009094B1 (ko) 데이타처리 시스템
KR980010997A (ko) 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
US4315314A (en) Priority vectored interrupt having means to supply branch address directly
US5056041A (en) Data processing apparatus with improved bit masking capability
US5574887A (en) Apparatus and method for emulation routine pointer prefetch
US5185859A (en) Graphics processor, a graphics computer system, and a process of masking selected bits
KR19980015209A (ko) 디엠에이 명령의 프리-로딩을 이용한 디엠에이 데이터 전송방법(a dma data transferring method using a pre-loading of dma instruction)
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
CA1231186A (en) Display control system
JPH0527971A (ja) 情報処理装置
US4758949A (en) Information processing apparatus
US4047245A (en) Indirect memory addressing
US6072508A (en) Method and apparatus for shortening display list instructions
US5293587A (en) Terminal control circuitry with display list processor that fetches instructions from a program memory, character codes from a display memory, and character segment bitmaps from a font memory
US6563505B1 (en) Method and apparatus for executing commands in a graphics controller chip
US5938758A (en) Microprocessor having function of prefetching instruction
US5455918A (en) Data transfer accelerating apparatus and method
KR940001013B1 (ko) 영상처리 장치 및 그것을 사용하는 시스템
US4574347A (en) Data processing apparatus for performing high-speed arithmetic operations
US5999200A (en) Method and apparatus for automatically controlling the destination of a graphics command in a register file
US4816992A (en) Method of operating a data processing system in response to an interrupt
JP2553200B2 (ja) 情報処理装置
JPH03271829A (ja) 情報処理装置
US5524221A (en) Next instruction pointer calculation system for a microcomputer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee