JP2005227887A - データ駆動型情報処理装置および方法 - Google Patents
データ駆動型情報処理装置および方法 Download PDFInfo
- Publication number
- JP2005227887A JP2005227887A JP2004033864A JP2004033864A JP2005227887A JP 2005227887 A JP2005227887 A JP 2005227887A JP 2004033864 A JP2004033864 A JP 2004033864A JP 2004033864 A JP2004033864 A JP 2004033864A JP 2005227887 A JP2005227887 A JP 2005227887A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- data packet
- branch destination
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Abstract
【解決手段】 分岐制御部10は、転送許可を分岐先ごとに受けることができる論理ゲート12A,NAND回路12Bを含む。分岐制御部10は、さらに論理ゲート12A,NAND回路12Bの各々の出力を受ける転送要求部13,14を含み、転送要求部13,14は論理ゲート12A,NAND回路12Bのいずれかが活性化されると分岐先にデータ転送要求を行なう。分岐先ごとに転送許可を受けて転送要求を行なうことが可能になるので他の分岐先のデータ保持状態に依存したデータの待ち状態が発生しなくなる。
【選択図】 図3
Description
図1は、本発明のデータ駆動型情報処理装置の概略ブロック図である。図1を参照して、
データ駆動型情報処理装置1は、演算処理を行なうデータ駆動型プロセッサPE1〜PE4と、ルータRTとを備える。なお、以後において、データ駆動型プロセッサを単にプロセッサと称する。
図5は、実施の形態2の分岐制御部10Aを示す回路図である。
Claims (6)
- 行先情報と命令情報とデータとを含むデータパケットに対して前記行先情報と前記命令情報に従って演算を実行するデータ駆動型情報処理装置であって、
前記データパケットを受けると前記演算を行なう複数の演算回路と、
前記複数の演算回路のうちの第1の演算回路から前記データパケットを受けて、前記複数の演算回路および外部のいずれかである前記データパケットの複数の分岐先のうち、前記第1の演算回路によって指示された分岐先に前記データパケットを転送する転送回路とを備え、
前記転送回路は、
データ保持状態を前記分岐先ごとに監視して、前記第1の演算回路によって指示された分岐先の前記データ保持状態がデータ転送禁止状態からデータ転送許可状態に切り換ると、他の分岐先の前記データ保持状態と独立して前記指示された分岐先に前記データパケットの転送を行なう制御回路を含む、データ駆動型情報処理装置。 - 前記制御回路は、
前記第1の演算回路から前記データパケットの転送開始を指示する第1の転送要求信号を受けて、前記データパケットが前記転送回路に入力可能であることを示す第1の転送許可信号を前記第1の演算回路に返す要求応答部と、
前記要求応答部から前記データパケットの入力完了を示す完了情報を受けて、前記第1の演算回路から送られる分岐先情報によって前記指示された分岐先における前記データ保持状態を監視し、前記指示された分岐先から前記データパケットが入力可能な状態であることを示す第2の転送許可信号を受けると前記データパケットの転送開始を指示する選択指示部と、
前記選択指示部の指示を前記分岐先ごとに各々受けて、前記指示された分岐先に前記データパケットの転送開始を指示する第2の転送要求信号を送る転送要求部とを有する、請求項1に記載のデータ駆動型情報処理装置。 - 前記選択指示部は、前記分岐先ごとに対応して設けられ、前記完了情報と前記分岐先情報と前記第2の転送許可信号とを受けて、前記転送要求部に前記データパケットの転送開始を指示する複数の指示部を有する、請求項2に記載のデータ駆動型情報処理装置。
- 行先情報と命令情報とデータとを含むデータパケットに対して前記行先情報と前記命令情報に従って演算を実行するデータ駆動型情報処理方法であって、
前記データパケットを受けると前記演算を行なう複数の演算ステップと、
前記複数の演算ステップのうちの第1の演算ステップから前記データパケットを受けて、前記複数の演算ステップおよび外部のいずれかである前記データパケットの複数の分岐先のうち、前記第1の演算ステップによって指示された分岐先に前記データパケットを転送する転送ステップとを備え、
前記転送ステップは、
データ保持状態を前記分岐先ごとに監視して、前記第1の演算ステップによって指示された分岐先の前記データ保持状態がデータ転送禁止状態からデータ転送許可状態に切り換ると、他の分岐先の前記データ保持状態と独立して前記指示された分岐先に前記データパケットの転送を行なう制御ステップを含む、データ駆動型情報処理方法。 - 前記制御ステップは、
前記第1の演算ステップから前記データパケットの転送開始を指示する第1の転送要求信号を受けて、前記データパケットが前記転送ステップに入力可能であることを示す第1の転送許可信号を前記第1の演算ステップに返す要求応答ステップと、
前記要求応答ステップから前記データパケットの入力完了を示す完了情報を受けて、前記第1の演算ステップから送られる分岐先情報によって前記指示された分岐先における前記データ保持状態を監視し、前記指示された分岐先から前記データパケットが入力可能な状態であることを示す第2の転送許可信号を受けると前記データパケットの転送開始を指示する選択指示ステップと、
前記選択指示ステップの指示を前記分岐先ごとに各々受けて、前記指示された分岐先に前記データパケットの転送開始を指示する第2の転送要求信号を送る転送要求ステップとを有する、請求項4に記載のデータ駆動型情報処理方法。 - 前記選択指示ステップは、前記分岐先ごとに対応して設けられ、前記完了情報と前記分岐先情報と前記第2の転送許可信号とを受けて、前記転送要求ステップに前記データパケットの転送開始を指示する複数の指示ステップを有する、請求項5に記載のデータ駆動型情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033864A JP2005227887A (ja) | 2004-02-10 | 2004-02-10 | データ駆動型情報処理装置および方法 |
US11/052,901 US7483427B2 (en) | 2004-02-10 | 2005-02-09 | Data driven type information processing apparatus and method of increasing transfer speed of data packet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033864A JP2005227887A (ja) | 2004-02-10 | 2004-02-10 | データ駆動型情報処理装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005227887A true JP2005227887A (ja) | 2005-08-25 |
Family
ID=34824267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004033864A Pending JP2005227887A (ja) | 2004-02-10 | 2004-02-10 | データ駆動型情報処理装置および方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7483427B2 (ja) |
JP (1) | JP2005227887A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008123406A1 (ja) * | 2007-03-28 | 2008-10-16 | Nodc Incorporated | データ駆動型処理装置及びその順序合流制御装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11080225B2 (en) * | 2019-03-18 | 2021-08-03 | Cisco Technology, Inc. | Peer direct mechanism for direct memory access across host devices |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS629450A (ja) | 1985-07-05 | 1987-01-17 | Mitsubishi Electric Corp | デ−タ伝送装置 |
US4881196A (en) | 1985-02-19 | 1989-11-14 | Mitsubishi Denki Kabushiki Kaisha | Data transmission line branching system |
JP2772604B2 (ja) * | 1992-10-27 | 1998-07-02 | シャープ株式会社 | データ処理システム |
JP3025717B2 (ja) * | 1992-02-04 | 2000-03-27 | シャープ株式会社 | データ伝送装置 |
US6157967A (en) * | 1992-12-17 | 2000-12-05 | Tandem Computer Incorporated | Method of data communication flow control in a data processing system using busy/ready commands |
JP3581419B2 (ja) * | 1995-03-17 | 2004-10-27 | シャープ株式会社 | データ駆動型情報処理装置 |
US6674750B1 (en) * | 1999-09-24 | 2004-01-06 | Paradyne Corporation | Apparatus and method for communicating time-division multiplexed data and packet data on a shared bus |
JP3796390B2 (ja) * | 2000-04-27 | 2006-07-12 | シャープ株式会社 | データ駆動型情報処理装置 |
JP3907385B2 (ja) | 2000-05-22 | 2007-04-18 | シャープ株式会社 | データ駆動型情報処理装置およびその実行制御方法 |
US6898276B1 (en) * | 2002-05-31 | 2005-05-24 | Verizon Communications Inc. | Soft network interface device for digital broadband local carrier networks |
US7440469B2 (en) * | 2003-10-14 | 2008-10-21 | Broadcom Corporation | Descriptor write back delay mechanism to improve performance |
-
2004
- 2004-02-10 JP JP2004033864A patent/JP2005227887A/ja active Pending
-
2005
- 2005-02-09 US US11/052,901 patent/US7483427B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008123406A1 (ja) * | 2007-03-28 | 2008-10-16 | Nodc Incorporated | データ駆動型処理装置及びその順序合流制御装置 |
JP5256193B2 (ja) * | 2007-03-28 | 2013-08-07 | 株式会社ノディック | データ駆動型処理装置及びその順序合流制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US7483427B2 (en) | 2009-01-27 |
US20050175011A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5452437A (en) | Methods of debugging multiprocessor system | |
US6959004B2 (en) | Data driven information processing apparatus | |
JP2011170868A (ja) | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 | |
JP6600518B2 (ja) | バスシステム | |
JPH08241197A (ja) | 命令実行順の回転式優先順位選択回路 | |
US11580056B2 (en) | Control barrier network for reconfigurable data processors | |
JPH05210491A (ja) | 通信オートマトンセットの開発を支援する方法 | |
JP3907385B2 (ja) | データ駆動型情報処理装置およびその実行制御方法 | |
US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
JP2005227887A (ja) | データ駆動型情報処理装置および方法 | |
CN103457594B (zh) | 用于异步状态机的判优器 | |
JPH10508132A (ja) | 非同期に制御されるパイプラインを具えるデータ処理システム | |
JP3796390B2 (ja) | データ駆動型情報処理装置 | |
JP3581419B2 (ja) | データ駆動型情報処理装置 | |
JP3375658B2 (ja) | 並列計算機およびそのためのネットワーク | |
US9697122B2 (en) | Data processing device | |
JP3570985B2 (ja) | 非同期計算装置 | |
JP2005141681A (ja) | データ駆動型情報処理装置およびデータフロープログラムの実行制御方法 | |
JP3091441B2 (ja) | データ処理装置 | |
Narayanan et al. | AutoFLEX: A Framework for Image Processing Applications on Multiple-FPGA Systems. | |
JP2699873B2 (ja) | バス制御回路 | |
JP6658299B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2004157684A (ja) | 情報処理装置 | |
Golota et al. | A universal, dynamically adaptable and programmable network router for parallel computers | |
JPH09190418A (ja) | ネットワーク制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |