JP3570985B2 - 非同期計算装置 - Google Patents
非同期計算装置 Download PDFInfo
- Publication number
- JP3570985B2 JP3570985B2 JP2000338550A JP2000338550A JP3570985B2 JP 3570985 B2 JP3570985 B2 JP 3570985B2 JP 2000338550 A JP2000338550 A JP 2000338550A JP 2000338550 A JP2000338550 A JP 2000338550A JP 3570985 B2 JP3570985 B2 JP 3570985B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- asynchronous
- state machine
- handshake
- finite state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は非同期式回路によるディジタル計算を行なう非同期計算装置に関するものである。
【0002】
【従来の技術】
有限状態機械(FSM;Finite State Machine)は有限個の状態をもち、その上での状態遷移の規則が定義された計算機構である。この有限状態機械はハードウェアによる最も基本的な計算機構の一つであり、今日のディジタル計算装置を構成する上で欠くことのできない要素となっている。
【0003】
通常、有限状態機械を実現する場合には、状態の保持はフリップフロップによって行ない、またその状態の遷移は論理回路(組み合せ論理)によって実行し、状態遷移のタイミングをグローバルクロックによって一律に制御する同期式の構成法が採られる。
【0004】
しかし近年、グローバルクロックの存在を前提とする同期式回路では、プロセスの微細化が進むにつれ、クロック信号を同じタイミングで回路内のフリップフロップに分配することが難しくなっていることから、グローバルクロックを用いない非同期式回路が注目されている。
【0005】
この非同期式回路では、フリップフロップの書き込みのタイミングをとるのにグローバルクロックを用いる代りに、データの送り手と受け手との間でリクエスト信号とアクノリッジ信号をやりとりして、データの送信や受信のタイミングを制御する。すなわち、送り手はデータを受け手に送ることをリクエスト信号により通知し、受け手はデータを受け取ったことをアクノリッジ信号により送り手に返すというハンドシェークに基づいたデータ転送制御を行なう。
【0006】
非同期式有限状態機械(AFSM;Asynchronous Finite State Machine)は同期式の有限状態機械にタイミング制御を行なうためのハンドシェーク回路を加えて構成される。
【0007】
図8は従来の非同期式有限状態機械の回路構成の一例を示す図である。図に示すように、非同期式有限状態機械は状態レジスタ10、遅延素子20、組み合せ論理30、40を有する。そして、ハンドシェーク回路はデータ転送の依存関係に基づき付加されなくてはならないが、通常有限状態機械の次状態出力は現状態出力に依存して決まるため、非同期式有限状態機械のハンドシェーク回路は自分自身とハンドシェークをとるような構成となる。また、非同期式有限状態機械が入力や出力を持つ場合には更に、入力元や出力先それぞれに対してハンドシェークを行なう回路を付加する必要がある。
【0008】
【発明が解決しようとする課題】
しかし、入出力をもつ非同期式有限状態機械では、1ステップの計算を行なうのに、基本的に全ての入出力先と1回ずつハンドシェークをとらなくてはならない。このため、入力データが来なかったり、出力先の処理が滞っていると実行が進められない。
【0009】
ただし、ハンドシェークの相手を選ぶセレクタを構成することは可能であるので、これを用いて非同期式有限状態機械の内部状態に基づいてデータを出力するかしないかを制御することはできる。
【0010】
しかし、非同期式有限状態機械だけでは、ワンショットの入力で複数ステップの計算を行ない、また非同期式有限状態機械の状態に基づいて計算を停止させることができるような、柔軟な実行制御が可能な非同期計算装置を実現することはできない。
【0011】
本発明は上述の課題を解決するためになされたもので、1ステップ毎にクライアントから計算を行なう指示を与えなくとも複数ステップの計算を行なうことができる非同期計算装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
この目的を達成するため、本発明においては、リクエスト信号線とアクノリッジ信号線の対からなるハンドシェーク信号線によりデータ転送のタイミングを制御する非同期式回路であって、タスクレジスタと、ハンドシェーク生成部と、非同期式有限状態機械とを有し、上記タスクレジスタは、外部のクライアントからの計算要求を受けるとオン状態となり、上記クライアントにアクノリッジを返すとともに、上記ハンドシェーク生成部が上記非同期式有限状態機械と繰り返しハンドシェークをとることを許可する機能、および上記非同期式有限状態機械から停止要求を受けると上記非同期式有限状態機械に上記停止要求に対するアクノリッジを返しかつオフ状態となり、上記クライアントへのアクノリッジを取り下げることで次の上記計算要求の受け付けを許可するとともに、上記ハンドシェーク生成部の動作を禁止する機能を有し、上記非同期式有限状態機械は、上記ハンドシェーク生成部と毎回ハンドシェークをとりながら上記クライアントから受け取ったデータを引数として複数ステップの計算を行ない、上記計算の最終ステップでは上記タスクレジスタを停止させる上記停止要求を送る機能を有するように構成した。
【0013】
【発明の実施の形態】
図1は本発明に係る非同期計算装置を示す概略図、図2は図1に示した非同期計算装置を示す詳細図、図3は図2に示した非同期計算装置のレジスタを示す図である。図に示すように、非同期計算装置は外部のクライアント100から計算を行なう指示すなわち計算要求(リクエスト)を受け、また非同期計算装置はタスクレジスタ200、ハンドシェーク生成部300および非同期式有限状態機械400を有しており、非同期式有限状態機械400は組み合せ論理410、状態レジスタ420、ハンドシェーク切り替え器430および遅延素子440を有している。そして、非同期式有限状態機械400としては出力をもたない4ビットの(すなわち最大で24=16状態の状態数を持つことが可能な)非同期式有限状態機械が用いられている。また、非同期計算装置はリクエスト信号線(gen_req信号線、fsm_req信号線、fin_req信号線)とアクノリッジ信号線(gen_ack信号線、fsm_ack信号線、fin_ack信号線)の対からなるハンドシェーク信号線によりデータ転送のタイミングを制御する非同期式回路である。
【0014】
また、タスクレジスタ200はマラー(Muller)C素子g1、g2から構成され、ハンドシェーク生成部300はゲート(スイッチ)g3、マラーC素子g4から構成されている。そして、マラーC素子g1、g2、g4は非同期式回路の基本論理素子であり、マラーC素子g1、g2、g4は全ての入力がローレベル(偽値)のときにはローレベルの信号を出力し、全ての入力がハイレベル(真値)のときにはハイレベルの信号を出力し、それ以外のときには直前の出力信号の値を出力する。マラーC素子g1、g2、g4の真理値を図4に示す。図4ではローレベルを「0」で表し、ハイレベルを「1」で表している。なお、マラーC素子g1、g4では入力の一方に白丸が付いているが、これはインバータを意味し、図4の定義に対して入力の極性が反転していることを表す。そして、マラーC素子g1、g2、g4は非同期式回路において同じ方向の信号遷移、すなわちローレベルからハイレベルへの変化同士、ハイレベルからローレベルの変化同士を待ち合せる働きをする。また、ゲートg3はマラーC素子g4に対する直近のフィードバックループ信号であるfbk信号を接続するための論理素子である。
【0015】
また、遅延素子440は、非同期式有限状態機械400において、状態レジスタ420の現状態の出力から組み合せ論理410を介して次状態を計算し、その値を状態レジスタ420に書き戻す際に、次状態の値が安定してから書き込みが行なわれるよう十分な時間を確保するために設けられている。
【0016】
また、ハンドシェーク切り替え器430はセレクタg5、g6を有しており、セレクタg5はsel信号の値(レベル)に基づいてハンドシェーク信号を分岐する論理素子であり、セレクタg6はsel信号の値に基づいて通過させるハンドシェーク信号を選択する論理素子である。このセレクタg5、g6はそれぞれsel信号がローレベルのときには「0」と書かれた側の接続が有効になり、sel信号がハイレベルのときには「1」と書かれた側の接続が有効になる。そして、ハンドシェーク切り替え器430では、sel信号がローレベルのときにはリクエスト信号をハンドシェーク切り替え器430内で単純に折り返すだけであるが、sel信号がハイレベルのときにはタスクレジスタ200に停止要求を出し、そのアクノリッジで応答するようなハンドシェーク回路を形成する。
【0017】
また、状態レジスタ420は4つのレジスタR0、R1、R2、R3を含み、レジスタR0、R1、R2、R3はそれぞれ1ビット(計4ビット)の情報を保持することができる。また、レジスタR0、R1、R2、R3の各々は図3に示されるように構成されており、4つのデータラッチD1、D2、D3、D4を有する。ここで、データラッチD1、D2、D3、D4は、入力端子であるG端子の信号がローレベルのときには直前の出力値を保ち、G端子の信号がハイレベルのときには入力端子であるD端子の信号の値を出力する記憶素子である。また、データラッチD1、D2、D3、D4の真理値を図5に示す。なお、図3において信号線の分岐点に書かれている記号「<<」は、レジスタR0、R1、R2、R3のタイミング信号であるti1信号もしくはti2信号が通過してto1信号もしくはto2信号の接続先の入力信号の値を変化させるより十分前にデータラッチD1、D2、D3、D4のG端子の信号の値が確定しなければならないというタイミングの制約を表している。
【0018】
また、ti1端子の信号、ti2端子の信号とレジスタR0、R1、R2、R3でのデータ授受の関係を図6に示す。図6において、データラッチD1、D2、D3、D4に×印が付いているのはG端子の信号がローレベルで、データが保持された状態にあることを示し、×印のないものはG端子の信号がハイレベルで、データがスルーになっていることを表している。また、「ti1=L」はti1端子の信号がローレベルであることを表し、「ti1=H」はti1端子の信号がハイレベルであることを表す。
【0019】
以下に本実施の形態の動作について説明する。
【0020】
予め、マラーC素子g1、g2、g4の出力信号はローレベルに初期化され、またレジスタR0、R1、R2、R3の出力信号はハイレベルかローレベルに初期化されており、回路全体がその出力により安定しているものとする。このとき、ゲートg3の入力信号であるena信号はローレベルで抑えられているので、マラーC素子g4の出力信号はローレベルのままであり(マラーC素子g4は停止しており)、ハンドシェーク生成部300はfsm_req信号を変化させない。つまり、ena信号をローレベルに保てば、ハンドシェーク生成部300は停止するから、非同期式有限状態機械400は停止している。
【0021】
この状態で、クライアント100がgen_req信号をハイレベルにしてタスクレジスタ200にタスクの生成を指示すると、マラーC素子g2の出力信号はローレベルなので、マラーC素子g1の出力信号であるtask信号はハイレベルに変化する。すなわち、タスクレジスタ200は外部のクライアント100からの計算要求を受けるとオン状態となる機能を有する。この場合、gen_ack信号がハイレベルになるとともに、ena信号がハイレベルになり、フィードバックループfbkが開通して、停止していたハンドシェーク生成器300の動作が可能になる。つまり、ゲートg3の入力信号であるena信号をハイレベルにすれば、ハンドシェーク生成部300は動作可能となる。すなわち、タスクレジスタ200は、タスクレジスタ200がオン状態となったときには、クライアント100にアクノリッジを返すとともに、ハンドシェーク生成部300が非同期式有限状態機械400と繰り返しハンドシェークをとることを許可する機能を有する。
【0022】
動作可能となったハンドシェーク生成器300は、マラーC素子g4のfsm_req信号をハイレベルにして、非同期式有限状態機械400の動作を開始させる。このfsm_req信号は各レジスタR0、R1、R2、R3のti1−to1を貫通し、各レジスタR0、R1、R2、R3の保持する値を出力端子であるdo端子から組み合せ論理410に送る。組み合せ論理410は、現状態の値とクライアント100から渡される引数gen_data信号を元に次状態の値を算出して、引数gen_data信号を各レジスタR0、R1、R2、R3の入力端子であるdi端子に返す。また同時に、組み合せ論理410はタスクレジスタ200を停止させる停止要求を出すか出さないかを決めるsel信号を確定して、ハンドシェーク切り替え器430に送る。
【0023】
計算を次のステップでも継続する場合には、非同期式有限状態機械400からローレベルのsel信号が出力される。この場合、状態レジスタ420を通ったリクエスト信号(ローレベルからハイレベルへの遷移)は、ハンドシェーク切り替え器430内部で折り返され、アクノリッジ信号として状態レジスタ420に戻される。この状態レジスタ420に戻されたアクノリッジ信号は各レジスタR0、R1、R2、R3のti2−to2を貫通し、各レジスタR0、R1、R2、R3においてdi端子から新しい信号の値を取り込ませるとともに、fsm_ack信号をハイレベルにして、ハンドシェーク生成器300に最初のリクエスト信号に対する応答を返す。ここまでで、1ステップの半分が済んだことになる。
【0024】
fsm_ack信号がハイレベルになると、マラーC素子g4の出力は反転し、fsm_req信号はローレベルになる。この遷移も先程と同様に状態レジスタ200の各レジスタR0、R1、R2、R3のti1−to1を貫通し、ハンドシェーク切り替え器430で折り返され、再び各レジスタR0、R1、R2、R3のti2−to2を通ってfsm_ack信号をローレベルにするが、ti2をローレベルに戻す際にdi端子から取り込んでいる次状態の信号の値が保持される。ここまでで1ステップの動作が済んだことになる。
【0025】
そして、fsm_ack信号がローレベルになると、マラーC素子g4の出力信号は反転して再びハイレベルになるので、以降上記の動作が繰り返され、非同期式有限状態機械400における計算は複数ステップ継続することができる。すなわち、非同期式有限状態機械400は、ハンドシェーク生成部300と毎回ハンドシェークをとりながらクライアント100から受け取ったデータを引数として複数ステップの計算を行なう機能を有する。
【0026】
なお、ハンドシェーク切り替え器430が正しく動作するためには、状態レジスタ420を貫通したリクエスト信号がローレベルからハイレベルに変化しそしてまたハイレベルからローレベルに変化する期間はsel信号の値は一定に保たれなければならない。しかし、do端子の信号の値が変わるのはti1端子の信号がハイレベルになる図6(2)の契機であるので、リクエスト信号より先にsel信号の値が確定するよう遅延素子440の遅延を十分に大きくとることで、この条件は満たすことができる。
【0027】
また、非同期式有限状態機械400の動作をある状態で停止させたい場合には、その状態でsel信号がハイレベルになるように組み合せ論理410を構成しておく。すなわち、非同期式有限状態機械400は計算の最終ステップではタスクレジスタ200を停止させる停止要求を送る機能を有する。
【0028】
sel信号がハイレベルになった場合、fin_req信号がハイレベルになり、この場合にはマラーC素子g2の出力信号はハイレベルに遷移することが可能になり、fin_ack信号がハイレベルになる。同時に、gen−req信号がローレベルになっていればマラーC素子g1がローレベルに遷移することも可能になり、この場合タスクレジスタ200のtask信号がローレベルになる。すなわち、タスクレジスタ200は非同期式有限状態機械400から停止要求を受けると、非同期式有限状態機械400に停止要求に対するアクノリッジを返しかつオフ状態となる機能を有している。
【0029】
このように、タスクレジスタ200のtask信号がローレベルになると、gen−ack信号がローレベルになる。
【0030】
また、fin_ack信号がハイレベルに遷移すると、非同期式有限状態機械400を介してfsm_ack信号がハイレベルに遷移する。このとき、fbk信号がハイレベルに確定していれば、ena信号の値に関係なくゲートg3の出力信号はローレベルである。この仮定はfbk信号の遅延を相対的に小さくすることで満たすことができる。したがって、マラーC素子g4の出力信号はやはりローレベルに反転可能で、タスクレジスタ200の状態とは関わりなくfsm_req信号、fin_req信号は安全にローレベルに遷移する。
【0031】
fin_req信号がローレベルになると、マラーC素子g1の出力信号がローレベルになっていさえすれば、マラーC素子g2の出力信号もローレベルに反転でき、fin_ack信号がローレベルに遷移できる。逆に、gen_req信号がローレベルに下がるのが遅れ、マラーC素子g1の出力信号がハイレベルのままであれば、マラーC素子g2でこの遷移は待たされる。
【0032】
fin_ack信号がローレベルになると、非同期式有限状態機械400を通ってfsm_ack信号もローレベルになる。このとき、既にena信号がローレベルに下げられ、ゲートg3の出力信号がローレベルに確定していれば、次にena信号がハイレベルになるまでマラーC素子g4は待たされることになり、ハンドシェーク生成器300は停止し、その結果非同期式有限状態機械400も停止する。この仮定は、マラーC素子g1からena信号線を通ってマラーC素子g4に至るまでの信号の遅延を、マラーC素子g1からマラーC素子g2、非同期式有限状態機械400を通ってマラーC素子g4に至るまでのアクノリッジ信号の遅延より十分小さくすることで満たすことができる。
【0033】
すなわち、タスクレジスタ200は、タスクレジスタ200がオフ状態となると、クライアント100へのアクノリッジを取り下げることでクライアント100からの次の計算要求の受け付けを許可するとともに、ハンドシェーク生成部300の動作を禁止する機能を有する。
【0034】
そして、ハンドシェーク生成器300が停止する際には、マラーC素子g1、ゲートg3、マラーC素子g4は初期状態と同じ状態になっており、その出力によるハンドシェーク回路もローレベルで安定している。したがって、gen_req信号を再びハイレベルにすることで、非同期式有限状態機械400の実行を再開することが可能である。
【0035】
タスクレジスタ200において、クライアント100とのハンドシェークと非同期式有限状態機械400とのハンドシェークの順序関係が異なる場合でも動作が正しいことを示すために、図7にタスクレジスタ200のSTG(Signal Transition Graph)を示す。このSTGは非同期式回路における信号遷移の依存関係を示すグラフである。図7において、例えばfin_req+はfin_req信号のローレベルからハイレベルへの信号遷移を表しており、fin_req−はfin_req信号のハイレベルからローレベルへの信号遷移を表している。そして、これら信号遷移間の矢印は信号遷移の依存関係を表しており、入力元の信号遷移が全て成立したときにその信号遷移が可能(発火可能)になることを表している。
【0036】
図中で矢印の上に書かれたトークン(黒丸)は、この条件の成立状態を表している。例えば、gen_req+に入力される矢印にはトークンがあるので、gen_req+は遷移(発火)可能である。一方、task+に入力される矢印を見ると、gen_req+からのものにトークンがないので、この信号遷移はまだ遷移(発火)可能でない。
【0037】
信号遷移が実際に起こったことは、入力元の矢印のトークンを全て取り除き、出力先に向かう全ての矢印の上に新たなトークンを置く操作としてモデル化される。したがって、gen_req+の遷移(発火)の後、task+が遷移(発火)可能となり、task+の遷移(発火)の後、fin_req+とgen_req−が遷移(発火)可能になる。
【0038】
STGは全ての閉路(矢印と信号遷移のノードにより形成される閉じたループ)に最低1個トークンがある場合にはデッドロックしないことが知られているが、この条件は満たされている。また、全ての閉路に高々1個しかトークンが存在しないので、信号遷移の追い越しは起こりえない。図7により、待合せが正しく行なわれおり、遷移(発火)可能な信号遷移が複数ある場合でも、その順番によらず結果が同じであることが分かる。
【0039】
このように、図1〜図3に示した非同期計算装置においては、1ステップ毎にクライアントから計算を行なう指示を与えなくとも複数ステップの計算を行なうことができ、柔軟な非同期計算装置を構成することができる。また、対象となる処理を複数の有限状態機械を組み合せて空間的に展開し、それぞれを必要に応じて駆動するような、ハードウェアの利点を生かした非同期システムの構成が容易になる。
【0040】
なお、本実施の形態では、非同期式有限状態機械400の状態レジスタ420のレジスタR0、R1、R2、R3の数(ビット数)は4とし、外部への出力はもたないように構成しているが、このレジスタR0、R1、R2、R3の数は任意に変更可能で、また外部への出力をもたせるなど、種々の非同期式有限状態機械に適用できる。
【0041】
また、本実施の形態で使用した状態レジスタ420の各レジスタR0、R1、R2、R3は4段のデータラッチD1、D2、D3、D4により構成されているが、段数が3段以上のものであれば、ハンドシェーク回路の構成に変更が必要ではあるが、置き換えて使用することができる。
【0042】
また、本実施の形態では、クライアント100は一つと仮定しているが、アービタを用いることで複数のクライアントからの計算要求を競合して受け付けたり、マラーC素子を用いることで複数のクライアントからの計算要求を待合せて受け付けることができる。
【0043】
さらに、本実施の形態では、タスクレジスタ200とハンドシェーク生成器300と非同期式有限状態機械400とを有する計算装置を単体で用いているが、本発明に係る非同期計算装置を複数用い、それらをパイプライン状に接続したり、またその接続の間に演算回路を挿入したり、さらに複数のパイプラインを分岐、合流させたりと、様々なトポロジーで接続して利用することも可能である。
【0044】
【発明の効果】
本発明に係る非同期計算装置においては、1ステップ毎にクライアントから計算を行なう指示を与えなくとも複数ステップの計算を行なうことができる。
【図面の簡単な説明】
【図1】本発明に係る非同期計算装置を示す概略図である。
【図2】図1に示した非同期計算装置を示す詳細図である。
【図3】図2に示した非同期計算装置のレジスタを示す図である。
【図4】マラーC素子の真理値を示す図である。
【図5】データラッチの真理値を示す図である。
【図6】レジスタでのデータ授受の関係を示す図である。
【図7】タスクレジスタのSTGを示す図である。
【図8】従来の非同期式有限状態機械の回路構成の一例を示す図である。
【符号の説明】
100…クライアント
200…タスクレジスタ
300…ハンドシェーク生成部
400…非同期式有限状態機械
Claims (1)
- リクエスト信号線とアクノリッジ信号線の対からなるハンドシェーク信号線によりデータ転送のタイミングを制御する非同期式回路であって、タスクレジスタと、ハンドシェーク生成部と、非同期式有限状態機械とを有し、上記タスクレジスタは、外部のクライアントからの計算要求を受けるとオン状態となり、上記クライアントにアクノリッジを返すとともに、上記ハンドシェーク生成部が上記非同期式有限状態機械と繰り返しハンドシェークをとることを許可する機能、および上記非同期式有限状態機械から停止要求を受けると上記非同期式有限状態機械に上記停止要求に対するアクノリッジを返しかつオフ状態となり、上記クライアントへのアクノリッジを取り下げることで次の上記計算要求の受け付けを許可するとともに、上記ハンドシェーク生成部の動作を禁止する機能を有し、上記非同期式有限状態機械は、上記ハンドシェーク生成部と毎回ハンドシェークをとりながら上記クライアントから受け取ったデータを引数として複数ステップの計算を行ない、上記計算の最終ステップでは上記タスクレジスタを停止させる上記停止要求を送る機能を有することを特徴とする非同期計算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000338550A JP3570985B2 (ja) | 2000-11-07 | 2000-11-07 | 非同期計算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000338550A JP3570985B2 (ja) | 2000-11-07 | 2000-11-07 | 非同期計算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002149395A JP2002149395A (ja) | 2002-05-24 |
JP3570985B2 true JP3570985B2 (ja) | 2004-09-29 |
Family
ID=18813748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000338550A Expired - Fee Related JP3570985B2 (ja) | 2000-11-07 | 2000-11-07 | 非同期計算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3570985B2 (ja) |
-
2000
- 2000-11-07 JP JP2000338550A patent/JP3570985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002149395A (ja) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11899615B2 (en) | Multiple dies hardware processors and methods | |
US7971038B2 (en) | Asynchronous ripple pipeline | |
EP1745384B1 (en) | Circuit with asynchronous/synchronous interface | |
JP2006518058A (ja) | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 | |
JP2003344506A (ja) | テスト回路を有する自己同期型論理回路および自己同期型論理回路のテスト方法 | |
JPH02501245A (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
JP3983447B2 (ja) | データ駆動型情報処理装置 | |
JPH0517566B2 (ja) | ||
US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
US8990466B2 (en) | Arbiter for asynchronous state machines | |
JP3570985B2 (ja) | 非同期計算装置 | |
JPH05233853A (ja) | 演算処理装置 | |
JP2009505302A (ja) | マイクロコントローラによる波形発生方法及び装置 | |
US6922090B2 (en) | Transition signaling circuit and arbitrator using this circuit | |
US9626317B2 (en) | Arbiter for asynchronous state machines | |
JP5087278B2 (ja) | 電子回路における電力消費ピークの制御 | |
JPH1173389A (ja) | データ伝送路 | |
JP2002141922A (ja) | ループ型バスシステム | |
JP2004171102A (ja) | データ転送装置 | |
Puletto | Implementation of a post-quantum cryptography algorithm on an FPGA board | |
JP3709355B2 (ja) | クロック同期化システム、及びその方法 | |
JP2005227887A (ja) | データ駆動型情報処理装置および方法 | |
Anter et al. | Optical energy efficient asynchronous automata and circuits | |
JP2002215569A (ja) | 入出力装置 | |
TW200809529A (en) | Computer system with increased operating efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |