JPS629450A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主として非同期で動作するシステム間でデ
ータ伝送を行なうデータ伝送装置に関し、特にその合流
部の＠成に関するものである。

〔従来の技術〕

従来、非同期システム間でデータ伝送を行なう方法とし
ては、Ｆ工１０　（ファーストイン・ファーストアウト
）メモリをシステム間のノ（ソファとして用いる方法が
一般的であった。ところがこのＦ工ＰＯメモリは単にデ
ータのバッファ機能を有するだけであるので、このよう
なＦ工ＦＯメモリを非同期システム間のデータ伝送に用
いるようにすると複数の非同期システムを直列的にしか
接続することができず、そのためＦ工ＦＯメモリに接続
された全体システムは単純なカスケード接続による）く
イブライン処理機構を構築するにすぎず、その自由変が
極めて低いという問題があった。

これに対し、本件出願人は非同期システム間を接続して
全体システムを構築する際に、大きな自由度を与えるこ
とのできるデータ伝送装置を開発し出願している（特願
昭６０−３３０３５　Ｊｉｊ、特願昭６０−３３０３６
号参照）。以下、このデータ伝送装置について説明する
。

第３図は上記データ伝送装置のシステムを示す図であシ
、図において、５はデータ伝送路、２ａ〜２ｃは分岐部
、３　ａ　〜３　ｃは合流部、１ａｚｌｃは処理要素、
４はインタフェースである。

このような装置において、外部系からインタフェース４
を介して流入するパケットデータはネットワーク要素３
ａ及び２　ａ　％　２　ｃの間を巡回しながら処理要素
１ａ〜ＩＣのいずれかに到達し、該処理要素１ａ〜ＩＣ
で分散処理された後、ネットワーク要素３ｂ及び３Ｃに
よって処理結果が収集され、インタフェース４を介して
再び外部系へ送出される。

ここで、第４図に上記データ伝送路に用いられる非同期
自走式シフトレジスタの一例を示す。この非同期自走式
シフトレジスタとは、入力されたデータが次段のレジス
タの空いてｂることを条件としてシフトクロックを用い
ずに自動的に出力方向ヘシフトされていくようなレジス
タをいい、データのバッファ機能を有するものである。

そしてこの非同期自走式シフトレジスタの各段は、並列
データラッチＬとこの並列データラッチに立上シエツジ
トリガを与える転送制御回路ａ　（’以下、Ｃ素子と称
す）とから構成されている。また上記Ｃ素子は例えば＠
５図に示すように、３人力ＮＡＮＤ回路Ｏ１ｌ及び２人
力ＮＡＮＤ回路０１２，０１３により構成されている。

なお図では初期化のための工Ｎ工Ｔ信号は省略している
。

ここで、上記Ｃ素子は、ＰＯ，Ｐ３の２つの入力を受け
、ＰＩ、Ｐ２に２つの出力を出すものでちゃ、Ｃ素子の
内部状態はこの４つの信号の状態によって決定され、下
記の表１に示すように、ｓｏ””ｓ８の９状態をとる。

なお、以下の説明では、論理値の「０」、「ｌ」は、そ
れぞれ信号値のローレベル、ノ為イレベルに相当する。

表１ 次に、上記ｓ（１〜８８の９状態の遷移図を第６図に示
す。なお、第６図において、→は条件付きの状態遷移を
示し、−は無条件の状態遷移を表わす。

また、Ｐｉ　ｊ　、　Ｐｉ↓などは、それぞれ信号値の
「０」からｒｌＪ　、　ｒｌＪからｒＯＪへの変化を示
す。このｔｌｌｃｅＦｊ／ｇＪに示したサイフルムを回
るが、サイクルＢを回るかはシフトレジスタの次段が受
入れ可能になる時刻と、前段があり可能になる時刻の早
遅によるものであ）、どちらにせよりイクルＡもしくは
Ｂを回ることによって、前段のデータを次段に伝播させ
ることが可能である。

第７図は分岐部の具体的な回路Ｗ４戊の一例を示す図で
ある。ここでこの例では、データは複数のワードからな
るパケットの形態をとっておシ、かつ、各ワードはデー
タ値とは別に先頭ワードであることを示すためのＢＯＰ
と、末尾ワードであることを示すためのＥＯＰの２ビツ
トの制御ビットを持ち、また、先頭ワードは分岐条件と
なる先行情報を有するものとする。

この分岐部は、通常は入力データ伝送路１０上のデータ
を選択的分岐制御部４０を介して出力データ伝送路２０
に与え、一方分岐判定部５０において入力データが本分
岐部で分岐すべきデータであると判定された場合は、該
入力データを上記分岐制御８４０を介して分岐データ伝
送路３０に分岐せしめるものである。

まずパケットの先頭がＣ素子１２＆の段まで達すると、
該Ｃ素子１２ａのＰ２出力はｒＯＪから「１」に変化し
、前段のデータラッチｌｌａに記憶されている先頭ワー
ドのデータ値がデータラッチｌｌｂに記憶される。この
ときノードＡ（ＢＯＰビット）は、「０」から「１」に
変化するので、分岐判定部５ｏＤＤ型フリップフロップ
５１にデータラッチｌｌｂト同様にパケットの先頭ワー
ドのデータ値がラッチされる。このラッチされた先頭ワ
ードは、排他的論理和回路５４で比較データレジスタ５
２の値と比較され、ＮＡＮＤゲート回路５５で比較不要
ビットがマスクされて、比較結果、即ち分岐の判定がＤ
型フリップフロップ５６に対して出力される。この間、
パケットは入力データ伝送路１０上を伝播し、その先頭
ワードがＣ素子１２１）の段まで達するとノードＢ（Ｂ
ＯＰピット）が「０」から「１」に変化し、これにより
上記り型フリップフロップ５６に分岐判定結果がラッチ
され、この結果が分岐側Ｕ部４０のＤ型ラッチ４４に対
して出力される。

一方、Ｄ型ラッチ４４には、上記パケットに先行するパ
ケットの通過後にノードｃ（ｍｏｐビット）とノードＤ
（Ｃ素子１２ｃのＰ２出力）が「０」になりた時点でＤ
型フリップフロップ５６からの入力がラッチされ、これ
により４人力ＮＡＮＤゲート４２ａ〜４２（ｌの入力が
制御される。即ち、分岐条件が「０」のときは、分岐さ
せないためにＨＡＮＤゲート４２ｃ、４２ｄに対して「
０」を出力し、ＮＡＮＤゲート４２ａ、４２ｂに対して
は「１」を出力して、パケットが出力データ伝送路２０
に伝播されるように制御する。逆に分岐条件がｒｌＪの
ときは、逆の制御が行なわれ、パケットは分岐データ伝
送路３０に伝播される。

このとき、パケットがどちらに伝播してもＣ素子１２０
の２３人力［６答が返るようにするために、ＨＡＮＤゲ
ート４２ａ、４２ｃと同様の動作を行なうオーブンコレ
クタＮＡＮＤゲー）　４２ｂ、４２＋１が設けられてお
り、これらの出力は負論理ワイヤード°ＯＲされてＣ素
子１２ｃの２３人力に送られる。

また第８図は合流部の回路構成の一例を示し、この合流
部は通常は入力データ伝送路１０上のデータを合流制御
１部６０を介して出力データ伝送路２０に与え、一方人
力、出力の両データ伝送路、即ち本線の空き状態を空き
バッファ監視部８ｏにて監視しておき、画伝送路上で所
定の空きバッファが検出されたとき合流制御部６ｏによ
って合流データ伝送路７ｏ上のデータを本線に合流せし
るものである。

まず、本線上にデータが存在しないときには、空きバッ
ファ監視部８ｏを構成する各オープンコレクタインバー
タの出力の負論理ワイヤードＯＲ出力が「１」となるの
で、合流データ伝送路７ｏにデータが到着してノードＡ
が「１」となると、２人力ＡＮＤゲート６３の２人力が
ともに「１」となってその出力が「１」となシ、ＢＲフ
リップフロップ６４ｂがセットされ、逆にＳＲフリップ
７０ツブ６４ａがリセットされる。これによって、合流
データ伝送路７ｏに対しては、８Ｒフリツプ７０ツブ６
４ｂから４人力ＮＡＮ　Ｄゲー）　６６ｂへの入力が「
１」となり、Ｃ素子６２ｂが他のＣ素子と同様の動作を
行なうようになる。またこれと同時にデータラッチ６１
ｂが出力可能になるので、合流データ伝送路７ｏＪ：の
データが本線に合流する。一方、入力データ伝送路１０
に対しては、ＢＲ７リツプフロツプ６４ａから４人力Ｎ
ＡＮＤゲート６６ａへの入力が「０」とな９、このため
Ｃ素子６２ａは前段のデータを伝播しない。なお、この
ときデータラッチ６１ａの出力がハイインピーダンス状
態になるため、合流動作中に入力データ伝送路ｌＯにデ
ータが到着したとしても合流を妨げることはない。

一方、１パケツトのデータの合流が完了すると、再び本
線上のデータが流れるように制御される。

即ち、Ｃ素子７２ａの段がパケットの末尾ワードを送出
するとノードＢ（ＥｉＯＰビット）が「０」になり（ｍ
ｏｐは負論理である）、さらに、Ｃ素子６２ｂがこれを
受取るとノードＣがｒｏＪになる。従ってノードＢ、Ｃ
の信号を入力とする２人力ＮＯＲゲート６５１）の出力
が「１」になり、ＳＲフリップフロップ６４ｂがリセッ
トされ、次のパケットの伝播がＣ素子？２ａと６２１）
との間で起こらないようになる。また、合流したパケッ
トの末尾ワードが出力データ伝送路２ｏの初段に受取ら
れたとき、即ちノードＤ　（ＫＯＰビット）とノードＥ
がともに「Ｏ」になつたとき、２人力ＮＯＲゲート６５
ａの入力信号がともにｒＯＪとなるため、ＳＲフリップ
フロップ６４ａがセットされてＣ素子６２ａ　Ｖｉ前段
のデータを伝播するようになり、本線上をデータが流れ
得るようになる。

以上のようにしてパケットが伝播されるとき、Ｃ素子６
２ｃからＣ素子６２ａ及び６２ｂの２３人力に応答が返
るようオープンコレクタＮＡＮＤゲート６７が設けられ
、該Ｃ素子６７の出力は負論理ワイヤードＯＲされてＣ
素子６２ａ及び６２１）の２３人力に送られる。

〔発明が解決しようとする問題点〕

ところで本件出願人は、前述のような非同期自走式シフ
トレジスタをループ状に構成したときの伝搬性能につい
て測定した。その構成及び測定結果について、以下に説
明する。

第９図はループＩｆ４成の概略を示し、第１０図に示す
ようなダイナミックＣ素子を１６段接続した回路構成と
なっている。第１１図（ａ）〜（１）はそれぞれ上記１
６段構成のループ内に１ワード、２ワード、４ワード、
５ワード、６ワード、９ワード、１２ワード。

１３ワード、１５ワードのデータを周回させた場合の、
あるＣ素子の段をデータが通過する様子を示し、図中Ｈ
の部分は当該Ｃ素子の段でデータが伝送（保持）されて
いる状態、ＧＮＤ　　の部分は伝送が行なわれていない
状態を示している。また同図（ａ）の期間Ｔは周期を示
している。これらの図かられかるように、ループ内で５
ワードの伝送を行なうと（同図（ｄ）参照）、等側内に
該ループ内には空きが存在しないような状態となり、さ
らにワードを入れると、その周回周期が遅くなってしま
う（後述の表１参照）。そしてさらにワードを入れてい
くと、９ワード目（同図（ｆ）参照）からワードが伝搬
するのではなく、ホールが伝搬していると考えた方が妥
当なような現象が起きてくる。そして１２ワード目以降
になると、同図（ｇ）に示すように、データを相当長い
間持って＾る期間が生じ、従ってデータのスループット
は極端に悪くなる。

上記のような実験結果をまとめたのが下記の表１である
。

前述の第１１図からも明らかなように、ループ内のワー
ド数が８以下の場合をワード伝搬領域、９以上の場合を
ホール伝搬領域とし、周回周期９間隔についてもワード
伝搬領域ではワードのそれを、ホール伝搬領域ではホー
ルのそれを示している。

ここで表１中のワード（ホール）間隔とは、例えば第１
１図（ｂ）中のデータ投入間隔ｔｗ（同図（ｆ）中の期
間ｔｈ）を示している。またデータ伝搬時間とは、ｌワ
ードが１段前進するのに要する時間（Ｃ素子１段あたり
のデイレイズあり、周回時間がワード間隔によって決ま
る時は、（ワード周回周期）÷（ワード数）、ホール間
隔によって決まる時は、（ホール周回周期）＋（ホール
数）である。そしてループ内のワード数が４ワードまで
は、ワード周回周期はワード伝搬遅延のみで決まる。ま
た表１中のデータ伝搬時間とともに（）で示した数値は
データスループットを示し、これは単位時間当たりにど
れだけのパケットを流せるかを測定し、これから逆に１
ワード当りの伝搬時間を求めたものである。即ち、特定
の段に着目したとき何ｎ８に１回ワードが回ってくるか
を示したものである。

以上の実験結果から、次のことがわかる。即ち、（１）
　　データ伝搬時間はループ内ワード数１０ワードまで
はほぼ一定であり、約３９ｎｓ（：：ワード間隔：投入
周期）であるが、１３ワードで約２倍、１４．１５ワー
ドでは３〜６倍程度となる。

（２）　　ループ内ワード数４ワード以下の時は、ワー
ド周回周期はワード伝搬遅延のみで決定され、最高速度
で伝搬する。

（３）　　ループ内ワード数が５ワードを越えると、ワ
ード周回周期はワード間隔のワード数倍となる。

にワードが拡がってしまめ、ループ内がまだ詰まってい
ないにもかかわらず、−見詰まっているように見える。

このような実験結果を考慮して従来方式について考察す
ると、本線の空き状態を監視する際、１６段構成の場合
ではループ内ワード数が５ワードで、空きなしと判断し
てしまうことになる。ところがデータスループットにつ
いてみると、表１からも明らかなように、まだ５ワ一ド
程度では悪化しているとは言えず、１０ワ一ド〜１３ワ
ード程度まではデータを入れることが可能であると考え
られる。

即ち、従来方式では本線上に、データスループットを悪
化させないほどの充分な空きバッファが存在するにもか
かわらず合流許可がされず、本線が有効に使用されてい
ないという問題があった。

この全明け、かかる点に鑑みてなされたもので、データ
スループットを下げずに実効的なバッファ容量を大きく
することのできるデータ伝送装置を提供することを目的
としている。

〔問題点を解決するための手段〕

この発明に係るデータ伝送装置は、データラッチ及びＣ
素子からなる自走式シフトレジスタを用いてデータ伝送
路を構成したものにおいて、合流パケットの到着を検知
する到着検知手段と、本線上の空き状態を監視する空き
バッファ監視手段と、これらの両手段からの信号を受は
合流制御を行なう合流制御手段とを設け、合流パケット
の到着により本線上のパケットを一旦停止させ、該本線
上に合流パケットを合流させてもそのデータスループッ
トを悪化させないほどの段数の空きバッファが存在する
とき、と記合流パケットを本線に合流させるようにした
ものである。

〔作用〕

この発明においては、データが本線上を周回している状
態で「空きなし」と検知されても、−立本線上のパケッ
トを停止させて該パケットを圧縮し、その状態で合流パ
ケットのワード数に加え所定の段数の空きバッファが存
在すれば合流を許可するので、実効的な本線上のバッフ
ァ容量が大きくなり、しかもデータスループットが悪化
することはない。

〔実施例〕

以下、本発明の実施例を図について説明する。

本発明の一実施例によるデータ伝送装置の全体構成及び
分岐部の構成は、それぞれ第３図及び＠７図に示したも
のと同様であるのでその説明は省略し、以下合流部につ
いて説明する。　　　゛第１図は本発明の一実施例によ
る合流部の概略ブロック図を示したもので、図において
、１０．２０はループ状の本線データ伝送路をｌＷ成す
る入力。

出力データ伝送路、７０は合流データ伝送路、８５は合
流パケットの到着を検知する合流パケット到着監視部　
（到５１１検知手段）、８０は本線の合流点から前方、
即ち出力データ伝送路２０の空き状態を監視する空きバ
ッファ監視部、６０は上記合流パケット到着監視邪８５
及び空きバッファ監視部８０の監視結果に応じて合流制
御を行なう合流部１１１１ｍである。

第２図は第１図に示した合流部の具体的な回路構成例を
示し、これｆ′ｉ第８図に示した合流部の構成とほぼ同
様であるが、本実施例では、合流パケットを検知して本
線上のパケットを停止させるためのＡＮＤゲート９１．
ＯＲゲート９２が、本線上に所定の空きバッファが存在
しなかった場合、本線を再び開通させるためのワンショ
ットマルチバイブレータ９６．　ＮＯＲゲー）９３．Ｏ
Ｒゲート９４が、本線上で１個以上のパケットが通過し
た後所定時間後ニ再び本線上のパケットを停止させるた
めのワンショットマルチバイブレータ９７　、　ＡＮＤ
　ケート９５゜インバータ９８が設けられている。また
空きバッファ監視部８０は合流部より前方、即ち出力デ
ータ伝送路２０における空きバッファを監視するよう構
成されている。

ここで、上記空きバッファ監視部８０において監視する
空きバッファの段数は、合流パケットのワード数に加え
て、該合流パケットが本線に合流しても本線上のデータ
スループットを悪化させないよう若干の余裕の段数をも
監視するよう構成す余裕があるときに空きバッファが存
在すると検知するよう構成する。例えば前述の１６段１
９１５！の場合は、表１より見て、パケットを合流させ
てもなお３ワ一ド程度余裕があるようにする。このよう
にすれば、本線のデータスループットを悪化させること
なく、該本線の実効的なバッファ容量を大きくすること
ができる。

次に動作について説明する。

合流制御の動作は前記従来例で示した動作とほぼ同様で
あるが、本寅施例では、合流パケットが合流データ伝送
路７ｏの本線側端に到着したことを検知し、これによシ
一旦本線上のパケットを停止させ、その状態で該本線に
所定の空きバッファが存在するとき合流を許可するよう
にしている。

第２図を用りて合流許可までの動作をより詳細に説明す
る。まず合流パケットがＣ素子７２ａの段まで達すると
、ノードＡがｒｌＪとなり、この状態で本線上のノード
Ｆ　（ＩＯＰ　’）がｒＯＪ　（ＥＯＰは負論理）とな
ればＡＮＤゲー）９１の２人力は「１」となり、従って
その出力「１」によりＯＲゲート９２を介してＲＢ　フ
リップフロップ６４ａがリセットされて本線上のパケッ
トが停止する。このとき本線上のＫＯＰの状態をみるの
は、該本線上のパケットデータが分断された状態で停止
しないようにするためである。この状態で、本線上に所
定領域の空きバッファがあればＡＮＤＮ−ゲート６３０
力は全てｒｌＪとな）、Ｒ８フリップ７０ツブ６４ｂが
セットされて従来同様の合流動作が行なわれる。

そして合流が完了すれば、従来同様の動作でＲＢフリッ
プ７０ツブ６４ａがセットされるとともにＲＳフリップ
フロップ６４ｂがリセットされ、本線が再び開通する。

ここで、上記ワンショット９６のパルス幅は合流パケッ
トが空きバッファ監視部８０を通過するのに必要最低限
の時間に設定されており、従って上記合流パケットが本
線に合流している途中で本線が開通、即ちＲ８フリップ
フロップ６４ａがセットされることはない。

一方、合流パケットが到着し本線を止めた状態で、ワン
ショット９６で設定されるパルス幅の時間所定の空き領
域が確保されないとき、ワンショット９６のＱ出力の立
下夛でＡＮＤゲート９３の出力は「１」となり、　ＲＥ
フリップフロップ６４１！Ｌがセットされて本線は開通
する。そしてこの時点からワンショット９７で設定され
る時間、即ち１個以とのパケットが通過する期間経過し
た後、再び本線のノードＦがｒＯＪであることを確認し
て、ＡＮＤゲート９５を介して本線を止め、以下上記同
様の動作で合流制御を行なう。

このような本実施例装置では、データの合流に際し、−
立本線上のパケットを停止させて該パケットを圧縮し、
その状態で空きバッファを監視して合流を許可するよう
にしたので、従来方式に比較してより多くのデータを本
線上で周回させることができ、該本線上の実効的なバッ
ファ容量を大きくすることができる。また合流許可に際
し、若干の空きバッファを残すようにしたので、本線の
データスループットが悪化することもない。

なお、上記実施例では１６段Ｗ４成の場合、３段程度の
空きバッファが残存するようにしたが、これを一般化し
て示せば、Ｎ段構成の場合、少なくとも（Ｎ／１６）Ｘ
３の段数の空きバッファが存在するように構成すればよ
く、上記実施例と同様にデータスループットが悪化する
ことはなめ。

また転送制御回路としてのＣ素子は上記の例に限られる
ものではなく、例えば第１２図に示すように、２人力Ｎ
ＡＮＤゲー）　Ｃ！１４，０１５，０１６．負論理入力
ＯＲゲート０１７及びインバータ０１８により溝成され
るＣ素子を用いてもよｔｎ。

さらに上記実施例では非同期システム間でデータ伝送を
行なう場合について説明したが、本発明は同期システム
間でデータ伝送を行なう場合についても同様に適用でき
、この場合はＣ素子を同期型制御素子とすればよい〇 〔発明の効果〕 以上のように、本発明によれば、データラッチ及びＣ素
子からなる自走式シフトレジスタを用いてデータ伝送路
を構成してなるデータ伝送装置において、その合流に際
し、合流パケットが合流部に到着したとき本線上のパケ
ットを一旦停止させ、その状態で本線上に合流パケット
のワード数に加え所定の段数の空きバッファが存在する
とき合流を許可するようにしたので、本線のデータスル
ープットを悪化させることなく実効的なバッファ容量を
大きくすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送装置の合流
部のブロック図、第２図は該合流部の具体的な回路構成
例を示す図、第３図は本件出顯人の既に開発したデータ
伝送装置の全体Ｗ４構成、第４図は該装置の伝送路をＷ
４成する非同期自走式シフトレジスタの構成例を示す概
略ブロック図、第５図はそのＣ素子の具体的な回路構成
の一例を示す図、第６図はＣ素子の状態遷移を示す図、
第７図は第３図に示す分岐部の具体的な回路構成例を示
す図、第８図は従来の合流部の具体的な回路構成例を示
す図、第９図、第１０図はそれぞれ本発明に至るまでの
実験における伝送路構成例、その場合のＣ素子構成を示
す図、第１１図（ａ）〜（１）は該実験における任意の
Ｃ素子の段を通過するデータの様子を示す図、第１２図
はＣ素子の他の構成例を示す図である。 １０・・・入力データ伝送路、２０・・・出力データ伝
送路、３０・・・分岐データ伝送路、６０・・・合流制
御ｉｉ！］部、８０・・・空きバッファ監視部、８５・
・・合流パケット到着監視部。 なお、図中同一符号は同−又は相当品分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ループ状に構成された本線データ伝送路、分岐デ
   ータ伝送路、及び合流データ伝送路が、複数のデータ記
   憶手段及び隣接段の転送制御回路からの制御信号に応じ
   て自段のデータ記憶手段を制御する各段の転送制御回路
   からなるシフトレジスタを用いて構成されてなるデータ
   伝送装置であつて、 合流データ伝送路の本線側端に合流パケットが到着した
   とき到着信号を出力する到着検知手段と、本線データ伝
   送路上の空き状態を監視する空きバッファ監視手段と、 上記到着信号を受けて本線上のパケットを停止させ、該
   状態で上記合流パケットが本線に合流されても本線上の
   データスループットを悪化させないほどの空きバッファ
   が本線上の合流点から前方に存在することを上記空きバ
   ッファ監視手段が検知したとき上記合流パケットを本線
   に合流させる合流制御手段とを備えたことを特徴とする
   データ伝送装置。