KR101012745B1 - 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 - Google Patents
프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 Download PDFInfo
- Publication number
- KR101012745B1 KR101012745B1 KR1020057007751A KR20057007751A KR101012745B1 KR 101012745 B1 KR101012745 B1 KR 101012745B1 KR 1020057007751 A KR1020057007751 A KR 1020057007751A KR 20057007751 A KR20057007751 A KR 20057007751A KR 101012745 B1 KR101012745 B1 KR 101012745B1
- Authority
- KR
- South Korea
- Prior art keywords
- firmware
- memory
- configuration
- programmable circuit
- programmable
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Abstract
Description
Claims (38)
- 외부 소스로부터, 구성을 나타내는 펌웨어를 수신하고;상기 펌웨어를 메모리에 저장하고;상기 펌웨어를 상기 메모리로부터 다운로드하고; 그리고상기 구성을 테스트하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로.
- 청구항 1에 있어서,상기 메모리로부터 상기 펌웨어를 다운로드하고 상기 구성을 테스트한 후 상기 구성내에서 연산을 하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로.
- 청구항 1에 있어서,상기 메모리는 비휘발성 메모리를 포함하는 것을 특징으로 하는 프로그램가능한 회로.
- 청구항 1에 있어서,상기 메모리는 외부 메모리를 포함하는 것을 특징으로 하는 프로그램가능한 회로.
- 제1 구성을 나타내는 제1 펌웨어를 메모리로부터 다운로드 하고;상기 제1 구성을 테스트하면서 상기 제1 구성내에서 연산하고;상기 제1 구성이 상기 테스트를 통과한 경우에만 제2 구성을 나타내는 제2 펌웨어를 상기 메모리로부터 다운로드 하고; 그리고상기 제2 구성내에서 연산하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로.
- 청구항 5에 있어서,상기 프로그램가능한 회로는:상기 제1 구성이 연산되는 동안 외부 소스로부터 상기 제2 펌웨어를 수신하고; 그리고상기 제1 구성이 연산되는 동안 상기 메모리로부터 상기 제2 펌웨어를 저장하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로.
- 메모리; 및상기 메모리에 결합된 프로그램가능한 회로를 구비하고,상기 프로그램가능한 회로는,외부 소스로부터, 상기 프로그램가능한 회로의 구성을 나타내는 펌웨어를 수신하고;상기 펌웨어를 상기 메모리에 저장하고;상기 펌웨어를 상기 메모리로부터 다운로드 하고; 그리고상기 구성을 테스트하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 7에 있어서,상기 메모리는 전기적으로 지울 수 있고 프로그램가능한 판독-전용 메모리(ROM)을 포함하는 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 7에 있어서,상기 프로그램가능한 회로는 필드-프로그램가능한 게이트 어레이를 포함하는 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 각각 제1 및 제2 구성을 나타내는 제1 및 제2 펌웨어 데이터를 저장하도록 동작 가능한 메모리; 및상기 메모리에 결합된 프로그램가능한 회로를 구비하고,상기 프로그램가능한 회로는,상기 메모리로부터 상기 제1 펌웨어를 다운로드하고,상기 제1 구성을 테스트하면서 상기 제1 구성내에서 연산하고,상기 제1 구성이 상기 테스트를 통과한 경우에만 상기 메모리로부터 상기 제2 펌웨어를 다운로드하고, 그리고상기 제2 구성내에서 연산하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 10에 있어서,상기 프로그램가능한 회로는:상기 제1 구성내에서 연산하는 동안 외부 소스로부터 상기 제2 펌웨어를 수신하고; 그리고상기 제1 구성내에서 연산하는 동안 상기 메모리로부터 상기 제2 펌웨어를 저장하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 10에 있어서,상기 프로그램가능한 회로는 상기 제1 구성내에서 연산하는 동안 상기 제2 펌웨어를 로드하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 각각 제1, 제2, 제3 및 제4 구성을 나타내는 제1, 제2, 제3 및 제4 펌웨어를 저장하도록 동작 가능한 메모리;상기 메모리에 결합되어 있는 제1 프로그램가능한 회로; 및상기 메모리와 상기 제1 프로그램가능한 회로에 결합되어 있는 제2 프로그램가능한 회로를 구비하고,상기 제1 프로그램가능한 회로는,상기 메모리로부터 상기 제1 펌웨어를 다운로드하고,상기 제1 구성을 테스트하면서 상기 제1 구성내에서 연산을 하고,상기 제1 구성이 상기 테스트를 통과한 경우에만 상기 메모리로부터 상기 제2 펌웨어를 다운로드하고, 그리고,상기 제2 구성내에서 연산을 하도록 동작 가능하며,상기 제2 프로그램가능한 회로는,상기 메모리로부터 상기 제3 펌웨어 데이터를 다운로드하고,상기 제3 구성내에서 연산을 하고,상기 메모리로부터 상기 제4 펌웨어를 다운로드하고, 그리고,상기 제4 구성내에서 연산을 하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 13에 있어서,상기 제1 프로그램가능한 회로는:상기 제1 구성내에서 연산하는 동안 외부 소스로부터 상기 제2 및 상기 제4 펌웨어를 수신하고; 그리고상기 제1 구성내에서 연산하는 동안 상기 메모리 내에 상기 제2 및 상기 제4 펌웨어를 저장하도록 동작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 청구항 13에 있어서,상기 제1 및 제2 프로그램가능한 회로는 각각의 필드-프로그램가능한 게이트 어레이를 포함하는 것을 특징으로 하는 프로그램가능한 회로 유닛.
- 프로세서; 및상기 프로세서에 결합된 프로그램가능한 회로 유닛을 구비하고,상기 프로그램가능한 회로 유닛은,메모리, 및상기 메모리와 결합되어 있는 프로그램가능한 회로를 구비하고,상기 프로그램가능한 회로는,상기 프로그램가능한 회로의 구성을 나타내는 펌웨어를 상기 프로세서로부터 수신하고,상기 메모리 내에 상기 펌웨어를 저장하고,상기 프로세서에 응답하여 상기 메모리로부터 상기 펌웨어를 다운로드하고, 그리고상기 구성을 테스트하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 16에 있어서,상기 프로세서는:상기 프로그램가능한 회로로 상기 펌웨어를 전송하기 전에 상기 펌웨어가 이미 상기 메모리에 저장되어 있는지를 결정하고, 그리고상기 펌웨어가 상기 메모리에 이미 저장되어 있지 않은 경우에만 상기 프로그램가능한 회로로 상기 펌웨어를 전송하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 16에 있어서,상기 프로세서와 결합되어 있고 상기 펌웨어를 저장하도록 및 상기 펌웨어가 상기 프로그램가능한 회로을 위한 원하는 구성을 나타내는지를 나타내도록 동작 가능한 구성 레지스트리를 더 구비하고,상기 프로세서는, 상기 구성 레지스트리로부터 상기 프로그램가능한 회로까지 상기 펌웨어를 다운로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 16에 있어서,상기 프로그램가능한 회로 유닛은 파이프라인 유닛을 포함하고 있으며,상기 프로그램가능한 회로에는 데이터상에서 연산되도록 동작 가능한 하드와이어드 파이프라인이 포함되어 있는 것을 특징으로 하는 컴퓨팅 머신.
- 프로세서; 및상기 프로세서와 결합되어 있는 프로그램가능한 회로 유닛을 구비하고,상기 프로그램가능한 회로 유닛은,각각 제1 및 제2 구성을 나타내는 제1 및 제2 펌웨어를 저장하도록 동작 가능한 메모리, 및프로그램가능한 회로를 구비하고,상기 프로그램가능한 회로는,상기 메모리로부터 상기 제1 펌웨어를 다운로드하고,상기 제1 구성을 테스트하면서 상기 제1 구성내에서 연산하고,상기 프로세서에 응답하여 상기 메모리로부터 상기 제2 펌웨어를 다운로드하고, 그리고상기 제2 구성내에서 연산하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 20에 있어서,상기 프로세서는 제1 테스트 포트를 포함하고,상기 프로그램가능한 회로 유닛은 상기 제1 테스트 포트와 결합된 제2 테스트 포트를 포함하며,상기 프로세서는 상기 제1 및 제2 테스트 포트를 통해 상기 제1 펌웨어를 메모리로 로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 20에 있어서,상기 프로세서는 제1 테스트 포트를 포함하고,상기 프로그램가능한 회로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,상기 제1 구성에서의 연산 동안, 상기 프로그램가능한 회로는 자가 테스트를 수행하고 상기 제1 및 제2 테스트 포트를 통해 상기 프로세서로 자가 테스트 데이터를 제공하도록 동작 가능하고, 그리고,상기 프로세서는 상기 프로그램가능 회로가, 상기 자가 테스트 데이터가 상기 자가 테스트의 미리결정된 결과를 나타내는 경우에만 상기 메모리로부터 상기 제2 펌웨어를 다운로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 20에 있어서,상기 프로세서는 상기 제2 펌웨어를 상기 프로그램가능한 회로로 전송하도록 동작 가능하며,상기 제1 구성에서의 연산 동안, 상기 프로그램가능한 회로는 상기 프로세서에 응답하여 상기 제2 펌웨어를 상기 메모리로 로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 프로세서; 및상기 프로세서와 결합된 프로그램가능한 회로 유닛을 구비하고,상기 프로그램가능한 회로 유닛은,각각 제1, 제2, 제3 및 제4 구성을 나타내는 제1, 제2, 제3 및 제4 펌웨어를 저장하도록 동작 가능한 메모리;상기 메모리에 결합되는 제1 프로그램가능한 회로; 및상기 메모리 및 상기 제1 프로그램가능한 회로에 결합된 제2 프로그램가능한 회로를 구비하고,상기 제1 프로그램가능한 회로는,상기 메모리로부터 상기 제1 펌웨어를 다운로드하고,상기 제1 구성을 테스트하면서 상기 제1 구성내에서 연산하고,상기 프로세서에 응답하여 상기 메모리로부터 상기 제2 펌웨어를 다운로드하고,상기 제2 구성내에서 연산하도록 동작 가능하고;상기 제2 프로그램가능한 회로는,상기 메모리로부터 상기 제3 펌웨어를 다운로드하고,상기 제3 구성내에서 연산하고,상기 프로세서에 응답하여 상기 메모리로부터 상기 제4 펌웨어를 다운로드하고,상기 제4 구성내에서 연산하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 24에 있어서,상기 프로세서는 제1 테스트 포트를 포함하고,상기 프로그램가능한 회로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,상기 프로세서는 상기 제1 및 제2 테스트 포트를 통해 상기 제1 및 제3 펌웨어를 메모리로 로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 24에 있어서,상기 프로세서는 제1 테스트 포트를 포함하고,상기 프로그램가능한 회로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,상기 제1 구성에서의 연산 동안, 상기 제1 프로그램가능한 회로는 제1 자가 테스트를 수행하고 상기 제1 및 제2 테스트 포트를 통해 상기 프로세서로 제1 자가 테스트 데이터를 제공하고,상기 제3 구성에서의 연산 동안, 상기 제2 프로그램가능한 회로는 제2 자가 테스트를 수행하고 상기 제1 및 제2 테스트 포트를 통해 상기 프로세서로 제2 자가 테스트 데이터를 제공하고,상기 프로세서는 상기 제1 및 제2 프로그램가능한 회로가, 상기 제1 및 제2 자가 테스트 데이터가 상기 제1 및 제2 자가 테스트 각각의 미리결정된 결과를 나타내는 경우에만 상기 메모리로부터 상기 제2 및 제4 펌웨어를 로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 24에 있어서,상기 프로세서는 상기 제2 및 제4 펌웨어를 상기 제1 프로그램가능한 회로로 전송하도록 동작 가능하며,상기 제1 구성에서의 연산동안, 상기 제1 프로그램가능한 회로는 상기 프로세서에 응답하여 상기 제2 및 제4 펌웨어를 상기 메모리로 로드하도록 동작 가능한 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 24에 있어서,상기 메모리는:상기 제1 프로그램가능한 회로와 결합되고 상기 제1 및 제2 펌웨어를 저장하도록 동작가능한 제1 메모리 섹션; 및상기 제1 및 제2 프로그램가능한 회로와 결합되고 상기 제3 및 제4 펌웨어를 저장하도록 동작 가능한 제2 메모리 섹션을 포함하는 것을 특징으로 하는 컴퓨팅 머신.
- 청구항 28에 있어서,상기 제1 및 제2 메모리 섹션은 각각 제1 및 제2 집적회로상에 배치되는 것 을 특징으로 하는 컴퓨팅 머신.
- 프로그램가능한 회로에, 상기 회로의 구성을 나타내는 펌웨어를 제공하는 단계;상기 프로그램가능한 회로를 가지고 상기 구성 데이터를 메모리에 저장하는 단계;상기 메모리로부터 상기 구성 데이터를 상기 프로그램가능한 회로로 다운로드하는 단계; 및상기 구성을 테스트하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 30에 있어서,상기 메모리로부터 상기 구성 데이터의 다운로드 후에 상기 구성에서의 연산을 하는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 제1 구성을 나타내는 제1 펌웨어를 프로그램가능한 회로로 다운로드하는 단계;상기 프로그램가능한 회로를 테스트하면서 상기 제1 구성에서 상기 프로그램가능한 회로를 동작시키는 단계;제2 구성을 나타내는 제2 펌웨어를 상기 프로그램가능한 회로로 다운로드하는 단계; 및상기 제2 펌웨어의 다운로드 후에 상기 제2 구성에서 상기 프로그램가능한 회로를 동작시키는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 32에 있어서,상기 제2 펌웨어를 다운로드하는 단계는,상기 제2 펌웨어를 상기 프로그램가능한 회로로 전송하는 단계;상기 프로그램가능한 회로가 상기 제1 구성에서 동작하는 동안 상기 프로그램가능한 회로를 가지고 상기 제2 펌웨어를 메모리로 로드하는 단계; 및상기 메모리로부터 상기 제2 펌웨어를 상기 프로그램가능한 회로로 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 32에 있어서,상기 제2 펌웨어를 다운로드하는 단계는,상기 제2 펌웨어가 상기 프로그램가능한 회로와 연결된 메모리 내에 저장되어 있는지를 결정하는 단계;상기 제2 펌웨어가 상기 메모리 내에 저장되어 있지 않는 경우에만 상기 제2 펌웨어를 상기 프로그램가능한 회로로 전송하는 단계;상기 프로그램가능한 회로가 상기 제1 구성에서 동작하는 동안 상기 프로그램가능한 회로를 가지고 상기 제2 펌웨어를 상기 메모리로 로드하는 단계; 및상기 메모리로부터 상기 제2 펌웨어를 상기 프로그램가능한 회로로 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 32에 있어서,상기 제2 펌웨어를 다운로드하는 단계는 상기 프로그램가능한 회로가 상기 테스트를 통과하는 경우에만 상기 제2 펌웨어를 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1 및 제2 펌웨어를 제1 및 제2 프로그램가능한 회로로 각각 다운로드하는 단계;상기 제1 및 제2 프로그램가능한 회로를 테스트하면서 제1 및 제2 구성에서 상기 제1 및 제2 프로그램가능한 회로를 각각 동작시키는 단계;상기 제1 프로그램가능한 회로를 통해, 제3 및 제4 펌웨어를 상기 제1 및 제2 프로그램가능한 회로로 각각 다운로드하는 단계; 및제3 구성 및 제4 구성에서 상기 제1 및 제2 프로그램가능한 회로를 각각 동작시키는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 36에 있어서,상기 제1 및 제2 펌웨어를 다운로드하는 단계는, 테스트 포트를 통해 상기 제1 및 제2 펌웨어를 상기 제1 및 제2 프로그램가능한 회로로 각각 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 36에 있어서,상기 제1 및 제2 구성에서 상기 제1 및 제2 프로그램가능한 회로를 동작시키는 단계는 상기 제1 및 제2 프로그램가능한 회로를 테스트하는 단계를 포함하고,상기 제3 및 제4 펌웨어를 상기 제1 및 제2 프로그램가능한 회로로 로드하는 단계는,상기 테스트가 상기 제1 프로그램가능한 회로가 원하는 기능을 하는 경우에만 상기 제3 펌웨어를 로드하는 단계, 및상기 테스트가 상기 제2 프로그램가능한 회로가 원하는 기능을 하는 경우에만 상기 제4 펌웨어를 로드하는 단계를 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US42250302P | 2002-10-31 | 2002-10-31 | |
US60/422,503 | 2002-10-31 | ||
US10/684,102 | 2003-10-09 | ||
US10/683,929 | 2003-10-09 | ||
US10/684,053 | 2003-10-09 | ||
US10/684,057 | 2003-10-09 | ||
US10/683,932 | 2003-10-09 | ||
US10/684,057 US7373432B2 (en) | 2002-10-31 | 2003-10-09 | Programmable circuit and related computing machine and method |
US10/684,102 US7418574B2 (en) | 2002-10-31 | 2003-10-09 | Configuring a portion of a pipeline accelerator to generate pipeline date without a program instruction |
US10/683,932 US7386704B2 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator including pipeline circuits in communication via a bus, and related system and method |
US10/683,929 US20040136241A1 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator for improved computing architecture and related system and method |
US10/684,053 US7987341B2 (en) | 2002-10-31 | 2003-10-09 | Computing machine using software objects for transferring data that includes no destination information |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050086424A KR20050086424A (ko) | 2005-08-30 |
KR101012745B1 true KR101012745B1 (ko) | 2011-02-09 |
Family
ID=34280226
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007749A KR101062214B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 갖는 컴퓨팅 머신 및 관련시스템 및 방법 |
KR1020057007751A KR101012745B1 (ko) | 2002-10-31 | 2003-10-31 | 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 |
KR1020057007752A KR100996917B1 (ko) | 2002-10-31 | 2003-10-31 | 다수의 파이프라인 유닛을 가지는 파이프라인 가속기 및관련 컴퓨팅 머신 및 방법 |
KR1020057007750A KR101012744B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 |
KR1020057007748A KR101035646B1 (ko) | 2002-10-31 | 2003-10-31 | 파이프라인 코프로세서 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007749A KR101062214B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 갖는 컴퓨팅 머신 및 관련시스템 및 방법 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007752A KR100996917B1 (ko) | 2002-10-31 | 2003-10-31 | 다수의 파이프라인 유닛을 가지는 파이프라인 가속기 및관련 컴퓨팅 머신 및 방법 |
KR1020057007750A KR101012744B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 |
KR1020057007748A KR101035646B1 (ko) | 2002-10-31 | 2003-10-31 | 파이프라인 코프로세서 |
Country Status (8)
Country | Link |
---|---|
EP (5) | EP1576471A2 (ko) |
JP (9) | JP2006518057A (ko) |
KR (5) | KR101062214B1 (ko) |
AU (5) | AU2003287318B2 (ko) |
CA (5) | CA2503611C (ko) |
DE (1) | DE60318105T2 (ko) |
ES (1) | ES2300633T3 (ko) |
WO (4) | WO2004042560A2 (ko) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8095508B2 (en) | 2000-04-07 | 2012-01-10 | Washington University | Intelligent data storage and processing using FPGA devices |
US7711844B2 (en) | 2002-08-15 | 2010-05-04 | Washington University Of St. Louis | TCP-splitter: reliable packet monitoring methods and apparatus for high speed networks |
EP1576471A2 (en) * | 2002-10-31 | 2005-09-21 | Lockheed Martin Corporation | Programmable circuit and related computing machine and method |
US7418574B2 (en) | 2002-10-31 | 2008-08-26 | Lockheed Martin Corporation | Configuring a portion of a pipeline accelerator to generate pipeline date without a program instruction |
EP1627331B1 (en) | 2003-05-23 | 2017-09-20 | IP Reservoir, LLC | Intelligent data storage and processing using fpga devices |
US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
US7809982B2 (en) | 2004-10-01 | 2010-10-05 | Lockheed Martin Corporation | Reconfigurable computing machine and related systems and methods |
EP1859378A2 (en) | 2005-03-03 | 2007-11-28 | Washington University | Method and apparatus for performing biosequence similarity searching |
JP4527571B2 (ja) * | 2005-03-14 | 2010-08-18 | 富士通株式会社 | 再構成可能演算処理装置 |
WO2007011203A1 (en) * | 2005-07-22 | 2007-01-25 | Stichting Astron | Scalable control interface for large-scale signal processing systems. |
US7702629B2 (en) | 2005-12-02 | 2010-04-20 | Exegy Incorporated | Method and device for high performance regular expression pattern matching |
JP2007164472A (ja) * | 2005-12-14 | 2007-06-28 | Sonac Kk | 待ち合わせ機構を有する演算装置 |
US7954114B2 (en) * | 2006-01-26 | 2011-05-31 | Exegy Incorporated | Firmware socket module for FPGA-based pipeline processing |
US7840482B2 (en) | 2006-06-19 | 2010-11-23 | Exegy Incorporated | Method and system for high speed options pricing |
US7921046B2 (en) | 2006-06-19 | 2011-04-05 | Exegy Incorporated | High speed processing of financial information using FPGA devices |
US8326819B2 (en) | 2006-11-13 | 2012-12-04 | Exegy Incorporated | Method and system for high performance data metatagging and data indexing using coprocessors |
US7660793B2 (en) | 2006-11-13 | 2010-02-09 | Exegy Incorporated | Method and system for high performance integration, processing and searching of structured and unstructured data using coprocessors |
US8374986B2 (en) | 2008-05-15 | 2013-02-12 | Exegy Incorporated | Method and system for accelerated stream processing |
US20110138158A1 (en) * | 2008-07-30 | 2011-06-09 | Masatomo Mitsuhashi | Integrated circuit |
EP2370946A4 (en) | 2008-12-15 | 2012-05-30 | Exegy Inc | METHOD AND DEVICE FOR HIGH-SPEED PROCESSING OF FINANCIAL MARKET DEFINITIONS |
US8478965B2 (en) | 2009-10-30 | 2013-07-02 | International Business Machines Corporation | Cascaded accelerator functions |
US10037568B2 (en) | 2010-12-09 | 2018-07-31 | Ip Reservoir, Llc | Method and apparatus for managing orders in financial markets |
US11436672B2 (en) | 2012-03-27 | 2022-09-06 | Exegy Incorporated | Intelligent switch for processing financial market data |
US10121196B2 (en) | 2012-03-27 | 2018-11-06 | Ip Reservoir, Llc | Offload processing of data packets containing financial market data |
US9990393B2 (en) | 2012-03-27 | 2018-06-05 | Ip Reservoir, Llc | Intelligent feed switch |
US10650452B2 (en) | 2012-03-27 | 2020-05-12 | Ip Reservoir, Llc | Offload processing of data packets |
FR2996657B1 (fr) * | 2012-10-09 | 2016-01-22 | Sagem Defense Securite | Organe electrique generique configurable |
EP2912579B1 (en) | 2012-10-23 | 2020-08-19 | IP Reservoir, LLC | Method and apparatus for accelerated format translation of data in a delimited data format |
US9633093B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for accelerated format translation of data in a delimited data format |
US10133802B2 (en) | 2012-10-23 | 2018-11-20 | Ip Reservoir, Llc | Method and apparatus for accelerated record layout detection |
CN105210037B (zh) | 2013-05-10 | 2019-05-21 | 英派尔科技开发有限公司 | 存储器访问的加快 |
GB2541577A (en) | 2014-04-23 | 2017-02-22 | Ip Reservoir Llc | Method and apparatus for accelerated data translation |
US9846426B2 (en) * | 2014-07-28 | 2017-12-19 | Computational Systems, Inc. | Parallel digital signal processing of machine vibration data |
US10942943B2 (en) | 2015-10-29 | 2021-03-09 | Ip Reservoir, Llc | Dynamic field data translation to support high performance stream data processing |
JP2017135698A (ja) * | 2015-12-29 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置、コンピュータ及び電子機器 |
WO2017149591A1 (ja) * | 2016-02-29 | 2017-09-08 | オリンパス株式会社 | 画像処理装置 |
EP3560135A4 (en) | 2016-12-22 | 2020-08-05 | IP Reservoir, LLC | PIPELINES INTENDED FOR AUTOMATIC ACCELERATED LEARNING BY EQUIPMENT |
JP6781089B2 (ja) | 2017-03-28 | 2020-11-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
GB2570729B (en) * | 2018-02-06 | 2022-04-06 | Xmos Ltd | Processing system |
IT202100020033A1 (it) * | 2021-07-27 | 2023-01-27 | Carmelo Ferrante | Sistema di interfacciamento tra due dispositivi a controllo elettronico e unità a controllo elettronico comprendente tale sistema di interfacciamento |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326806B1 (en) * | 2000-03-29 | 2001-12-04 | Xilinx, Inc. | FPGA-based communications access point and system for reconfiguration |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703475A (en) * | 1985-12-04 | 1987-10-27 | American Telephone And Telegraph Company At&T Bell Laboratories | Data communication method and apparatus using multiple physical data links |
US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
US4914653A (en) * | 1986-12-22 | 1990-04-03 | American Telephone And Telegraph Company | Inter-processor communication protocol |
US4956771A (en) * | 1988-05-24 | 1990-09-11 | Prime Computer, Inc. | Method for inter-processor data transfer |
JP2522048B2 (ja) * | 1989-05-15 | 1996-08-07 | 三菱電機株式会社 | マイクロプロセッサ及びそれを使用したデ―タ処理装置 |
JP2858602B2 (ja) * | 1991-09-20 | 1999-02-17 | 三菱重工業株式会社 | パイプライン演算回路 |
US5283883A (en) * | 1991-10-17 | 1994-02-01 | Sun Microsystems, Inc. | Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput |
US5268962A (en) * | 1992-07-21 | 1993-12-07 | Digital Equipment Corporation | Computer network with modified host-to-host encryption keys |
US5440687A (en) * | 1993-01-29 | 1995-08-08 | International Business Machines Corporation | Communication protocol for handling arbitrarily varying data strides in a distributed processing environment |
JPH06282432A (ja) * | 1993-03-26 | 1994-10-07 | Olympus Optical Co Ltd | 演算処理装置 |
US5583964A (en) * | 1994-05-02 | 1996-12-10 | Motorola, Inc. | Computer utilizing neural network and method of using same |
US5568614A (en) * | 1994-07-29 | 1996-10-22 | International Business Machines Corporation | Data streaming between peer subsystems of a computer system |
US5692183A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Methods and apparatus for providing transparent persistence in a distributed object operating environment |
JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
US5748912A (en) * | 1995-06-13 | 1998-05-05 | Advanced Micro Devices, Inc. | User-removable central processing unit card for an electrical device |
US5752071A (en) * | 1995-07-17 | 1998-05-12 | Intel Corporation | Function coprocessor |
JP3156562B2 (ja) * | 1995-10-19 | 2001-04-16 | 株式会社デンソー | 車両用通信装置及び走行車両監視システム |
US5784636A (en) * | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
JPH1084339A (ja) * | 1996-09-06 | 1998-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ストリーム暗号による通信方法、ならびに通信システム |
US5892962A (en) * | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JPH10304184A (ja) * | 1997-05-02 | 1998-11-13 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
DE19724072C2 (de) * | 1997-06-07 | 1999-04-01 | Deutsche Telekom Ag | Vorrichtung zur Durchführung eines Blockchiffrierverfahrens |
JP3489608B2 (ja) * | 1997-06-20 | 2004-01-26 | 富士ゼロックス株式会社 | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
US6216191B1 (en) * | 1997-10-15 | 2001-04-10 | Lucent Technologies Inc. | Field programmable gate array having a dedicated processor interface |
JPH11120156A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | マルチプロセッサシステムにおけるデータ通信方式 |
US6076152A (en) * | 1997-12-17 | 2000-06-13 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
US6049222A (en) * | 1997-12-30 | 2000-04-11 | Xilinx, Inc | Configuring an FPGA using embedded memory |
EP0945788B1 (en) * | 1998-02-04 | 2004-08-04 | Texas Instruments Inc. | Data processing system with digital signal processor core and co-processor and data processing method |
JPH11271404A (ja) * | 1998-03-23 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | プログラムによって再構成可能な回路における自己試験方法および自己試験装置 |
US6282627B1 (en) * | 1998-06-29 | 2001-08-28 | Chameleon Systems, Inc. | Integrated processor and programmable data path chip for reconfigurable computing |
JP2000090237A (ja) * | 1998-09-10 | 2000-03-31 | Fuji Xerox Co Ltd | 描画処理装置 |
SE9902373D0 (sv) * | 1998-11-16 | 1999-06-22 | Ericsson Telefon Ab L M | A processing system and method |
JP2000278116A (ja) * | 1999-03-19 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Fpga用コンフィギュレーションインターフェース |
JP2000295613A (ja) * | 1999-04-09 | 2000-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 再構成可能なハードウェアを用いた画像符号化方法,画像符号化装置および画像符号化のためのプログラム記録媒体 |
JP2000311156A (ja) * | 1999-04-27 | 2000-11-07 | Mitsubishi Electric Corp | 再構成可能並列計算機 |
US6308311B1 (en) * | 1999-05-14 | 2001-10-23 | Xilinx, Inc. | Method for reconfiguring a field programmable gate array from a host |
EP1061438A1 (en) * | 1999-06-15 | 2000-12-20 | Hewlett-Packard Company | Computer architecture containing processor and coprocessor |
US20030014627A1 (en) * | 1999-07-08 | 2003-01-16 | Broadcom Corporation | Distributed processing in a cryptography acceleration chip |
JP3442320B2 (ja) * | 1999-08-11 | 2003-09-02 | 日本電信電話株式会社 | 通信方式切替無線端末及び通信方式切替方法 |
US6526430B1 (en) * | 1999-10-04 | 2003-02-25 | Texas Instruments Incorporated | Reconfigurable SIMD coprocessor architecture for sum of absolute differences and symmetric filtering (scalable MAC engine for image processing) |
JP3832557B2 (ja) * | 2000-05-02 | 2006-10-11 | 富士ゼロックス株式会社 | プログラマブル論理回路への回路の再構成方法および情報処理システム |
US6982976B2 (en) * | 2000-08-11 | 2006-01-03 | Texas Instruments Incorporated | Datapipe routing bridge |
US7196710B1 (en) * | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
JP2002207078A (ja) * | 2001-01-10 | 2002-07-26 | Ysd:Kk | レーダ信号処理装置 |
US7091598B2 (en) * | 2001-01-19 | 2006-08-15 | Renesas Technology Corporation | Electronic circuit device |
US6657632B2 (en) * | 2001-01-24 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Unified memory distributed across multiple nodes in a computer graphics system |
JP2002269063A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | メッセージングプログラム、及び分散システムにおけるメッセージング方法、並びにメッセージングシステム |
JP3873639B2 (ja) * | 2001-03-12 | 2007-01-24 | 株式会社日立製作所 | ネットワーク接続装置 |
JP2002281079A (ja) * | 2001-03-21 | 2002-09-27 | Victor Co Of Japan Ltd | 画像データ伝送装置 |
EP1576471A2 (en) * | 2002-10-31 | 2005-09-21 | Lockheed Martin Corporation | Programmable circuit and related computing machine and method |
US7373528B2 (en) * | 2004-11-24 | 2008-05-13 | Cisco Technology, Inc. | Increased power for power over Ethernet applications |
-
2003
- 2003-10-31 EP EP03781551A patent/EP1576471A2/en not_active Ceased
- 2003-10-31 JP JP2005502224A patent/JP2006518057A/ja active Pending
- 2003-10-31 JP JP2005502222A patent/JP2006515941A/ja active Pending
- 2003-10-31 KR KR1020057007749A patent/KR101062214B1/ko not_active IP Right Cessation
- 2003-10-31 AU AU2003287318A patent/AU2003287318B2/en not_active Ceased
- 2003-10-31 ES ES03781552T patent/ES2300633T3/es not_active Expired - Lifetime
- 2003-10-31 KR KR1020057007751A patent/KR101012745B1/ko active IP Right Grant
- 2003-10-31 CA CA2503611A patent/CA2503611C/en not_active Expired - Fee Related
- 2003-10-31 CA CA2503613A patent/CA2503613C/en not_active Expired - Fee Related
- 2003-10-31 CA CA002503620A patent/CA2503620A1/en not_active Abandoned
- 2003-10-31 WO PCT/US2003/034557 patent/WO2004042560A2/en active IP Right Grant
- 2003-10-31 DE DE60318105T patent/DE60318105T2/de not_active Expired - Lifetime
- 2003-10-31 EP EP03781550A patent/EP1573514A2/en not_active Ceased
- 2003-10-31 AU AU2003287317A patent/AU2003287317B2/en not_active Ceased
- 2003-10-31 JP JP2005502226A patent/JP2006518495A/ja active Pending
- 2003-10-31 WO PCT/US2003/034559 patent/WO2004042574A2/en active Application Filing
- 2003-10-31 EP EP03781554A patent/EP1559005A2/en not_active Withdrawn
- 2003-10-31 EP EP03781553A patent/EP1573515A2/en not_active Withdrawn
- 2003-10-31 WO PCT/US2003/034556 patent/WO2004042569A2/en active Application Filing
- 2003-10-31 CA CA002503617A patent/CA2503617A1/en not_active Abandoned
- 2003-10-31 EP EP03781552A patent/EP1570344B1/en not_active Expired - Fee Related
- 2003-10-31 KR KR1020057007752A patent/KR100996917B1/ko not_active IP Right Cessation
- 2003-10-31 WO PCT/US2003/034555 patent/WO2004042561A2/en active Application Filing
- 2003-10-31 AU AU2003287319A patent/AU2003287319B2/en not_active Ceased
- 2003-10-31 AU AU2003287321A patent/AU2003287321B2/en not_active Ceased
- 2003-10-31 AU AU2003287320A patent/AU2003287320B2/en not_active Ceased
- 2003-10-31 JP JP2005502223A patent/JP2006518056A/ja active Pending
- 2003-10-31 JP JP2005502225A patent/JP2006518058A/ja active Pending
- 2003-10-31 KR KR1020057007750A patent/KR101012744B1/ko active IP Right Grant
- 2003-10-31 CA CA2503622A patent/CA2503622C/en not_active Expired - Fee Related
- 2003-10-31 KR KR1020057007748A patent/KR101035646B1/ko not_active IP Right Cessation
-
2011
- 2011-03-28 JP JP2011070196A patent/JP5568502B2/ja not_active Expired - Fee Related
- 2011-03-29 JP JP2011071988A patent/JP2011170868A/ja active Pending
- 2011-04-01 JP JP2011081733A patent/JP2011175655A/ja active Pending
- 2011-04-05 JP JP2011083371A patent/JP2011154711A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326806B1 (en) * | 2000-03-29 | 2001-12-04 | Xilinx, Inc. | FPGA-based communications access point and system for reconfiguration |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101012745B1 (ko) | 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 | |
US7373432B2 (en) | Programmable circuit and related computing machine and method | |
US20210271519A1 (en) | Quiesce reconfigurable data processor | |
JP3392067B2 (ja) | ハードウェアのセットを再構成する方法および再構成可能ハードウェア装置 | |
US7873811B1 (en) | Polymorphous computing fabric | |
US7454556B1 (en) | Method to program non-JTAG attached devices or memories using a PLD and its associated JTAG interface | |
WO2004042562A2 (en) | Pipeline accelerator and related system and method | |
US7313730B1 (en) | Configuration logic for embedded software | |
US7260709B2 (en) | Processing method and apparatus for implementing systolic arrays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140108 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150108 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160112 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190111 Year of fee payment: 9 |