KR20050088995A - 향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 - Google Patents
향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 Download PDFInfo
- Publication number
- KR20050088995A KR20050088995A KR1020057007750A KR20057007750A KR20050088995A KR 20050088995 A KR20050088995 A KR 20050088995A KR 1020057007750 A KR1020057007750 A KR 1020057007750A KR 20057007750 A KR20057007750 A KR 20057007750A KR 20050088995 A KR20050088995 A KR 20050088995A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- pipeline
- hardwired
- memory
- operable
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 230000015654 memory Effects 0.000 claims abstract description 124
- 230000008569 process Effects 0.000 claims abstract description 41
- 238000004891 communication Methods 0.000 claims description 62
- 238000012545 processing Methods 0.000 claims description 45
- 230000004044 response Effects 0.000 claims description 22
- 238000012163 sequencing technique Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 239000013598 vector Substances 0.000 abstract description 13
- 238000012546 transfer Methods 0.000 abstract description 11
- 230000002457 bidirectional effect Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 18
- 239000000872 buffer Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 238000012795 verification Methods 0.000 description 8
- 230000003936 working memory Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 241001122767 Theaceae Species 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013523 data management Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010626 work up procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (65)
- 메모리; 및상기 메모리와 결합되어 있으면서,데이터를 수신하고,상기 데이터를 상기 메모리에 로드하고,상기 메모리로부터 상기 데이터를 검색하고,상기 검색된 데이터를 처리하고, 그리고상기 처리된 데이터를 외부 소스로 제공하도록 동작 가능한 하드와이어드-파이프라인 회로를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 1에 있어서,상기 메모리는 제1 집적회로상에 배치되어 있고, 상기 파이프라인 회로는 제2 집적회로상에 배치되어 있는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 1에 있어서,상기 파이프라인 회로는 필드-프로그램가능한 게이트 어레이상에 배치되어 있는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 1에 있어서,상기 파이프라인 회로는,상기 처리된 데이터를 상기 메모리에 로드하고;상기 메모리로부터 상기 처리된 데이터를 검색하고; 그리고상기 검색된 처리된 데이터를 상기 외부 소스로 제공함으로써 상기 처리된 데이터를 상기 외부 소스로 제공하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 1에 있어서,상기 외부 소스는 프로세서를 구비하고, 그리고상기 파이프라인 회로는 상기 프로세서로부터 상기 데이터를 수신하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 프로세서; 및상기 프로세서와 결합되어 있는 파이프라인 가속기를 구비하며,상기 파이프라인 가속기는,메모리; 및상기 메모리와 결합되어 있고,상기 프로세서로부터 데이터를 수신하고,상기 데이터를 상기 메모리에 로드하고,상기 메모리로부터 상기 데이터를 검색하고,상기 검색된 데이터를 처리하고, 그리고상기 처리된 데이터를 상기 프로세서로 제공하도록 동작 가능한 하드와이어드-파이프라인 회로를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 메모리; 및상기 메모리와 결합되어 있으며,데이터를 수신하고,상기 수신된 데이터를 처리하고,상기 처리된 데이터를 상기 메모리에 로드하고,상기 메모리로부터 상기 처리된 데이터를 검색하고, 그리고상기 검색된 처리된 데이터를 외부 소스로 제공하도록 동작 가능한 하드와이어드-파이프라인 회로를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 프로세서; 및상기 프로세서와 결합된 파이프라인 가속기를 구비하며,상기 파이프라인 가속기는,메모리, 및상기 메모리와 결합되어 있으며,상기 프로세서로부터 데이터를 수신하고,상기 수신된 데이터를 처리하고,상기 처리된 데이터를 상기 메모리에 로드하고,상기 메모리로부터 상기 처리된 데이터를 검색하고, 그리고상기 검색된 처리된 데이터를 상기 프로세서로 제공하도록 동작 가능한 하드와이어드-파이프라인 회로를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 제1 및 제2 메모리; 및상기 제1 및 제2 메모리와 결합되어 있으며,외부 소스로부터 원 데이터를 수신하고 상기 원 데이터를 상기 제1 메모리에 로드하도록 동작 가능한 입력-데이터 처리기,상기 원 데이터를 처리하도록 동작 가능한 하드와이어드 파이프라인,상기 제1 메모리로부터 상기 원 데이터를 검색하고, 상기 검색된 원 데이터를 상기 하드와이어드 파이프라인에 제공하고, 상기 하드와이어드 파이프라인으로부터 상기 처리된 데이터를 상기 제2 메모리에 로드하도록 동작 가능한 파이프라인 인터페이스, 및상기 제2 메모리로부터 상기 처리된 데이터를 검색하고 상기 처리된 데이터를 상기 외부 소스로 제공하도록 동작 가능한 출력-데이터 처리기를 구비하는 하드와이어드-파이프라인 회로를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 제1 및 제2 메모리 각각에는 각자의 제1 및 제2 포트가 포함되어 있고,상기 입력-데이터 처리기는 상기 제1 메모리의 상기 제1 포트를 통해 상기 원 데이터를 로드하도록 동작 가능하며,상기 파이프라인 인터페이스는 상기 제1 메모리의 상기 제2 포트를 통해 상기 원 데이터를 검색하고 상기 처리된 데이터를 상기 제2 메모리의 상기 제1 포트를 통해 로드하도록 동작 가능하며,상기 출력-데이터 처리기는 상기 제2 메모리의 상기 제2 포트를 통해 상기 처리된 데이터를 검색하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 하드와이어드-파이프라인 회로에 결합된 제3 메모리를 더 구비하고,상기 하드와이어드 파이프라인은 상기 원 데이터를 처리하는 동안 중간 데이터를 발생하도록 동작 가능하며;상기 파이프라인 인터페이스는 상기 제3 메모리로부터 상기 중간 데이터를 로드하고 상기 제3 메모리로부터 상기 중간 데이터를 검색하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 제1 및 제2 메모리는 각각 제1 및 제2 집적회로상에 배치되어 있으며,상기 파이프라인 회로는 필드-프로그램가능한 게이트 어레이상에 배치되어 있는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 입력-데이터 처리기 및 상기 파이프라인 인터페이스와 결합된 입력-데이터 큐를 더 구비하고,상기 입력-데이터 처리기는 상기 제1 메모리 내부의 상기 원 데이터의 위치로 상기 입력-데이터 큐에 포인터를 로드하도록 동작 가능하며; 그리고상기 파이프라인 인터페이스는 상기 포인터를 이용하여 상기 위치로부터 상기 원 데이터를 검색하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 출력-데이터 처리기 및 상기 파이프라인 인터페이스와 결합된 출력-데이터 큐를 더 구비하고,상기 파이프라인 인터페이스는 상기 제2 메모리 내부의 상기 처리된 데이터의 위치로 상기 출력-데이터 큐에 포인터를 로드하도록 동작 가능하며; 그리고상기 출력-데이터 처리기는 상기 포인터를 사용하여 상기 위치로부터 상기 원 데이터를 검색하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 입력-데이터 처리기, 하드와이어드 파이프라인, 파이프라인 인터페이스 및 출력-데이터 처리기 각각은 개별적인 동작 구성을 가지며,상기 입력-데이터 처리기, 하드와이어드 파이프라인, 파이프라인 인터페이스 및 출력-데이터 처리기의 상기 동작 구성과 결합 및 이를 설정하도록 동작 가능한 구성 관리자를 더 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 9에 있어서,상기 입력-데이터 처리기, 하드와이어드 파이프라인, 파이프라인 인터페이스 및 데이터-출력 처리가 각각은 개별적인 동작 상태를 가지며;상기 동작 상태에 응답하여 상기 입력-데이터 처리기, 하드와이어드 파이프라인, 파이프라인 인터페이스 또는 출력-데이터 처리기와 결합 및 이들에서의 예외를 식별하도록 동작가능한 예외 관리자를 더 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 데이터를 처리 하도록 동작 가능한 하드와이어드 파이프라인; 및상기 하드와이어드 파이프라인과 결합되고,상기 데이터를 수신하고,상기 데이터가 상기 하드와이어드 파이프라인을 향한 것인지를 결정하고,상기 데이터가 상기 하드와이어드 파이프라인을 향한 것인 경우 상기 데이터를 상기 하드와이어드 파이프라인으로 제공하도록 동작 가능한 입력-데이터 처리기를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 17에 있어서,상기 입력-데이터 처리기는,헤더 및 상기 데이터를 포함하는 메시지를 수신하고, 상기 메시지로부터 상기 데이터를 추출하는 것에 의해 상기 데이터를 수신하고,상기 헤더를 분석하여 상기 데이터가 상기 하드와이어드 파이프라인를 향한 것인지를 결정하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 17에 있어서,상기 하드와이어드 파이프라인 및 상기 입력-데이터 처리기는 하나의 필드-프로그램가능한 게이트 어레이상에 배치되는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 17에 있어서,상기 하드와이어드 파이프라인 및 상기 입력-데이터 처리기는 각각의 필드-프로그램가능한 게이트 어레이상에 배치되는 것을 특징으로 하는 파이프라인 가속기.
- 프로세서; 및상기 프로세서와 결합된 파이프라인 가속기를 구비하고,상기 파이프라인 가속기는,데이터 처리 가능한 하드와이어드 파이프라인, 및상기 하드와이어드 파이프라인과 결합되고,상기 프로세서로부터 상기 데이터를 수신하고,상기 데이터가 상기 하드와이어드 파이프라인을 향한 것인지를 결정하고,상기 데이터가 상기 하드와이어드 파이프라인을 향한 것인 경우에 상기 데이터를 상기 하드와이어드 파이프라인에 제공하도록 동작 가능한 입력-데이터 처리기를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 데이터를 발생하도록 동작 가능한 하드와이어드 파이프라인; 및상기 하드와이어드 파이프라인과 결합되어 있으며,상기 데이터를 수신하고,상기 데이터의 목적지를 결정하고,상기 목적지로 상기 데이터를 제공하도록 동작 가능한 출력-데이터 처리기를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 22에 있어서,상기 출력-데이터 처리기는,상기 데이터의 타입을 식별하고, 상기 데이터의 타입에 기초하여 상기 목적지를 결정함으로써 상기 데이터의 목적지를 결정하고,상기 목적지를 식별하고 상기 데이터를 포함하는 메시지를 발생하고, 상기 메지시를 상기 목적지로 제공함으로써 상기 데이터를 상기 목적지로 제공하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 애플리케이션의 스레드를 실행하도록 동작 가능한 프로세서; 및상기 프로세서와 결합되어 있으며,데이터를 발생하도록 동작 가능한 하드와이어드 파이프라인, 및상기 하드와이어드 파이프라인과 결합되어 있으며,상기 데이터를 수신하고,상기 데이터를 서브스크라이브하는 상기 애플리케이션의 스레드를 식별하고,상기 서브스크라이브 스레드로 상기 데이터를 제공하도록 동작 가능한 출력-데이터 처리기를 구비하는 파이프라인 가속기를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 데이터 값을 처리하도록 동작 가능한 하드와이어드 파이프라인; 및상기 하드와이어드 파이프라인에 결합되어 있고 및 이것의 동작을 제어하도록 동작 가능한 시퀀스 관리자를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 25에 있어서,상기 시퀀스 관리자는 상기 하드와이어드 파이프라인이 상기 데이터 값을 수신하는 순서를 제어하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 25에 있어서,상기 시퀀스 관리자는,이벤트를 수신하고,상기 이벤트에 응답하여 상기 하드와이어드 파이프라인을 제어하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 25에 있어서,상기 시퀀스 관리자는,동기화 신호를 수신하고,상기 동기화 신호에 응답하여 상기 하드와이어드 파이프라인의 동작을 제어하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 25에 있어서,상기 시퀀스 관리자는,상기 하드와이어드 파이프라인에 관련된 출현을 감지하고,상기 출현에 응답하여 이벤트를 발생하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 데이터 및 이벤트를 발생하도록 동작 가능한 프로세서; 및상기 프로세서와 결합되어 있으며,상기 프로세서로부터 상기 데이터를 수신하고 상기 수신된 데이터를 처리하도록 동작 가능한 하드와이어드 파이프라인; 및상기 하드와이어드 파이프라인에 결합되어 있고 상기 프로세서로부터 상기 이벤트를 수신하고 상기 이벤트에 응답하여 상기 하드와이어드 파이프라인의동작을 제어 하도록 동작 가능한 시퀀스 관리자를 구비하는 파이프라인 가속기를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 동작 구성을 가지며 데이터를 처리하도록 동작 가능한 하드와이어드-파이프라인 회로; 및상기 하드와이어드-파이프라인 회로에 결합되어 있고 상기 동작 구성을 설정하도록 동작 가능한 구성 관리자를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 31에 있어서,상기 하드와이어드-파이프라인 회로에는 구성 레지스터가 포함되어 있고,상기 구성 관리자는 구성 값을 상기 구성 레지스터에 로드함으로써 상기 동작 구성을 설정하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 32에 있어서,상기 구성 관리자는 외부 소스로부터 상기 구성 값을 수신하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 데이터 및 구성 값을 발생하도록 동작 가능한 프로세서; 및상기 프로세서와 결합되어 있으며,동작 구성을 가지고 있고 상기 데이터를 처리하도록 동작 가능한 하드와이어드-파이프라인 회로 및상기 하드와이어드-파이프라인 회로에 결합되어 있고 상기 구성 값에 응답하여 상기 동작 구성을 설정하도록 동작 가능한 구성 관리자를 구비하는 파이프라인 가속기를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 동작 상태를 가지며 데이터를 처리하도록 동작 가능한 하드와이어드-파이프라인 회로; 및상기 하드와이어드-파이프라인 회로에 결합되어 있고 상기 동작 상태에 응답하여 상기 하드와이어드-파이프라인 회로의 동작 상태내의 예외를 식별하도록 동작 가능한 예외 관리자를 구비하는 것을 특징으로 하는 파이프라인 가속기.
- 청구항 35에 있어서,상기 하드와이어드-파이프라인 회로는 상기 동작 상태를 나타내는 상태값을 발생하도록 동작 가능하며,상기 예와 관리자는 상기 상태 값에 응답하여 상기 예외를 식별하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 36에 있어서,상기 하드와이어드-파이프라인 회로에는 상기 상태 값을 저장하도록 동작 가능한 상태 레지스터가 포함되어 있으며,상기 예외 관리자는 상기 상태 레지스터로부터 상기 상태 값을 수신하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 청구항 35에 있어서,상기 예외 관리자는 상기 하드와이어드-파이프라인 회로의 동작 상태 내의 예외를 외부 소스로 식별하도록 동작 가능한 것을 특징으로 하는 파이프라인 가속기.
- 데이터를 발생하도록 동작 가능한 프로세서; 및파이프라인 가속기를 구비하고,상기 파이프라인 가속기는,동작 상태를 가지며 데이터를 처리하고 상기 동작 상태를 나타내는 상태값을 발생하도록 동작 가능한 하드와이어드-파이프라인 회로, 및상기 하드와이어드-파이프라인 회로에 결합되어 있으며 상기 상태값에 응답하여 상기 하드와이어드-파이프라인 회로의 상기 동작 상태 내의 예외를 식별하고 상기 예외의 프로세서를 통보하도록 동작 가능한 것을 특징으로 하는 예외 관리자를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 동작 상태를 가지며 데이터를 처리하도록 동작 가능한 하드와이어드-파이프라인 회로, 및 상기 하드와이어드-파이프라인 회로와 결합되어 있고 상기 동작 상태를 나타내는 상태값을 발생하도록 동작 가능한 예외 관리자를 구비하는 파이프라인 가속기; 및상기 파이프라인 가속기와 결합되어 있으며 상기 데이터의 발생, 상기 상태값의 수신 및 상기 상태값의 분석에 의해 상기 하드와이어드-파이프라인 회로의 장애를 결정하도록 동작 가능한 프로세서를 구비하는 것을 특징으로 하는 컴퓨팅 머신.
- 메모리에 데이터를 로드하는 단계;상기 메모리로부터 상기 데이터를 검색하는 단계;하드와이어드-파이프라인 회로로 상기 검색된 데이터를 처리하는 단계; 및상기 처리된 데이터를 외부 소스로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 41에 있어서,상기 처리된 데이터를 제공하는 단계는:상기 처리된 데이터를 상기 메모리로 로드하는 단계;상기 메모리로부터 상기 처리된 데이터를 검색하는 단계; 및상기 검색된 처리된 데이터를 상기 외부 소스로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 하드와이어드-파이프라인 회로로 데이터를 처리하는 단계;상기 처리된 데이터를 메모리에 로드하는 단계;상기 메모리로부터 상기 처리된 데이터를 검색하는 단계; 및상기 검색된 처리된 데이터를 외부 소스로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 외부 소스로부터의 원 데이터를 제1 메모리에 로드하는 단계;상기 제1 메모리로부터 상기 원 데이터를 검색하는 단계;하드와이어드 파이프라인으로 상기 검색된 데이터를 처리하는 단계;상기 하드와이어드 파이프라인으로부터 상기 처리된 데이터를 제2 메모리에 로드하는 단계; 및상기 제2 메모리로부터 상기 처리된 데이터를 상기 외부 소스로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 원 데이터를 로드하는 단계는,상기 제1 메모리의 제1 포트를 통해 상기 원 데이터를 로드하는 단계;상기 제1 메모리의 제2 포트를 통해 상기 원 데이터를 검색하는 단계를 포함하는 상기 원 데이터를 검색하는 단계;상기 제2 메모리의 제1 포트를 통해 상기 처리된 데이터를 로드하는 단계를 포함하는 상기 처리된 데이터를 로드하는 단계; 및상기 제2 메모리의 제2 포트를 통해 상기 처리된 데이터를 검색하는 단계를 포함하는 상기 처리된 데이터를 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 원 데이터 처리에 응답하여 상기 하드와이어드 파이프라인으로 중간 데이터를 발생시키는 단계;상기 중간 데이터를 제3 메모리에 로드하는 단계; 및상기 제3 메모리로부터 상기 중간 데이터를 상기 하드와이어드 파이프라인으로 되돌려보내는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 제1 메모리 내부의 상기 원 데이터의 위치에 입력-메시지 큐로 포인터를 로드하는 단계를 더 구비하고,상기 원 데이터를 검색하는 단계는 상기 포인터를 이용하여 상기 위치로부터 상기 원 데이터를 검색하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 제2 메모리 내부의 상기 처리된 데이터의 위치에 출력-메시지 큐로 포인터를 로드하는 단계를 더 구비하고,상기 처리된 데이터를 검색하는 단계는 상기 포인터를 이용하여 상기 위치로부터 상기 처리된 데이터를 검색하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 원 데이터를 로드 및 검색하고, 상기 검색된 데이터를 처리하고, 그리고 상기 처리된 데이터를 로드 및 제공하기 위한 파라미터를 설정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 청구항 44에 있어서,상기 원 데이터의 로드 및 검색, 상기 검색된 데이터의 처리, 및 상기 처리된 데이터의 로드 및 제공 동안에 에러의 발생을 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 데이터를 수신하는 단계;상기 데이터가 하드와이어드 파이프라인을 향한 것인지를 결정하는 단계; 및상기 데이터가 상기 하드와이어드 파이프라인을 향한 것인 경우 상기 데이터를 상기 하드와이어드 파이프라인에 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 51에 있어서,상기 데이터를 수신하는 단계는:헤더와 상기 데이터를 포함하는 메시지를 수신하는 단계, 및 상기 메시지로부터 상기 데이터를 추출하는 단계를 구비하고,상기 데이터가 상기 하드와이어드 파이프라인을 향하는 것인지를 결정하는 단계는 상기 헤더를 분석하는 단계를 포함하는 것을 특징으로 하는 방법.
- 하드와이어드 파이프라인을 가지고 데이터를 발생하는 단계;상기 데이터의 목적지를 결정하는 단계; 및상기 데이터를 상기 목적지로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 53에 있어서,상기 데이터의 상기 목적지를 결정하는 단계는,상기 데이터의 타입을 식별하는 단계, 및 상기 데이터의 상기 타입에 기초하여 상기 목적지를 결정하는 단계를 구비하고,상기 목적지로 상기 데이터를 제공하는 단계는,상기 목적지를 식별하고 상기 데이터를 포함하는 메시지를 발생하는 단계, 및 상기 메지시를 상기 목적지로 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
- 하드와이어드 파이프라인을 가지고 데이터 값을 처리하는 단계; 및상기 하드와이어드 파이프라인의 동작을 시퀀싱하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 55에 있어서,상기 동작을 시퀀싱하는 단계는, 상기 하드와이어드 파이프라인이 상기 데이터 값을 처리하는 순서를 시퀀싱하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 55에 있어서,상기 동작을 시퀀싱하는 단계는, 상기 하드와이어드 파이프라인의 동작을 동기화 신호로 동기화하는 단계를 포함하는 것을 특징으로 하는 방법.
- 청구항 55에 있어서,상기 하드와이어드 파이프라인의 동작 동안 미리 정의된 출현을 감지하는 단계; 및상기 출현에 응답하여 이벤트를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
- 구성값을 레지스터에 로드하는 단계; 및상기 구성값을 가지고 하드와이어드 파이프라인의 동작 구성을 설정하는 단계를 구비하는 것을 특징으로 하는 방법.
- 하드와이어드 파이프라인을 가지고 데이터를 처리하는 단계; 및상기 하드와이어드 파이프라인의 동작 상태를 분석함으로써 상기 처리된 데이터 내의 에러를 식별하는 단계를 구비하는 것을 특징으로 하는 방법.
- 라이브러리로부터 통신 인터페이스의 제1 데이터 표현을 검색하는 단계;상기 통신 인터페이스와 결합될 하드와이어드 파이프라인의 제2 데이터 표현을 발생하는 단계; 및상기 제1 및 제2 데이터 표현을 결합하여 상기 하드와이어드-파이프라인 회로를 위한 하드-구성 데이터를 발생하는 단계를 구비하는 것을 특징으로 하는 하드와이어드-파이프라인 회로를 디자인 하는 방법.
- 청구항 61에 있어서,상기 제1 및 제2 데이터 표현을 결합하기 전에 상기 서비스 계층의 미리결정된 파라미터를 위한 값을 선택함으로써 상기 제1 데이터 표현을 변형하는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 청구항 61에 있어서,상기 통신 인터페이스는 상기 하드와이어드-회로가 다른 회로와 통신하도록 동작 가능한 것을 특징으로 하는 방법.
- 청구항 61에 있어서,상기 제1 및 제2 데이터 표현을 결합하는 단계는, 상기 제1 및 제2 데이터 표현을 상기 하드-구성 데이터로 컴파일링하는 단계를 구비하는 것을 특징으로 하는 방법.
- 청구항 61에 있어서,상기 하드-구성 데이터는 펌웨어를 구비하는 것을 특징으로 하는 방법.
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US42250302P | 2002-10-31 | 2002-10-31 | |
US60/422,503 | 2002-10-31 | ||
US10/683,932 | 2003-10-09 | ||
US10/684,053 US7987341B2 (en) | 2002-10-31 | 2003-10-09 | Computing machine using software objects for transferring data that includes no destination information |
US10/683,929 | 2003-10-09 | ||
US10/684,057 US7373432B2 (en) | 2002-10-31 | 2003-10-09 | Programmable circuit and related computing machine and method |
US10/683,929 US20040136241A1 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator for improved computing architecture and related system and method |
US10/684,053 | 2003-10-09 | ||
US10/684,102 US7418574B2 (en) | 2002-10-31 | 2003-10-09 | Configuring a portion of a pipeline accelerator to generate pipeline date without a program instruction |
US10/683,932 US7386704B2 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator including pipeline circuits in communication via a bus, and related system and method |
US10/684,102 | 2003-10-09 | ||
US10/684,057 | 2003-10-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050088995A true KR20050088995A (ko) | 2005-09-07 |
KR101012744B1 KR101012744B1 (ko) | 2011-02-09 |
Family
ID=34280226
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007750A KR101012744B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 |
KR1020057007752A KR100996917B1 (ko) | 2002-10-31 | 2003-10-31 | 다수의 파이프라인 유닛을 가지는 파이프라인 가속기 및관련 컴퓨팅 머신 및 방법 |
KR1020057007749A KR101062214B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 갖는 컴퓨팅 머신 및 관련시스템 및 방법 |
KR1020057007751A KR101012745B1 (ko) | 2002-10-31 | 2003-10-31 | 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 |
KR1020057007748A KR101035646B1 (ko) | 2002-10-31 | 2003-10-31 | 파이프라인 코프로세서 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007752A KR100996917B1 (ko) | 2002-10-31 | 2003-10-31 | 다수의 파이프라인 유닛을 가지는 파이프라인 가속기 및관련 컴퓨팅 머신 및 방법 |
KR1020057007749A KR101062214B1 (ko) | 2002-10-31 | 2003-10-31 | 향상된 컴퓨팅 아키텍쳐를 갖는 컴퓨팅 머신 및 관련시스템 및 방법 |
KR1020057007751A KR101012745B1 (ko) | 2002-10-31 | 2003-10-31 | 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법 |
KR1020057007748A KR101035646B1 (ko) | 2002-10-31 | 2003-10-31 | 파이프라인 코프로세서 |
Country Status (8)
Country | Link |
---|---|
EP (5) | EP1559005A2 (ko) |
JP (9) | JP2006518495A (ko) |
KR (5) | KR101012744B1 (ko) |
AU (5) | AU2003287321B2 (ko) |
CA (5) | CA2503617A1 (ko) |
DE (1) | DE60318105T2 (ko) |
ES (1) | ES2300633T3 (ko) |
WO (4) | WO2004042560A2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7676649B2 (en) | 2004-10-01 | 2010-03-09 | Lockheed Martin Corporation | Computing machine with redundancy and related systems and methods |
US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8095508B2 (en) | 2000-04-07 | 2012-01-10 | Washington University | Intelligent data storage and processing using FPGA devices |
US7711844B2 (en) | 2002-08-15 | 2010-05-04 | Washington University Of St. Louis | TCP-splitter: reliable packet monitoring methods and apparatus for high speed networks |
AU2003287321B2 (en) * | 2002-10-31 | 2010-11-18 | Lockheed Martin Corporation | Computing machine having improved computing architecture and related system and method |
EP1627331B1 (en) | 2003-05-23 | 2017-09-20 | IP Reservoir, LLC | Intelligent data storage and processing using fpga devices |
US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
AU2006221023A1 (en) | 2005-03-03 | 2006-09-14 | Washington University | Method and apparatus for performing biosequence similarity searching |
JP4527571B2 (ja) * | 2005-03-14 | 2010-08-18 | 富士通株式会社 | 再構成可能演算処理装置 |
WO2007011203A1 (en) * | 2005-07-22 | 2007-01-25 | Stichting Astron | Scalable control interface for large-scale signal processing systems. |
US7702629B2 (en) | 2005-12-02 | 2010-04-20 | Exegy Incorporated | Method and device for high performance regular expression pattern matching |
JP2007164472A (ja) * | 2005-12-14 | 2007-06-28 | Sonac Kk | 待ち合わせ機構を有する演算装置 |
US7954114B2 (en) * | 2006-01-26 | 2011-05-31 | Exegy Incorporated | Firmware socket module for FPGA-based pipeline processing |
US7921046B2 (en) | 2006-06-19 | 2011-04-05 | Exegy Incorporated | High speed processing of financial information using FPGA devices |
US7840482B2 (en) | 2006-06-19 | 2010-11-23 | Exegy Incorporated | Method and system for high speed options pricing |
US8326819B2 (en) | 2006-11-13 | 2012-12-04 | Exegy Incorporated | Method and system for high performance data metatagging and data indexing using coprocessors |
US7660793B2 (en) | 2006-11-13 | 2010-02-09 | Exegy Incorporated | Method and system for high performance integration, processing and searching of structured and unstructured data using coprocessors |
US8374986B2 (en) | 2008-05-15 | 2013-02-12 | Exegy Incorporated | Method and system for accelerated stream processing |
US20110138158A1 (en) * | 2008-07-30 | 2011-06-09 | Masatomo Mitsuhashi | Integrated circuit |
JP5871619B2 (ja) | 2008-12-15 | 2016-03-01 | アイ・ピー・リザブワー・エル・エル・シー | 金融市場深度データの高速処理のための方法および装置 |
US8478965B2 (en) | 2009-10-30 | 2013-07-02 | International Business Machines Corporation | Cascaded accelerator functions |
WO2012079041A1 (en) | 2010-12-09 | 2012-06-14 | Exegy Incorporated | Method and apparatus for managing orders in financial markets |
US10121196B2 (en) | 2012-03-27 | 2018-11-06 | Ip Reservoir, Llc | Offload processing of data packets containing financial market data |
US11436672B2 (en) | 2012-03-27 | 2022-09-06 | Exegy Incorporated | Intelligent switch for processing financial market data |
US9990393B2 (en) | 2012-03-27 | 2018-06-05 | Ip Reservoir, Llc | Intelligent feed switch |
US10650452B2 (en) | 2012-03-27 | 2020-05-12 | Ip Reservoir, Llc | Offload processing of data packets |
FR2996657B1 (fr) * | 2012-10-09 | 2016-01-22 | Sagem Defense Securite | Organe electrique generique configurable |
US9633093B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for accelerated format translation of data in a delimited data format |
US10133802B2 (en) | 2012-10-23 | 2018-11-20 | Ip Reservoir, Llc | Method and apparatus for accelerated record layout detection |
EP2912579B1 (en) | 2012-10-23 | 2020-08-19 | IP Reservoir, LLC | Method and apparatus for accelerated format translation of data in a delimited data format |
US9792062B2 (en) | 2013-05-10 | 2017-10-17 | Empire Technology Development Llc | Acceleration of memory access |
GB2541577A (en) | 2014-04-23 | 2017-02-22 | Ip Reservoir Llc | Method and apparatus for accelerated data translation |
US9977422B2 (en) * | 2014-07-28 | 2018-05-22 | Computational Systems, Inc. | Intelligent configuration of a user interface of a machinery health monitoring system |
US10942943B2 (en) | 2015-10-29 | 2021-03-09 | Ip Reservoir, Llc | Dynamic field data translation to support high performance stream data processing |
JP2017135698A (ja) * | 2015-12-29 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置、コンピュータ及び電子機器 |
WO2017149591A1 (ja) * | 2016-02-29 | 2017-09-08 | オリンパス株式会社 | 画像処理装置 |
EP3560135A4 (en) | 2016-12-22 | 2020-08-05 | IP Reservoir, LLC | PIPELINES INTENDED FOR AUTOMATIC ACCELERATED LEARNING BY EQUIPMENT |
JP6781089B2 (ja) * | 2017-03-28 | 2020-11-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
GB2570729B (en) * | 2018-02-06 | 2022-04-06 | Xmos Ltd | Processing system |
IT202100020033A1 (it) * | 2021-07-27 | 2023-01-27 | Carmelo Ferrante | Sistema di interfacciamento tra due dispositivi a controllo elettronico e unità a controllo elettronico comprendente tale sistema di interfacciamento |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703475A (en) * | 1985-12-04 | 1987-10-27 | American Telephone And Telegraph Company At&T Bell Laboratories | Data communication method and apparatus using multiple physical data links |
US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
US4914653A (en) * | 1986-12-22 | 1990-04-03 | American Telephone And Telegraph Company | Inter-processor communication protocol |
US4956771A (en) * | 1988-05-24 | 1990-09-11 | Prime Computer, Inc. | Method for inter-processor data transfer |
JP2522048B2 (ja) * | 1989-05-15 | 1996-08-07 | 三菱電機株式会社 | マイクロプロセッサ及びそれを使用したデ―タ処理装置 |
JP2858602B2 (ja) * | 1991-09-20 | 1999-02-17 | 三菱重工業株式会社 | パイプライン演算回路 |
US5283883A (en) * | 1991-10-17 | 1994-02-01 | Sun Microsystems, Inc. | Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput |
US5268962A (en) * | 1992-07-21 | 1993-12-07 | Digital Equipment Corporation | Computer network with modified host-to-host encryption keys |
US5440687A (en) * | 1993-01-29 | 1995-08-08 | International Business Machines Corporation | Communication protocol for handling arbitrarily varying data strides in a distributed processing environment |
JPH06282432A (ja) * | 1993-03-26 | 1994-10-07 | Olympus Optical Co Ltd | 演算処理装置 |
US5583964A (en) * | 1994-05-02 | 1996-12-10 | Motorola, Inc. | Computer utilizing neural network and method of using same |
US5568614A (en) * | 1994-07-29 | 1996-10-22 | International Business Machines Corporation | Data streaming between peer subsystems of a computer system |
US5692183A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Methods and apparatus for providing transparent persistence in a distributed object operating environment |
JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
US5748912A (en) * | 1995-06-13 | 1998-05-05 | Advanced Micro Devices, Inc. | User-removable central processing unit card for an electrical device |
US5752071A (en) * | 1995-07-17 | 1998-05-12 | Intel Corporation | Function coprocessor |
JP3156562B2 (ja) * | 1995-10-19 | 2001-04-16 | 株式会社デンソー | 車両用通信装置及び走行車両監視システム |
US5784636A (en) * | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
JPH1084339A (ja) * | 1996-09-06 | 1998-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ストリーム暗号による通信方法、ならびに通信システム |
US5892962A (en) * | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JPH10304184A (ja) * | 1997-05-02 | 1998-11-13 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
DE19724072C2 (de) * | 1997-06-07 | 1999-04-01 | Deutsche Telekom Ag | Vorrichtung zur Durchführung eines Blockchiffrierverfahrens |
JP3489608B2 (ja) * | 1997-06-20 | 2004-01-26 | 富士ゼロックス株式会社 | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
US6216191B1 (en) * | 1997-10-15 | 2001-04-10 | Lucent Technologies Inc. | Field programmable gate array having a dedicated processor interface |
JPH11120156A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | マルチプロセッサシステムにおけるデータ通信方式 |
US6076152A (en) * | 1997-12-17 | 2000-06-13 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
US6049222A (en) * | 1997-12-30 | 2000-04-11 | Xilinx, Inc | Configuring an FPGA using embedded memory |
DE69919059T2 (de) * | 1998-02-04 | 2005-01-27 | Texas Instruments Inc., Dallas | Datenverarbeitungssytem mit einem digitalen Signalprozessor und einem Koprozessor und Datenverarbeitungsverfahren |
JPH11271404A (ja) * | 1998-03-23 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | プログラムによって再構成可能な回路における自己試験方法および自己試験装置 |
US6282627B1 (en) * | 1998-06-29 | 2001-08-28 | Chameleon Systems, Inc. | Integrated processor and programmable data path chip for reconfigurable computing |
JP2000090237A (ja) * | 1998-09-10 | 2000-03-31 | Fuji Xerox Co Ltd | 描画処理装置 |
SE9902373D0 (sv) * | 1998-11-16 | 1999-06-22 | Ericsson Telefon Ab L M | A processing system and method |
JP2000278116A (ja) * | 1999-03-19 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Fpga用コンフィギュレーションインターフェース |
JP2000295613A (ja) * | 1999-04-09 | 2000-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 再構成可能なハードウェアを用いた画像符号化方法,画像符号化装置および画像符号化のためのプログラム記録媒体 |
JP2000311156A (ja) * | 1999-04-27 | 2000-11-07 | Mitsubishi Electric Corp | 再構成可能並列計算機 |
US6308311B1 (en) * | 1999-05-14 | 2001-10-23 | Xilinx, Inc. | Method for reconfiguring a field programmable gate array from a host |
EP1061438A1 (en) * | 1999-06-15 | 2000-12-20 | Hewlett-Packard Company | Computer architecture containing processor and coprocessor |
US20030014627A1 (en) * | 1999-07-08 | 2003-01-16 | Broadcom Corporation | Distributed processing in a cryptography acceleration chip |
JP3442320B2 (ja) * | 1999-08-11 | 2003-09-02 | 日本電信電話株式会社 | 通信方式切替無線端末及び通信方式切替方法 |
US6526430B1 (en) * | 1999-10-04 | 2003-02-25 | Texas Instruments Incorporated | Reconfigurable SIMD coprocessor architecture for sum of absolute differences and symmetric filtering (scalable MAC engine for image processing) |
US6326806B1 (en) * | 2000-03-29 | 2001-12-04 | Xilinx, Inc. | FPGA-based communications access point and system for reconfiguration |
JP3832557B2 (ja) * | 2000-05-02 | 2006-10-11 | 富士ゼロックス株式会社 | プログラマブル論理回路への回路の再構成方法および情報処理システム |
US6982976B2 (en) * | 2000-08-11 | 2006-01-03 | Texas Instruments Incorporated | Datapipe routing bridge |
US7196710B1 (en) * | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
JP2002207078A (ja) * | 2001-01-10 | 2002-07-26 | Ysd:Kk | レーダ信号処理装置 |
WO2002057921A1 (en) * | 2001-01-19 | 2002-07-25 | Hitachi,Ltd | Electronic circuit device |
US6657632B2 (en) * | 2001-01-24 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Unified memory distributed across multiple nodes in a computer graphics system |
JP2002269063A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | メッセージングプログラム、及び分散システムにおけるメッセージング方法、並びにメッセージングシステム |
JP3873639B2 (ja) * | 2001-03-12 | 2007-01-24 | 株式会社日立製作所 | ネットワーク接続装置 |
JP2002281079A (ja) * | 2001-03-21 | 2002-09-27 | Victor Co Of Japan Ltd | 画像データ伝送装置 |
AU2003287321B2 (en) * | 2002-10-31 | 2010-11-18 | Lockheed Martin Corporation | Computing machine having improved computing architecture and related system and method |
US7373528B2 (en) * | 2004-11-24 | 2008-05-13 | Cisco Technology, Inc. | Increased power for power over Ethernet applications |
-
2003
- 2003-10-31 AU AU2003287321A patent/AU2003287321B2/en not_active Ceased
- 2003-10-31 AU AU2003287319A patent/AU2003287319B2/en not_active Ceased
- 2003-10-31 EP EP03781554A patent/EP1559005A2/en not_active Withdrawn
- 2003-10-31 EP EP03781551A patent/EP1576471A2/en not_active Ceased
- 2003-10-31 EP EP03781553A patent/EP1573515A2/en not_active Withdrawn
- 2003-10-31 KR KR1020057007750A patent/KR101012744B1/ko active IP Right Grant
- 2003-10-31 KR KR1020057007752A patent/KR100996917B1/ko not_active IP Right Cessation
- 2003-10-31 EP EP03781552A patent/EP1570344B1/en not_active Expired - Lifetime
- 2003-10-31 JP JP2005502226A patent/JP2006518495A/ja active Pending
- 2003-10-31 CA CA002503617A patent/CA2503617A1/en not_active Abandoned
- 2003-10-31 AU AU2003287318A patent/AU2003287318B2/en not_active Ceased
- 2003-10-31 WO PCT/US2003/034557 patent/WO2004042560A2/en active IP Right Grant
- 2003-10-31 DE DE60318105T patent/DE60318105T2/de not_active Expired - Lifetime
- 2003-10-31 KR KR1020057007749A patent/KR101062214B1/ko not_active IP Right Cessation
- 2003-10-31 ES ES03781552T patent/ES2300633T3/es not_active Expired - Lifetime
- 2003-10-31 WO PCT/US2003/034559 patent/WO2004042574A2/en active Application Filing
- 2003-10-31 CA CA2503613A patent/CA2503613C/en not_active Expired - Fee Related
- 2003-10-31 JP JP2005502223A patent/JP2006518056A/ja active Pending
- 2003-10-31 KR KR1020057007751A patent/KR101012745B1/ko active IP Right Grant
- 2003-10-31 JP JP2005502222A patent/JP2006515941A/ja active Pending
- 2003-10-31 CA CA2503622A patent/CA2503622C/en not_active Expired - Fee Related
- 2003-10-31 CA CA2503611A patent/CA2503611C/en not_active Expired - Fee Related
- 2003-10-31 JP JP2005502225A patent/JP2006518058A/ja active Pending
- 2003-10-31 WO PCT/US2003/034556 patent/WO2004042569A2/en active Application Filing
- 2003-10-31 AU AU2003287320A patent/AU2003287320B2/en not_active Ceased
- 2003-10-31 JP JP2005502224A patent/JP2006518057A/ja active Pending
- 2003-10-31 KR KR1020057007748A patent/KR101035646B1/ko not_active IP Right Cessation
- 2003-10-31 CA CA002503620A patent/CA2503620A1/en not_active Abandoned
- 2003-10-31 AU AU2003287317A patent/AU2003287317B2/en not_active Ceased
- 2003-10-31 WO PCT/US2003/034555 patent/WO2004042561A2/en active Application Filing
- 2003-10-31 EP EP03781550A patent/EP1573514A2/en not_active Ceased
-
2011
- 2011-03-28 JP JP2011070196A patent/JP5568502B2/ja not_active Expired - Fee Related
- 2011-03-29 JP JP2011071988A patent/JP2011170868A/ja active Pending
- 2011-04-01 JP JP2011081733A patent/JP2011175655A/ja active Pending
- 2011-04-05 JP JP2011083371A patent/JP2011154711A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
US8250341B2 (en) | 2002-10-31 | 2012-08-21 | Lockheed Martin Corporation | Pipeline accelerator having multiple pipeline units and related computing machine and method |
US7676649B2 (en) | 2004-10-01 | 2010-03-09 | Lockheed Martin Corporation | Computing machine with redundancy and related systems and methods |
US7809982B2 (en) | 2004-10-01 | 2010-10-05 | Lockheed Martin Corporation | Reconfigurable computing machine and related systems and methods |
US8073974B2 (en) | 2004-10-01 | 2011-12-06 | Lockheed Martin Corporation | Object oriented mission framework and system and method |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101012744B1 (ko) | 향상된 컴퓨팅 아키텍쳐를 위한 파이프라인 가속기 및 관련시스템 및 방법 | |
US20040136241A1 (en) | Pipeline accelerator for improved computing architecture and related system and method | |
US7487302B2 (en) | Service layer architecture for memory access system and method | |
WO2004042562A2 (en) | Pipeline accelerator and related system and method | |
US8799564B2 (en) | Efficiently implementing a plurality of finite state machines | |
US7694035B2 (en) | DMA shared byte counters in a parallel computer | |
US8990456B2 (en) | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response | |
US11782760B2 (en) | Time-multiplexed use of reconfigurable hardware | |
US11561925B2 (en) | Tensor partitioning and partition access order | |
US11366783B1 (en) | Multi-headed multi-buffer for buffering data for processing | |
JP3756410B2 (ja) | 述語データを提供するシステム | |
US12056506B2 (en) | Access to intermediate values in a dataflow computation | |
JP2001195346A (ja) | 並列に転送寸法計算と無効化決定を実行するデータ転送コントローラ | |
JP2004515856A (ja) | ディジタル信号処理装置 | |
JP2011501306A (ja) | データをバックアップおよび復元するための構造および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140109 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150108 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160112 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190111 Year of fee payment: 9 |