JP2000295613A - 再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体 - Google Patents
再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体Info
- Publication number
- JP2000295613A JP2000295613A JP10201099A JP10201099A JP2000295613A JP 2000295613 A JP2000295613 A JP 2000295613A JP 10201099 A JP10201099 A JP 10201099A JP 10201099 A JP10201099 A JP 10201099A JP 2000295613 A JP2000295613 A JP 2000295613A
- Authority
- JP
- Japan
- Prior art keywords
- image
- block
- processing element
- domain
- image block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 画像符号化において，レンジブロックとドメ
インブロックの組み合わせにおける計算処理を，限られ
たハードウェア資源を有効に活用してできるだけ高速に
行うことを目的とする。 【解決手段】 全てのレンジブロック（画素値：ｂi ）
とドメインブロック（画素値：ａi ）の組み合わせにお
いてその近似度Ｒを計算するのに必要な処理を行うプロ
セッシングエレメント（ＰＥ）を，再構成可能なハード
ウェア上に複数用意し，これらのＰＥを与えられたレン
ジブロックに特化して構成する。このとき，ｂi を構成
するビット値により，Σi=1 n ａi ｂi の演算におい
て，ｂi の構成するビットを反転させた値を用いる。ま
た，各レンジブロックに対し，閾値未満のＲとなるドメ
インブロックを一つ見つけたら，すぐさま，ＰＥを他の
レンジブロックに特化して再構成し，他のレンジブロッ
クのための処理を行う。
インブロックの組み合わせにおける計算処理を，限られ
たハードウェア資源を有効に活用してできるだけ高速に
行うことを目的とする。 【解決手段】 全てのレンジブロック（画素値：ｂi ）
とドメインブロック（画素値：ａi ）の組み合わせにお
いてその近似度Ｒを計算するのに必要な処理を行うプロ
セッシングエレメント（ＰＥ）を，再構成可能なハード
ウェア上に複数用意し，これらのＰＥを与えられたレン
ジブロックに特化して構成する。このとき，ｂi を構成
するビット値により，Σi=1 n ａi ｂi の演算におい
て，ｂi の構成するビットを反転させた値を用いる。ま
た，各レンジブロックに対し，閾値未満のＲとなるドメ
インブロックを一つ見つけたら，すぐさま，ＰＥを他の
レンジブロックに特化して再構成し，他のレンジブロッ
クのための処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は，論理の再構成が可
能なハードウェアを用いて，入力されるデータによって
ハードウェアの論理を再構成し，限定されたリソースを
有効に活用して，処理を高速化する再構成可能なハード
ウェアを用いた画像符号化方法，画像符号化装置および
画像符号化のためのプログラム記録媒体に関するもので
ある。
能なハードウェアを用いて，入力されるデータによって
ハードウェアの論理を再構成し，限定されたリソースを
有効に活用して，処理を高速化する再構成可能なハード
ウェアを用いた画像符号化方法，画像符号化装置および
画像符号化のためのプログラム記録媒体に関するもので
ある。
【０００２】
【従来の技術】１９８０年代，M.F.Barnsleyにより反復
関数系（Iterated Function Systems,略称ＩＦＳ）を用
いた画像符号化法が提案され（参考文献１), A.E.Jacqu
inが濃淡画像の画像符号化法に発展させた (参考文献
２) 。これらの画像符号化法の典型的な手法の１つとし
て，白黒濃淡画像のための quad-tree decomposition手
法がある (参考文献３) 。 ［参考文献１］M.F.Barnsley, V.Ervin, D.Hardin, and
J.Lancaster, "Solution of an Inverse Problem for
Fractals and Other Sets", Proceeding of National A
cademy of Sciences USA, Vol.83, pp.1975-1977, Apr.
1986 ． ［参考文献２］A.E.Jacquin, "Fractal Image Coding:
A Review", Proc. of the IEEE, vol.81, no.10, pp.14
51-1465, Oct. 1993． ［参考文献３］Y.Fisher(Ed.), Fractal Image Compres
sion: Theory and Application, Springer, 1996． 以下, 本発明が利用する quad-tree decomposition手法
について説明する。quad-tree decomposition 手法にお
いては，図７のように符号化したい画像をレンジブロッ
クと呼ばれる重なりのない等しい大きさの正方形の画像
ブロックに分割する。ここで正方形の１辺の長さはｎ
1/2 画素とし，各正方形はｎ個の画素からなるとする。
そして，これらのレンジブロックを順にＲ1 ，Ｒ2 ，
…，Ｒp と呼ぶことにする。
関数系（Iterated Function Systems,略称ＩＦＳ）を用
いた画像符号化法が提案され（参考文献１), A.E.Jacqu
inが濃淡画像の画像符号化法に発展させた (参考文献
２) 。これらの画像符号化法の典型的な手法の１つとし
て，白黒濃淡画像のための quad-tree decomposition手
法がある (参考文献３) 。 ［参考文献１］M.F.Barnsley, V.Ervin, D.Hardin, and
J.Lancaster, "Solution of an Inverse Problem for
Fractals and Other Sets", Proceeding of National A
cademy of Sciences USA, Vol.83, pp.1975-1977, Apr.
1986 ． ［参考文献２］A.E.Jacquin, "Fractal Image Coding:
A Review", Proc. of the IEEE, vol.81, no.10, pp.14
51-1465, Oct. 1993． ［参考文献３］Y.Fisher(Ed.), Fractal Image Compres
sion: Theory and Application, Springer, 1996． 以下, 本発明が利用する quad-tree decomposition手法
について説明する。quad-tree decomposition 手法にお
いては，図７のように符号化したい画像をレンジブロッ
クと呼ばれる重なりのない等しい大きさの正方形の画像
ブロックに分割する。ここで正方形の１辺の長さはｎ
1/2 画素とし，各正方形はｎ個の画素からなるとする。
そして，これらのレンジブロックを順にＲ1 ，Ｒ2 ，
…，Ｒp と呼ぶことにする。
【０００３】また，符号化したい画像を図８のようにド
メインブロックと呼ばれる画像ブロックにも分割する。
ドメインブロックは１辺の長さが２ｎ1/2 画素の正方形
であり，４ｎ個の画素からなる。ドメインブロックへの
画像の分割は重なりのあるものも全て考慮に入れ，上下
方向または左右方向に１画素ずつずれた正方形の画像ブ
ロックも別のドメインブロックとする。これらのドメイ
ンブロックを順にＤ1，Ｄ2 ，…，Ｄq と呼ぶことにす
る。また，このようなドメインブロック全ての集合をド
メインプールと呼ぶ。
メインブロックと呼ばれる画像ブロックにも分割する。
ドメインブロックは１辺の長さが２ｎ1/2 画素の正方形
であり，４ｎ個の画素からなる。ドメインブロックへの
画像の分割は重なりのあるものも全て考慮に入れ，上下
方向または左右方向に１画素ずつずれた正方形の画像ブ
ロックも別のドメインブロックとする。これらのドメイ
ンブロックを順にＤ1，Ｄ2 ，…，Ｄq と呼ぶことにす
る。また，このようなドメインブロック全ての集合をド
メインプールと呼ぶ。
【０００４】quad-tree decomposition 手法において
は，上記の各レンジブロックについて，全てのドメイン
ブロックにアフィン変換を施した画像ブロックで近似を
行う。そして，各レンジブロックについて，その画素値
の代わりに，そのレンジブロックを最もよく近似するド
メインブロックの番号と，アフィン変換のパラメータを
保存し，画像の符号化を行う。以下，この符号化につい
て詳細に述べる。
は，上記の各レンジブロックについて，全てのドメイン
ブロックにアフィン変換を施した画像ブロックで近似を
行う。そして，各レンジブロックについて，その画素値
の代わりに，そのレンジブロックを最もよく近似するド
メインブロックの番号と，アフィン変換のパラメータを
保存し，画像の符号化を行う。以下，この符号化につい
て詳細に述べる。
【０００５】各レンジブロックについて，全てのドメイ
ンブロックから，そのレンジブロックを最も良く近似す
るドメインブロックを以下のようにして探す。ここで，
ドメインブロックとして，各ドメインブロックを９０
°，１８０°，２７０°，３６０°回転させた画像ブロ
ック，およびそれらを左右に反転させた画像ブロックも
ドメインブロックとする。すなわち，計８種類の変換を
施した画像ブロックもドメインブロックとする。
ンブロックから，そのレンジブロックを最も良く近似す
るドメインブロックを以下のようにして探す。ここで，
ドメインブロックとして，各ドメインブロックを９０
°，１８０°，２７０°，３６０°回転させた画像ブロ
ック，およびそれらを左右に反転させた画像ブロックも
ドメインブロックとする。すなわち，計８種類の変換を
施した画像ブロックもドメインブロックとする。
【０００６】これらのドメインブロックの２×２画素の
濃度値を平均化し，１つの画素とすることで，各ドメイ
ンブロックをレンジブロックと同じ大きさに縮小する。
以下，単にドメインブロックと言えば，このようにして
レンジブロックと同じ大きさに縮小されているものとす
る。そして，縮小されたあるドメインブロックＤj の画
素値をａ1 ，ａ2 ，…，ａn とし，あるレンジブロック
Ｒk の画素値をｂ1 ，ｂ2 ，…，ｂn とする。ドメイン
ブロックとレンジブロックの画素値の添字については，
添字が同じ画素値は画像ブロック内で同じ位置の画素の
画素値を表すものとする。このレンジブロックに対する
ドメインブロックの近似度は，以下のように定義される
２つの画像ブロック間の２乗距離の２乗であるＲで測
る。
濃度値を平均化し，１つの画素とすることで，各ドメイ
ンブロックをレンジブロックと同じ大きさに縮小する。
以下，単にドメインブロックと言えば，このようにして
レンジブロックと同じ大きさに縮小されているものとす
る。そして，縮小されたあるドメインブロックＤj の画
素値をａ1 ，ａ2 ，…，ａn とし，あるレンジブロック
Ｒk の画素値をｂ1 ，ｂ2 ，…，ｂn とする。ドメイン
ブロックとレンジブロックの画素値の添字については，
添字が同じ画素値は画像ブロック内で同じ位置の画素の
画素値を表すものとする。このレンジブロックに対する
ドメインブロックの近似度は，以下のように定義される
２つの画像ブロック間の２乗距離の２乗であるＲで測
る。
【０００７】
【数１】
【０００８】この式で，ｓは濃度値に関するスケーリン
グパラメータ，ｏは濃度値に関するオフセットパラメー
タである。ここで，与えられたａ1 ，ａ2 ，…，ａn と
ｂ1 ，ｂ2 ，…，ｂn において，Ｒをｓとｏについて偏
微分することにより，
グパラメータ，ｏは濃度値に関するオフセットパラメー
タである。ここで，与えられたａ1 ，ａ2 ，…，ａn と
ｂ1 ，ｂ2 ，…，ｂn において，Ｒをｓとｏについて偏
微分することにより，
【０００９】
【数２】
【００１０】のときに，Ｒが最小となる。このときのＲ
は，以下のようにして計算される。
は，以下のようにして計算される。
【００１１】
【数３】
【００１２】以降，与えられたａ1 ，ａ2 ，…，ａn と
ｂ1 ，ｂ2 ，…，ｂn において，Ｒは式(4) に従って計
算されるものとする。以上のようにして計算されるＲを
近似度として，各レンジブロックについて最小のＲを与
えるドメインブロック（ここではベストドメインと呼
ぶ）を探す。そして，各レンジブロックについてその最
小のＲがユーザの与えるＲの閾値tolerance より小さい
場合, その画素値の代わりに, ベストドメインの番号，
および, そのドメインブロックとの間のｓとｏを符号化
する。
ｂ1 ，ｂ2 ，…，ｂn において，Ｒは式(4) に従って計
算されるものとする。以上のようにして計算されるＲを
近似度として，各レンジブロックについて最小のＲを与
えるドメインブロック（ここではベストドメインと呼
ぶ）を探す。そして，各レンジブロックについてその最
小のＲがユーザの与えるＲの閾値tolerance より小さい
場合, その画素値の代わりに, ベストドメインの番号，
および, そのドメインブロックとの間のｓとｏを符号化
する。
【００１３】最小のＲが tolerance以上であったレンジ
ブロックについては，そのレンジブロックを図９のよう
に４分の１の大きさに分割し，４つのレンジブロックの
各々について同じように最小のＲで近似するドメインブ
ロックを探し，同じ処理を再帰的に繰り返す。このと
き，ドメインブロックについても，レンジブロックと同
様に４分の１の大きさのドメインブロックの全てを考え
る。以上が quad-tree decomposition手法の概要であ
り，図１０にその処理のフローチャートを示す。
ブロックについては，そのレンジブロックを図９のよう
に４分の１の大きさに分割し，４つのレンジブロックの
各々について同じように最小のＲで近似するドメインブ
ロックを探し，同じ処理を再帰的に繰り返す。このと
き，ドメインブロックについても，レンジブロックと同
様に４分の１の大きさのドメインブロックの全てを考え
る。以上が quad-tree decomposition手法の概要であ
り，図１０にその処理のフローチャートを示す。
【００１４】［ステップＳ１０１］：全てのレンジブロ
ックについてベストドメインが見つかったかどうか判定
する。ＹＥＳの場合には処理を終了する。ＮＯの場合に
はステップＳ１０２へ進む。
ックについてベストドメインが見つかったかどうか判定
する。ＹＥＳの場合には処理を終了する。ＮＯの場合に
はステップＳ１０２へ進む。
【００１５】［ステップＳ１０２］：ベストドメインが
見つかっていないレンジブロックを入力する。
見つかっていないレンジブロックを入力する。
【００１６】［ステップＳ１０３］：ステップＳ１０２
で入力されたレンジブロックに対し，全てのドメインブ
ロックでｓの計算が行われたかどうかを判定する。ＹＥ
Ｓの場合にはステップＳ１１０へ進み，ＮＯの場合には
ステップＳ１０４へ進む。
で入力されたレンジブロックに対し，全てのドメインブ
ロックでｓの計算が行われたかどうかを判定する。ＹＥ
Ｓの場合にはステップＳ１１０へ進み，ＮＯの場合には
ステップＳ１０４へ進む。
【００１７】［ステップＳ１０４］：ステップＳ１０２
で入力されたレンジブロックに対しｓの計算が行われて
いないドメインブロックを入力する。
で入力されたレンジブロックに対しｓの計算が行われて
いないドメインブロックを入力する。
【００１８】［ステップＳ１０５］：ステップＳ１０２
で入力されたレンジブロックと，ステップＳ１０４で入
力されたドメインブロックにおいて，式(2) に従ってｓ
を計算する。
で入力されたレンジブロックと，ステップＳ１０４で入
力されたドメインブロックにおいて，式(2) に従ってｓ
を計算する。
【００１９】［ステップＳ１０６］：ステップＳ１０５
で計算されたｓが１未満であるかどうかを判定する。Ｙ
ＥＳの場合にはステップＳ１０７へ進み，ＮＯの場合に
はステップＳ１０３へ進む。
で計算されたｓが１未満であるかどうかを判定する。Ｙ
ＥＳの場合にはステップＳ１０７へ進み，ＮＯの場合に
はステップＳ１０３へ進む。
【００２０】［ステップＳ１０７］：式(4) に従ってＲ
を計算する。
を計算する。
【００２１】［ステップＳ１０８］：ステップＳ１０７
で求めたＲが現在のレンジブロックについてこれまで求
めたＲの最小値ｍｉｎ＿Ｒよりも小さいかを判定する。
ＹＥＳの場合にはステップＳ１０９へ進み，ＮＯの場合
にはステップＳ１０３へ進む。
で求めたＲが現在のレンジブロックについてこれまで求
めたＲの最小値ｍｉｎ＿Ｒよりも小さいかを判定する。
ＹＥＳの場合にはステップＳ１０９へ進み，ＮＯの場合
にはステップＳ１０３へ進む。
【００２２】［ステップＳ１０９］：ｍｉｎ＿Ｒの値を
Ｒに更新する。また，現時点でベストドメインを示す番
号を現在のドメインブロックの番号に更新する。
Ｒに更新する。また，現時点でベストドメインを示す番
号を現在のドメインブロックの番号に更新する。
【００２３】［ステップＳ１１０］：ｍｉｎ＿Ｒの値が
閾値tolerance より小さいかを判定する。ＹＥＳの場合
にはステップＳ１１１へ進み，ＮＯの場合にはステップ
Ｓ１１２へ進む。
閾値tolerance より小さいかを判定する。ＹＥＳの場合
にはステップＳ１１１へ進み，ＮＯの場合にはステップ
Ｓ１１２へ進む。
【００２４】［ステップＳ１１１］：現在のレンジブロ
ックについてベストドメインが見つかったとし，ベスト
ドメインを示す番号，およびｓとｏを保存する。
ックについてベストドメインが見つかったとし，ベスト
ドメインを示す番号，およびｓとｏを保存する。
【００２５】［ステップＳ１１２］：現在のレンジブロ
ックを４つに分割し，ベストドメインが見つかっていな
いレンジブロックとする。
ックを４つに分割し，ベストドメインが見つかっていな
いレンジブロックとする。
【００２６】以上が，本発明の利用する quad-tree dec
omposition手法の概要である。
omposition手法の概要である。
【００２７】
【発明が解決しようとする課題】符号化にかかる計算時
間について考えると，上述した quad-tree decompositi
on手法は，長時間を要する複雑な近似度の計算を多くの
回数繰り返さないといけないため，符号化のために非常
に長い計算時間を要する。
間について考えると，上述した quad-tree decompositi
on手法は，長時間を要する複雑な近似度の計算を多くの
回数繰り返さないといけないため，符号化のために非常
に長い計算時間を要する。
【００２８】この近似度の計算についてはステップＳ１
０５でｓが式(2) に基づいて計算され，このｓの値が１
より小さければ，ステップＳ１０５で求められたｓの値
を用いながら，ステップＳ１０７でＲが式(4) に基づい
て計算される。特にｓの計算については，全てのレンジ
ブロックとドメインブロックの組み合わせについて必ず
計算されることになる。これらの式(2) と式(4) とをみ
ると，項Σi=1 n ａi，Σi=1 n ｂi ，（ｎΣi=1 n ａ
i 2 −（Σi=1 n ａi ）2 ），そして（ｎΣi= 1 n ｂi
2 −（Σi=1 n ｂi ）2 ）については，それぞれのレン
ジブロックまたはドメインブロックについてただ一度だ
け前もって計算しておけば良い。
０５でｓが式(2) に基づいて計算され，このｓの値が１
より小さければ，ステップＳ１０５で求められたｓの値
を用いながら，ステップＳ１０７でＲが式(4) に基づい
て計算される。特にｓの計算については，全てのレンジ
ブロックとドメインブロックの組み合わせについて必ず
計算されることになる。これらの式(2) と式(4) とをみ
ると，項Σi=1 n ａi，Σi=1 n ｂi ，（ｎΣi=1 n ａ
i 2 −（Σi=1 n ａi ）2 ），そして（ｎΣi= 1 n ｂi
2 −（Σi=1 n ｂi ）2 ）については，それぞれのレン
ジブロックまたはドメインブロックについてただ一度だ
け前もって計算しておけば良い。
【００２９】それゆえ，全てのレンジブロックとドメイ
ンブロックの組み合わせにおいて計算しなくてはならな
いものは，式(2) と式(4) の上記の項を除いた部分とな
り，特に計算時間を要するのはΣi=1 n ａi ｂi の計算
である。そしてこれを全てのレンジブロックとドメイン
ブロックの組み合わせにおいて計算しなくてはならず，
結果，符号化に長時間を要する。
ンブロックの組み合わせにおいて計算しなくてはならな
いものは，式(2) と式(4) の上記の項を除いた部分とな
り，特に計算時間を要するのはΣi=1 n ａi ｂi の計算
である。そしてこれを全てのレンジブロックとドメイン
ブロックの組み合わせにおいて計算しなくてはならず，
結果，符号化に長時間を要する。
【００３０】以上の結果から明らかなように，従来から
汎用の計算機（ＣＰＵ）や並列計算機を用いて符号化が
行われているが，計算時間が非常に長いことが問題であ
った。
汎用の計算機（ＣＰＵ）や並列計算機を用いて符号化が
行われているが，計算時間が非常に長いことが問題であ
った。
【００３１】本発明は，上記のレンジブロックとドメイ
ンブロックの組み合わせにおける計算処理をできるだけ
高速に行い，かつ，同時に複数のレンジブロックとドメ
インブロックの組み合わせについて処理を行うことで符
号化を高速に行うことを目的とする。
ンブロックの組み合わせにおける計算処理をできるだけ
高速に行い，かつ，同時に複数のレンジブロックとドメ
インブロックの組み合わせについて処理を行うことで符
号化を高速に行うことを目的とする。
【００３２】
【課題を解決するための手段】上記目的を達成するため
に，全てのレンジブロックとドメインブロックの組み合
わせにおいてその近似度を計算するのに必要な処理をパ
イプライン化による並列処理で高速に行うプロセッシン
グエレメント（ＰＥ）を再構成可能なハードウェア上に
複数用意する。そして，これらのＰＥを与えられたレン
ジブロックに特化して構成することで，各ＰＥの実現に
必要なハードウェア資源の主要部分を，最悪でも約１／
２まで減らすことにより，限られたハードウェア資源で
できるだけ多くのＰＥを実現し，同時に複数のレンジブ
ロックとドメインブロックの組み合わせにおいて近似度
の計算を行う。また，各レンジブロックに対し，閾値未
満のＲとなるドメインブロックを一つ見つけたら，すぐ
さま，ＰＥを他のレンジブロックに特化して再構成し，
他のレンジブロックのための処理を行う。
に，全てのレンジブロックとドメインブロックの組み合
わせにおいてその近似度を計算するのに必要な処理をパ
イプライン化による並列処理で高速に行うプロセッシン
グエレメント（ＰＥ）を再構成可能なハードウェア上に
複数用意する。そして，これらのＰＥを与えられたレン
ジブロックに特化して構成することで，各ＰＥの実現に
必要なハードウェア資源の主要部分を，最悪でも約１／
２まで減らすことにより，限られたハードウェア資源で
できるだけ多くのＰＥを実現し，同時に複数のレンジブ
ロックとドメインブロックの組み合わせにおいて近似度
の計算を行う。また，各レンジブロックに対し，閾値未
満のＲとなるドメインブロックを一つ見つけたら，すぐ
さま，ＰＥを他のレンジブロックに特化して再構成し，
他のレンジブロックのための処理を行う。
【００３３】本発明の作用は，以下のとおりである。各
ＰＥにおいて，レンジブロックとドメインブロックの近
似度を計算するのに必要な処理がパイプライン化による
並列処理で高速に行われる。そのため，この計算処理に
かかる時間が短縮される。また，各レンジブロックに対
し，閾値未満のＲとなるドメインブロックを一つ見つけ
たら，すぐさま，ＰＥを他のレンジブロックに特化して
再構成し，他のレンジブロックのための処理を行うこと
で，近似度の計算を行うレンジブロックとドメインブロ
ックの組み合わせを減らすことができ，その結果，符号
化時間が短縮される。
ＰＥにおいて，レンジブロックとドメインブロックの近
似度を計算するのに必要な処理がパイプライン化による
並列処理で高速に行われる。そのため，この計算処理に
かかる時間が短縮される。また，各レンジブロックに対
し，閾値未満のＲとなるドメインブロックを一つ見つけ
たら，すぐさま，ＰＥを他のレンジブロックに特化して
再構成し，他のレンジブロックのための処理を行うこと
で，近似度の計算を行うレンジブロックとドメインブロ
ックの組み合わせを減らすことができ，その結果，符号
化時間が短縮される。
【００３４】そして，こられのＰＥを与えられたレンジ
ブロックに特化して構成することで，各ＰＥの実現に必
要なハードウェア資源を減らすことにより，限られたハ
ードウェア資源でできるだけ多くのＰＥを実現し，同時
に複数のレンジブロックとドメインブロックの組み合わ
せにおいて近似度の計算を同時に行うことにより，符号
化時間が短縮される。
ブロックに特化して構成することで，各ＰＥの実現に必
要なハードウェア資源を減らすことにより，限られたハ
ードウェア資源でできるだけ多くのＰＥを実現し，同時
に複数のレンジブロックとドメインブロックの組み合わ
せにおいて近似度の計算を同時に行うことにより，符号
化時間が短縮される。
【００３５】以上の画像符号化のために，前記複数のＰ
Ｅを再構成し，各ＰＥにレンジブロックとドメインブロ
ックとの近似度を計算させる制御装置を実現するための
プログラムは，制御装置の計算機が読み取り可能な可搬
媒体メモリ，半導体メモリ，ハードディスクなどの適当
な記録媒体に格納することができる。
Ｅを再構成し，各ＰＥにレンジブロックとドメインブロ
ックとの近似度を計算させる制御装置を実現するための
プログラムは，制御装置の計算機が読み取り可能な可搬
媒体メモリ，半導体メモリ，ハードディスクなどの適当
な記録媒体に格納することができる。
【００３６】
【発明の実施の形態】上記目的を達成するために，ＰＥ
が複数接続されたネットワーク構造をもつ符号化器を動
的再構成可能なハードウェアを用いて実現し，符号化を
行う。ここで，動的再構成可能なハードウェアとは，例
えばXilinx社のＸＣ6200シリーズＦＰＧＡ(Xilinx, XC6
200 Field Programmable Gate Arrays, Apr. 1997)や A
tmel社ＡＴ40Ｋ ＦＰＧＡ(Atmel, AT40K FPGAs, Dec.
1997) のように，ハードウェアの各ロジックエレメント
とそれらの間のプログラム可能な配線に構成データを与
えることで，ハードウェアの論理構造を動的に変更可能
なものとする。
が複数接続されたネットワーク構造をもつ符号化器を動
的再構成可能なハードウェアを用いて実現し，符号化を
行う。ここで，動的再構成可能なハードウェアとは，例
えばXilinx社のＸＣ6200シリーズＦＰＧＡ(Xilinx, XC6
200 Field Programmable Gate Arrays, Apr. 1997)や A
tmel社ＡＴ40Ｋ ＦＰＧＡ(Atmel, AT40K FPGAs, Dec.
1997) のように，ハードウェアの各ロジックエレメント
とそれらの間のプログラム可能な配線に構成データを与
えることで，ハードウェアの論理構造を動的に変更可能
なものとする。
【００３７】本発明で提案する基本的なＰＥのネットワ
ーク構造を図１に示す。図１に示すように，再構成可能
なハードウェア１は，データパス４に多段に接続された
バッファ１１，１１，…と，各バッファ１１からデータ
を授受して演算するＰＥ1 １２，ＰＥ2 １２，…，ＰＥ
v １２（以下，ＰＥ1 〜ＰＥv の各々をＰＥと略記す
る）とからなる。各ＰＥ１２とコントロールユニット３
とは，コントロールパス５によって接続される。
ーク構造を図１に示す。図１に示すように，再構成可能
なハードウェア１は，データパス４に多段に接続された
バッファ１１，１１，…と，各バッファ１１からデータ
を授受して演算するＰＥ1 １２，ＰＥ2 １２，…，ＰＥ
v １２（以下，ＰＥ1 〜ＰＥv の各々をＰＥと略記す
る）とからなる。各ＰＥ１２とコントロールユニット３
とは，コントロールパス５によって接続される。
【００３８】ドメインユニット２は，ドメインプールの
各ドメインブロックの画素を順に繰り返し，データパス
４に並列に入力する。このデータパス４に与えられたド
メインブロックの画素はバッファ１１へと入力される。
バッファ１１は，入力されたドメインブロックの画素を
順次，隣り合うバッファ１１と，接続されたＰＥ１２に
入力する。各ＰＥ１２は，コントロールユニット３から
与えられる特定のレンジブロックに応じたハードウェア
の構成データにより，特定のレンジブロックに特化して
構成され，そのレンジブロックとバッファ１１から与え
られるドメインブロックの間の近似度を計算する。
各ドメインブロックの画素を順に繰り返し，データパス
４に並列に入力する。このデータパス４に与えられたド
メインブロックの画素はバッファ１１へと入力される。
バッファ１１は，入力されたドメインブロックの画素を
順次，隣り合うバッファ１１と，接続されたＰＥ１２に
入力する。各ＰＥ１２は，コントロールユニット３から
与えられる特定のレンジブロックに応じたハードウェア
の構成データにより，特定のレンジブロックに特化して
構成され，そのレンジブロックとバッファ１１から与え
られるドメインブロックの間の近似度を計算する。
【００３９】各ＰＥ１２において，与えられたレンジブ
ロックに対するベストドメインが見つかると，そのレン
ジブロックのベストドメインの番号およびｓとｏをコン
トロールユニット３にコントロールパス５を通して通知
する。通知を受けたコントロールユニット３は，そのレ
ンジブロックのベストドメインが見つかったとし，ベス
トドメインが見つかっていない他のレンジブロックに対
応するハードウェアの構成データをコントロールパス５
に与え，ＰＥ１２を次のレンジブロックのために再構成
する。
ロックに対するベストドメインが見つかると，そのレン
ジブロックのベストドメインの番号およびｓとｏをコン
トロールユニット３にコントロールパス５を通して通知
する。通知を受けたコントロールユニット３は，そのレ
ンジブロックのベストドメインが見つかったとし，ベス
トドメインが見つかっていない他のレンジブロックに対
応するハードウェアの構成データをコントロールパス５
に与え，ＰＥ１２を次のレンジブロックのために再構成
する。
【００４０】再構成されたＰＥ１２は同じようにして，
与えられたレンジブロックのベストドメインを探す。与
えられたレンジブロックについて閾値tolerance 未満の
Ｒとなるドメインブロックが見つからなかった場合，Ｐ
Ｅ１２はレンジブロックを再分割することをコントロー
ルユニット３に通知する。この通知を受けると，コント
ロールユニット３は現在のレンジブロックを再分割する
ことにし，ベストドメインが見つかっていない他のレン
ジブロックの構成データをコントロールパス５を通して
ＰＥ１２に与える。ＰＥ１２は与えられたレンジブロッ
クに特化して再構成され，同じ処理を繰り返す。
与えられたレンジブロックのベストドメインを探す。与
えられたレンジブロックについて閾値tolerance 未満の
Ｒとなるドメインブロックが見つからなかった場合，Ｐ
Ｅ１２はレンジブロックを再分割することをコントロー
ルユニット３に通知する。この通知を受けると，コント
ロールユニット３は現在のレンジブロックを再分割する
ことにし，ベストドメインが見つかっていない他のレン
ジブロックの構成データをコントロールパス５を通して
ＰＥ１２に与える。ＰＥ１２は与えられたレンジブロッ
クに特化して再構成され，同じ処理を繰り返す。
【００４１】コントロールユニット３では，上記のよう
にして，ベストドメインが見つかっていないレンジブロ
ックのための構成データを，全てのレンジブロックにつ
いてベストドメインが見つかるまで，各ＰＥ１２に与え
続ける。この間，ドメインユニット２は，全てのドメイ
ンブロックのデータを順次，繰り返し入力し続ける。各
ＰＥ１２が再分割されたレンジブロックのために構成さ
れ始めると，それに合わせ，ドメインユニット２も同じ
大きさのドメインブロックのデータを順次繰り返し，入
力する。そして，全てのレンジブロックについてベスト
ドメインが見つかると符号化は終了する。
にして，ベストドメインが見つかっていないレンジブロ
ックのための構成データを，全てのレンジブロックにつ
いてベストドメインが見つかるまで，各ＰＥ１２に与え
続ける。この間，ドメインユニット２は，全てのドメイ
ンブロックのデータを順次，繰り返し入力し続ける。各
ＰＥ１２が再分割されたレンジブロックのために構成さ
れ始めると，それに合わせ，ドメインユニット２も同じ
大きさのドメインブロックのデータを順次繰り返し，入
力する。そして，全てのレンジブロックについてベスト
ドメインが見つかると符号化は終了する。
【００４２】上記のように，本発明においては，複数の
ＰＥ１２の間で，順次，ドメインブロックのデータを受
け渡していくことで，複数のドメインブロックとレンジ
ブロックの組み合わせについて近似度の計算が同時に行
われ，高速に符号化処理を行うことが可能になる。
ＰＥ１２の間で，順次，ドメインブロックのデータを受
け渡していくことで，複数のドメインブロックとレンジ
ブロックの組み合わせについて近似度の計算が同時に行
われ，高速に符号化処理を行うことが可能になる。
【００４３】次に，図２に，特定のレンジブロックに特
化して構成されたＰＥ１２が行う処理のフローチャート
を示す。図２において，各処理は以下のとおりである。
化して構成されたＰＥ１２が行う処理のフローチャート
を示す。図２において，各処理は以下のとおりである。
【００４４】［ステップＳ１０］：与えられているレン
ジブロックに対し，全てのドメインブロックでｓの計算
が行われたかどうかを判定する。ＹＥＳの場合にはステ
ップＳ１７へ進み，ＮＯの場合にはステップＳ１１へ進
む。
ジブロックに対し，全てのドメインブロックでｓの計算
が行われたかどうかを判定する。ＹＥＳの場合にはステ
ップＳ１７へ進み，ＮＯの場合にはステップＳ１１へ進
む。
【００４５】［ステップＳ１１］：ｓの計算が行われて
いないドメインブロックを入力する。
いないドメインブロックを入力する。
【００４６】［ステップＳ１２］：与えられているレン
ジブロックと，ステップＳ１１で入力されたドメインブ
ロックにおいて，式(2) に従ってｓを計算する。
ジブロックと，ステップＳ１１で入力されたドメインブ
ロックにおいて，式(2) に従ってｓを計算する。
【００４７】［ステップＳ１３］：ステップＳ１２で計
算されたｓが１未満であるかどうかを判定する。ＹＥＳ
の場合にはステップＳ１４へ進み，ＮＯの場合にはステ
ップＳ１０へ進む。
算されたｓが１未満であるかどうかを判定する。ＹＥＳ
の場合にはステップＳ１４へ進み，ＮＯの場合にはステ
ップＳ１０へ進む。
【００４８】［ステップＳ１４］：式(4) に従ってＲを
計算する。
計算する。
【００４９】［ステップＳ１５］：ステップＳ１４で求
めたＲが，現在のレンジブロックについてこれまで求め
たＲの最小値ｍｉｎ＿Ｒよりも小さいかどうかを判定す
る。ＹＥＳの場合にはステップＳ１６へ進み，ＮＯの場
合にはステップＳ１０へ進む。
めたＲが，現在のレンジブロックについてこれまで求め
たＲの最小値ｍｉｎ＿Ｒよりも小さいかどうかを判定す
る。ＹＥＳの場合にはステップＳ１６へ進み，ＮＯの場
合にはステップＳ１０へ進む。
【００５０】［ステップＳ１６］：ｍｉｎ＿Ｒの値をＲ
に更新する。また，現時点でベストドメインを示す番号
を現在のドメインブロックの番号に更新する。
に更新する。また，現時点でベストドメインを示す番号
を現在のドメインブロックの番号に更新する。
【００５１】［ステップＳ１７］：ｍｉｎ＿Ｒの値が閾
値tolerance より小さいかどうかを判定する。ＹＥＳの
場合にはステップＳ１８へ進み，ＮＯの場合にはステッ
プＳ１９へ進む。
値tolerance より小さいかどうかを判定する。ＹＥＳの
場合にはステップＳ１８へ進み，ＮＯの場合にはステッ
プＳ１９へ進む。
【００５２】［ステップＳ１８］：現在のレンジブロッ
クについてベストドメインが見つかったとし，ベストド
メインを示す番号，およびｓとｏをコントロールユニッ
ト３に通知する。
クについてベストドメインが見つかったとし，ベストド
メインを示す番号，およびｓとｏをコントロールユニッ
ト３に通知する。
【００５３】［ステップＳ１９］：現在のレンジブロッ
クを４つに分割し，再度ベストドメインを探索すること
をコントロールユニット３に通知する。
クを４つに分割し，再度ベストドメインを探索すること
をコントロールユニット３に通知する。
【００５４】次に，各ＰＥ１２の構造を，図３に示す。
図３のＰＥ１２において，Ｐ１と示す部分はΣi=1 n ａ
i ｂi の計算を行う部分で，バッファ１１から順次与え
られるドメインブロックの画素値から，Σi=1 n ａi ｂ
i の計算を順次パイプラインで行う。パイプラインで行
うことにより，各クロック毎に一つのドメインブロック
に対し，Σi=1 n ａi ｂi の計算結果を出力する。Ｐ２
は，ＰＥ１２のその他の計算をΣi=1 n ａi ｂi と，先
に述べたドメインブロック毎に前計算可能なパラメータ
から，図２で述べた処理をパイプライン化して行う。す
なわち，各ＰＥ１２においては１クロック毎に与えられ
たレンジブロックとドメインブロックの間の近似度の計
算が行われる。つまり，非常に高速にレンジブロックと
ドメインブロックの間の近似度の計算が行われる。
図３のＰＥ１２において，Ｐ１と示す部分はΣi=1 n ａ
i ｂi の計算を行う部分で，バッファ１１から順次与え
られるドメインブロックの画素値から，Σi=1 n ａi ｂ
i の計算を順次パイプラインで行う。パイプラインで行
うことにより，各クロック毎に一つのドメインブロック
に対し，Σi=1 n ａi ｂi の計算結果を出力する。Ｐ２
は，ＰＥ１２のその他の計算をΣi=1 n ａi ｂi と，先
に述べたドメインブロック毎に前計算可能なパラメータ
から，図２で述べた処理をパイプライン化して行う。す
なわち，各ＰＥ１２においては１クロック毎に与えられ
たレンジブロックとドメインブロックの間の近似度の計
算が行われる。つまり，非常に高速にレンジブロックと
ドメインブロックの間の近似度の計算が行われる。
【００５５】限られたハードウェアの資源の下で，複数
のＰＥにより，できるだけ多数のレンジブロックとドメ
インブロックの組み合わせについて近似度の計算を並列
に行い，さらなる高速処理を行うには，ＰＥの回路規模
を削減し，実装されるＰＥの数を多くすることが重要で
ある。ＰＥの回路規模についてはＰ１の部分が大部分を
占める。すなわち，Ｐ１の回路規模の削減が重要であ
る。
のＰＥにより，できるだけ多数のレンジブロックとドメ
インブロックの組み合わせについて近似度の計算を並列
に行い，さらなる高速処理を行うには，ＰＥの回路規模
を削減し，実装されるＰＥの数を多くすることが重要で
ある。ＰＥの回路規模についてはＰ１の部分が大部分を
占める。すなわち，Ｐ１の回路規模の削減が重要であ
る。
【００５６】まず，通常のハードウェアの再構成可能性
を用いないＰ１の実現法について説明する。ｂi の２進
表現をｂi,m ｂi,m-1 …ｂi,1 とし，ｂi,j は０か１で
あるとする。そして，ａi とｂi の２進表現でのビット
幅をｍとする。ａi ｂi の乗算はａi ｂi ＝｛（ａi ｂ
i,m ）≪（ｍ−１）｝＋｛（ａi ｂi,m-2 ）≪（ｍ−
２）｝＋…＋｛ａi ｂi,1 ｝と表すことができる。ここ
で，ａ≪ｊはａの左へのｊビットシフトを表す。この場
合，ａi ｂi の乗算はｍ−１個の加算器で実現され，Ｐ
１におけるΣi=1 n ａi ｂi の計算のための加算器の個
数は， （ｍ−１）ｎ＋（ｎ−１）＝ｍｎ−１ (5) となる。
を用いないＰ１の実現法について説明する。ｂi の２進
表現をｂi,m ｂi,m-1 …ｂi,1 とし，ｂi,j は０か１で
あるとする。そして，ａi とｂi の２進表現でのビット
幅をｍとする。ａi ｂi の乗算はａi ｂi ＝｛（ａi ｂ
i,m ）≪（ｍ−１）｝＋｛（ａi ｂi,m-2 ）≪（ｍ−
２）｝＋…＋｛ａi ｂi,1 ｝と表すことができる。ここ
で，ａ≪ｊはａの左へのｊビットシフトを表す。この場
合，ａi ｂi の乗算はｍ−１個の加算器で実現され，Ｐ
１におけるΣi=1 n ａi ｂi の計算のための加算器の個
数は， （ｍ−１）ｎ＋（ｎ−１）＝ｍｎ−１ (5) となる。
【００５７】一方，ハードウェアの再構成可能性を利用
し，ＰＥを特定のレンジブロックに特化して構成する場
合，ｂi,j を定数として扱うことができる。すなわち，
（ａ i ｂi,j ）の乗算を，もしｂi,j が０であればＰ１
から取り除くことができる。そして，ｂi,j が１であれ
ば，（ａi ｂi,j ）の乗算はａi となる。そして，２進
数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝において，１で
あるビットの数が少ないほど，加算器の個数は少なくな
る。そこでまず，Σi=1 n ａi ｂi を以下のように書き
直す。
し，ＰＥを特定のレンジブロックに特化して構成する場
合，ｂi,j を定数として扱うことができる。すなわち，
（ａ i ｂi,j ）の乗算を，もしｂi,j が０であればＰ１
から取り除くことができる。そして，ｂi,j が１であれ
ば，（ａi ｂi,j ）の乗算はａi となる。そして，２進
数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝において，１で
あるビットの数が少ないほど，加算器の個数は少なくな
る。そこでまず，Σi=1 n ａi ｂi を以下のように書き
直す。
【００５８】
【数４】
【００５９】式(6) のｊ番目の項， （ａ1 ｂ1,j ＋ａ2 ｂ2,j ＋…＋ａn ｂn,j ） (7) は， Σi=1 n ａi −（ａ1 ｂ1,j * ＋ａ2 ｂ2,j * ＋…＋ａn ｂn,j * ） (8) としても計算可能である。そこで，ｂ1,j ，ｂ2,j ，
…，ｂn,j について１であるビットの数がｎ／２よりも
大きければ，Ｐ１を式(7) の代わりに式(8) を使って計
算するように構成する。これを全てのｊについて行う。
その結果，Ｐ１に必要な加算器の数は，一番多い場合で
も， （ｎｍ／２）−１ (9) となる。このようにしてＰ１を構成することで，ＰＥに
ついて必要なハードウェア資源を削減することができ，
従って，一定のハードウェア資源でより多くのＰＥを実
現することが可能になる。その結果，同時により多くの
ドメインブロックとレンジブロックの組み合わせについ
て近似度の評価が行え，画像の符号化が高速に行えるよ
うになる。
…，ｂn,j について１であるビットの数がｎ／２よりも
大きければ，Ｐ１を式(7) の代わりに式(8) を使って計
算するように構成する。これを全てのｊについて行う。
その結果，Ｐ１に必要な加算器の数は，一番多い場合で
も， （ｎｍ／２）−１ (9) となる。このようにしてＰ１を構成することで，ＰＥに
ついて必要なハードウェア資源を削減することができ，
従って，一定のハードウェア資源でより多くのＰＥを実
現することが可能になる。その結果，同時により多くの
ドメインブロックとレンジブロックの組み合わせについ
て近似度の評価が行え，画像の符号化が高速に行えるよ
うになる。
【００６０】さらに，各ＰＥでの処理を図４のようにす
ることで，画像の符号化を高速化させることができる。
図４での各処理は以下のようになる。
ることで，画像の符号化を高速化させることができる。
図４での各処理は以下のようになる。
【００６１】［ステップＳ２０］：与えられているレン
ジブロックに対し，全てのドメインブロックでｓの計算
が行われたかどうか判定する。ＹＥＳの場合には，ステ
ップＳ２７へ進み，ＮＯの場合にはステップＳ２１へ進
む。
ジブロックに対し，全てのドメインブロックでｓの計算
が行われたかどうか判定する。ＹＥＳの場合には，ステ
ップＳ２７へ進み，ＮＯの場合にはステップＳ２１へ進
む。
【００６２】［ステップＳ２１］：ｓの計算が行われて
いないドメインブロックを入力する。
いないドメインブロックを入力する。
【００６３】［ステップＳ２２］：与えられているレン
ジブロックと，ステップＳ２１で入力されたドメインブ
ロックにおいて，式(2) に従ってｓを計算する。
ジブロックと，ステップＳ２１で入力されたドメインブ
ロックにおいて，式(2) に従ってｓを計算する。
【００６４】［ステップＳ２３］：ステップＳ２２で計
算されたｓが１未満であるかどうかを判定する。ＹＥＳ
の場合にはステップＳ２４へ進み，ＮＯの場合にはステ
ップＳ２０へ進む。
算されたｓが１未満であるかどうかを判定する。ＹＥＳ
の場合にはステップＳ２４へ進み，ＮＯの場合にはステ
ップＳ２０へ進む。
【００６５】［ステップＳ２４］：式(4) に従ってＲを
計算する。
計算する。
【００６６】［ステップＳ２５］：ステップＳ２４で求
めたＲが閾値tolerance より小さいかどうかを判定す
る。ＹＥＳの場合にはステップＳ２６へ進み，ＮＯの場
合にはステップＳ２０へ進む。
めたＲが閾値tolerance より小さいかどうかを判定す
る。ＹＥＳの場合にはステップＳ２６へ進み，ＮＯの場
合にはステップＳ２０へ進む。
【００６７】［ステップＳ２６］：現在のレンジブロッ
クについてベストドメインが見つかったとし，ベストド
メインを示す番号，およびｓとｏをコントロールユニッ
ト３に通知する。
クについてベストドメインが見つかったとし，ベストド
メインを示す番号，およびｓとｏをコントロールユニッ
ト３に通知する。
【００６８】［ステップＳ２７］：現在のレンジブロッ
クを４つに分割し，再度ベストドメインを探索すること
をコントロールユニット３に通知する。
クを４つに分割し，再度ベストドメインを探索すること
をコントロールユニット３に通知する。
【００６９】閾値未満の近似度で近似するドメインブロ
ックを見つけると，すぐさま他のレンジブロックに対応
してプロセッシングエレメント（ＰＥ）を再構成し，そ
の画像ブロックを近似する画像ブロックの探索を行うこ
とにより，さらに高速に画像の符号化を行うことができ
る。これはＰＥネットワークを部分的かつ動的に再構成
可能なハードウェア上に実現することで可能になる。
ックを見つけると，すぐさま他のレンジブロックに対応
してプロセッシングエレメント（ＰＥ）を再構成し，そ
の画像ブロックを近似する画像ブロックの探索を行うこ
とにより，さらに高速に画像の符号化を行うことができ
る。これはＰＥネットワークを部分的かつ動的に再構成
可能なハードウェア上に実現することで可能になる。
【００７０】図５に，コントロールユニット３のフロー
チャートを示す。コントロールユニット３は，以下の処
理を行う。
チャートを示す。コントロールユニット３は，以下の処
理を行う。
【００７１】［ステップＳ３０］：まず，符号化したい
画像を入力する。
画像を入力する。
【００７２】［ステップＳ３１］：入力した画像データ
をもとに，各レンジブロックに応じたＰＥ１２の構成デ
ータを作成する。ここで，ＰＥ１２に対して，Σi=1 n
ａiｂi の部分積の部分和である（ａ1 ｂ1,j ＋ａ2 ｂ
2,j ＋…＋ａn ｂn,j ）の計算を，このままの形で演算
させるか，Σi=1 n ａi −（ａ1 ｂ1,j * ＋ａ2 ｂ2, j
* ＋…＋ａn ｂn,j * ）として演算させるかは，
ｂ1,j ，ｂ2,j ，…，ｂn,jの１であるビットの数がｎ
／２よりも小さいか大きいかによって決定し，その結果
に応じてＰＥ１２の構成データを作成する。この構成デ
ータの形式については，再構成可能なハードウェア１の
アーキテクチャによって異なるが，既知の事項であるの
で，ここでの詳細な説明は省略する。
をもとに，各レンジブロックに応じたＰＥ１２の構成デ
ータを作成する。ここで，ＰＥ１２に対して，Σi=1 n
ａiｂi の部分積の部分和である（ａ1 ｂ1,j ＋ａ2 ｂ
2,j ＋…＋ａn ｂn,j ）の計算を，このままの形で演算
させるか，Σi=1 n ａi −（ａ1 ｂ1,j * ＋ａ2 ｂ2, j
* ＋…＋ａn ｂn,j * ）として演算させるかは，
ｂ1,j ，ｂ2,j ，…，ｂn,jの１であるビットの数がｎ
／２よりも小さいか大きいかによって決定し，その結果
に応じてＰＥ１２の構成データを作成する。この構成デ
ータの形式については，再構成可能なハードウェア１の
アーキテクチャによって異なるが，既知の事項であるの
で，ここでの詳細な説明は省略する。
【００７３】［ステップＳ３２］：次に，現在の大きさ
の全てのレンジブロックに対し，ベストドメイン探索の
処理を行ったかどうかを判定し，ＹＥＳの場合にはステ
ップＳ３６へ進み，ＮＯの場合にはステップＳ３３へ進
む。
の全てのレンジブロックに対し，ベストドメイン探索の
処理を行ったかどうかを判定し，ＹＥＳの場合にはステ
ップＳ３６へ進み，ＮＯの場合にはステップＳ３３へ進
む。
【００７４】［ステップＳ３３］：処理をしていないＰ
Ｅ１２に，未処理のレンジブロックの構成データをコン
トロールパス５を介して渡し，その処理を行わせる。
Ｅ１２に，未処理のレンジブロックの構成データをコン
トロールパス５を介して渡し，その処理を行わせる。
【００７５】［ステップＳ３４，Ｓ３５］：各ＰＥ１２
からの処理の終了通知を待ち，各ＰＥ１２からの処理の
終了通知があったなら，それを受け取る。このとき，終
了通知の内容により，４分割することになったレンジブ
ロックについては，４分割後のレンジブロックに対応し
たＰＥ１２の構成データを同時に作成する。この場合に
も，ステップＳ３１における構成データの作成のときと
同様に，４分割後のレンジブロックにおける画素値ｂi
を定数とみたて，ｂi を構成するビット値が１であるも
のが０であるものより多いか少ないかによって，ＰＥ１
２に演算させるためのＰＥ１２の構成データを変える。
その後，ステップＳ３２へ戻り，同様に処理を繰り返
す。
からの処理の終了通知を待ち，各ＰＥ１２からの処理の
終了通知があったなら，それを受け取る。このとき，終
了通知の内容により，４分割することになったレンジブ
ロックについては，４分割後のレンジブロックに対応し
たＰＥ１２の構成データを同時に作成する。この場合に
も，ステップＳ３１における構成データの作成のときと
同様に，４分割後のレンジブロックにおける画素値ｂi
を定数とみたて，ｂi を構成するビット値が１であるも
のが０であるものより多いか少ないかによって，ＰＥ１
２に演算させるためのＰＥ１２の構成データを変える。
その後，ステップＳ３２へ戻り，同様に処理を繰り返
す。
【００７６】［ステップＳ３６］：現在の大きさの全て
のレンジブロックに対し，ベストドメイン探索の処理を
行った場合，全てのレンジブロックに対し，ベストドメ
インが見つかったかどうかを判定し，ＹＥＳの場合には
ステップＳ３９へ進み，ＮＯの場合にはステップＳ３７
へ進む。
のレンジブロックに対し，ベストドメイン探索の処理を
行った場合，全てのレンジブロックに対し，ベストドメ
インが見つかったかどうかを判定し，ＹＥＳの場合には
ステップＳ３９へ進み，ＮＯの場合にはステップＳ３７
へ進む。
【００７７】［ステップＳ３７］：探索するレンジブロ
ックを，４分割することになった全てのレンジブロック
とする。
ックを，４分割することになった全てのレンジブロック
とする。
【００７８】［ステップＳ３８］：４分の１の大きさの
ドメインブロックを出力するよう，ドメインユニット２
に通知する。その後，ステップＳ３２へ戻る。
ドメインブロックを出力するよう，ドメインユニット２
に通知する。その後，ステップＳ３２へ戻る。
【００７９】［ステップＳ３９］：すべてのレンジブロ
ックについてｓとｏとベストドメインを示す番号を出力
する。
ックについてｓとｏとベストドメインを示す番号を出力
する。
【００８０】［ステップＳ４０］：ドメインユニット２
に処理の終了を通知する。
に処理の終了を通知する。
【００８１】図６に，ドメインユニット２のフローチャ
ートを示す。ドメインユニット２は，以下の処理を行
う。
ートを示す。ドメインユニット２は，以下の処理を行
う。
【００８２】［ステップＳ５０］：まず，符号化したい
画像を入力する。
画像を入力する。
【００８３】［ステップＳ５１］：次に，現在の大きさ
の全てのドメインブロックに対し，Σi=1 n ａi ，（Σ
i=1 n ａi ）2 などの前計算を行う。
の全てのドメインブロックに対し，Σi=1 n ａi ，（Σ
i=1 n ａi ）2 などの前計算を行う。
【００８４】［ステップＳ５２，Ｓ５３］：コントロー
ルユニット３から通知があるまで，現在の大きさの全て
のドメインブロックについて，前計算したデータと画素
値を，各ドメインブロックごとに順番に繰り返しデータ
パス４に送出する。
ルユニット３から通知があるまで，現在の大きさの全て
のドメインブロックについて，前計算したデータと画素
値を，各ドメインブロックごとに順番に繰り返しデータ
パス４に送出する。
【００８５】［ステップＳ５４］：コントロールユニッ
ト３から通知が送られてきたならば，その通知が終了通
知であるかドメインブロックを分割して出力することを
指示する通知であるかを判定し，終了通知であれば処理
を終了する。分割指示の通知であればステップＳ５５へ
進む。
ト３から通知が送られてきたならば，その通知が終了通
知であるかドメインブロックを分割して出力することを
指示する通知であるかを判定し，終了通知であれば処理
を終了する。分割指示の通知であればステップＳ５５へ
進む。
【００８６】［ステップＳ５５］：４分割したドメイン
の大きさを現在のドメインブロックの大きさとする。そ
の後，ステップＳ５１へ戻り，同様に処理を繰り返す。
の大きさを現在のドメインブロックの大きさとする。そ
の後，ステップＳ５１へ戻り，同様に処理を繰り返す。
【００８７】以上の実施の形態では，ドメインユニット
２の処理と，コントロールユニット３の処理とを分離し
ているが，これらの処理を１つのプロセッサによって実
現することも可能である。
２の処理と，コントロールユニット３の処理とを分離し
ているが，これらの処理を１つのプロセッサによって実
現することも可能である。
【００８８】
【実施例】ここでは，上記の［課題を解決するための手
段］で述べたＰＥの構成例と，図４で述べた処理方法の
実施例を示す。まず，ＰＥの構成例について示す。与え
られるレンジブロックの画素値の集合｛ｂi ｜ｉ＝１，
２，…，ｎ｝において，ビット幅４，ｎ＝９として，以
下のような場合を考える。
段］で述べたＰＥの構成例と，図４で述べた処理方法の
実施例を示す。まず，ＰＥの構成例について示す。与え
られるレンジブロックの画素値の集合｛ｂi ｜ｉ＝１，
２，…，ｎ｝において，ビット幅４，ｎ＝９として，以
下のような場合を考える。
【００８９】 ｂ1 ＝１００１ (10) ｂ2 ＝１１０１ (11) ｂ3 ＝１１１０ (12) ｂ4 ＝１０１０ (13) ｂ5 ＝１１０１ (14) ｂ6 ＝１００１ (15) ｂ7 ＝１０１１ (16) ｂ8 ＝１００１ (17) ｂ9 ＝１００１ (18) なお，これらの値は全て２進数表現である。上記の［発
明の実施の形態］で述べたように，これら，ｂi を定数
と考えずにＰ１を構成した場合，Ｐ１に必要な加算器の
個数は，式(5) より， ４×９−１＝３５ (19) となる。一方，同じく［発明の実施の形態］で上述した
ように，各ｂi を定数として扱うと，
明の実施の形態］で述べたように，これら，ｂi を定数
と考えずにＰ１を構成した場合，Ｐ１に必要な加算器の
個数は，式(5) より， ４×９−１＝３５ (19) となる。一方，同じく［発明の実施の形態］で上述した
ように，各ｂi を定数として扱うと，
【００９０】
【数５】
【００９１】となる。なお，式中のビット値に付された
オーバーラインは，ビット値の反転を表す。
オーバーラインは，ビット値の反転を表す。
【００９２】Σi=1 9ａi は前もって計算されている変数
であるから，結果，Ｐ１に必要な加算器および減算器の
個数は合わせて９個となる。減算器は加算器とほぼ同じ
ハードウェア資源で構成可能である。したがって，Ｐ１
に必要なハードウェア資源を加算器数で３５個から９個
に減らすことができる。このようにして各ＰＥに必要な
ハードウェア資源を減らすことにより，より多くのＰＥ
が実装できるようになり，符号化を高速化させることが
できる。
であるから，結果，Ｐ１に必要な加算器および減算器の
個数は合わせて９個となる。減算器は加算器とほぼ同じ
ハードウェア資源で構成可能である。したがって，Ｐ１
に必要なハードウェア資源を加算器数で３５個から９個
に減らすことができる。このようにして各ＰＥに必要な
ハードウェア資源を減らすことにより，より多くのＰＥ
が実装できるようになり，符号化を高速化させることが
できる。
【００９３】次に，図４で述べた符号化方法の実施例を
示す。ここでは，実施例のためにレンジブロックＲ1 と
ドメインブロックＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を考える。そ
して，ドメインブロックはこの順番で，Ｒ1 に対応する
ＰＥに入力されるものとする。また，Ｒ1 と各ドメイン
ブロックＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 との間のＲを，Ｒ1 と
Ｄ1 との間のＲ＝４０，Ｒ1 とＤ2 との間のＲ＝２０，
Ｒ1 とＤ3 との間のＲ＝６０，Ｒ1 とＤ4 との間のＲ＝
２５，とする。このとき，全てのドメインブロックでｓ
は１未満であったとする。また，ユーザが与える toler
anceの値は３０であったとする。
示す。ここでは，実施例のためにレンジブロックＲ1 と
ドメインブロックＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を考える。そ
して，ドメインブロックはこの順番で，Ｒ1 に対応する
ＰＥに入力されるものとする。また，Ｒ1 と各ドメイン
ブロックＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 との間のＲを，Ｒ1 と
Ｄ1 との間のＲ＝４０，Ｒ1 とＤ2 との間のＲ＝２０，
Ｒ1 とＤ3 との間のＲ＝６０，Ｒ1 とＤ4 との間のＲ＝
２５，とする。このとき，全てのドメインブロックでｓ
は１未満であったとする。また，ユーザが与える toler
anceの値は３０であったとする。
【００９４】まず，図２に示したようにして，Ｒ1 のベ
ストドメインを探索すると，Ｄ1 からＤ4 について順に
Ｒを計算し，結果，Ｄ2 をベストドメインとする。この
とき，Ｒ1 について，Ｄ1 からＤ4 までの４つのドメイ
ンブロックに対し，計４回のＲの計算が行われる。一
方，図４で述べたようにＰＥを構成した場合，Ｒ1 とＤ
2 の間のＲが tolerance未満のため，ベストドメインを
Ｄ2 とし，この時点で処理を終了する。したがって，Ｒ
1 に対し，Ｒの計算はＤ1 とＤ2 の２回しか行われな
い。この実施例のように，一つのレンジブロックに対す
るＲの計算回数が少なくて済むため，符号化時間を短縮
することができる。
ストドメインを探索すると，Ｄ1 からＤ4 について順に
Ｒを計算し，結果，Ｄ2 をベストドメインとする。この
とき，Ｒ1 について，Ｄ1 からＤ4 までの４つのドメイ
ンブロックに対し，計４回のＲの計算が行われる。一
方，図４で述べたようにＰＥを構成した場合，Ｒ1 とＤ
2 の間のＲが tolerance未満のため，ベストドメインを
Ｄ2 とし，この時点で処理を終了する。したがって，Ｒ
1 に対し，Ｒの計算はＤ1 とＤ2 の２回しか行われな
い。この実施例のように，一つのレンジブロックに対す
るＲの計算回数が少なくて済むため，符号化時間を短縮
することができる。
【００９５】以上，quad-tree decomposition 手法に基
づいた画像符号化を行う例について説明したが，この手
法に限らず，Σi=1 n ａi ｂi の演算が必要となる画像
符号化を行う場合に，同様に本発明を適用することが可
能である。
づいた画像符号化を行う例について説明したが，この手
法に限らず，Σi=1 n ａi ｂi の演算が必要となる画像
符号化を行う場合に，同様に本発明を適用することが可
能である。
【００９６】
【発明の効果】以上説明したように，例えばquad-tree
decomposition 手法に基づいた画像符号化を行う際，ハ
ードウェア資源を有効に活用し，従来よりも高速に符号
化を行うことができるようになる。
decomposition 手法に基づいた画像符号化を行う際，ハ
ードウェア資源を有効に活用し，従来よりも高速に符号
化を行うことができるようになる。
【図１】再構成可能なハードウェア上に構成されるＰＥ
のネットワークを表す図である。
のネットワークを表す図である。
【図２】ＰＥの基本的な処理を示したフローチャートを
表す図である。
表す図である。
【図３】ＰＥの構造を表す図である。
【図４】ＰＥのより高速な処理を示したフローチャート
を表す図である。
を表す図である。
【図５】コントロールユニットのフローチャートを表す
図である。
図である。
【図６】ドメインユニットのフローチャートを表す図で
ある。
ある。
【図７】レンジブロックを示す図である。
【図８】ドメインブロックを示す図である。
【図９】レンジブロックの分割を示す図である。
【図１０】quad-tree decomposition 手法の処理を示し
たフローチャートを表した図である。
たフローチャートを表した図である。
１ 再構成可能なハードウェア １１ バッファ １２ プロセッシングエレメント（ＰＥ） ２ ドメインユニット ３ コントロールユニット ４ データパス ５ コントロールパス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 名古屋 彰 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5C059 KK12 KK14 KK17 TA30 TB08 TC03 TD12 UA39 5C078 BA21 BA44 CA25 CA32 DA01 9A001 BB02 EE04 GG01 GG13 HH27
Claims (8)
- 【請求項１】 複数のプロセッシングエレメントの論理
構成またはその論理構成とそれらの相互結合とを動的に
変更することができるハードウェアを用い，２進数の集
合｛ａi ｜ｉ＝１，２，…，ｎ｝と，ｂi ＝ｂi,m ｂ
i,m-1 …ｂi,1というようにｍビットで２進数表現され
る２進数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝とから，
Σi=1 n ａi ｂi の演算を含む処理を行う画像符号化方
法において，前記各２進数ｂi （ｉ＝１，２，…，ｎ）
を定数とみたて，ｂ1,j ，ｂ2,j ，…，ｂn,j の１であ
るビットの数がｎ／２よりも大きいときに，ｂi,j * で
表すビットｂi,j を反転させたビットと，Σi=1 n ａi
の値とを用いて，Σi=1 n ａ i ｂi の部分積の部分和で
ある（ａ1 ｂ1,j ＋ａ2 ｂ2,j ＋…＋ａn ｂn,j ）の計
算を，Σi=1 n ａi −（ａ1 ｂ1,j * ＋ａ2 ｂ2,j * ＋
…＋ａn ｂn,j * ）として，前記プロセッシングエレメ
ントに計算させることを特徴とする再構成可能なハード
ウェアを用いた画像符号化方法。 - 【請求項２】 前記プロセッシングエレメントは，前記
Σi=1 n ａi ｂi の計算を行う際に，２進数の集合｛ａ
i ｜ｉ＝１，２，…，ｎ｝とΣi=1 n ａi とを逐次入力
し，Σi=1 n ａi ｂi の演算をパイプライン処理し，１
クロック毎に１組の｛ａi ｜ｉ＝１，２，…，ｎ｝につ
いてΣi=1 n ａi ｂi を計算することを特徴とする請求
項１記載の再構成可能なハードウェアを用いた画像符号
化方法。 - 【請求項３】 複数の異なる２進数の集合｛ｂi ｜ｉ＝
１，２，…，ｎ｝に各々が対応する複数の前記プロセッ
サエレメントを相互に接続し，それらの各プロセッサエ
レメントが各々複数の異なる２進数の集合｛ａi ｜ｉ＝
１，２，…，ｎ｝とそのΣi=1 n ａi の値とを順次受け
渡し，複数のプロセッサエレメントが各々の２進数の集
合｛ｂi ｜ｉ＝１，２，…，ｎ｝に対し，同時に１クロ
ック毎に前記Σi=1 n ａi ｂi の計算をパイプライン処
理により並列に行うことを特徴とする請求項２記載の再
構成可能なハードウェアを用いた画像符号化方法。 - 【請求項４】 ２進数の集合｛ａi ｜ｉ＝１，２，…，
ｎ｝と，ｂi ＝ｂi, m ｂi,m-1 …ｂi,1 というようにｍ
ビットで２進数表現される２進数の集合｛ｂ i ｜ｉ＝
１，２，…，ｎ｝とから，Σi=1 n ａi ｂi の演算を含
む処理を行う画像符号化装置において，内部の論理構成
またはその論理構成とそれらの相互結合とが動的に変更
可能に構成されている複数のプロセッシングエレメント
と，前記複数のプロセッシングエレメントの論理構成ま
たはその論理構成とそれらの相互結合とを動的に変更す
る制御を行う制御装置とを備え，前記制御装置は，前記
各２進数ｂi （ｉ＝１，２，…，ｎ）を定数とみたて，
ｂ1,j ，ｂ2,j ，…，ｂn,j の１であるビットの数がｎ
／２よりも大きいときに，ｂi,j * で表すビットｂi,j
を反転させたビットと，Σi=1 n ａi の値とを用いて，
Σi=1 n ａi ｂi の部分積の部分和である（ａ1 ｂ1,j
＋ａ2 ｂ2,j ＋…＋ａn ｂn,j ）の計算を，Σi=1 n ａ
i −（ａ1 ｂ1,j * ＋ａ2 ｂ2,j * ＋…＋ａ
n ｂn,j * ）として，前記プロセッシングエレメントに
計算させるように前記プロセッシングエレメントを再構
成し，前記プロセッシングエレメントは，前記Σi=1 n
ａi ｂi の計算を行う際に，２進数の集合｛ａi ｜ｉ＝
１，２，…，ｎ｝とΣi=1 n ａi とを逐次入力し，Σ
i=1 n ａi ｂi の演算をパイプライン処理によって行う
ことを特徴とする再構成可能なハードウェアを用いた画
像符号化装置。 - 【請求項５】 ２進数の集合｛ａi ｜ｉ＝１，２，…，
ｎ｝と，ｂi ＝ｂi, m ｂi,m-1 …ｂi,1 というようにｍ
ビットで２進数表現される２進数の集合｛ｂ i ｜ｉ＝
１，２，…，ｎ｝とから，Σi=1 n ａi ｂi の演算を含
む画像符号化の処理を，複数のプロセッシングエレメン
トの論理構成またはその論理構成とそれらの相互結合と
を動的に変更することができるハードウェアを用いて行
わせるためのプログラムを記録した記録媒体であって，
前記各２進数ｂi （ｉ＝１，２，…，ｎ）を定数とみた
て，ｂ1,j ，ｂ2,j ，…，ｂn,j の１であるビットの数
がｎ／２よりも大きいときに，ｂi,j * で表すビットｂ
i,j を反転させたビットと，Σi=1 n ａi の値とを用い
て，Σi=1 n ａ i ｂi の部分積の部分和である（ａ1 ｂ
1,j ＋ａ2 ｂ2,j ＋…＋ａn ｂn,j ）の計算を，Σi=1
n ａi −（ａ1 ｂ1,j * ＋ａ2 ｂ2,j * ＋…＋ａn ｂ
n,j * ）として，前記プロセッシングエレメントに計算
させるように前記プロセッシングエレメントを再構成す
る処理を，計算機に実行させるプログラムを記録したこ
とを特徴とする画像符号化のためのプログラム記録媒
体。 - 【請求項６】 複数のプロセッシングエレメントの論理
構成またはその論理構成とそれらの相互結合とを動的に
変更することができるハードウェアを用い，複数の第１
の画像ブロックの画素値の集合である２進数の複数の集
合｛ａi ｜ｉ＝１，２，…，ｎ｝の中から，２進数の集
合｛ｂi ｜ｉ＝１，２，…，ｎ｝を画素値とする第２の
画像ブロックに近似する画像ブロックを，複数の前記第
２の画像ブロックに対して各々探索する処理を含む画像
符号化方法において，前記プロセッシングエレメント
を，前記各第２の画像ブロックに対応して構成し，各プ
ロセッシングエレメントに対して，対応する第２の画像
ブロックの２進数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝
を定数とみたてて与え，前記プロセッシングエレメント
に対し，前記複数の第１の画像ブロックを入力として逐
次与え，前記各プロセッシングエレメントに前記第１の
画像ブロックと前記第２の画像ブロックとの近似度を計
算させ，与えられた近似のための閾値以下の近似度で近
似する画像ブロックを見つけると，別の第２の画像ブロ
ックに対応して前記プロセッシングエレメントを再構成
することを特徴とする再構成可能なハードウェアを用い
た画像符号化方法。 - 【請求項７】 複数の第１の画像ブロックの画素値の集
合である２進数の複数の集合｛ａi ｜ｉ＝１，２，…，
ｎ｝の中から，２進数の集合｛ｂi ｜ｉ＝１，２，…，
ｎ｝を画素値とする第２の画像ブロックに近似する画像
ブロックを，複数の前記第２の画像ブロックに対して各
々探索する処理を含む画像符号化を行う装置において，
内部の論理構成またはその論理構成とそれらの相互結合
とが動的に変更可能に構成されている複数のプロセッシ
ングエレメントと，前記複数のプロセッシングエレメン
トの論理構成またはその論理構成とそれらの相互結合と
を動的に変更する制御を行う制御装置とを備え，前記制
御装置は，前記プロセッシングエレメントを前記各第２
の画像ブロックに対応して構成し，各プロセッシングエ
レメントに対して，対応する第２の画像ブロックの２進
数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝を定数とみたて
て与え，前記プロセッシングエレメントに対し，前記複
数の第１の画像ブロックを入力として逐次与え，前記各
プロセッシングエレメントに前記第１の画像ブロックと
前記第２の画像ブロックとの近似度を計算させ，与えら
れた近似のための閾値以下の近似度で近似する画像ブロ
ックを見つけると，別の第２の画像ブロックに対応して
前記プロセッシングエレメントを再構成することを特徴
とする再構成可能なハードウェアを用いた画像符号化装
置。 - 【請求項８】 複数の第１の画像ブロックの画素値の集
合である２進数の複数の集合｛ａi ｜ｉ＝１，２，…，
ｎ｝の中から，２進数の集合｛ｂi ｜ｉ＝１，２，…，
ｎ｝を画素値とする第２の画像ブロックに近似する画像
ブロックを，複数の前記第２の画像ブロックに対して各
々探索する処理を含む画像符号化の処理を，複数のプロ
セッシングエレメントの論理構成またはその論理構成と
それらの相互結合とを動的に変更することができるハー
ドウェアを用いて行わせるためのプログラムを記録した
記録媒体であって，前記プロセッシングエレメントを前
記各第２の画像ブロックに対応して構成し，各プロセッ
シングエレメントに対して，対応する第２の画像ブロッ
クの２進数の集合｛ｂi ｜ｉ＝１，２，…，ｎ｝を定数
とみたてて与え，前記プロセッシングエレメントに対
し，前記複数の第１の画像ブロックを入力として逐次与
え，前記各プロセッシングエレメントに前記第１の画像
ブロックと前記第２の画像ブロックとの近似度を計算さ
せ，与えられた近似のための閾値以下の近似度で近似す
る画像ブロックを見つけると，別の第２の画像ブロック
に対応して前記プロセッシングエレメントを再構成する
処理を，計算機に実行させるプログラムを記録したこと
を特徴とする画像符号化のためのプログラム記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201099A JP2000295613A (ja) | 1999-04-09 | 1999-04-09 | 再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201099A JP2000295613A (ja) | 1999-04-09 | 1999-04-09 | 再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295613A true JP2000295613A (ja) | 2000-10-20 |
Family
ID=14315807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10201099A Pending JP2000295613A (ja) | 1999-04-09 | 1999-04-09 | 再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000295613A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719939B1 (ko) | 2004-10-08 | 2007-05-18 | 재단법인서울대학교산학협력재단 | 영상 움직임 추정기 및 그 영상 움직임 추정기를 이용한영상 압축방법 |
| JP2011181078A (ja) * | 2002-10-31 | 2011-09-15 | Lockheed Martin Corp | プログラマブル回路、関連計算マシン、並びに、方法 |
| JP2013236380A (ja) * | 2002-10-31 | 2013-11-21 | Lockheed Martin Corp | プログラマブル回路、関連計算マシン、並びに、方法 |
| JP2016516352A (ja) * | 2013-03-12 | 2016-06-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチコアネットワークプロセッサ |
-
1999
- 1999-04-09 JP JP10201099A patent/JP2000295613A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181078A (ja) * | 2002-10-31 | 2011-09-15 | Lockheed Martin Corp | プログラマブル回路、関連計算マシン、並びに、方法 |
| JP2013236380A (ja) * | 2002-10-31 | 2013-11-21 | Lockheed Martin Corp | プログラマブル回路、関連計算マシン、並びに、方法 |
| KR100719939B1 (ko) | 2004-10-08 | 2007-05-18 | 재단법인서울대학교산학협력재단 | 영상 움직임 추정기 및 그 영상 움직임 추정기를 이용한영상 압축방법 |
| JP2016516352A (ja) * | 2013-03-12 | 2016-06-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチコアネットワークプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456856B2 (en) | Method of operation for a configurable number theoretic transform (NTT) butterfly circuit for homomorphic encryption | |
| JP3584053B2 (ja) | 複合オペランド内の多ビット要素を選択するためのマスク | |
| US11836368B2 (en) | Lossy data compression | |
| KR20190074195A (ko) | 뉴럴 프로세싱 가속기 | |
| JPH04128982A (ja) | プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法 | |
| TW202147188A (zh) | 神經網路模型的訓練方法和相關産品 | |
| Zhang et al. | Digital circuit design using intrinsic evolvable hardware | |
| CN110795748B (zh) | 基于可重构计算阵列实现流密码算法的方法、系统及介质 | |
| Larkin et al. | An efficient hardware architecture for a neural network activation function generator | |
| Saegusa et al. | An FPGA implementation of real-time K-means clustering for color images | |
| JP2000295613A (ja) | 再構成可能なハードウェアを用いた画像符号化方法，画像符号化装置および画像符号化のためのプログラム記録媒体 | |
| WO2007102518A1 (ja) | 算術符号化装置、算術符号化方法、算術符号化プログラム及びプログラムを格納したコンピュータで読み取り可能な記録媒体 | |
| Folkerts et al. | REDsec: Running Encrypted DNNs in Seconds. | |
| Trainor et al. | Implementation of the 2D DCT using a Xilinx XC6264 FPGA | |
| Nagaraju et al. | Design and implementation of an efficient mixed parallel-pipeline SAD architecture for HEVC motion estimation | |
| US5838392A (en) | Adaptive block-matching motion estimator with a compression array for use in a video coding system | |
| Liao et al. | The algorithm and VLSI architecture of a high efficient motion estimation with adaptive search range for HEVC systems | |
| Fox et al. | FPGA fastfood-A high speed systolic implementation of a large scale online kernel method | |
| Senthilkumar et al. | Power Reduction in DCT Implementation using Comparative Input Method | |
| Dobai et al. | Evolutionary digital circuit design with fast candidate solution establishment in field programmable gate arrays | |
| JP2000102005A (ja) | 再構成可能アーキテクチャを用いた画像符号化方法及びそのための装置、及びそのための方法を記述したプログラムを記録した記録媒体 | |
| Nagano et al. | An efficient implementation method of a metric computation accelerator for fractal image compression using reconfigurable hardware | |
| Babu et al. | Area efficient and high-speed Galois field multiplier for mobile edge computing devices | |
| Ngo et al. | A novel pipelined architecture of entropy filter | |
| Chen et al. | Data encryption using non-uniform 2-D von neumann cellular automata |