JPH06266647A - アドレスバス拡張装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は入力アドレスよりアドレス幅を拡張し
たアドレスを発生するアドレスバス拡張装置に関し，ア
ドレス入力に対して拡張アドレスが出力するまでの遅延
を短縮することを目的とする。 【構成】拡張アドレス幅に対応した複数のフリップフロ
ップで構成するフリップフロップ・ページセルを複数個
設ける。拡張アドレスの設定位置を指示するアドレスバ
スからのアドレスとデータ書込制御線の入力により，一
つのフリップフロップ・ページセルを指定するデコーダ
を備え，デコーダにより指定されたフリップフロップ・
ページセルは，データバス上に入力された拡張アドレス
を内部の各フリップフロップに設定するよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリのアドレスバス拡
張装置に関する。近年サービスの多様化，高機能化によ
りソフトウェアのプログラム容量は大幅に増加してい
る。プロセッサがメモリへアクセスするアドレスバスの
線幅は，一定のメモリ容量に対応しているが，プログラ
ムの大容量化によりプロセッサのアドレス幅を越えるア
ドレス幅を管理できるようにするため，アドレスバスの
拡張が行われている。

【０００２】従来のアドレスバス拡張装置には，汎用Ｒ
ＡＭを用いてアドレスの変換が行われているが，種々の
欠点があり，構成が簡単で高速動作することが望まれて
いる。

【０００３】

【従来の技術】図５は従来例の構成図，図６は書き込み
動作と，読み出し動作の説明図，図７はメモリ拡張の説
明図である。

【０００４】図５の構成は，拡張前のアドレスが１Ｍワ
ードを指示するアドレス（Ａ００〜Ａ１９の２０ビッ
ト）として２０本の線を使用するのに対し，拡張により
６４Ｋワード（Ａ００〜Ａ１５の１６ビットで指示）の
ページ切替えによりアドレスバスを１６Ｍワード（Ａ０
０〜Ａ２３の２４本）に拡張する例である。

【０００５】メモリを１Ｍワードから１６Ｍワードへ拡
張した場合のアドレス領域を図７により説明する。アド
レスを拡張しない場合に設けられている図７で斜線で示
す１Ｍのメモリ（Ｍ０とする）に対しては，１６進符号
で０００００〜ＦＦＦＦＦ（Ｆは４ビットの２進符号の
「１１１１」に対応する）のアドレス（２０本のアドレ
ス線）によりアクセスすることができる。一方，増設さ
れた１５Ｍｂ（Ｍ１〜Ｍ１５）のアドレスは，図７に示
すように１６進符号で１０００００〜ＦＦＦＦＦＦの範
囲であり，２４本のアドレス線が必要である。そして，
拡張された１６Ｍワードのメモリは，６４Ｋワードをペ
ージとして２５６ページの何れのページであるかをＥＡ
１６〜ＥＡ２３（８本のアドレス線）により指定し，各
ページ内の１つのワードはＡ００〜Ａ１５の１６ビット
によりアドレスされる。

【０００６】上記図７に示すアドレス拡張を行う図５の
装置において，５０はセレクタ１，５１は汎用ＲＡＭ，
５２はセレクタ２である。この装置は，プロセッサのア
ドレスバスとして１Ｍワードのメモリをアクセスするこ
とができる２０ビットのバス幅（Ａ００〜Ａ１９）を受
け取り，拡張アドレスを発生する場合，下位の１６ビッ
ト（Ａ００〜Ａ１５）はそのまま拡張アドレスとして出
力されるが，上位の４ビット（Ａ１６〜Ａ１９）が入力
されると，６４Ｋワードのページを表す８ビットの拡張
アドレス（ＥＡ１６〜ＥＡ２３）を発生する。但し，拡
張メモリの全部のページではなく予め設定された一定の
ページ（図５の例では１６ページ分）に対応する拡張ア
ドレスを発生する。なお，アドレスのビットＡ００は最
下位ビットであり，Ａ００〜Ａ１５のアドレス線を図示
省略した。

【０００７】図５の構成でａ〜ｈとして示す入・出力信
号を説明すると，ａは汎用ＲＡＭ５１へ拡張アドレスを
データとして書き込むためのデータバス（Ｄ０〜Ｄ７）
であり，このデータバスは汎用ＲＡＭ５１に書き込まれ
たデータ（拡張アドレス）を確認するために読み出しを
行った時に，読み出されたデータを出力する場合に使用
される。ｂ．は，プロセッサから供給されるアドレスの
上位４ビット（Ａ１６〜Ａ１９）が入力されるアドレス
バス１であり，アドレスバス拡張装置を使用する場合に
は，この４ビットがアドレスバス拡張装置において８ビ
ットに拡張される。

【０００８】ｃ．は汎用ＲＡＭ５１に８ビットの拡張ア
ドレスを書き込む時に，各拡張アドレスを書き込む位置
を指定する４ビットのアドレス（Ａ００〜Ａ０３）が入
力するアドレスバス２であり，４ビットにより１６個の
拡張アドレスを指定することができる。なお，汎用ＲＡ
Ｍ５１に書き込まれた拡張アドレスの内容を確認する場
合には，このアドレスバスにより読み出し位置が指定さ
れる。

【０００９】ｄ．はデータ書込制御線（ＷＲ）であり，
この制御線の信号が書き込み（Ｗで表す）を指示した場
合，汎用ＲＡＭ５１に拡張アドレスが書き込まれるが，
それ以外は読み出し（Ｒで表示）が指示され，アドレス
バスｂから入力するアドレスに対応する拡張アドレスが
乱用ＲＡＭ５１から読み出される。

【００１０】ｅ．はアドレスバス拡張装置未使用制御線
（UN USE) であり，アドレスバス拡張装置を使用しない
場合（図７のＭ０のメモリにアクセスする場合，入力さ
れるＡ１９〜Ａ０の２０ビットのアドレスをそのまま変
換せずに出力し，Ａ２３〜Ａ２０は“０”とする）に出
力が発生する制御線である。ｆ．はセレクタ１（５０）
に入力する一方のアドレスバス（Ａ１６〜Ａ１９）の４
ビットをそのままセレクタ２へ入力するバスであり，ｇ
は接地されて論理“０”を表す４ビットのバスであり，
前記ｆ．の４ビットと合わせて拡張装置を使用しない場
合のアドレスを発生する。ｈ．はセレクタ２（５２）か
ら出力される拡張アドレスバス（ＥＡ１６〜ＥＡ２３）
である。

【００１１】図５に示す従来例の動作を図６に示す書き
込み動作と，読み出し動作の説明図を用いて説明する。
図６のＡ．は図５の構成において拡張アドレスの書き込
み動作に関連する構成だけを示す。汎用ＲＡＭ５１に対
し拡張アドレス（８ビット）を書き込む（設定する）
時，上位装置（図示されないプロセッサ等）の制御によ
り汎用ＲＡＭ５１のデータ書込み制御線（ＷＲ）及びチ
ップセレクト端子（ＣＳ）が駆動され，セレクタ５０
（図５）がｃで示すアドレスバス２（Ａ００〜Ａ０３）
を選択して，そのアドレスにより汎用ＲＡＭ５１内の書
き込み位置が指定される。

【００１２】これと同時に，データバスａから拡張アド
レス（８ビット）が入力されると，アドレスバス２によ
り指示されたアドレスに拡張アドレスが書き込まれる。
アドレスバス２のアドレスを順次変化させて，それぞれ
に対応する拡張アドレスが汎用ＲＡＭ５１に書き込まれ
る。Ａ００〜Ａ０３のアドレスにより１６個の拡張アド
レスが設定される。汎用ＲＡＭ５１に設定された拡張ア
ドレスを確認したい場合は，アドレスバス２からアドレ
スＡ００〜Ａ０３を指定して読み出すことによりデータ
バスａから読み出しデータを取り出すことができる。

【００１３】Ｂ．は上記のＡ．により設定された拡張ア
ドレスの読み出し動作に関連する構成を示す。この場
合，セレクタ５０（図５）はデータ書込制御線ｄが駆動
されないので，ｂで示すアドレスバス１（Ａ１６〜Ａ１
９）が選択されて読み出しアドレスとして汎用ＲＡＭ５
１に供給され，該当するアドレスからデータが読み出さ
れて，セレクタ５２に供給される。

【００１４】セレクタ５２はアドレスバス拡張装置未使
用制御線ｅにより選択を行い，制御線ｅが駆動された場
合はアドレスバス１から入力したＡ１６〜Ａ１９の４ビ
ット（ｂ，ｆで示す）に，全てのビットが“０”である
４ビット（ｇで示す）を付加した合計８ビットのアドレ
スを選択して図７の斜線で示す１Ｍワードをアクセスす
る。アドレスバス拡張装置未使用制御線ｅが駆動されな
い場合，セレクタ５２は汎用ＲＡＭ５１から読み出され
た８ビットを選択して，ｈで示す拡張アドレス（ＥＡ１
６〜ＥＡ２３）が発生する。

【００１５】

【発明が解決しようとする課題】上記従来のページ切替
えによるアドレスバス拡張装置では，電源をオンした時
のようにアドレスバス拡張装置（汎用ＲＡＭ）が初期化
されていない時（拡張アドレスが書き込まれていない
時）や，アドレスバス拡張装置を使用しない時には，そ
の装置を迂回するためにの手段が必要であり，図５の構
成ではセレクタ５２により迂回を実現している。

【００１６】ところが，セレクタ５２は，アドレスバス
拡張装置を迂回する時以外においてもアドレスバスに挿
入されて，アドレスバス拡張装置未使用制御線ｅによる
選択動作が行われるためセレクタ５２の動作による信号
の遅延が常時必ず発生する。

【００１７】さらにアドレスバス拡張装置の拡張アドレ
スを設定するためのアドレスが，図５に示すようにアク
セス時のアドレスバス１（Ａ１６〜Ａ１９）とは別にア
ドレスバス２（Ａ００〜Ａ０３）から供給される場合
は，アドレスバス拡張装置の前段にセレクタ５０が必ず
必要となる。

【００１８】このように，従来のアドレスバス拡張装置
によれば，セレクタ５０やセレクタ５２を設ける必要が
あるため遅延が発生して高速化ができないという問題が
あった。

【００１９】本発明はアドレス入力に対して拡張アドレ
スが出力するまでの遅延を短縮することができるアドレ
スバス拡張装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理図で
ある。図１において１はアドレスバス拡張装置，１０は
拡張アドレスの線幅（ビット数）に対応する個数のフリ
ップフロップからなるフリップフロップ・ページセルで
あり，各拡張アドレスに対応して一つのページセルが設
けられている。１１はページセル内の各フリップフロッ
プ（ＦＦで表示）である。また，アドレスバス拡張装置
１へ入出力するバスまたは信号として，ａはメモリアク
セス用のアドレスが入力する第１のアドレスバス，ｂは
拡張アドレスを設定用のアドレスが入力する第２のアド
レスバス，ｃはデータ書込制御線，ｄは拡張アドレスの
設定用のデータバス，ｅはアドレスバス拡張装置未使用
制御線，ｆは拡張アドレスバスである。なお，これらの
各符号ａ〜ｆが表す各バスまたは制御線は，上記図５，
図６に示す各符号ａ〜ｆとは異なるものである。

【００２１】本発明はアドレスバス拡張装置をフリップ
フロップ（ＦＦ）で構成して，従来使用していたアドレ
スバス切替装置（図５のセレクタ１，セレクタ２）を不
用にすると共にアドレスバス拡張装置が初期化されてい
ない時にはアドレスバス拡張装置を迂回するのと同じに
見えるようにする。

【００２２】

【作用】アドレスバス拡張装置１に拡張アドレスを設定
する場合，拡張アドレス設定用の第２のアドレスバスｂ
に拡張対象となるアドレスを入力して，一つのフリップ
フロップ・ページセル１０を指定し，データ書込制御線
ｃを駆動し，更にデータバスｄに書き込むべき拡張アド
レスを入力すると，該当するフリップフロップ・ページ
セル１０内の各フリップフロップ１１に拡張アドレスが
設定される（書き込まれる）。この後，第１のアドレス
バスａから，アクセス用のアドレスが供給され，データ
書込制御線ｃを駆動せず読み出し制御の状態にすると，
アドレスに対応するフリップフロップ・ページセル１０
から，その中に設定された拡張アドレスが拡張アドレス
バスｆへ出力される。これにより，従来例で必要とされ
たアドレスバス切替装置（図５のセレクタ１）を不用に
することができる。

【００２３】電源オン時等においてアドレスバス拡張装
置が初期化されていない時及びアドレスバス拡張装置を
使用しない場合は，アドレスバス拡張装置未使用制御線
ｅを駆動することにより，ハードウェア的に各フリップ
フロップ・ページセルをセットまたはリセットする。こ
の後，第１のアドレスバスａからアクセス用のアドレス
が入力した場合に，アドレスバス拡張装置１による変換
が行われないように動作する。これにより，従来例で使
用していたアドレスバス切替装置（図５のセレクタ２）
を不用にすることができる。

【００２４】

【実施例】図２は実施例の構成図，図３はフリップフロ
ップ・ページセルの構成例である。

【００２５】図２の実施例は，上記図７の場合と同様に
１Ｍワードのメモリのアドレス（Ａ００〜Ａ１９）を１
６Ｍワードのメモリのアドレス（Ａ００〜Ａ１５，ＥＡ
１６〜ＥＡ２３）へ拡張する例であり，図中２０はアド
レスバス拡張装置，２１は第１デコーダ，２２は第２デ
コーダ，２３はフリップフロップ（ＦＦ）ページセル
（以下，ＦＦページセルという）であり，２３−０〜２
３−１５の１６個のＦＦページセルが設けられている。
なお，アドレスＡ００〜Ａ１５についてはアドレス拡張
と関係なく使用されるので図示省略されている。

【００２６】図２に示す各バスまたは信号を表すａ〜ｆ
は上記図１の同じ符号に対応し，ａはメモリアクセス用
のアドレスバスＡ１６〜Ａ１９が入力するアドレスバス
（図１の第１のアドレスバスと同じ），ｂは拡張アドレ
スバスを設定するためのアドレスＡ００〜Ａ０３が入力
するアドレスバス（図１の第２のアドレスバスと同
じ），ｃは拡張アドレスをフリップフロップ・ページセ
ルに書き込む時に信号を発生するデータ書込制御線（Ｗ
Ｒ），ｄはＤ０〜Ｄ７の８ビットのデータ（拡張アドレ
ス）が発生するデータバス，ｅはアドレスバス拡張装置
を使用しない時に駆動信号が発生するアドレスバス拡張
装置未使用制御線（UN USE），ｆは拡張アドレスバスＥ
Ａ１６〜ＥＡ２３が出力される拡張アドレスバス，ｇは
第１デコーダ２１から発生して特定の一つのセルを選択
するセルセレクト信号，ｈは第２デコーダ２２から発生
して特定の一つのセルに対してデータの書き込みを指示
するデータライトセレクト信号である。

【００２７】図２に示すＦＦページセルの構成例を図３
に示す。図３の構成例において，ＦＦページセル２３
は，８個のフリップフロップ（ＦＦ０〜ＦＦ７）と各Ｆ
Ｆからのデータ出力を個別に拡張アドレスバスｆの各線
に供給する制御を行う３ステートバッファ（ゲート）２
３０とで構成され，各フリップフロップは，セット端子
Ｓ，リセット端子Ｒ，データ入力端子Ｄ，データ出力端
子Ｑ，クロック端子ＣＫを備えたＤ型フリップフロップ
である。

【００２８】図３の各フリップフロップＦＦ０〜ＦＦ７
において，データ入力端子Ｄには図２のデータバスｄか
ら対応するビットが入力され，クロック端子ＣＫには図
２の第２デコーダから出力されたデータライトセレクト
信号ｈが入力され，３ステートバッファ２３０の制御端
子には図２の第１のデコーダから発生するセルセレクト
信号ｇが入力される。各ＦＦ０〜ＦＦ７のセット端子Ｓ
またはリセット端子Ｒには，予めＦＦページセル２３の
番号に対応した状態（セットまたはリセット）になるよ
う未使用制御線ｅとハード的に接続されている。

【００２９】図２に示す実施例の動作を図３を参照しな
がら説明する。電源投入時等やアドレス拡張しない時
（アドレスバス拡張装置を使用しない時）は，図２の未
使用制御線ｅが駆動されて各ＦＦページセル２３−０〜
２３−１５に供給される。これにより，各ＦＦページセ
ルでは図３に示す構成により，ＦＦ０〜ＦＦ７が予め配
線により決められたセット端子またはリセット端子が駆
動されて，それぞれセット状態またはリセット状態に設
定する。

【００３０】図４は未使用制御線により設定される各Ｆ
Ｆページセルの内容を表す図である。図２のＦＦページ
セル番号０（２３−０）に対しては，未使用制御線ｅよ
り図３に示すＦＦ０〜７は全てリセットされ，「０００
０００００」が設定された状態となり，ＦＦページセル
番号１（２３−１）に対しては，その中のＦＦ０だけセ
ットされ，他のＦＦ１〜ＦＦ７は全てリセットされ「０
００００００１」が設定された状態となる。他のＦＦペ
ージセル番号２〜７についても図４に示すようにそれぞ
れ設定される。

【００３１】アドレスバス拡張装置を使用しない場合
は，上記図４のように未使用制御線ｅにより各ＦＦペー
ジセル２３−０〜２３−１５を設定した後，アドレスバ
スａにアドレスＡ１６〜Ａ１９が入力すると，第１デコ
ーダ２１においてアドレスがデコードされ，デコード結
果により一つのセルセレクト信号ｇが発生する。セルセ
レクト信号ｇが入力したＦＦページセルでは，図３に示
す３ステートバッファ２３０のゲートを駆動して，各Ｆ
Ｆ０〜ＦＦ７に対して上記の未使用制御線ｅにより設定
された内容を表す各データ出力端子Ｑの信号を並列に通
過させて，拡張アドレスバスｆへ出力する。この場合，
拡張アドレスバスｆからは，アドレスバスａに入力した
アドレスに対してアドレス線は拡張しているが，同じア
ドレス値が出力され，実質的にアドレスバス拡張装置２
０を迂回したのと同じ動作を行う。

【００３２】アドレスバス拡張装置２０に，拡張アドレ
スを設定する場合，拡張アドレスを設定したい位置を表
すアドレスＡ００〜Ａ０３をアドレスバスｂに入力し，
割り当てられた拡張アドレスをデータバスｄに入力し，
更にデータ書込制御線（ＷＲ）ｃを駆動する。図２の第
２のデコーダ２２は，アドレスバス（Ａ００〜Ａ０３）
ｂとデータ書込制御線ｃの入力によりデコードを行い，
デコード結果として対応する一つのＦＦページセル２３
に対するデータライトセレクト信号ｈを発生する。図３
に示すＦＦページセル２３では，データライトセレクト
信号ｇが入力すると各ＦＦ０〜ＦＦ７のクロック端子に
供給され，この時データバスｄに出力されているＤ０〜
Ｄ７の各ビット信号が，それぞれＦＦ０〜ＦＦ７のデー
タ入力端子Ｄから供給されて内部に設定される。このよ
うな設定動作を，アドレスバスｂのアドレスを変化し，
それぞれの拡張アドレスをデータバスｄから設定するこ
とにより順次行い，全てのＦＦページセルに対して設定
する。

【００３３】上記により拡張アドレスの設定が行われた
後，拡張アドレスを発生する場合，アドレスバスａから
アドレスＡ１６〜Ａ１９が入力され，データ書込制御線
ｃが駆動されないと，第１デコーダ２１によりデコーダ
が行われて，一つのセルセレクト信号が発生する。この
セルセレクト信号は対応するＦＦページセル２３の３ス
テートバッファ２３０（図３）に供給されることによ
り，そのＦＦページセルに設定されていた拡張アドレス
が拡張アドレスバスｆに出力される。

【００３４】

【発明の効果】本発明によれば，従来必要であったアド
レスバス拡張装置の入力側に設けられた拡張アドレスの
書込み用アドレスとアクセス用のアドレスを選択切替え
するセレクタを不用にすると共に，アドレスバス拡張装
置の出力側に設けられた拡張装置未使用時のアドレスと
拡張装置使用時のアドレスを選択切替するセレクタを不
用にすることができるので，未拡張アドレスの入力から
拡張アドレス出力までの遅延を短縮することができ，ア
ドレスバスを高速化することができる。

【００３５】また，アドレスバス拡張装置が高速化する
ため，システム全体の処理速度の向上を達成することが
できる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】実施例の構成図である。

【図３】フリップフロップ・ページセルの構成例であ
る。

【図４】未使用制御線により設定される各ＦＦページセ
ルの内容を表す図である。

【図５】従来例の構成図である。

【図６】書き込み動作と読み出し動作の説明図である。

【図７】メモリ拡張の説明図である。

【符号の説明】

１ アドレスバス拡張装置 １０ フリップフロップ（ＦＦ）・ページセル １１ フリップフロップ（ＦＦ） ａ 第１のアドレスバス ｂ 第２のアドレスバス ｃ データ書込制御線 ｄ データバス ｅ アドレスバス拡張装置未使用制御線 ｆ 拡張アドレスバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力アドレスよりアドレス幅を拡張した
   アドレスを発生するアドレスバス拡張装置において，拡
   張アドレス幅に対応した複数のフリップフロップで構成
   するフリップフロップ・ページセルを複数個設け，拡張
   アドレスの設定位置を指示するアドレスバスからのアド
   レスとデータ書込制御線の入力により，一つのフリップ
   フロップ・ページセルを指定するデコーダを備え，前記
   デコーダにより指定されたフリップフロップ・ページセ
   ルは，データバス上に入力された拡張アドレスバスを内
   部の各フリップフロップに設定することを特徴とするア
   ドレスバス拡張装置。
2. 【請求項２】 請求項１において，アクセス用のアドレ
   スを入力する第１のアドレスバスのアドレスをデコード
   するデコーダを備え，前記デコーダから発生する一つの
   フリップフロップ・ページセルを指定する信号は，対応
   するフリップフロップ・ページセル内の各フリップフロ
   ップの出力を拡張アドレスバスへ出力する制御を行うト
   ライステートバッファに供給され，指定されたフリップ
   フロップ・ページセルの出力を拡張アドレスバスへ出力
   することを特徴とするアドレスバス拡張装置。
3. 【請求項３】 請求項１または２において，前記フリッ
   プフロップ・ページセルの各フリップフロップは，アド
   レスバス拡張装置未使用制御線の信号により予め決めら
   れた状態にセットまたはリセットするよう駆動する固定
   の配線を備え，アドレスバス拡張装置未使用時及び電源
   オン時に前記アドレスバス拡張装置未使用制御線を駆動
   して前記各フリップフロップ・ページセルの状態を設定
   後，アクセス用のアドレスバスに対応したフリップフロ
   ップ・ページセルからアドレスバス拡張装置を迂回した
   場合と同じアドレスを発生することを特徴とするアドレ
   スバス拡張装置。