JPH0844565A - レジスタファイル装置及びレジスタファイルアクセス方法 - Google Patents

レジスタファイル装置及びレジスタファイルアクセス方法

Info

Publication number
JPH0844565A
JPH0844565A JP7025821A JP2582195A JPH0844565A JP H0844565 A JPH0844565 A JP H0844565A JP 7025821 A JP7025821 A JP 7025821A JP 2582195 A JP2582195 A JP 2582195A JP H0844565 A JPH0844565 A JP H0844565A
Authority
JP
Japan
Prior art keywords
window
register
registers
write
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7025821A
Other languages
English (en)
Other versions
JP3676411B2 (ja
Inventor
Young Robert
ロバート・ヤング
N Joy William
ウィリアム・エヌ・ジョイ
Allen Michael
マイケル・アレン
Torenburei Maaku
マーク・トレンブレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH0844565A publication Critical patent/JPH0844565A/ja
Application granted granted Critical
Publication of JP3676411B2 publication Critical patent/JP3676411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【目的】 アクセス時間を早くしたレジスタウィンドウ
ファイル方法及びその装置。 【構成】 レジスタファイルは複数のレジスタから形成
されている。レジスタは複数の論理ウィンドウにグルー
プ化されている。ウィンドウ選択論理は論理ウィンドウ
の中から選択し、それにより、任意の時点でアクセスを
選択された論理ウィンドウに制限する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
関し、特に、マイクロプロセッサにおいてレジスタファ
イルをアクセスするための論理演算装置に関わる装置及
び方法に関する。
【０００２】
【従来の技術】マイクロプロセッサチップは論理演算装
置（ＡＬＵ）と、１つのレジスタファイルとして編成さ
れる複数のレジスタとを含む。演算命令、論理命令又は
ロード／ストア命令などのいくつかの命令によって、Ａ
ＬＵはレジスタファイル中の１つ又は複数のレジスタか
らデータを読取り、その命令により定義されている演算
を実行し、次にその結果をレジスタファイル中の１つ又
は複数の指定のレジスタにライトバックする。このシー
ケンスは実質的には命令ごとに起こるので、システムの
総合的なデータ処理速度を考える上でレジスタファイル
のアクセス時間は最も重要な問題である。
【０００３】図１を参照すると、従来の技術によるレジ
スタアクセス回路のブロック線図が示されている。レジ
スタアクセスブロック線図３００はＡＬＵ３１０と、レ
ジスタメモリアレイ３３０と、仮想／物理アドレス変換
器３２０と、読取りデータ経路３４０と、書込みデータ
経路３５０とを含む。読取りデータ経路３４０と書込み
データ経路３５０はＡＬＵ３１０と、レジスタメモリア
レイ３３０とにそれぞれ結合している。
【０００４】従来の技術の１例によれば、レジスタメモ
リアレイ３３０は本発明の譲受人であるＳｕｎ Ｍｉｃ
ｒｏｓｙｓｔｅｍｓ，Ｉｎｃ．が開発したＳＰＡＲＣマ
イクロプロセッサのシリーズの中で使用されているよう
なウィンドウ形レジスタアレイである。ＳＰＡＲＣシリ
ーズの様々なマイクロプロセッサには、４０個から５２
０個までのレジスタがある。全てのＳＰＡＲＣマイクロ
プロセッサは共通のレジスタファイル編成を共用してい
る。全レジスタのうち８つは大域レジスタとして専用の
レジスタである。残るレジスタは各１６個よりなるレジ
スタセットにグループ分けされている。各セットに含ま
れる１６個のレジスタのうち８つはＬＯＣＡＬレジスタ
として指定され、８つはＯＵＴレジスタとして指定され
ている。レジスタセットはさらに複数のウィンドウに編
成されている。各ウィンドウは８つの大域レジスタと、
８つのＩＮレジスタと、８つのＬＯＣＡＬレジスタと、
８つのＯＵＴレジスタとを含む。ウィンドウは、１つの
ウィンドウのＯＵＴレジスタが隣接ウィンドウのＩＮレ
ジスタと物理的に同一のレジスタであるように配列され
ている。２つの隣接ウィンドウが共用する共通レジスタ
は異なる仮想アドレスを有するが、実際にはレジスタメ
モリアレイ中の物理アドレスは共通である。さらに、ど
のウィンドウも同じ組の大域レジスタを共用する。従っ
て、物理レジスタの数は仮想レジスタの数より少なくな
る。この件に関する詳細については、カリフォルニア州
メンロパークのＳＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎａ
ｌより入手可能であるＳＰＡＲＣ Ａｒｃｈｉｔｅｃｔ
ｕｒｅ Ｍｏｎｕａｌを参照。
【０００５】レジスタメモリアレイ３３０を特に参照す
ると、個々のレジスタ２０(1) から２０(m) はマイクロ
プロセッサチップにトップダウン方式でＳＲＡＭ配列さ
れるのが典型的である。各レジスタ２０(1) から２０
(m) は（ｎ）ビット幅であり、（ｎ）個のメモリセルを
含む。ビット線２２(1)〜２２(n)はメモリアレイの高さ
に沿って伸びている。各レジスタ２０(1) から２０(m)
からの１つのセルは特定のビット線に結合しており、そ
の特定のビット線を同様の位置にあるメモリセルと互い
に共用し合う。すなわち、たとえば、各レジスタ２０
(1) から２０(m) からの第５のメモリセルはビット線２
２(5) に結合しているのである。
【０００６】簡潔を期するため、レジスタメモリアレイ
３３０は図１には１つの読取りポートと、１つの書込み
ポートのみを有するものとして示されている。ところ
が、典型的には、ＬＡＵ３１０は命令ごとに２つ（以
上）のデータ語をレジスタメモリアレイ３３０から読取
る。ＡＬＵ３１０がスーパスカラプロセッサである場
合、ＡＬＵは一度に２つ以上の命令を実行することが可
能であるので、この能力を支援するために、レジスタメ
モリアレイ３３０は典型的にはいくつかの読取りポート
と、いくつかの書込みポートとを有する。さらに、ＡＬ
Ｕ３１０がパイプライン化されている場合、すなわち、
同時にいくつかの命令の異なる部分について動作する場
合には、いずれかの任意の時点で、ＡＬＵ３１０が読取
っているレジスタのウィンドウはＡＬＵ３１０が書込ん
でいるレジスタの同じウィンドウではないということに
もなるであろう。従って、パイプライン化プロセッサに
おけるいずれかの任意の時点で、レジスタメモリアレイ
３３０からの実行パイプラインの開始時に１つの命令に
関わる入力を読取るための現在ウィンドウポインタは、
メモリアレイ３３０への実行パイプラインの終了時に命
令の結果を書込むための現在ウィンドウとは異なる値を
有することもありうるだろう。
【０００７】一つの実施例では、ウィンドウ０からウィ
ンドウ１５とアドレス指定された１６個のウィンドウが
ある。各々のウィンドウは、３２個のレジスタをアドレ
ス指定できる。レジスタはプログラマにより、現在ウィ
ンドウとは無関係である仮想レジスタ番号を使用してア
ドレス指定される。この実施例においては、８つの大域
レジスタをレジスタ０からレジスタ７としてアドレス指
定する。同様に、８つのＯＵＴレジスタをレジスタ８か
らレジスタ１５としてアドレス指定し、８つのＬＯＣＡ
Ｌレジスタをレジスタ１６からレジスタ２３としてアド
レス指定し、８つのＩＮレジスタはレジスタ２４からレ
ジスタ３１としてアドレス指定する。この実施例のウィ
ンドウは１６個であり、また、各々のウィンドウは３２
個のレジスタをアドレス指定することができるので、メ
モリアレイ３３０が５１２個のレジスタを有していなけ
ればならないことは明白であろう。しかしながら、レジ
スタは重複使用されるため、メモリアレイ３３０にある
物理レジスタの数は５１２個より少ない。この例では、
８つの大域レジスタに加えて、ウィンドウ１６個分のレ
ジスタ（ウィンドウごとに８つのＬＯＣＡＬレジスタ
と、８つのＩＮ／ＯＵＴレジスタがある）があるので、
メモリアレイ３３０の中の物理レジスタの総数は実際に
は２６４である。
【０００８】仮想／物理変換器３２０は、プログラマが
指定した仮想レジスタ番号からメモリアレイ３３０中の
物理レジスタ番号への変換を実行する。現在ウィンドウ
番号（すなわち、ウィンドウ０から１５）と、そのウィ
ンドウの中における仮想レジスタ番号（すなわち、仮想
レジスタ０から３１）とを与えられると、変換器論理３
２０は対応する物理レジスタ番号（すなわち、物理レジ
スタ０から２６４）を与える。尚、１６個のウィンドウ
があるので、１つのウィンドウを４ビット数によって指
定できる（２4 ＝１６）ことに注意する。さらに、１つ
のウィンドウの中には３２個のレジスタがあるので、ウ
ィンドウ内の特定の１つのレジスタを５ビット仮想レジ
スタ番号によって指定できる（２5 ＝３２）。また、メ
モリアレイ３３０には２６４個の物理レジスタがあるの
で、１つの物理レジスタを９ビットの物理レジスタ番号
によって指定できる（２9 ＝５１２，５１２＞２６
４）。
【０００９】一実施例では、仮想／物理変換器３２０は
変換を実行するためにステアリング論理と、加算器とを
使用する。この実施例においては、メモリアレイ３３０
は初めの８つのレジスタが大域レジスタであるような構
造をもつ。そこで、メモリアレイ３３０の次の２５６個
のレジスタは特定ウィンドウ所属レジスタとなる。それ
らの特定ウィンドウ所属レジスタはメモリアレイ３３０
の中で昇順ウィンドウ番号によってグループ化されると
共に、各ウィンドウの中では昇順仮想レジスタ番号によ
ってさらにグループ化される。この構成では、変換すべ
き仮想レジスタ番号が大域レジスタの仮想レジスタ番号
（すなわち、０から７）であるならば、変換論理３２０
が与える物理レジスタ番号は仮想レジスタ番号と同じに
なる。これに対し、変換すべき仮想レジスタ番号が特定
ウィンドウ所属レジスタの仮想レジスタ番号である場合
には、変換器３２０が実行する仮想／物理レジスタ変換
計算はより複雑になる。まず、変換器３２０は現在ウィ
ンドウポインタを左へ場所４つだけシフトし、次に、シ
フト後の現在ウィンドウポインタを変換すべき仮想レジ
スタ番号に加算する。最後に、変換器３２０はその結果
の和を取り上げ、モジュロ２５６演算を実行して、変換
すべき仮想レジスタ番号に対応する物理レジスタ番号を
得る。尚、２５６はウィンドウの数（１６）に各ウィン
ドウ中の実際の物理レジスタの数（１６）を乗算した数
である。ウィンドウの数又は１つのウィンドウの中のレ
ジスタの数が異なる実施例においては、モジュロ演算の
基底を相応して調整することになるであろう。
【００１０】レジスタメモリアレイ３３０から１つのレ
ジスタを読取るために、ＡＬＵ３１０は読取るべきレジ
スタのウィンドウと、読取るべきレジスタの仮想レジス
タ番号とを現在ウィンドウポインタ（読取り）バス３６
５及び仮想レジスタ番号（読取り）バス３６０を各々使
用して、変換器論理３２０に指定する。次に、変換器論
理３２０は読取るべきレジスタのウィンドウと、読取る
べきレジスタの仮想レジスタ番号とを物理レジスタ番号
に変換し、この物理レジスタ番号を物理レジスタ番号
（読取り）バス３７０を使用してメモリアレイ３３０に
指定する。読取るべき物理レジスタ番号を受けると、ア
クセスすべきレジスタの個々のメモリセルのデータ内容
が各々のビット線２２(1)から２２(n)に置かれ、読取り
データ経路３４０によってＡＬＵ３１０へ転送される。
【００１１】同様に、メモリアレイ３３０の１つのレジ
スタに書込むときには、ＡＬＵである機能ユニット３１
０は現在ウィンドウポインタ（書込み）バス３８５及び
仮想レジスタ番号（書込み）バス３８０を使用して、書
込むべきウィンドウと、書込むべきレジスタの仮想レジ
スタ番号とを変換器論理３２０にそれぞれ指定する。次
に、変換器論理３２０は書込むべきウィンドウとレジス
タの仮想レジスタ番号を物理レジスタ番号に変換し、こ
のレジスタを物理レジスタ番号（書込み）バス３９０を
使用してメモリアレイ３３０に指定する。書込むべきレ
ジスタの物理レジスタ番号を受けると、メモリアレイ３
３０は機能ユニット３１０から書込みデータ経路３５０
を介してデータの語を受ける。書込むべきこのデータの
語をビット線２２(1)から２２(n)に置いて、次に、指定
のレジスタのメモリセルに記憶させる。
【００１２】従来の技術のレジスタファイルアクセス構
成に関連して、いくつかの問題がある。仮想／物理変換
の時間とレジスタメモリアレイ３３０のアクセス時間は
非常に長い。これら２つの要因はコンピュータシステム
のプロセッサ処理能力を著しくそこなわせる。
【００１３】レジスタを読取るとき又はレジスタに書込
むとき、変換器論理３２０が現在ウィンドウポインタと
仮想レジスタ番号を物理レジスタ番号に変換している間
に必ず遅延が起こる。典型的な命令は読取るべき２つの
レジスタと、書込むべき１つのレジスタとを指定するの
で、典型的には命令ごとに３回の変換が要求され、各々
の変換はそれ独自の遅延を導入する。
【００１４】レジスタメモリアレイのビット線２２(1)
から２２(n)は非常に長く、各ビット線に結合するセル
の数の関係上、その容量性負荷は大きい。ビット線の容
量性負荷が大きいほど、特定のレジスタから読取るのに
要する時間又は特定のレジスタに書込むのに要する時間
は長くなる。さらに、ビット線の容量性負荷が大きいほ
ど、書込み動作中にレジスタへデータを駆動するために
要求されるドライバは大きくなり、また、読取り動作中
にレジスタからのデータ出力を感知するために要求され
るセンス増幅器は大きくなる。
【００１５】
【発明が解決しようとする課題】アクセス時間の短い新
規なレジスタウィンドウファイル方法とその装置を提供
するのが本発明の課題である。
【００１６】
【課題を解決するための手段】レジスタファイルは複数
のレジスタから形成されている。それらのレジスタは複
数の論理ウィンドウにグループ化されている。ウィンド
ウ選択論理は論理ウィンドウの中から選択し、それによ
り、任意の時点における選択された論理ウィンドウへの
アクセスを制限する。
【００１７】アクセスを一度に１つのウィンドウにのみ
限定するので、個々のレジスタの仮想レジスタ番号を指
定することにより、そのレジスタを選択できる。従っ
て、レジスタをアクセスするときに仮想アドレス番号か
ら物理アドレス番号に変換する必要はない。すなわち、
従来の技術の仮想レジスタ番号／物理レジスタ番号変換
論理は不要になるのである。従って、以前は変換論理が
占めていた集積回路チップ上の領域は必要ではなくな
る。さらに、変換論理により命令ごとに導入される変換
遅延も排除される。
【００１８】その上、各レジスタはそのウィンドウのそ
の他のレジスタと読取り線及び書込み線を共用するだけ
である。従って、レジスタファイルの各ビット線と関連
する容量性負荷は、各々のレジスタがレジスタファイル
の１つおきのレジスタとビット線を共用していた従来の
技術の容量性負荷より著しく小さい。単一のウィンドウ
のレジスタの中からのみ選択を実行するので、レジスタ
ファイルにデータを書込むとき及びレジスタファイルか
らデータを読取るときにそれぞれ必要とされるドライバ
とセンス増幅器はより小型で、それほど強力でないもの
で良い。本発明の方法及び装置の目的、特徴及び利点は
以下の本発明の詳細な説明から明白になるであろう。
【００１９】
【実施例】任意の時点で唯一つのウィンドウのレジスタ
のみを読取り可能とし且つ任意の時点で唯一つのウィン
ドウのレジスタのみに書込み可能にするという利点をも
つウィンドウ形レジスタファイルを実現する方法及び装
置を開示する。このようにすると、仮想索引番号を使用
してレジスタを直接にアドレス指定することができ、各
メモリセルは相対的に短い読取り線と書込み線を有す
る。従って、レジスタファイルのレジスタに対するアク
セスは従来の技術の類似のサイズのレジスタファイルの
場合より速い。
【００２０】以下の説明中、本発明を完全に理解させる
ために、説明の便宜上、特定の数、材料及び構成を挙げ
る。しかしながら、それらの特定の詳細がなくとも本発
明を実施できることは当業者には明白であろう。別の場
合には、本発明を無用にわかりにくくしないために、周
知のシステムを概略図又はブロック線図の形態で示す。
【００２１】図２は、レジスタのアレイから一度に唯一
つのウィンドウのレジスタだけをアクセスするためのセ
レクタの使用を示している。図２では、大域レジスタ４
０５と、非大域レジスタ（４２０，４２５，４３０，４
３５，４８０，４８５，４９０，４９５など）とは一体
となってウィンドウ形レジスタファイルを形成する。簡
潔を期するため、図２に示す実施例においては、ウィン
ドウ形レジスタファイルは１つの読取りポートと、１つ
の書込みポートのみを有する。
【００２２】ウィンドウ形レジスタファイルのレジスタ
は、物理的には、大域レジスタ４０５がまとまって位置
し且つ非大域レジスタもまとまって位置しているように
グループ化されている。さらに、非大域レジスタは物理
的にはウィンドウによってグループ化されており、各々
のウィンドウの中では、１つのウィンドウのＬＯＣＡＬ
レジスタがまとまって位置し且つそのウィンドウのＯＵ
Ｔレジスタもまとまって位置しているようにグループ化
されている。さらに、ウィンドウ０を除いて、ウィンド
ウのＬＯＣＡＬレジスタは物理的にはそのウィンドウの
ＯＵＴレジスタと、論理的に先行するウィンドウのＯＵ
Ｔレジスタとの間に「はさまって」いる。
【００２３】先に述べた通り、１つのウィンドウのＩＮ
レジスタは物理的には論理的に先行するウィンドウのＯ
ＵＴレジスタと同じである。従って、図２の構成では、
各ウィンドウのＩＮレジスタと、ＬＯＣＡＬレジスタ
と、ＯＵＴレジスタとは、ウィンドウ０を除いて、物理
的にはまとまってグループ化されている。たとえば、ウ
ィンドウ０のＯＵＴレジスタ４２５はウィンドウ１のＩ
Ｎレジスタである。そこで、この図にはＩＮレジスタは
示されていない。従って、ウィンドウ１の非大域レジス
タはウィンドウ０のＯＵＴレジスタ４２５（すなわち、
ウィンドウ１のＩＮレジスタ）と、ウィンドウ１のＬＯ
ＣＡＬレジスタ４３０と、ウィンドウ１のＯＵＴレジス
タ４３５とにより形成されることになる。
【００２４】ウィンドウ０が例外になる原因は、ウィン
ドウが論理的には円形の構成を成して配列されている
が、物理的には矩形アレイとして表現されることであ
る。従って、ウィンドウ０は論理的にはウィンドウ１５
に隣接しているのであるが、それらのウィンドウの間に
は物理的不連続が存在している。そのため、ウィンドウ
１５のＯＵＴレジスタ４９５は実際にはウィンドウ０の
ＩＮレジスタであるが、ウィンドウ１５のＯＵＴレジス
タ４９５を物理的にウィンドウ０のＬＯＣＡＬレジスタ
４２０と、ウィンドウ１５のＬＯＣＡＬレジスタ４９０
の双方に隣接して配置することはできない。
【００２５】図２は、ウィンドウ１６個分のレジスタが
あり且つ各ウィンドウのレジスタは８つの大域レジスタ
と、８つのＬＯＣＡＬレジスタと、８つのＩＮレジスタ
と、８つのＯＵＴレジスタとにより形成されているよう
な実施例を提示している。別の実施例においては、ウィ
ンドウの数と、１つのウィンドウの中の各々の型のレジ
スタの数は図２に提示した数とは異なる。実際、代替実
施例の１つでは、大域レジスタは存在せず、別の実施例
にはＬＯＣＡＬレジスタがなく、さらに別の実施例には
ＩＮ／ＯＵＴレジスタがない。さらに、交代する大域レ
ジスタの組があり、非大域レジスタのウィンドウの中か
ら選択するために使用される方式に類似する方式で特定
の１組の大域レジスタを選択するような実施例がある。
また、その時点で選択されていない全てのウィンドウの
レジスタセットをエネルギー節約用パワーダウンモード
に置く実施例もある。しかしながら、それら全ての実施
例を統合する概念がある。この概念は、任意の時点でア
クセスできるレジスタの数を利用可能なレジスタの総数
のうちの１サブセットに制限することにより個々のレジ
スタに対するアクセスをスピードアップする能力であ
る。
【００２６】図２のようなレジスタファイルはいくつか
のレジスタのウィンドウを含んでいるが、任意の時点で
読取られるレジスタのウィンドウは唯一つ（すなわち、
現在読取りウィンドウ）であり、任意の時点で書込まれ
るレジスタのウィンドウも唯一つ（すなわち、現在書込
みウィンドウ）である。任意の時点でアクセスできるレ
ジスタの数は少なくなっており、また、任意の時点でア
クセスできるレジスタの大部分は物理的にまとまってグ
ループ化されているので、レジスタをアクセスするため
に使用される線路を短縮することができ、従って、従来
の構成で見られたより容量性負荷を少なくすることがで
きる。そのため、本発明のレジスタファイルのレジスタ
は同じ数のレジスタを有する従来の技術のレジスタファ
イルのレジスタと比較してより高速でアクセス可能であ
る。
【００２７】さらに、本発明では、読取り中であるレジ
スタは現在読取りウィンドウに属し、書込み中であるレ
ジスタは現在書込みウィンドウに属している。従って、
現在読取りウィンドウと現在書込みウィンドウをウィン
ドウ選択論理に対して暗示することにより、１回のアク
セスで指定される物理レジスタ番号をそのアクセスを発
生させる命令において指定される仮想レジスタ番号と同
一にすることができる。その結果、ウィンドウ及び仮想
レジスタの番号を物理レジスタ番号に変換する過程が省
略されるので、レジスタへのアクセスは従来の技術と比
べて速くなる。
【００２８】図２においては、ウィンドウ形レジスタフ
ァイルに書込むべきデータ語はＤＡＴＡ ＷＯＲＤ Ｉ
Ｎ５１０としてバス５１５を介して書込みレジスタマル
チプレクサ（ｍｕｘ）５２５に提示される。ウィンドウ
レジスタｍｕｘ５２５の各々の入力端子と出力端子は、
１語幅である。書込みレジスタｍｕｘ５２５は、１つの
入力端子と、１つのウィンドウの中に存在している論理
レジスタの数と同じ数の出力端子とを有するマルチプレ
クサである。制御バスにアサートされた信号−仮想レジ
スタ番号（書込み）５２０は書込みレジスタｍｕｘ５２
５の出力を選択する。各ウィンドウが３２個の論理レジ
スタを有する実施例では、仮想レジスタ番号（書込み）
５２０は書込むべきレジスタの５ビット仮想レジスタ番
号を書込みレジスタｍｕｘ５２５に提供する５ビット
（２5 ＝３２）制御線である。この実施例において、大
域レジスタが８つある場合、仮想レジスタ番号（書込
み）制御線５２０にアサートされる０から７の値はＤＡ
ＴＡ ＷＯＲＤ ＩＮ５１０を出力バス５２９を介して
大域レジスタ４０５のうちの適切なレジスタに提示させ
る。ところが、仮想レジスタ番号（書込み）制御線５２
０に８から３１の値がアサートされた場合には、ＤＡＴ
Ａ ＷＯＲＤ ＩＮ５１０は２４個の入力端子のうちの
適切な１つの入力端子を介して書込みウィンドウｍｕｘ
５３５に提示される。
【００２９】書込みウィンドウｍｕｘ５３５は１つのウ
ィンドウの非大域レジスタごとに１つずつの入力端子を
有する。概念の上では、書込みウィンドウｍｕｘ５３５
の入力端子ごとに、ウィンドウの数と同じ数の出力端子
が存在する。すなわち、ウィンドウが１６個あり且つ各
々のウィンドウがいずれも２４個の非大域レジスタを有
するような実施例では、書込みウィンドウｍｕｘ５３５
は２４個の入力端子と、概念上は３８４個（ウィンドウ
の数１６×ウィンドウごとの非大域レジスタの数２４＝
３８４）の出力端子とを有することになる。しかしなが
ら、実際には、１つのウィンドウのＩＮレジスタの数は
物理的には論理的に先行しているウィンドウのＯＵＴレ
ジスタの数と同じであるので、それらの出力端子を組合
わせることができる。従って、１つのウィンドウの中に
２４個の非大域レジスタがあり且つそれらのレジスタが
８つのＩＮレジスタと、８つのＬＯＣＡＬレジスタと、
８つのＯＵＴレジスタとに分割されているような実施例
においては、書込みウィンドウｍｕｘ５３５は実際には
２５６個（ウィンドウの数１６×ウィンドウごとの（Ｌ
ＯＣＡＬレジスタの数８＋ＩＮ／ＯＵＴレジスタの数
８）＝２５６）の出力端子しかもたない。
【００３０】制御信号、すなわち現在ウィンドウポイン
タ（書込み）５３０は、書込みウィンドウｍｕｘ５３５
に対する各々の入力が現在書込みウィンドウについて適
切な出力端子へチャネリングされるように書込みウィン
ドウｍｕｘ５３５を制御する。すなわち、１６個のウィ
ンドウがある先の実施例では、現在ウィンドウポインタ
（書込み）５３０はそれら１６個のウィンドウの中から
選択するために使用される４ビット信号となる。たとえ
ば、現在書込みウィンドウがウィンドウ３である場合、
書込みウィンドウｍｕｘ５３５はその入力のうち８つを
ウィンドウ３の８つのＯＵＴレジスタへチャネリング
し、入力のうち８つをウィンドウ３の８つのＬＯＣＡＬ
レジスタへチャネリングすると共に、入力のうち８つを
論理的に先行しているウィンドウ（すなわち、ウィンド
ウ２）のＯＵＴレジスタへチャネリングする。次に、論
理的に先行するウィンドウの８つのＯＵＴレジスタを現
在書込みウィンドウの８つのＩＮレジスタとしてアドレ
ス指定する。現在書込みウィンドウがＳＡＶＥ指令の実
行によって論理的に次に続くウィンドウ（すなわち、ウ
ィンドウ４）に変更されるか、あるいは、ＲＥＳＴＯＲ
Ｅ指令の実行によって論理的に先行するウィンドウ（す
なわち、ウィンドウ２）に変更されるまで、書込みウィ
ンドウｍｕｘ５３５はウィンドウ３にセットされたまま
である。
【００３１】読取り時のウィンドウ形レジスタファイル
のレジスタからの選択は書込み時の選択に類似している
が、書込み時に対しては鏡像関係となっている。制御信
号、すなわち現在ウィンドウポインタ（読取り）５６０
は、読取りウィンドウｍｕｘ５６５に対して、制御信
号、すなわち現在ウィンドウポインタ（書込み）５３０
が書込みウィンドウｍｕｘ５３５に対して示すのと同様
の制御機能を有する。読取りウィンドウｍｕｘ５６５は
書込みウィンドウｍｕｘ５３５の出力端子５４０と同じ
数の入力端子５５０を有する。さらに、読取りウィンド
ウｍｕｘ５６５は書込みウィンドウｍｕｘ５３５の入力
端子５２８と同じ数の出力端子５６７を有する。すなわ
ち、書込みウィンドウｍｕｘ５３５は入力を現在書込み
ウィンドウに基づいて非大域レジスタ４１０のいくつか
のレジスタの中の１つへファンアウトするために使用さ
れ、読取りウィンドウｍｕｘ５６５は現在読取りウィン
ドウに基づいて非大域レジスタ４１０のいくつかのレジ
スタの中の１つから出力を選択するために使用されるの
である。
【００３２】制御信号、すなわち仮想レジスタ番号（読
取り）５７０は読取りレジスタｍｕｘ５７５に対して、
制御信号、すなわち仮想レジスタ番号（書込み）５２０
が書込みレジスタｍｕｘ５２５に対して示すのと同様の
制御機能を有する。読取りレジスタｍｕｘ５７５は書込
みレジスタｍｕｘ５２５の出力端子（５２９及び５２
８）と同じ数の入力端子（５６７及び５５５）を有す
る。さらに、読取りレジスタｍｕｘ５７５は単一の出力
端子５８０を有し、書込みレジスタｍｕｘ５２５は単一
の入力端子５１５を有する。すなわち、書込みレジスタ
ｍｕｘ５２５は単一の入力を仮想レジスタ番号（書込
み）５２０に基づいて１つのウィンドウのいくつかのレ
ジスタの中の１つへファンアウトするために使用され、
読取りレジスタｍｕｘ５７５は仮想レジスタ番号（読取
り）５７０に基づいてウィンドウのいくつかのレジスタ
の中の１つから単一の出力を選択するために使用される
のである。
【００３３】図２は、非大域レジスタが物理的にウィン
ドウによってグループ化されるような実施例を示してい
るが、異なる方式でレジスタをグループ化することは可
能である。別の実施例では、どのウィンドウの類似のレ
ジスタも全て物理的にまとまってグループ化されるよう
に非大域レジスタを配列する。すなわち、たとえば、各
ウィンドウの第１のＬＯＣＡＬレジスタの組の後には各
ウィンドウの次のＬＯＣＡＬレジスタの組が必ず続き、
この配列は各ウィンドウの最後のＯＵＴレジスタの組か
ら構成されるレジスタ群に至るまで続いて行くであろ
う。このようなレジスタの交互編成によって、どのウィ
ンドウの類似のレジスタの間でも読取り線と書込み線を
共用できると共に、共用される線ごとに最小限の長さの
線路を使用することができる。
【００３４】図３は、異なるウィンドウのレジスタによ
る読取り線と書込み線の共用を示す。図３は、共用読取
り線に対して複数の読取りポートが設けられていること
と、共用書込み線に対して複数の書込みポートが設けら
れていることをさらに示している。図３は、図２を大幅
に簡略化した構成であり、ウィンドウが３つしかなく各
々のウィンドウは単一の１ビットレジスタから構成され
ている。図３では、バッファ・インバータ対６１０及び
６１５は一体となって、ウィンドウ０に関わる１ビット
レジスタである１ビットセルを形成している。同様に、
バッファ・インバータ対６２０及び６２５はウィンドウ
１に関わる１ビットレジスタである１ビットセルを形成
し、バッファ・インバータ対６３０及び６３５は一体と
なって、ウィンドウ２に関わる１ビットレジスタである
１ビットセルを形成している。
【００３５】バッファ及びインバータ６９０はセンス増
幅器として動作し、共用読取り線６９５により各々の１
ビットセルに結合されている。詳細にいえば、ウィンド
ウ０に関わる（バッファ及びインバータ６１０及び６１
５により形成される）１ビットセルは、トランジスタ６
４０により共用読取り線６９５に結合されている。現在
読取りウィンドウがウィンドウ０であるとき、信号ＲＥ
ＡＤ Ｗ０＿ＥＮがアサートされて、トランジスタ６４
０をターンオンするので、ウィンドウ０に関わる１ビッ
トセルに記憶されているビット値を共用読取り線６９５
を介してセンス増幅器６９０に供給することができる。
さらに、ウィンドウ１に関わる（バッファ及びインバー
タ６２０及び６２５により形成されている）１ビットセ
ルは、トランジスタ６５０により共用読取り線６９５に
結合されている。現在読取りウィンドウがウィンドウ１
であるとき、信号ＲＥＡＤ Ｗ１＿ＥＮがアサートさ
れ、トランジスタ６５０をターンオンするので、ウィン
ドウ１に関わる１ビットセルに記憶されているビット値
を共用読取り線６９５を介してセンス増幅器６９０に供
給することができる。最後に、ウィンドウ２に関わる
（バッファ及びインバータ６３０及び６３５により形成
されている）１ビットセルは、トランジスタ６６０によ
り共用読取り線６９５に結合されている。現在読取りウ
ィンドウがウィンドウ２であるとき、信号ＲＥＡＤ Ｗ
２＿ＥＮがアサートされて、トランジスタ６６０をター
ンオンするので、ウィンドウ２に関わる１ビットセルに
記憶されているビット値を共用読取り線６９５を介して
センス増幅器６９０に供給することができる。従って、
特定の時点で唯一つのウィンドウが読取られるという事
実を利用することにより、いくつかのメモリセルの間で
単一の読取り線６９５を共用することができるのであ
る。尚、センス増幅器６９０もいくつかのビットセルに
より共用され、それにより、メモリセルごとに別個のセ
ンス増幅器を設ける必要をなくしていることに注意す
る。別の実施例では、ＲＡＭ編成にビットインタリービ
ングを追加することにより、共用ワイヤ長さをさらに短
縮できる。
【００３６】ＡＮＤゲート６４２，６５２及び６６２は
一体となって現在読取りウィンドウに関わるデコーダ論
理を形成し、所定の時点でトランジスタ６４０，６５０
及び６６０のうち多くとも１つのトランジスタがイネー
ブルされるように保証する。従って、所定の時点で共用
読取り線６９５により読取られるのは唯一つのビットセ
ル、すなわち、選択された読取りウィンドウのビットセ
ルのみである。図３においては可能な読取りウィンドウ
は３つだけであるので、現在読取りウィンドウを２ビッ
ト信号（２2 ＝４）として符号化することができる。信
号ＣＲＷ（２：２）と信号ＣＲＷ（１：１）は、それぞ
れ、現在読取りウィンドウの最上位ビットと、最下位ビ
ットである。そのため、現在読取りウィンドウが０（２
進値で００）である場合には、（ＡＮＤゲート６４２か
ら出力される）信号ＲＥＡＤ Ｗ０＿ＥＮがアサートさ
れ、トランジスタ６４０がターンオンされることがわか
る。さらに、現在読取りウィンドウが１（２進値で０
１）である場合には、（ＡＮＤゲート６５２から出力さ
れる）信号ＲＥＡＤ Ｗ１＿ＥＮがアサートされ、トラ
ンジスタ６５０がターンオンされる。最後に、現在読取
りウィンドウが２（２進値で１０）である場合には、
（ＡＮＤゲート６６２から出力される）信号ＲＥＡＤ
Ｗ２＿ＥＮがアサートされ、トランジスタ６６０がター
ンオンされる。
【００３７】図３において、センス増幅器６９０は２つ
の読取りポートに結合している。詳細にいえば、センス
増幅器６９０はトランジスタ６８０によりＲＥＡＤ Ｐ
ＯＲＴ０に結合され、センス増幅器６９０はトランジス
タ６８５によりＲＥＡＤ ＰＯＲＴ１に結合されてい
る。すなわち、信号ＲＰ０＿ＥＮをアサートして、トラ
ンジスタ６８０をターンオンすることにより、ＲＥＡＤ
ＰＯＲＴ０を介してセンス増幅器６９０の出力を読取
ることができるのである。他方、信号ＲＰ１＿ＥＮをア
サートして、トランジスタ６８５をターンオンすること
により、ＲＥＡＤＰＯＲＴ１を介してセンス増幅器６９
０の出力を読取れる。センス増幅器６９０にトランジス
タ６８０及び６８５と並列に追加のトランジスタを結合
することにより、図３に追加の読取りポートを追加でき
る。現在ウィンドウレジスタは頻繁には変わらないの
で、センス増幅器６９０の出力端子でレジスタの値、こ
の場合には単一のビットを利用することが可能であり、
その値を読取るための時間はさらに短縮される。
【００３８】図３において、書込みは、センス増幅器６
９０などのセンス増幅器の使用を要求しないという点を
除いて、読取りと同様の方式で実行される。詳細にいえ
ば、ウィンドウ０に関わる（バッファ及びインバータ６
１０及び６１５により形成されている）１ビットセル
は、トランジスタ６４５により共用書込み線６０５に結
合されている。現在書込みウィンドウがウィンドウ０で
あるとき、信号ＷＲＩＴＥ Ｗ０＿ＥＮがアサートされ
ると、トランジスタ６４５がターンオンするので、ウィ
ンドウ０に関わる１ビットセルに共用書込み線６０５を
介して供給される１ビット値を記憶させることができ
る。さらに、ウィンドウ１に関わる（バッファ及びイン
バータ６２０及び６２５により形成されている）１ビッ
トセルは、トランジスタ６５５により共用書込み線６０
５に結合されている。現在書込みウィンドウがウィンド
ウ１であるとき、信号ＷＲＩＴＥ Ｗ１＿ＥＮがアサー
トされると、トランジスタ６５５がターンオンするの
で、ウィンドウ１に関わる１ビットセルに共用書込み線
６０５を介して供給される１ビット値を記憶することが
可能になる。また、ウィンドウ２に関わる（バッファ及
びインバータ６３０及び６３５により形成されている）
１ビットセルはトランジスタ６６５により共用書込み線
６０５に結合されている。現在書込みウィンドウがウィ
ンドウ２であるとき、信号ＷＲＩＴＥ Ｗ２＿ＥＮがア
サートされると、トランジスタ６６５をターンオンする
ので、ウィンドウ２に関わる１ビットセルに共用書込み
線６０５を介して供給される１ビット値を記憶すること
が可能になる。従って、特定の時点で書込まれるウィン
ドウは唯一つであるという事実を利用することにより、
いくつかのメモリセルの間で単一の書込み線６０５を共
用できるのである。
【００３９】ＡＮＤゲート６４７，６５７及び６６７は
一体となって現在書込みウィンドウに関わるデコーダ論
理を形成し、所定の時点でトランジスタ６４５，６５５
及び６６５のうち多くとも１つがイネーブルされるよう
に保証する。従って、所定の時点で共用書込み線６０５
を使用して書込まれるのは唯一つのビットセル、すなわ
ち、選択された書込みウィンドウのビットセルだけであ
る。図３において、可能な書込みウィンドウは３つしか
存在していないので、現在書込みウィンドウを２ビット
信号（２2 ＝４）として符号化することができる。信号
ＣＷＷ（２：２）と信号ＣＷＷ（１：１）は、それぞ
れ、現在書込みウィンドウの最上位ビットと、最下位ビ
ットである。そこで、現在書込みウィンドウが０（２進
値で００）であるとき、（ＡＮＤゲート６４７から出力
される）信号ＷＲＩＴＥ Ｗ０＿ＥＮがアサートされ、
トランジスタ６４５がターンオンされることがわかる。
さらに、現在書込みウィンドウが１（２進値で０１）で
あるときには、（ＡＮＤゲート６５７から出力される）
信号ＷＲＩＴＥ Ｗ１＿ＥＮがアサートされ、トランジ
スタ６５５がターンオンされる。最後に、現在書込みウ
ィンドウが２（２進値で１０であるときには、（ＡＮＤ
ゲート６６７から出力される）信号ＷＲＩＴＥＷ２＿Ｅ
Ｎがアサートされ、トランジスタ６６５がターンオンさ
れる。
【００４０】図３では、共用書込み線６０５は２つの書
込みポートに結合している。詳細にいえば、共用書込み
線６０５はトランジスタ６７０によりＷＲＩＴＥ ＰＯ
ＲＴ０に結合されると共に、トランジスタ６７５により
ＷＲＩＴＥ ＰＯＲＴ１に結合されている。すなわち、
信号ＷＰ０＿ＥＮをアサートして、トランジスタ６７０
をターンオンすることにより、ＷＲＩＴＥ ＰＯＲＴ０
を介する書込みが可能である。他方、信号ＷＰ１＿ＥＮ
をアサートして、トランジスタ６７５をターンオンする
ことにより、ＷＲＩＴＥ ＰＯＲＴ１を介する書込みが
可能である。共用書込み線６０５にトランジスタ６７０
及び６７５と並列に追加トランジスタを結合することに
より、図３に追加の書込みポートを追加できる。
【００４１】図２と図３を比較すると、図３のビットセ
ルは図２の非大域レジスタに対応していることがわか
る。図３のトランジスタ６４０，６５０及び６６０と、
ＡＮＤゲート６４２，６５２及び６６２は図２の読取り
ウィンドウｍｕｘ５６５に相当する。図３のトランジス
タ６４５，６５５及び６６５と、ＡＮＤゲート６４７，
６５７及び６６７は図２の書込みウィンドウｍｕｘ５３
５に相当する。この対応付けは、選択された読取りウィ
ンドウに基づいて、一度に１つのビットセルしか読取り
できず且つ選択された書込みウィンドウに基づいて、一
度に１つのビットセルしか書込みできないために成立す
るのである。図３には、１つのウィンドウの中の特定の
１つのレジスタを選択するために使用され、従って、図
２の読取りレジスタｍｕｘ５７５又は書込みレジスタｍ
ｕｘ５２５に相当する素子はない。これは、図３がウィ
ンドウごとに単一の１ビットレジスタしかないきわめて
簡略化された構成であるためである。
【００４２】図４は、レジスタファイル中に２つのウィ
ンドウがあり、各々のウィンドウは２つのレジスタを有
し且つ各レジスタは２つのビットを記憶する本発明のさ
らに複雑な実施例を示す。ウィンドウの選択及び選択さ
れたウィンドウの中におけるレジスタの選択の概念をき
わだたせるために、図４からは不要な詳細を省略してあ
る。従って、図４においては、バッファ・インバータ対
として１ビットセルを示すのではなく、各々の１ビット
セルはブロック線図の形（すなわち、ブロック７１０，
７２０，７３０，７４０，７５０，７６０，７７０及び
７８０として）示されている。さらに、読取りと書込み
は対称であるため、書込み選択論理のみを示した。復号
と多重ポート選択の論理も図４には示されていない。
【００４３】図４では、各レジスタは２ビットレジスタ
である。従って、各レジスタは２つの１ビット記憶セル
により形成されており、一方の１ビット記憶セルはレジ
スタの最下位ビット（すなわち、ビット０）を記憶し、
他方の１ビット記憶セルは最上位ビット（すなわち、ビ
ット１）を記憶する。すなわち、ブロック７１０はウィ
ンドウ０に関わるレジスタ０のビット０を記憶する１ビ
ット記憶セルであり、ブロック７３０は対応するビット
１を記憶する１ビット記憶セルである。ブロック７２０
とブロック７４０は一体となってウィンドウ１のレジス
タ０を形成し、ブロック７２０はビット０を記憶し、ブ
ロック７４０はビット１を記憶している。同様に、ブロ
ック７５０はウィンドウ０に関わるレジスタ１のビット
０を記憶する１ビット記憶セルであり、また、ブロック
７７０は対応するビット１を記憶する１ビット記憶セル
である。ブロック７６０とブロック７８０は一体となっ
てウィンドウ１のレジスタ１を形成し、ブロック７６０
はビット０を記憶し、ブロック７８０はビット１を記憶
している。
【００４４】図２と図４を比較すると、図４のビットセ
ル（すなわち、ブロック７１０，７２０，７３０，７４
０，７５０，７６０，７７０及び７８０）は図２の非大
域レジスタ４１０に相当することがわかる。図４のトラ
ンジスタ７１５，７２５，７３５，７４５，７６５，７
７５及び７８５は図２の書込みウィンドウｍｕｘ５３５
に相当する。図４のトランジスタ７９０，７９２，７９
４及び７９８は図２の書込みレジスタｍｕｘ５２５に相
当する。従って、選択された書込みウィンドウと、選択
された書込みウィンドウの中の選択されたレジスタとに
基づいて、一度に１つのレジスタを書込むことしかでき
ない。このことは例によって最も良く示される。
【００４５】現在書込みウィンドウがウィンドウ０であ
る場合、信号ＷＩＮＤＯＷ０＿ＥＮはアサートされるで
あろうが、信号ＷＩＮＤＯＷ１＿ＥＮはアサートされな
いであろう。そのため、トランジスタ７１５，７５５，
７３５及び７７５はターンオンするであろうが、トラン
ジスタ７２５，７６５，７４５及び７８５はターンオフ
するであろう。ウィンドウ０のレジスタ０に書込むべき
であれば、信号ＲＥＧＩＳＴＥＲ０＿ＥＮはアサートさ
れるが、信号ＲＥＧＩＳＴＥＲ１＿ＥＮはアサートされ
ないであろう。その結果、トランジスタ７９０及び７９
２はターンオンし、トランジスタ７９４及び７９６はタ
ーンオフするであろう。従って、共用書込み線７９１の
ＢＩＴ０値はブロック７１０に記憶され、共用書込み線
７９３のＢＩＴ１値はブロック７３０に記憶されるであ
ろう。そこで、ウィンドウ０のレジスタ１に書込むこと
が望まれると、信号ＲＥＧＩＳＴＥＲ１＿ＥＮはアサー
トされるが、信号ＲＥＧＩＳＴＥＲ０＿ＥＮはアサート
されないであろう。この結果、トランジスタ７９４及び
７９６はターンオンし、トランジスタ７９０及び７９２
はターンオフするであろう。従って、共用書込み線７９
１のＢＩＴ０値はブロック７５０に記憶され、共用書込
み線７９３のＢＩＴ１値はブロック７７０に記憶される
であろう。
【００４６】現在書込みウィンドウがウィンドウ１に変
わった場合、信号ＷＩＮＤＯＷ１＿ＥＮはアサートされ
るが、信号ＷＩＮＤＯＷ０＿ＥＮはアサートされないで
あろう。従って、トランジスタ７２５，７６５，７４５
及び７８５はターンオンし、トランジスタ７１５，７５
５，７３５及び７７５はターンオフするであろう。ウィ
ンドウ１のレジスタ０に書込むべきであるならば、信号
ＲＥＧＩＳＴＥＲ０＿ＥＮはアサートされるが、信号Ｒ
ＥＧＩＳＴＥＲ１＿ＥＮはアサートされないであろう。
この結果、トランジスタ７９０及び７９２はターンオン
し、トランジスタ７９４及び７９６はターンオフするで
あろう。従って、共用書込み線７９１のＢＩＴ０値はブ
ロック７２０に記憶され、共用書込み線７９３のＢＩＴ
１値はブロック７４０に記憶されるであろう。そこで、
ウィンドウ１のレジスタ１への書込みが望まれたなら
ば、信号ＲＥＧＩＳＴＥＲ１＿ＥＮはアサートされる
が、信号ＲＥＧＩＳＴＥＲ０＿ＥＮはアサートされない
であろう。この結果、トランジスタ７９４及び７９６は
ターンオンし、トランジスタ７９０及び７９２はターン
オフするであろう。従って、共用書込み線７９１のＢＩ
Ｔ０値はブロック７６０に記憶され、共用書込み線７９
３のＢＩＴ１値はブロック７８０に記憶されるであろ
う。
【００４７】図４では、各々のレジスタは単一のウィン
ドウでのみアクセス可能であるので、レジスタはＬＯＣ
ＡＬレジスタであるかのように機能する。図５は、１つ
のウィンドウのＩＮレジスタを論理的に先行するウィン
ドウのＯＵＴレジスタとしてアドレス指定する技法を示
す。この図においても、ある１つの時点で活動している
のは１つのウィンドウのレジスタのみであるという意味
で、１つのレジスタを１つのウィンドウのＩＮレジスタ
として処理すると共に、別のウィンドウのＯＵＴレジス
タとして処理する概念をきわ立たせるために、不要な詳
細を省略してある。従って、図５では、１ビットセルを
バッファ・インバータ対として示すのではなく、各々の
１ビットセルをブロック線図の形で（すなわち、ブロッ
ク８１０，８２０及び８３０として）示している。さら
に、読取りと書込みは対称であるため、書込み選択論理
のみを示す。復号と多重ポート選択の論理も図５には示
されていない。
【００４８】図５の実施例では、ウィンドウは３つ（す
なわち、ウィンドウ０，ウィンドウ１及びウィンドウ
２）あり、各々のウィンドウは２つのレジスタ（すなわ
ち、ＩＮレジスタ及びＯＵＴレジスタ）を有し、各レジ
スタは１つのビットのみを記憶する。１つのウィンドウ
のＩＮレジスタは論理上先行しているウィンドウのＯＵ
Ｔレジスタである。図５の実施例のような３つのウィン
ドウを含む例においては、ウィンドウ２は論理の上でウ
ィンドウ０に先行し、ウィンドウ０は論理の上でウィン
ドウ１に先行し、ウィンドウ１は論理の上でウィンドウ
２に先行している。従って、図５では、ブロック８１０
は現在書込みウィンドウがウィンドウ０であるときはウ
ィンドウ０のＩＮレジスタとして扱われ、現在書込みウ
ィンドウがウィンドウ２であるときにはウィンドウ２の
ＯＵＴレジスタとして扱われるのである。さらに、ブロ
ック８２０は現在書込みウィンドウがウィンドウ１であ
るときはウィンドウ１のＩＮレジスタとして扱われ、現
在書込みウィンドウがウィンドウ０であるときにはウィ
ンドウ０のＯＵＴレジスタとして扱われる。最後に、ブ
ロック８３０は現在書込みウィンドウがウィンドウ２で
あるときはウィンドウ２のＩＮレジスタとして扱われ、
現在書込みウィンドウがウィンドウ１であるときにはウ
ィンドウ１のＯＵＴレジスタとして扱われる。
【００４９】図５の実施例では、現在書込みウィンドウ
がウィンドウ０であれば、信号ＷＩＮＤＯＷ０＿ＥＮは
アサートされ、信号ＷＩＮＤＯＷ１＿ＥＮ及びＷＩＮＤ
ＯＷ２＿ＥＮはアサートされない。従って、現在書込み
ウィンドウがウィンドウ０であれば、トランジスタ８１
３及び８２７（ＷＩＮＤＯＷ０＿ＥＮにより制御され
る）はターンオンし、トランジスタ８２３及び８３７
（ＷＩＮＤＯＷ１＿ＥＮにより制御される）と、トラン
ジスタ８３３及び８１７（ＷＩＮＤＯＷ２＿ＥＮにより
制御される）とはターンオフする。したがって現在書込
みウィンドウがウィンドウ０であるとき、信号ＩＮ＿Ｅ
Ｎをアサートし且つ信号ＯＵＴ＿ＥＮをアサートしない
と、ウィンドウ０のＩＮレジスタをアクセスすることに
なる。すなわち、トランジスタ８５０（ＩＮ＿ＥＮによ
り制御される）はターンオンし、トランジスタ８４０
（ＯＵＴ＿ＥＮにより制御される）はターンオフするの
で、ＢＩＴ０がどのような値を有していても、その値は
ブロック８１０に記憶される。これに対し、現在書込み
ウィンドウがウィンドウ０であるときに、信号ＯＵＴ＿
ＥＮをアサートし且つ信号ＩＮ＿ＥＮをアサートしない
と、ウィンドウ０のＯＵＴレジスタをアクセスすること
になる。すなわち、トランジスタ８４０（ＯＵＴ＿ＥＮ
により制御される）はターンオンし、トランジスタ８５
０（ＩＮ＿ＥＮにより制御される）はターンオフするの
で、ＢＩＴ０がどのような値を有していても、その値は
ブロック８２０に記憶される。
【００５０】さらに、現在書込みウィンドウがウィンド
ウ１であるときには、信号ＷＩＮＤＯＷ１＿ＥＮはアサ
ートされるが、信号ＷＩＮＤＯＷ２＿ＥＮ及びＷＩＮＤ
ＯＷ０＿ＥＮはアサートされない。従って、現在書込み
ウィンドウがウィンドウ１であるときには、トランジス
タ８２３及び８３７（ＷＩＮＤＯＷ１＿ＥＮにより制御
される）はターンオンし、トランジスタ８３３及び８１
７（ＷＩＮＤＯＷ２＿ＥＮにより制御される）と、トラ
ンジスタ８１３及び８２７（ＷＩＮＤＯＷ０＿ＥＮによ
り制御される）とはターンオフする。現在書込みウィン
ドウがウィンドウ１であるときに、信号ＩＮ＿ＥＮをア
サートし且つ信号ＯＵＴ＿ＥＮをアサートしないと、ウ
ィンドウ１のＩＮレジスタをアクセスする。トランジス
タ８５０（ＩＮ＿ＥＮにより制御される）はターンオン
し、トランジスタ８４０（ＯＵＴ＿ＥＮにより制御され
る）はターンオフする。従って、ＢＩＴ０がどのような
値を有していても、その値はブロック８２０に記憶され
る。これに対し、現在書込みウィンドウがウィンドウ１
であるときに、信号ＯＵＴ＿ＥＮをアサートし且つ信号
ＩＮ＿ＥＮをアサートしないと、ウィンドウ１のＯＵＴ
レジスタをアクセスする。すなわち、トランジスタ８４
０（ＯＵＴ＿ＥＮにより制御される）はターンオンし、
トランジスタ８５０（ＩＮ＿ＥＮにより制御される）は
ターンオフして、ＢＩＴ０がどのような値を有していて
も、その値はブロック８３０に記憶される。
【００５１】最後に、現在書込みウィンドウがウィンド
ウ２であるときには、信号ＷＩＮＤＯＷ２＿ＥＮはアサ
ートされるが、信号ＷＩＮＤＯＷ０＿ＥＮ及びＷＩＮＤ
ＯＷ１＿ＥＮはアサートされない。従って、現在書込み
ウィンドウがウィンドウ２であるとき、トランジスタ８
３３及び８１７（ＷＩＮＤＯＷ２＿ＥＮにより制御され
る）はターンオンし、トランジスタ８１３及び８２７
（ＷＩＮＤＯＷ０＿ＥＮにより制御される）と、トラン
ジスタ８２３及び８３７（ＷＩＮＤＯＷ１＿ＥＮにより
制御される）とはターンオフする。現在書込みウィンド
ウがウィンドウ２であるとき、信号ＩＮ＿ＥＮをアサー
トし且つ信号ＯＵＴ＿ＥＮをアサートしないと、ウィン
ドウ２のＩＮレジスタをアクセスする。すなわち、トラ
ンジスタ８５０（ＩＮ＿ＥＮにより制御される）はター
ンオンし、トランジスタ（ＯＵＴ＿ＥＮ）はターンオフ
して、ＢＩＴ０がどのような値を有していても、その値
はブロック８３０に記憶される。これに対し、現在書込
みウィンドウがウィンドウ２であるとき、信号ＯＵＴ＿
ＥＮをアサートし且つ信号ＩＮ＿ＥＮをアサートしない
と、ウィンドウ２のＯＵＴレジスタをアクセスする。す
なわち、トランジスタ８４０（ＯＵＴ＿ＥＮにより制御
される）はターンオンし、トランジスタ８５０（ＩＮ＿
ＥＮにより制御される）はターンオフしてＢＩＴ０がど
のような値を有していても、その値はブロック８１０に
記憶される。
【００５２】本発明の方法及び装置をその現時点で好ま
しい実施例及び代替実施例によって説明したが、本発明
を特許請求の範囲の趣旨の範囲内で変形及び変更を伴っ
て実施しうることは当業者には認められるであろう。従
って、明細書及び図面は限定的な意味をもつのではな
く、例示としてみなされるべきである。
【図面の簡単な説明】
【図１】 ＳＰＡＲＣレジスタウィンドウを使用してレ
ジスタから成るメモリアレイからデータを読取り且つメ
モリアレイにデータを書込む論理演算装置のブロック線
図。
【図２】 レジスタのアレイから一度に唯一つのレジス
タのウィンドウをアクセスするためのセレクタの使用を
示す図。
【図３】 複数の読取りポートを有する読取り線の異な
るウィンドウのレジスタによる共用と、複数の書込みポ
ートを有する書込み線の異なるウィンドウのレジスタに
よる共用とを示す図。
【図４】 レジスタの現在ウィンドウの選択と、現在ウ
ィンドウの中における異なるウィンドウの選択とを示す
図。
【図５】 １つのウィンドウのＩＮレジスタの、論理上
先行しているウィンドウのＯＵＴレジスタとしてのアク
セスを示す図。
【符号の説明】
４０５…大域レジスタ、４１０，４２０，４２５，４３
０，４３５，４８０，４８５，４９０，４９５…非大域
レジスタ、５１５…バス、５２０…仮想レジスタ番号
（書込み）、５２５…書込みレジスタｍｕｘ、５３０…
現在ウィンドウポインタ（書込み）、５３５…書込みウ
ィンドウｍｕｘ、５６０…現在ウィンドウポインタ（読
取り）、５６５…読取りウィンドウｍｕｘ、５７０…仮
想レジスタ番号（読取り）、５７５…読取りレジスタｍ
ｕｘ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年５月１７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・エヌ・ジョイ アメリカ合衆国 81612 コロラド州・ア スペン・ピイオーボックス23・（番地な し) (72)発明者 マイケル・アレン アメリカ合衆国 94301 カリフォルニア 州・サンフランシスコ・ページ ストリー ト・850 (72)発明者 マーク・トレンブレイ アメリカ合衆国 94301 カリフォルニア 州・パロ アルト・ウェーバリー ストリ ート ナンバー３・810

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 複数の論理ウィンドウにグループ化され
    ている複数のレジスタと；論理ウィンドウの中から選択
    し、それにより、任意の時点でアクセスを第１の選択さ
    れた論理ウィンドウに制限する第１のウィンドウ選択論
    理とを具備するレジスタファイル装置。
  2. 【請求項２】 第１の選択された論理ウィンドウのレジ
    スタの中から選択する第１のレジスタ選択論理をさらに
    具備する請求項１記載の装置。
  3. 【請求項３】 第１の選択された論理ウィンドウは書込
    みによりアクセスされ、装置は、 論理ウィンドウの中から選択し、それにより、任意の時
    点でアクセスを第２の選択された論理ウィンドウを制限
    する第２のウィンドウ選択論理をさらに具備し、第２の
    選択された論理ウィンドウは読取りによりアクセスされ
    る請求項１記載の装置。
  4. 【請求項４】 第１の選択された論理ウィンドウのレジ
    スタの中から選択する第１のレジスタ選択論理と；第２
    の選択された論理ウィンドウのレジスタの中から選択す
    る第２のレジスタ選択論理とをさらに具備する請求項３
    記載の装置。
  5. 【請求項５】 任意の時点でアクセス可能である少なく
    とも１つの大域レジスタをさらに具備する請求項１記載
    の装置。
  6. 【請求項６】 一体となってレジスタファイルを形成す
    る複数のレジスタを設ける過程と；レジスタを複数の論
    理ウィンドウにグループ化する過程と；論理ウィンドウ
    の中から選択し、任意の時点でアクセスを第１の選択さ
    れた論理ウィンドウに制限する過程とから成るレジスタ
    ファイルアクセス方法。
  7. 【請求項７】 第１の選択された論理ウィンドウのレジ
    スタの中から第１のアクセスレジスタを選択する過程を
    さらに含む請求項６記載の方法。
  8. 【請求項８】 第１の選択された論理ウィンドウは書込
    みによりアクセスされ、 論理ウィンドウの中から選択し、それにより、任意の時
    点でアクセスを第２の選択された論理ウィンドウに制限
    する過程をさらに含み、第２の選択された論理ウィンド
    ウは読取りによりアクセスされる請求項６記載の方法。
  9. 【請求項９】 第１の選択された論理ウィンドウのレジ
    スタの中から第１のアクセスレジスタを選択する過程
    と；第２の選択された論理ウィンドウのレジスタの中か
    ら第２のアクセスレジスタを選択する過程とをさらに含
    む請求項８記載の方法。
  10. 【請求項１０】 少なくとも１つの大域レジスタを設け
    る過程と；大域レジスタを任意の時点で必要に応じてア
    クセスする過程とをさらに含む請求項６記載の方法。
  11. 【請求項１１】 複数の論理ウィンドウにグループ化さ
    れている複数のレジスタと；論理ウィンドウの中から選
    択し、それにより、任意の時点で書込みアクセスを論理
    ウィンドウの中の１つの選択された書込みウィンドウに
    制限する書込みウィンドウ選択論理と；論理ウィンドウ
    の中から選択し、それにより、任意の時点で読取りアク
    セスを論理ウィンドウの中の１つの選択された読取りウ
    ィンドウに制限する読取りウィンドウ選択論理とを具備
    するレジスタファイル装置。
  12. 【請求項１２】 選択された読取りウィンドウのレジス
    タの中から読取るべき読取りレジスタを選択する読取り
    レジスタ選択論理と；選択された書込みウィンドウのレ
    ジスタの中から書込むべき書込みレジスタを選択する書
    込みレジスタ選択論理とをさらに具備する請求項１１記
    載の装置。
  13. 【請求項１３】 選択された読取りウィンドウ及び選択
    された書込みウィンドウとは無関係にアクセス可能であ
    る少なくとも１つの大域レジスタをさらに具備する請求
    項１１記載の装置。
JP02582195A 1994-01-21 1995-01-23 レジスタファイル装置及びレジスタファイルアクセス方法 Expired - Fee Related JP3676411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18404494A 1994-01-21 1994-01-21
US184044 1994-01-21

Publications (2)

Publication Number Publication Date
JPH0844565A true JPH0844565A (ja) 1996-02-16
JP3676411B2 JP3676411B2 (ja) 2005-07-27

Family

ID=22675354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02582195A Expired - Fee Related JP3676411B2 (ja) 1994-01-21 1995-01-23 レジスタファイル装置及びレジスタファイルアクセス方法

Country Status (2)

Country Link
US (1) US5721868A (ja)
JP (1) JP3676411B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093110B2 (en) 2001-12-28 2006-08-15 Fujitsu Limited Register file in the register window system and controlling method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5890199A (en) * 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
US6233599B1 (en) * 1997-07-10 2001-05-15 International Business Machines Corporation Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers
US6105123A (en) * 1998-03-10 2000-08-15 Hewlett-Packard Company High speed register file organization for a pipelined computer architecture
US6134653A (en) * 1998-04-22 2000-10-17 Transwitch Corp. RISC processor architecture with high performance context switching in which one context can be loaded by a co-processor while another context is being accessed by an arithmetic logic unit
US6192442B1 (en) * 1998-04-29 2001-02-20 Intel Corporation Interrupt controller
US6175892B1 (en) * 1998-06-19 2001-01-16 Hitachi America. Ltd. Registers and methods for accessing registers for use in a single instruction multiple data system
US7117342B2 (en) * 1998-12-03 2006-10-03 Sun Microsystems, Inc. Implicitly derived register specifiers in a processor
US6343348B1 (en) 1998-12-03 2002-01-29 Sun Microsystems, Inc. Apparatus and method for optimizing die utilization and speed performance by register file splitting
US6718457B2 (en) * 1998-12-03 2004-04-06 Sun Microsystems, Inc. Multiple-thread processor for threaded software applications
US6279100B1 (en) 1998-12-03 2001-08-21 Sun Microsystems, Inc. Local stall control method and structure in a microprocessor
US6615338B1 (en) 1998-12-03 2003-09-02 Sun Microsystems, Inc. Clustered architecture in a VLIW processor
US6205543B1 (en) 1998-12-03 2001-03-20 Sun Microsystems, Inc. Efficient handling of a large register file for context switching
US7114056B2 (en) 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US6341347B1 (en) 1999-05-11 2002-01-22 Sun Microsystems, Inc. Thread switch logic in a multiple-thread processor
US6938147B1 (en) 1999-05-11 2005-08-30 Sun Microsystems, Inc. Processor with multiple-thread, vertically-threaded pipeline
US6542991B1 (en) 1999-05-11 2003-04-01 Sun Microsystems, Inc. Multiple-thread processor with single-thread interface shared among threads
US6507862B1 (en) 1999-05-11 2003-01-14 Sun Microsystems, Inc. Switching method in a multi-threaded processor
US6351808B1 (en) 1999-05-11 2002-02-26 Sun Microsystems, Inc. Vertically and horizontally threaded processor with multidimensional storage for storing thread data
US6625634B1 (en) 1999-10-01 2003-09-23 Sun Microsystems, Inc. Efficient implementation of multiprecision arithmetic
US6915356B1 (en) * 1999-12-07 2005-07-05 Advanced Micro Devices, Inc. Register addresses optimum access
US6665793B1 (en) * 1999-12-28 2003-12-16 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for managing access to out-of-frame Registers
US6320813B1 (en) 2000-03-02 2001-11-20 Sun Microsystems, Inc. Decoding of a register file
US7284092B2 (en) * 2004-06-24 2007-10-16 International Business Machines Corporation Digital data processing apparatus having multi-level register file
KR101927255B1 (ko) * 2011-12-27 2018-12-12 한국전자통신연구원 레지스터 윈도우 오버플로우/언더플로우 처리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777589A (en) * 1985-06-28 1988-10-11 Hewlett-Packard Company Direct input/output in a virtual memory system
US4777588A (en) * 1985-08-30 1988-10-11 Advanced Micro Devices, Inc. General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance
US5159680A (en) * 1988-07-28 1992-10-27 Sun Microsystems, Inc. Risc processing unit which selectively isolates register windows by indicating usage of adjacent register windows in status register
US5083263A (en) * 1988-07-28 1992-01-21 Sun Microsystems, Inc. BISC with interconnected register ring and selectively operating portion of the ring as a conventional computer
JPH02187825A (ja) * 1989-01-13 1990-07-24 Mitsubishi Electric Corp コンピュータ
US5179681A (en) * 1989-11-16 1993-01-12 Sun Microsystems, Inc. Method and apparatus for current window cache with switchable address and out cache registers
US5179682A (en) * 1990-05-15 1993-01-12 Sun Microsystems, Inc. Method and apparatus for improved current window cache with switchable address in, out, and local cache registers
US5226142A (en) * 1990-11-21 1993-07-06 Ross Technology, Inc. High performance register file with overlapping windows
US5438669A (en) * 1991-11-20 1995-08-01 Hitachi, Ltd. Data processor with improved loop handling utilizing improved register allocation
US5437043A (en) * 1991-11-20 1995-07-25 Hitachi, Ltd. Information processing apparatus having a register file used interchangeably both as scalar registers of register windows and as vector registers
JP2823767B2 (ja) * 1992-02-03 1998-11-11 松下電器産業株式会社 レジスタファイル
US5440714A (en) * 1992-12-14 1995-08-08 Industrial Technology Research Institute Method and system configuration for simplifying the decoding system for access to an register file with overlapping windows

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093110B2 (en) 2001-12-28 2006-08-15 Fujitsu Limited Register file in the register window system and controlling method thereof

Also Published As

Publication number Publication date
US5721868A (en) 1998-02-24
JP3676411B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
JPH0844565A (ja) レジスタファイル装置及びレジスタファイルアクセス方法
US7663963B2 (en) Apparatus and method for providing multiple reads/writes using a 2Read/2Write register file array
US4654781A (en) Byte addressable memory for variable length instructions and data
JPH05282147A (ja) レジスタファイル
EP0507208A2 (en) A data processing system with combined static and dynamic masking of information in an operand
US7490190B2 (en) Method and system for local memory addressing in single instruction, multiple data computer system
JP2002288038A (ja) アドレス変換装置および方法
JPH11161547A (ja) データ処理装置用記憶装置、および記憶場所にアクセスする方法
US5630099A (en) Non-volatile memory array controller capable of controlling memory banks having variable bit widths
JPH07120312B2 (ja) バッファメモリ制御装置
US5991848A (en) Computing system accessible to a split line on border of two pages within one cycle
JPS63201851A (ja) バッファ記憶アクセス方法
US6115294A (en) Method and apparatus for multi-bit register cell
GB2108737A (en) Byte addressable memory for variable length instructions and data
US8605098B2 (en) Memory structure for optimized image processing
JP2860655B2 (ja) 並列命令実行型プロセッサ
JP2659886B2 (ja) プロセッサシステム
JPH0285943A (ja) データ処理装置
JP2954988B2 (ja) 情報処理装置
JPH06266647A (ja) アドレスバス拡張装置
JPS6230653B2 (ja)
JPH1124926A (ja) 情報処理装置
JPS61279933A (ja) マイクロプログラム制御装置
JPH06337847A (ja) マルチプロセッサ装置
JPS63313251A (ja) アドレッシング回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees