JPH05224915A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH05224915A JPH05224915A JP4001145A JP114592A JPH05224915A JP H05224915 A JPH05224915 A JP H05224915A JP 4001145 A JP4001145 A JP 4001145A JP 114592 A JP114592 A JP 114592A JP H05224915 A JPH05224915 A JP H05224915A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- read
- data
- program
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】シングルチップマイクロコンピュータ内部のＰ
ＲＯＭ格納データの読出を禁止する手段を内蔵し、プロ
グラマムデータを保護する。 【構成】プログラムデータの読出の禁止指定が可能な読
出禁止データ格納セル１３を有するプログラマブルＲＯ
Ｍ２を備える。プログラマブルＲＯＭ２の書込読出の設
定ごとに読出禁止データ格納セル１３の格納値によりプ
ログラマブルＲＯＭ２の読出を禁止するかどうかの判定
をするＮＡＮＤゲート１５を有する判定手段を備える。
ＲＯＭ格納データの読出を禁止する手段を内蔵し、プロ
グラマムデータを保護する。 【構成】プログラムデータの読出の禁止指定が可能な読
出禁止データ格納セル１３を有するプログラマブルＲＯ
Ｍ２を備える。プログラマブルＲＯＭ２の書込読出の設
定ごとに読出禁止データ格納セル１３の格納値によりプ
ログラマブルＲＯＭ２の読出を禁止するかどうかの判定
をするＮＡＮＤゲート１５を有する判定手段を備える。
Description
【０００１】
【産業上の利用分野】本発明はシングルチップマイクロ
コンピュータに関し、特にプログラム保護領域を有する
プログラマブルＲＯＭを備えるシングルチップマイクロ
コンピュータに関する。
コンピュータに関し、特にプログラム保護領域を有する
プログラマブルＲＯＭを備えるシングルチップマイクロ
コンピュータに関する。
【０００２】
【従来の技術】近年半導体技術の進歩に伴い、マイクロ
コンピュータの応用分野はその裾野を急速に拡大しなが
ら応用分野毎の要求は多様の一途を辿っている。
コンピュータの応用分野はその裾野を急速に拡大しなが
ら応用分野毎の要求は多様の一途を辿っている。
【０００３】一般にプログラム格納用のＲＯＭを内蔵し
たシングルチップマイクロコンピュータにおいてはＰＲ
ＯＭ版というプログラム格納用のＲＯＭをＵＶ−ＥＰＲ
ＯＭ（以下ＰＲＯＭ）で構成し、かつマスクＲＯＭ版と
同一の機能を有したものを、開発初期のシステム評価用
及び多品種少量生産用として、ユーザに提供している。
たシングルチップマイクロコンピュータにおいてはＰＲ
ＯＭ版というプログラム格納用のＲＯＭをＵＶ−ＥＰＲ
ＯＭ（以下ＰＲＯＭ）で構成し、かつマスクＲＯＭ版と
同一の機能を有したものを、開発初期のシステム評価用
及び多品種少量生産用として、ユーザに提供している。
【０００４】この種のＰＲＯＭを内蔵した従来のシング
リチップマイクロコンピュータでは、専用のＰＲＯＭラ
イタもしくは汎用ＰＲＯＭライタとＰＲＯＭライタ用ソ
ケットアダブタを使用して、内部ＰＲＯＭへのプログラ
ミング（データ書き込み）を容易に行えるになってい
る。例えば日本電気株式会社製μＰＤ７８Ｐ２１４で
は、ＰＲＯＭプログラミングの動作モードとして、プロ
グラム書込み、プログラムベリファイ、プログラムイン
ヒビット、読出、出力ディスエーブル、スタンバイの各
モードを有しており、汎用ＰＲＯＭライタとソケットア
ダプタを使用することにより、汎用のＰＲＯＭにプログ
ラムするのと同様にシングルチップマイクロコンピュー
タ内部のＰＲＯＭにプログラムできるようになってい
る。
リチップマイクロコンピュータでは、専用のＰＲＯＭラ
イタもしくは汎用ＰＲＯＭライタとＰＲＯＭライタ用ソ
ケットアダブタを使用して、内部ＰＲＯＭへのプログラ
ミング（データ書き込み）を容易に行えるになってい
る。例えば日本電気株式会社製μＰＤ７８Ｐ２１４で
は、ＰＲＯＭプログラミングの動作モードとして、プロ
グラム書込み、プログラムベリファイ、プログラムイン
ヒビット、読出、出力ディスエーブル、スタンバイの各
モードを有しており、汎用ＰＲＯＭライタとソケットア
ダプタを使用することにより、汎用のＰＲＯＭにプログ
ラムするのと同様にシングルチップマイクロコンピュー
タ内部のＰＲＯＭにプログラムできるようになってい
る。
【０００５】さて上記のように従来のＰＲＯＭを内蔵し
たシングルチップマイクロコンピュータでは、内部ＰＲ
ＯＭへのプログラムが容易にできるようになっている
が、前述のＰＲＯＭプログラミングの動作モードの読出
のモードを使用すれば、第三者でもプログラムされてい
るデータを容易に読み出すことが可能である。
たシングルチップマイクロコンピュータでは、内部ＰＲ
ＯＭへのプログラムが容易にできるようになっている
が、前述のＰＲＯＭプログラミングの動作モードの読出
のモードを使用すれば、第三者でもプログラムされてい
るデータを容易に読み出すことが可能である。
【０００６】ところが最近、シングルチップマイクロコ
ンピュータを搭載して装置を作るメーカ側では、内部の
プログラムを読出されることによるノウハウの漏洩に敏
感になっていたり、プログラムそのものを複写されて複
写品を作成されてしまうことが絶対に許されない状況と
なってきており、それゆえにシングルチップマイクロコ
ンピュータ内部のＰＲＯＭに容易にプログラムすること
はできても、プログラムデータを読出すことが不可能に
なるような機能の要求が強くなっている。
ンピュータを搭載して装置を作るメーカ側では、内部の
プログラムを読出されることによるノウハウの漏洩に敏
感になっていたり、プログラムそのものを複写されて複
写品を作成されてしまうことが絶対に許されない状況と
なってきており、それゆえにシングルチップマイクロコ
ンピュータ内部のＰＲＯＭに容易にプログラムすること
はできても、プログラムデータを読出すことが不可能に
なるような機能の要求が強くなっている。
【０００７】
【発明が解決しようとする課題】以上述べたように従来
のＰＲＯＭを内蔵したシングルマイクロコンピュータで
は、専用のＰＲＯＭライタまたは汎用ＰＲＯＭライタに
より容易に読出が可能であることにより、第三者により
プログラムデータの解読が可能となるため、シングリチ
ップマイクロコンピュータを搭載した装置のノウノウが
漏洩したり、またプログラムも含めた装置そのものが複
写されてしまうという欠点がある。
のＰＲＯＭを内蔵したシングルマイクロコンピュータで
は、専用のＰＲＯＭライタまたは汎用ＰＲＯＭライタに
より容易に読出が可能であることにより、第三者により
プログラムデータの解読が可能となるため、シングリチ
ップマイクロコンピュータを搭載した装置のノウノウが
漏洩したり、またプログラムも含めた装置そのものが複
写されてしまうという欠点がある。
【０００８】
【課題を解決するための手段】本発明のシングルチップ
マイクロコンピュータは、プログラム時に格納値の設定
が可能であり外部へのプログラムデータの読出の禁止指
定が可能な領域であるプログラム保護領域を有するプロ
グラマブルＲＯＭと、前記プログラマブルＲＯＭの書込
読出が可能となる状態に設定されるごとに前記プログラ
ム保護領域の前記格納値により前記プログラマブルＲＯ
Ｍの読出の禁止するかどうかの判定をする判定手段とを
備えて構成されている。
マイクロコンピュータは、プログラム時に格納値の設定
が可能であり外部へのプログラムデータの読出の禁止指
定が可能な領域であるプログラム保護領域を有するプロ
グラマブルＲＯＭと、前記プログラマブルＲＯＭの書込
読出が可能となる状態に設定されるごとに前記プログラ
ム保護領域の前記格納値により前記プログラマブルＲＯ
Ｍの読出の禁止するかどうかの判定をする判定手段とを
備えて構成されている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明のシングリチップマイクロコ
ンピュータの一実施例を示すブロック図である。
ンピュータの一実施例を示すブロック図である。
【００１１】本実施例のシングルチップマイクロコンピ
ュータ１は、図１に示すように、プログラマブルＲＯＭ
としてのＰＲＯＭを含むＰＲＯＭブロック２と、中央処
理装置であるＣＰＵ３と、周辺機能を有する周辺部４
と、ＣＰＵ３と周辺部４とを接続する内部バス５と、Ｃ
ＰＵ３とＰＲＯＭブロック２とを接続するアドレスバス
６およびデータバス７と、ＣＰＵ３からＰＲＯＭブロッ
ク２にＰＲＯＭモード信号を伝送するＰＲＯＭモード信
号線８とを備えて構成されている。
ュータ１は、図１に示すように、プログラマブルＲＯＭ
としてのＰＲＯＭを含むＰＲＯＭブロック２と、中央処
理装置であるＣＰＵ３と、周辺機能を有する周辺部４
と、ＣＰＵ３と周辺部４とを接続する内部バス５と、Ｃ
ＰＵ３とＰＲＯＭブロック２とを接続するアドレスバス
６およびデータバス７と、ＣＰＵ３からＰＲＯＭブロッ
ク２にＰＲＯＭモード信号を伝送するＰＲＯＭモード信
号線８とを備えて構成されている。
【００１２】次に、本実施例の動作について説明する。
【００１３】ＣＰＵ３はＰＲＯＭモード設定端子ＴＰＭ
ＳよりＰＲＯＭモード設定信号ＰＭＳを受け取ると、Ｐ
ＲＯＭモード信号ＰＭをＰＲＯＭモード信号線８に出力
し、ＰＲＯＭブロック２にＰＲＯＭモードにあることを
通知する。またさらにＣＰＵ３はＰＲＯＭモード設定信
号ＰＭＳを受け取りＰＲＯＭモードに設定されると、プ
ログラムアドレス入力端子ＴＰＡの入力値であるプログ
ラムアドレスＰＡをアドレスバス６にそのままスルーし
て出力するようになり、同時にプログラムデータ入力端
子ＴＰＤとデータバス７もスルーとなる。そして外部か
らＰＲＯＭブロック２内のＰＲＯＭセルへのプログラム
が可能となる。
ＳよりＰＲＯＭモード設定信号ＰＭＳを受け取ると、Ｐ
ＲＯＭモード信号ＰＭをＰＲＯＭモード信号線８に出力
し、ＰＲＯＭブロック２にＰＲＯＭモードにあることを
通知する。またさらにＣＰＵ３はＰＲＯＭモード設定信
号ＰＭＳを受け取りＰＲＯＭモードに設定されると、プ
ログラムアドレス入力端子ＴＰＡの入力値であるプログ
ラムアドレスＰＡをアドレスバス６にそのままスルーし
て出力するようになり、同時にプログラムデータ入力端
子ＴＰＤとデータバス７もスルーとなる。そして外部か
らＰＲＯＭブロック２内のＰＲＯＭセルへのプログラム
が可能となる。
【００１４】なお図１では、本来ＰＲＯＭのプログラム
に必要なチップイネーブル信号やアウトプットイネーブ
ル信号等の記述は省略されているが、これらの信号によ
りＰＲＯＭへのプログラム動作がおこなわれるのは言う
までもない。
に必要なチップイネーブル信号やアウトプットイネーブ
ル信号等の記述は省略されているが、これらの信号によ
りＰＲＯＭへのプログラム動作がおこなわれるのは言う
までもない。
【００１５】図２は図１のシングルチップマイクロコン
ピュータ１のＰＲＯＭブロック２の詳細図を示したもの
である。ＰＲＯＭブロック２はユーザＰＲＯＭ領域１２
と、読出禁止データ格納セル１３及びＰＲＯＭプログラ
ム制御機能を含むＰＲＯＭセル領域１０と、読出禁止デ
ータレジスタ１４と、ＮＡＮＤゲート１５及び読出デー
タ制御回路１６とで構成されている。
ピュータ１のＰＲＯＭブロック２の詳細図を示したもの
である。ＰＲＯＭブロック２はユーザＰＲＯＭ領域１２
と、読出禁止データ格納セル１３及びＰＲＯＭプログラ
ム制御機能を含むＰＲＯＭセル領域１０と、読出禁止デ
ータレジスタ１４と、ＮＡＮＤゲート１５及び読出デー
タ制御回路１６とで構成されている。
【００１６】ＰＲＯＭセル領域１０内のユーザＰＲＯＭ
領域１２はユーザプログラムデータを格納するＰＲＯＭ
セルの領域で、アドレス０番地から所定のビット長（本
実施例では８ビット長とする）で所定の容量のＰＲＯＭ
セルが配置されている。読み出し禁止データ格納セル１
３はユーザＰＲＯＭ領域１２のプログラムデータの読出
を禁止するためのデータを記憶させるセルで、ユーザＰ
ＲＯＭ領域１２のＰＲＯＭセルと同一の構造のセルで構
成され、１バイトの領域を占有している。そしてこの読
出禁止データ格納セル１３のアドレス番地は、ユーザＰ
ＲＯＭ領域１２の最終アドレス番地の次アドレス番地と
なっている。例えばユーザＰＲＯＭ領域１２が１６Ｋバ
イトの容量を有していれば、この読出禁止データ格納セ
ル１３のアドレス番地は４０００Ｈ番地となる。読出禁
止データレジスタ１４は読出禁止データ格納セル１３の
値をラッチする８ビットのレジスタで、ＰＲＯＭモード
信号線８からのＰＲＯＭモード信号がアクティブになっ
た瞬間に読出禁止データ格納セル１３の値をラッチす
る。ＮＡＮＤゲート１５は、読出禁止レジスタ１４の各
ビットのＮＡＮＤ論理をとるもので、全ビット１の時の
み”０”を読出データ制御回路１６に出力する。読出デ
ータ制御回路１６は、ＰＲＯＭセル領域１０のＰＲＯＭ
セルに書き込まれているデータを読み出す時にその値を
加工してデータバス７に出力する回路で、ＮＡＮＤゲー
ト１５の出力が”０”のときは内部データバス１７に出
力されたＰＲＯＭセルの読出値をそのままデータバス７
に出力し、ＮＡＮＤゲート１５の出力が”１”のとき
は、内部データバス１７に出力されたＰＲＯＭセルの読
出値が如何なる値であろうとも、データバス７の各ビッ
トに常に”１”を出力する。すなわち読み出しデータ制
御回路１６は、内部データバス１７の各ビットの値とＮ
ＡＮＤゲート１５の出力値のＯＲ論理をとってデータバ
ス７にその結果を出力するような構成となっている。ま
たこの読出データ制御回路１６はＰＲＯＭセル領域１０
内のＰＲＯＭセルにデータを書込む時はデータバス７上
の値をそのまま内部データバス１７に出力する。
領域１２はユーザプログラムデータを格納するＰＲＯＭ
セルの領域で、アドレス０番地から所定のビット長（本
実施例では８ビット長とする）で所定の容量のＰＲＯＭ
セルが配置されている。読み出し禁止データ格納セル１
３はユーザＰＲＯＭ領域１２のプログラムデータの読出
を禁止するためのデータを記憶させるセルで、ユーザＰ
ＲＯＭ領域１２のＰＲＯＭセルと同一の構造のセルで構
成され、１バイトの領域を占有している。そしてこの読
出禁止データ格納セル１３のアドレス番地は、ユーザＰ
ＲＯＭ領域１２の最終アドレス番地の次アドレス番地と
なっている。例えばユーザＰＲＯＭ領域１２が１６Ｋバ
イトの容量を有していれば、この読出禁止データ格納セ
ル１３のアドレス番地は４０００Ｈ番地となる。読出禁
止データレジスタ１４は読出禁止データ格納セル１３の
値をラッチする８ビットのレジスタで、ＰＲＯＭモード
信号線８からのＰＲＯＭモード信号がアクティブになっ
た瞬間に読出禁止データ格納セル１３の値をラッチす
る。ＮＡＮＤゲート１５は、読出禁止レジスタ１４の各
ビットのＮＡＮＤ論理をとるもので、全ビット１の時の
み”０”を読出データ制御回路１６に出力する。読出デ
ータ制御回路１６は、ＰＲＯＭセル領域１０のＰＲＯＭ
セルに書き込まれているデータを読み出す時にその値を
加工してデータバス７に出力する回路で、ＮＡＮＤゲー
ト１５の出力が”０”のときは内部データバス１７に出
力されたＰＲＯＭセルの読出値をそのままデータバス７
に出力し、ＮＡＮＤゲート１５の出力が”１”のとき
は、内部データバス１７に出力されたＰＲＯＭセルの読
出値が如何なる値であろうとも、データバス７の各ビッ
トに常に”１”を出力する。すなわち読み出しデータ制
御回路１６は、内部データバス１７の各ビットの値とＮ
ＡＮＤゲート１５の出力値のＯＲ論理をとってデータバ
ス７にその結果を出力するような構成となっている。ま
たこの読出データ制御回路１６はＰＲＯＭセル領域１０
内のＰＲＯＭセルにデータを書込む時はデータバス７上
の値をそのまま内部データバス１７に出力する。
【００１７】以上本発明の実施例におけるシングルチッ
プマイクロコンピュータとその内部のＰＲＯＭブロック
の構成要素について説明したが、本構成要素に基づく読
出禁止動作のシーケンスを以下に説明する。
プマイクロコンピュータとその内部のＰＲＯＭブロック
の構成要素について説明したが、本構成要素に基づく読
出禁止動作のシーケンスを以下に説明する。
【００１８】まず、シングルチップマイクロコンピュー
タ１に外部のＰＲＯＭライタよりＰＲＯＭセル領域１０
のＰＲＯＭセルにプログラム（書込）を行うときの動作
を説明する。最初に外部よりＰＲＯＭモード設定端子Ｔ
ＰＭＳにシングルチップマイクロコンピュータ１をＰＲ
ＯＭモードに設定するＰＲＯＭモード設定信号ＰＭＳを
入力する。シングルチップマイクロコンピュータ１がＰ
ＲＯＭモードに設定されると、ＰＲＯＭモード信号線８
がアクティブとなり、読出禁止データレジスタ１４に読
出禁止データ格納セル１３の値がラッチされる。最初は
ＰＲＯＭセルにはデータが書き込まれていないため、読
出禁止データレジスタ１４にはＦＦｈのデータがラッチ
される。よってこの時点ではＮＡＮＤゲート１５の出力
は”０”となり、読出データ制御回路１６によりＰＲＯ
Ｍのセルデータ読出のときは内部データバス１７上の値
がそのままデータバス７上に出力され、さらにプログラ
ムデータ入出力端子ＴＰＤより外部に出力される。
タ１に外部のＰＲＯＭライタよりＰＲＯＭセル領域１０
のＰＲＯＭセルにプログラム（書込）を行うときの動作
を説明する。最初に外部よりＰＲＯＭモード設定端子Ｔ
ＰＭＳにシングルチップマイクロコンピュータ１をＰＲ
ＯＭモードに設定するＰＲＯＭモード設定信号ＰＭＳを
入力する。シングルチップマイクロコンピュータ１がＰ
ＲＯＭモードに設定されると、ＰＲＯＭモード信号線８
がアクティブとなり、読出禁止データレジスタ１４に読
出禁止データ格納セル１３の値がラッチされる。最初は
ＰＲＯＭセルにはデータが書き込まれていないため、読
出禁止データレジスタ１４にはＦＦｈのデータがラッチ
される。よってこの時点ではＮＡＮＤゲート１５の出力
は”０”となり、読出データ制御回路１６によりＰＲＯ
Ｍのセルデータ読出のときは内部データバス１７上の値
がそのままデータバス７上に出力され、さらにプログラ
ムデータ入出力端子ＴＰＤより外部に出力される。
【００１９】次に、ＰＲＯＭプログラムのシーケンスで
は、最初にＰＲＯＭセル全アドレスのブランクチェック
を行い、その後１バイトずつのプログラム（書込）、ベ
リファイを行うが、この段階でもＰＲＯＭセルの読み出
し値がそのまま外部に出力されるので、問題なく前述の
動作が行われる。そして０番地からのプログラム（書
込）、ベリファイを順に行い、ユーザＰＲＯＭ領域１２
へのプログラムを完了する。そしてその後、ユーザＰＲ
ＯＭ領域１２の最終アドレス番地の次のアドレス番地で
ある読出禁止データ格納セル１３へのフログラム、ベリ
ファイを行うが、このときは次回からのＰＲＯＭのプロ
グラムデータ読出を禁止するため、ＦＦｈ以外の値をプ
ログラムする。以上が次回からのＰＲＯＭの読出を禁止
するためのＰＲＯＭへのプログラムシーケンスである。
は、最初にＰＲＯＭセル全アドレスのブランクチェック
を行い、その後１バイトずつのプログラム（書込）、ベ
リファイを行うが、この段階でもＰＲＯＭセルの読み出
し値がそのまま外部に出力されるので、問題なく前述の
動作が行われる。そして０番地からのプログラム（書
込）、ベリファイを順に行い、ユーザＰＲＯＭ領域１２
へのプログラムを完了する。そしてその後、ユーザＰＲ
ＯＭ領域１２の最終アドレス番地の次のアドレス番地で
ある読出禁止データ格納セル１３へのフログラム、ベリ
ファイを行うが、このときは次回からのＰＲＯＭのプロ
グラムデータ読出を禁止するため、ＦＦｈ以外の値をプ
ログラムする。以上が次回からのＰＲＯＭの読出を禁止
するためのＰＲＯＭへのプログラムシーケンスである。
【００２０】次に、このシングルチップマイクロコンピ
ュータ１内のＰＲＯＭプログラムデータをＰＲＯＭモー
ドを用いて読出そうとしたときの動作について説明す
る。
ュータ１内のＰＲＯＭプログラムデータをＰＲＯＭモー
ドを用いて読出そうとしたときの動作について説明す
る。
【００２１】まず最初に、前記プログラム動作の開始時
と同様、ＰＲＯＭモード設定端子ＴＰＭＳにＰＲＯＭモ
ード設定信号をＰＭＳを入力する。するとＰＲＯＭモー
ド信号線８がアクティブとなり、読出禁止データレジス
タ１４に読出禁止データ格納セル１３の値をラッチす
る。この時読出禁止データ格納セル１３に格納されてい
る値はＦＦｈではないので、ＮＡＮＤゲート１５の出力
は”１”となり、外部からどのアドレス番地をリードし
ても読出制御回路１６によりデータバス７上にはＦＦｈ
の値が出力される。よって外部への読出データはすべて
ＦＦｈとなり、結果的に内部のＰＲＯＭデータが外部に
読出せなくなることになる。
と同様、ＰＲＯＭモード設定端子ＴＰＭＳにＰＲＯＭモ
ード設定信号をＰＭＳを入力する。するとＰＲＯＭモー
ド信号線８がアクティブとなり、読出禁止データレジス
タ１４に読出禁止データ格納セル１３の値をラッチす
る。この時読出禁止データ格納セル１３に格納されてい
る値はＦＦｈではないので、ＮＡＮＤゲート１５の出力
は”１”となり、外部からどのアドレス番地をリードし
ても読出制御回路１６によりデータバス７上にはＦＦｈ
の値が出力される。よって外部への読出データはすべて
ＦＦｈとなり、結果的に内部のＰＲＯＭデータが外部に
読出せなくなることになる。
【００２２】本発明によれば、ユーザは、ＰＲＯＭへの
プログラムデータのプログラム時に内部プログラムデー
タの読出を禁止するかどうかを指定することができる。
つまり内部ＰＲＯＭにプログラム（書き込み）を行った
後にもまたＰＲＯＭのプログラムデータを読出したいと
きには、最初のＰＲＯＭプログラム時にユーザＰＲＯＭ
領域のみにプログラムをするか、または読出禁止データ
格納セル１３にＦＦｈの値をプログラムすればよい。ま
た以後のＰＲＯＭプログラムデータの読出を禁止したい
場合には、読出データ格納セル１３にＦＦｈ以外の値を
書き込めばよいことになる。
プログラムデータのプログラム時に内部プログラムデー
タの読出を禁止するかどうかを指定することができる。
つまり内部ＰＲＯＭにプログラム（書き込み）を行った
後にもまたＰＲＯＭのプログラムデータを読出したいと
きには、最初のＰＲＯＭプログラム時にユーザＰＲＯＭ
領域のみにプログラムをするか、または読出禁止データ
格納セル１３にＦＦｈの値をプログラムすればよい。ま
た以後のＰＲＯＭプログラムデータの読出を禁止したい
場合には、読出データ格納セル１３にＦＦｈ以外の値を
書き込めばよいことになる。
【００２３】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、読出禁止データ格納セルをユーザＰＲ
ＯＭ領域内に含めることも本発明の主旨を逸脱しない限
り適用できることは勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、読出禁止データ格納セルをユーザＰＲ
ＯＭ領域内に含めることも本発明の主旨を逸脱しない限
り適用できることは勿論である。
【００２４】
【発明の効果】以上説明したように、本発明のシングル
チップマイクロコンピュータは、プログラムデータの読
出の禁止指定が可能なプログラム保護領域を有するプロ
グラマブルＲＯＭと、プログラマブルＲＯＭの書込読出
の設定ごとにプログラム保護領域の格納値によりプログ
ラマブルＲＯＭの読出を禁止するかどうかの判定をする
判定手段とを備えているので、プログラマブルＲＯＭの
プログラム時に随意に読出を許可するか禁止するかの指
定が可能となるため、秘匿性が高く第三者にる読出を防
止したいプログラムの場合にプログラマブルＲＯＭの読
出を禁止することにより、搭載装置のノウハウの漏洩
や、プログラムの複写を防止することができるという効
果がある。
チップマイクロコンピュータは、プログラムデータの読
出の禁止指定が可能なプログラム保護領域を有するプロ
グラマブルＲＯＭと、プログラマブルＲＯＭの書込読出
の設定ごとにプログラム保護領域の格納値によりプログ
ラマブルＲＯＭの読出を禁止するかどうかの判定をする
判定手段とを備えているので、プログラマブルＲＯＭの
プログラム時に随意に読出を許可するか禁止するかの指
定が可能となるため、秘匿性が高く第三者にる読出を防
止したいプログラムの場合にプログラマブルＲＯＭの読
出を禁止することにより、搭載装置のノウハウの漏洩
や、プログラムの複写を防止することができるという効
果がある。
【図１】本発明のシングルチップマイクロコンピュータ
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図２】本実施例のシングルチップマイクロコンピュー
タのＰＲＯＭブロックの細部を示すブロック図である。
タのＰＲＯＭブロックの細部を示すブロック図である。
１ シングルチップマイクロコンピュータ ２ ＰＲＯＭブロック ３ ＣＰＵ ４ 周辺部 ５ 内部バス ６ アドレスバス ７ データバス ８ ＰＲＯＭモード信号線 １０ ＰＲＯＭセル領域 １２ ユーザＰＲＯＭ領域 １３ 読出禁止データ格納セル １４ 読出禁止データレジスタ １５ ＮＡＮＤゲート １６ 読出データ制御回路 １７ 内部データバス
Claims (1)
- 【請求項１】 プログラム時に格納値の設定が可能であ
り外部へプログラムデータの読出の禁止指定が可能な領
域であるプログラム保護領域を有するプログラマブルＲ
ＯＭと、 前記プログラマブルＲＯＭの書込読出が可能となる状態
に設定されるごとに前記プログラム保護領域の前記格納
値により前記プログラマブルＲＯＭの読出を禁止するか
どうかの判定をする判定手段とを備えることを特徴とす
るシングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001145A JPH05224915A (ja) | 1992-01-08 | 1992-01-08 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001145A JPH05224915A (ja) | 1992-01-08 | 1992-01-08 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224915A true JPH05224915A (ja) | 1993-09-03 |
Family
ID=11493274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001145A Withdrawn JPH05224915A (ja) | 1992-01-08 | 1992-01-08 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224915A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013050860A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | マイクロコンピュータ及びマルチマイクロコンピュータシステム |
-
1992
- 1992-01-08 JP JP4001145A patent/JPH05224915A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013050860A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | マイクロコンピュータ及びマルチマイクロコンピュータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2597153B2 (ja) | 書込み保護装置 | |
| US6088262A (en) | Semiconductor device and electronic equipment having a non-volatile memory with a security function | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| US5704039A (en) | Mask programmable security system for a data processor and method therefor | |
| KR100614639B1 (ko) | 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US6125054A (en) | Rom data read protect circuit | |
| US20020184458A1 (en) | Semiconductor memory device | |
| JPH05224915A (ja) | シングルチップマイクロコンピュータ | |
| JPH0822422A (ja) | メモリ装置 | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JP2003208359A (ja) | マイクロコンピュータ | |
| JPH0540836A (ja) | シングルチツプマイクロコンピユータ | |
| JPH08235073A (ja) | マイクロコンピュータ | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPS6329859A (ja) | 記憶保護装置 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPS62251833A (ja) | 計算機システム | |
| JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPS6091464A (ja) | マイクロコンピユ−タ | |
| JPH081606B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0212441A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |