JPH0520202A - 複写装置のｒａｍ保護装置 - Google Patents
複写装置のｒａｍ保護装置Info
- Publication number
- JPH0520202A JPH0520202A JP3172044A JP17204491A JPH0520202A JP H0520202 A JPH0520202 A JP H0520202A JP 3172044 A JP3172044 A JP 3172044A JP 17204491 A JP17204491 A JP 17204491A JP H0520202 A JPH0520202 A JP H0520202A
- Authority
- JP
- Japan
- Prior art keywords
- area
- write
- ram
- writing
- protect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 32
- 230000004224 protection Effects 0.000 claims description 15
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Or Security For Electrophotography (AREA)
- Storage Device Security (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 ランダムアクセスメモリの任意な領域を書き
込み禁止するプロテクト領域に指定して、プログラム等
重要な特定記憶データを保護する複写装置のＲＡＭ保護
装置の提供。 【構成】 プログラムまたは操作指示入力等の書き込み
・読み出しを行なうランダムアクセスメモリ（ＲＡＭ）
を備え中央演算処理装置５の制御により複写動作を行な
う複写装置に備えるＲＡＭ保護装置であって、ＲＡＭの
特定領域への書き込み動作を禁止するプロテクト手段３
と、プロテクト領域を設定するプロテクト領域設定手段
１と、前記プロテクト領域への書き込みを許可する書き
込み許可手段２と、書き込み禁止中の前記プロテクト領
域へ書き込もうとする異常動作を検出する異常動作検出
手段４とを備え、前記異常動作検出手段により異常動作
を検出したとき異常信号ＰＲＯ ＥＲＲを出力すること
を特徴とする構成。
込み禁止するプロテクト領域に指定して、プログラム等
重要な特定記憶データを保護する複写装置のＲＡＭ保護
装置の提供。 【構成】 プログラムまたは操作指示入力等の書き込み
・読み出しを行なうランダムアクセスメモリ（ＲＡＭ）
を備え中央演算処理装置５の制御により複写動作を行な
う複写装置に備えるＲＡＭ保護装置であって、ＲＡＭの
特定領域への書き込み動作を禁止するプロテクト手段３
と、プロテクト領域を設定するプロテクト領域設定手段
１と、前記プロテクト領域への書き込みを許可する書き
込み許可手段２と、書き込み禁止中の前記プロテクト領
域へ書き込もうとする異常動作を検出する異常動作検出
手段４とを備え、前記異常動作検出手段により異常動作
を検出したとき異常信号ＰＲＯ ＥＲＲを出力すること
を特徴とする構成。
Description
【０００１】
【産業上の利用分野】この発明は、複写装置のＲＡＭ保
護装置に関するものである。
護装置に関するものである。
【０００２】
【従来の技術】従来、複写装置には、複写動作のプログ
ラム、複写操作の指示入力、複写作業途中のデータ、出
力データ等の一時記憶データを中央演算処理装置（以下
ＣＰＵという）の制御により書き込み・読み出しするラ
ンダムアクセスメモリ（以下ＲＡＭという）を備えてい
る。
ラム、複写操作の指示入力、複写作業途中のデータ、出
力データ等の一時記憶データを中央演算処理装置（以下
ＣＰＵという）の制御により書き込み・読み出しするラ
ンダムアクセスメモリ（以下ＲＡＭという）を備えてい
る。
【０００３】そして、ＲＡＭに書き込みしてあるソフト
プログラム等特定の重要データが記憶してある領域に誤
って新たに書き込みし、そのため特定重要データの記憶
が消去されてしまうことを防止するソフトボリューム保
護装置が設けられている。
プログラム等特定の重要データが記憶してある領域に誤
って新たに書き込みし、そのため特定重要データの記憶
が消去されてしまうことを防止するソフトボリューム保
護装置が設けられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例では、ソフトボリューム保護装置はハードとしての
装置であり、ソフトボリューム記憶領域が固定されてい
るために、汎用性に欠けており、ソフトボリュームの追
加等のときには回路の変更を必要とする。またソフトボ
リューム記憶領域を変更するにも回路の変更を必要とす
る問題が生じていた。
来例では、ソフトボリューム保護装置はハードとしての
装置であり、ソフトボリューム記憶領域が固定されてい
るために、汎用性に欠けており、ソフトボリュームの追
加等のときには回路の変更を必要とする。またソフトボ
リューム記憶領域を変更するにも回路の変更を必要とす
る問題が生じていた。
【０００５】この発明は、上記従来技術の問題点を解消
するために成されたもので、ＲＡＭの任意な領域を書き
込み禁止するプロテクト領域に指定して、プログラム等
重要な特定記憶データを保護する複写装置のＲＡＭ保護
装置を提供することを目的とするものである。
するために成されたもので、ＲＡＭの任意な領域を書き
込み禁止するプロテクト領域に指定して、プログラム等
重要な特定記憶データを保護する複写装置のＲＡＭ保護
装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】このため、この発明に係
る複写装置のＲＡＭ保護装置は、プログラムまたは操作
指示入力等の書き込み・読み出しを行なうランダムアク
セスメモリ（ＲＡＭ）を備え中央演算処理装置の制御に
より複写動作を行なう複写装置に備えるＲＡＭ保護装置
であって、ＲＡＭの特定領域への書き込み動作を禁止す
るプロテクト手段と、前記プロテクト領域を設定するプ
ロテクト領域設定手段と、前記プロテクト領域への書き
込みを許可する書き込み許可手段と、書き込み禁止中の
前記プロテクト領域へ書き込もうとする異常動作を検出
する異常動作検出手段とを備え、前記異常動作検出手段
により異常動作を検出したとき異常信号を出力すること
を特徴とする構成によって、前記の目的を達成しようと
するものである。
る複写装置のＲＡＭ保護装置は、プログラムまたは操作
指示入力等の書き込み・読み出しを行なうランダムアク
セスメモリ（ＲＡＭ）を備え中央演算処理装置の制御に
より複写動作を行なう複写装置に備えるＲＡＭ保護装置
であって、ＲＡＭの特定領域への書き込み動作を禁止す
るプロテクト手段と、前記プロテクト領域を設定するプ
ロテクト領域設定手段と、前記プロテクト領域への書き
込みを許可する書き込み許可手段と、書き込み禁止中の
前記プロテクト領域へ書き込もうとする異常動作を検出
する異常動作検出手段とを備え、前記異常動作検出手段
により異常動作を検出したとき異常信号を出力すること
を特徴とする構成によって、前記の目的を達成しようと
するものである。
【０００７】
【作用】以上の構成により、プログラム・操作指示入力
・複写作業途中のデータ、出力データ等の一時記憶デー
タの書き込み・読み出しを行なうランダムアクセスメモ
リ（ＲＡＭ）は、プロテクト領域設定手段によりプロテ
クト領域を設定することにより、プロテクト手段により
同プロテクト領域への書き込み動作を禁止することがで
き、同領域に記憶してある特定重要データが不用意に消
去されることはない。しかも書き込みを禁止するプロテ
クト領域はプロテクト領域設定手段によって任意に設定
することができる。
・複写作業途中のデータ、出力データ等の一時記憶デー
タの書き込み・読み出しを行なうランダムアクセスメモ
リ（ＲＡＭ）は、プロテクト領域設定手段によりプロテ
クト領域を設定することにより、プロテクト手段により
同プロテクト領域への書き込み動作を禁止することがで
き、同領域に記憶してある特定重要データが不用意に消
去されることはない。しかも書き込みを禁止するプロテ
クト領域はプロテクト領域設定手段によって任意に設定
することができる。
【０００８】そして、プロテクト領域への書き込みを特
に必要とするときは、書き込み許可手段により書き込み
が可能であり、書き込み許可手段によらずに書き込み禁
止中のプロテクト領域へ書き込もうとする異常動作があ
ったときは、異常動作検出手段によって検出し異常信号
を出力することができる。
に必要とするときは、書き込み許可手段により書き込み
が可能であり、書き込み許可手段によらずに書き込み禁
止中のプロテクト領域へ書き込もうとする異常動作があ
ったときは、異常動作検出手段によって検出し異常信号
を出力することができる。
【０００９】上記のようにプログラム等重要な特定記憶
データを保護するとともに、プロテクト領域の変更割付
け・拡張等によりプログラムの新規記憶、記憶内容変更
等にも柔軟に対応することができる。
データを保護するとともに、プロテクト領域の変更割付
け・拡張等によりプログラムの新規記憶、記憶内容変更
等にも柔軟に対応することができる。
【００１０】
【実施例】以下、この発明に係る複写装置のＲＡＭ保護
装置を実施例により説明する。図１は、この発明の一実
施例の構成を示すブロック図である。同図において、ａ
はプロテクト上限アドレスをセットするためのデータを
書き込みするラッチ回路、ｂはラッチ回路ａによりラッ
チされたアドレスと書き込み（以下ライトという）動作
時のライト信号（ＷＲ＊−“Ｌ”）のアドレスデータと
を比較する比較回路、ｃはプロテクス加減アドレスをセ
ットするためのデータをラッチするラッチ回路、ｄはラ
ッチ回路ｃによりラッチされたアドレスと、ライト動作
時のライト信号（ＷＲ＊＝“Ｌ”）のアドレスデータと
を比較する比較回路である。
装置を実施例により説明する。図１は、この発明の一実
施例の構成を示すブロック図である。同図において、ａ
はプロテクト上限アドレスをセットするためのデータを
書き込みするラッチ回路、ｂはラッチ回路ａによりラッ
チされたアドレスと書き込み（以下ライトという）動作
時のライト信号（ＷＲ＊−“Ｌ”）のアドレスデータと
を比較する比較回路、ｃはプロテクス加減アドレスをセ
ットするためのデータをラッチするラッチ回路、ｄはラ
ッチ回路ｃによりラッチされたアドレスと、ライト動作
時のライト信号（ＷＲ＊＝“Ｌ”）のアドレスデータと
を比較する比較回路である。
【００１１】ｅはプロテクト領域へのライト動作のとき
キーワード（ＫＥＹ ＷＯＲＤ）データをセットするた
めのデータをラッチするラッチ回路、ｆはラッチ回路ｅ
によりセットされたＫＥＹ ＷＯＲＤデータと予め設定
してあるＫＥＹ ＷＯＲＤデータ（Ｆ０Ｈ）とを比較す
る比較回路、ｇはデータフリップフロップ回路（以下Ｄ
ＦＦという）であり、プロテクト領域内へのライト動作
のとき、ＫＥＹ ＷＯＲＤデータがセットされていない
場合、または一致しなかった場合にはプロテクトエラー
信号（以下ＰＲＯ ＥＲＲという）を出力し、そしてリ
セット（ＲＥＳＥＴ）信号またはエラークリア信号（Ｅ
ＲＲ−ＣＬＲ＊）によってプロテクトエラー信号（ＰＲ
Ｏ ＥＲＲ）をクリアする。
キーワード（ＫＥＹ ＷＯＲＤ）データをセットするた
めのデータをラッチするラッチ回路、ｆはラッチ回路ｅ
によりセットされたＫＥＹ ＷＯＲＤデータと予め設定
してあるＫＥＹ ＷＯＲＤデータ（Ｆ０Ｈ）とを比較す
る比較回路、ｇはデータフリップフロップ回路（以下Ｄ
ＦＦという）であり、プロテクト領域内へのライト動作
のとき、ＫＥＹ ＷＯＲＤデータがセットされていない
場合、または一致しなかった場合にはプロテクトエラー
信号（以下ＰＲＯ ＥＲＲという）を出力し、そしてリ
セット（ＲＥＳＥＴ）信号またはエラークリア信号（Ｅ
ＲＲ−ＣＬＲ＊）によってプロテクトエラー信号（ＰＲ
Ｏ ＥＲＲ）をクリアする。
【００１２】ｈはアドレスデータが書き込み禁止領域内
であるかを検出する論理回路。ｊはユーザの入力したＫ
ＥＹ ＷＯＲＤおよび書き込みアドレス領域の両方とも
条件に一致することを検出する論理回路。ｋは論理回路
ｊでの検出条件とライト信号ＷＲ＊によりプロテクト領
域内ライト信号ＰＲＯ ＷＲ＊を出力する論理回路。ｍ
はプロテクト領域内へのライト信号ＷＲ＊に適切なＫＥ
Ｙ ＷＯＲＤの入力がないことを検出しＤＦＦｇに出力
する論理回路。ｎはリセット信号ＲＥＳＥＴ＊またはエ
ラークリア信号ＥＲＲ−ＣＬＲ＊が入力されたことを検
出しＦＤＤｇに出力する論理回路である。
であるかを検出する論理回路。ｊはユーザの入力したＫ
ＥＹ ＷＯＲＤおよび書き込みアドレス領域の両方とも
条件に一致することを検出する論理回路。ｋは論理回路
ｊでの検出条件とライト信号ＷＲ＊によりプロテクト領
域内ライト信号ＰＲＯ ＷＲ＊を出力する論理回路。ｍ
はプロテクト領域内へのライト信号ＷＲ＊に適切なＫＥ
Ｙ ＷＯＲＤの入力がないことを検出しＤＦＦｇに出力
する論理回路。ｎはリセット信号ＲＥＳＥＴ＊またはエ
ラークリア信号ＥＲＲ−ＣＬＲ＊が入力されたことを検
出しＦＤＤｇに出力する論理回路である。
【００１３】上記構成において、ユーザーがプロテクト
をかけたいメモリー領域、即ちプロテクト領域のアドレ
スの範囲を設定する動作について説明する。
をかけたいメモリー領域、即ちプロテクト領域のアドレ
スの範囲を設定する動作について説明する。
【００１４】まず、ラッチ回路ａの書き込み（Ｌｏａ
ｄ）信号を“Ｌ”不可（イネーブル）にし、プロテクト
領域の上限アドレスデータのセット信号（ＵＡＤ ＳＥ
Ｔ）を書き込み、次にラッチ回路ｃのＬｏａｄ信号を
“Ｌ”（イネーブル）にし、プロテクト領域の下限アド
レスデータのセット信号（ＬＡＤ ＳＥＴ）を書き込む
ことにより、プロテクト領域の上限および下限がセット
される。
ｄ）信号を“Ｌ”不可（イネーブル）にし、プロテクト
領域の上限アドレスデータのセット信号（ＵＡＤ ＳＥ
Ｔ）を書き込み、次にラッチ回路ｃのＬｏａｄ信号を
“Ｌ”（イネーブル）にし、プロテクト領域の下限アド
レスデータのセット信号（ＬＡＤ ＳＥＴ）を書き込む
ことにより、プロテクト領域の上限および下限がセット
される。
【００１５】次にユーザーがプロテクト領域への書き込
みを特に行う場合、つまりプロテクト領域へのライト信
号について以下説明する。
みを特に行う場合、つまりプロテクト領域へのライト信
号について以下説明する。
【００１６】ユーザーがプロテクト領域への書き込みを
行うときは、ラッチ回路ｅのＬｏａｄ信号を“Ｌ”（イ
ネーブル）にし、ＫＥＹ ＷＯＲＤデータを書き込む、
このＫＥＹ ＷＯＲＤデータと予めハード的に設定して
あるデータとを比較回路ｆにより比較し、一致したなら
ば出力信号ＫＥＹ ＯＵＴは“Ｌ”を出力する。
行うときは、ラッチ回路ｅのＬｏａｄ信号を“Ｌ”（イ
ネーブル）にし、ＫＥＹ ＷＯＲＤデータを書き込む、
このＫＥＹ ＷＯＲＤデータと予めハード的に設定して
あるデータとを比較回路ｆにより比較し、一致したなら
ば出力信号ＫＥＹ ＯＵＴは“Ｌ”を出力する。
【００１７】また、入力したアドレスデータと予めラッ
チ回路ａによって設定したプロテクト上限アドレスとを
比較回路ｂで比較し、アドレスデータが上限アドレスデ
ータ以下ならば出力信号Ｕｏｕｔは“Ｌ”を出力する。
また入力したアドレスデータと予めラッチ回路ｃによっ
て設定したプロテクト下限アドレスとを比較回路ｄで比
較し、アドレスデータが下限アドレスデータ以上ならば
出力信号Ｌｏｕｔは“Ｌ”を出力する。そして、論理回
路ｈによってアドレスがプロテクト領域内であることを
検出しかつＫＥＹ ＷＯＲＤが正しく入力されているこ
とを論理回路ｊにより検出したとき、論理回路ｋにプロ
テクト領域内への書き込み許可の信号を出力する。そし
て論理回路ｋはライト信号（ＷＲ＊“Ｌ”）の入力によ
り、プロテクト領域内ライト信号ＰＲＯ ＷＲ＊が
“Ｌ”となり、プロテクト領域内への書き込みが可能と
なる。
チ回路ａによって設定したプロテクト上限アドレスとを
比較回路ｂで比較し、アドレスデータが上限アドレスデ
ータ以下ならば出力信号Ｕｏｕｔは“Ｌ”を出力する。
また入力したアドレスデータと予めラッチ回路ｃによっ
て設定したプロテクト下限アドレスとを比較回路ｄで比
較し、アドレスデータが下限アドレスデータ以上ならば
出力信号Ｌｏｕｔは“Ｌ”を出力する。そして、論理回
路ｈによってアドレスがプロテクト領域内であることを
検出しかつＫＥＹ ＷＯＲＤが正しく入力されているこ
とを論理回路ｊにより検出したとき、論理回路ｋにプロ
テクト領域内への書き込み許可の信号を出力する。そし
て論理回路ｋはライト信号（ＷＲ＊“Ｌ”）の入力によ
り、プロテクト領域内ライト信号ＰＲＯ ＷＲ＊が
“Ｌ”となり、プロテクト領域内への書き込みが可能と
なる。
【００１８】次にプロテクトライトエラー信号について
説明する。前記のとおり、プロテクト領域内でかつ、Ｋ
ＥＹ ＷＯＲＤがセットされていないか、または所定の
ＫＥＹ ＷＯＲＤ以外のＫＥＹ ＷＯＲＤ、即ちこの実
施例ではＦ０Ｈ以外のＫＥＹ ＷＯＲＤを入力してライ
ト動作をした際には、論理回路ｍで検出してＤＦＦｇよ
りＰＲＯ ＥＲＲ信号“Ｈ”をＣＰＵ（不図示）の入力
端子に出力する。
説明する。前記のとおり、プロテクト領域内でかつ、Ｋ
ＥＹ ＷＯＲＤがセットされていないか、または所定の
ＫＥＹ ＷＯＲＤ以外のＫＥＹ ＷＯＲＤ、即ちこの実
施例ではＦ０Ｈ以外のＫＥＹ ＷＯＲＤを入力してライ
ト動作をした際には、論理回路ｍで検出してＤＦＦｇよ
りＰＲＯ ＥＲＲ信号“Ｈ”をＣＰＵ（不図示）の入力
端子に出力する。
【００１９】また、ＰＲＯ ＥＲＲ信号のクリアは、論
理回路ｎへの入力ＲＥＳＥＴ＊が“Ｌ”、またはＥＲＲ
−ＣＬＲ＊が“Ｌ”であればＤＦＦｇによってＣＰＵへ
のＰＲＯ ＥＲＲ信号をクリアすることができる。
理回路ｎへの入力ＲＥＳＥＴ＊が“Ｌ”、またはＥＲＲ
−ＣＬＲ＊が“Ｌ”であればＤＦＦｇによってＣＰＵへ
のＰＲＯ ＥＲＲ信号をクリアすることができる。
【００２０】図２は、上記実施例の構成と動作説明を要
約した要約ブロック図である。
約した要約ブロック図である。
【００２１】即ち、前記説明のように本実施例は、プロ
グラムまたは操作指示入力等の書き込み・読み出しを行
なうランダムアクセスメモリ（ＲＡＭ）を備え中央演算
処理装置の制御により複写動作を行なう複写装置に備え
るＲＡＭ保護装置であって、ラッチ回路ａ，ｃにより構
成した書き込みを禁止するプロテクト領域を設定するプ
ロテクト領域設定手段１と、論理回路ｊにより構成した
プロテクト領域への書き込みを許可する書き込み許可手
段２と、論理回路ｋにより構成したＲＡＭの特定領域へ
の書き込み動作を禁止するプロテクト手段３と、論理回
路ｍにより構成した書き込み禁止中のプロテクト領域へ
書き込もうとする異常動作を検出する異常動作検出手段
４とを備え、異常動作検出手段４により異常動作を検出
したとき異常信号ＰＲＯ ＥＲＲを出力する構成となっ
ている。
グラムまたは操作指示入力等の書き込み・読み出しを行
なうランダムアクセスメモリ（ＲＡＭ）を備え中央演算
処理装置の制御により複写動作を行なう複写装置に備え
るＲＡＭ保護装置であって、ラッチ回路ａ，ｃにより構
成した書き込みを禁止するプロテクト領域を設定するプ
ロテクト領域設定手段１と、論理回路ｊにより構成した
プロテクト領域への書き込みを許可する書き込み許可手
段２と、論理回路ｋにより構成したＲＡＭの特定領域へ
の書き込み動作を禁止するプロテクト手段３と、論理回
路ｍにより構成した書き込み禁止中のプロテクト領域へ
書き込もうとする異常動作を検出する異常動作検出手段
４とを備え、異常動作検出手段４により異常動作を検出
したとき異常信号ＰＲＯ ＥＲＲを出力する構成となっ
ている。
【００２２】そして上記構成と動作により、プログラム
等重要な特定記憶データを保護するとともに、プロテク
ト領域の変更割付け・拡張等も可能である。
等重要な特定記憶データを保護するとともに、プロテク
ト領域の変更割付け・拡張等も可能である。
【００２３】図３は、本発明の第２実施例を示したブロ
ック図であり、前記実施例と同一または相当部分は同一
符号で示し、重複説明を省略する。図示の５はＣＰＵで
あり、ＤＦＦｇからのＰＲＯ ＥＲＲ信号はインバータ
６を経由してＣＰＵ５のＲＥＳＥＴ端子に接続したもの
であり、本実施例は前記の実施例と同様の動作と同様の
効果を有するものである。
ック図であり、前記実施例と同一または相当部分は同一
符号で示し、重複説明を省略する。図示の５はＣＰＵで
あり、ＤＦＦｇからのＰＲＯ ＥＲＲ信号はインバータ
６を経由してＣＰＵ５のＲＥＳＥＴ端子に接続したもの
であり、本実施例は前記の実施例と同様の動作と同様の
効果を有するものである。
【００２４】
【発明の効果】以上説明したように、この発明によれ
ば、プログラム・操作指示入力・複写作業途中のデー
タ、出力データ等の一時記憶データの書き込み・読み出
しを行なうランダムアクセスメモリ（ＲＡＭ）は、プロ
テクト領域設定手段によってプロテクト領域を設定する
ことにより、プロテクト手段により同プロテクト領域へ
の書き込み動作を禁止することができ、同領域に記憶し
てある特定重要データが不用意に消去されることを防止
できる。しかもプロテクト領域はプロテクト領域設定手
段によって任意に設定することができる。
ば、プログラム・操作指示入力・複写作業途中のデー
タ、出力データ等の一時記憶データの書き込み・読み出
しを行なうランダムアクセスメモリ（ＲＡＭ）は、プロ
テクト領域設定手段によってプロテクト領域を設定する
ことにより、プロテクト手段により同プロテクト領域へ
の書き込み動作を禁止することができ、同領域に記憶し
てある特定重要データが不用意に消去されることを防止
できる。しかもプロテクト領域はプロテクト領域設定手
段によって任意に設定することができる。
【００２５】そして、プロテクト領域への書き込みを特
に必要とするときは、書き込み許可手段により書き込み
が可能であり、書き込み許可手段によらずに書き込み禁
止中のプロテクト領域へ書き込もうとする異常動作があ
ったときは、異常動作検出手段によって検出し異常信号
を出力することができる。上記のようにプログラム等重
要な特定記憶データを保護することができるとともに、
プロテクト領域の変更割付け・拡張等によりプログラム
の新規記憶、記憶内容変更等にも柔軟に対応できる複写
装置のＲＡＭ保護装置を提供することができる。
に必要とするときは、書き込み許可手段により書き込み
が可能であり、書き込み許可手段によらずに書き込み禁
止中のプロテクト領域へ書き込もうとする異常動作があ
ったときは、異常動作検出手段によって検出し異常信号
を出力することができる。上記のようにプログラム等重
要な特定記憶データを保護することができるとともに、
プロテクト領域の変更割付け・拡張等によりプログラム
の新規記憶、記憶内容変更等にも柔軟に対応できる複写
装置のＲＡＭ保護装置を提供することができる。
【図１】 一実施例のブロック図である。
【図２】 一実施例の要約ブロック図である。
【図３】 第２実施例のブロック図である。
１ プロテクト領域設定手段
２ 書き込み許可手段
３ プロテクト手段
４ 異常動作検出手段
５ 中央演算処理装置（ＣＰＵ）
ａ，ｃ，ｅ ラッチ回路
ｂ，ｄ，ｆ 比較回路
ｇ データフリップフロップ回路（ＤＦＦ）
ｈ，ｊ，ｋ，ｍ，ｎ 論理回路
Claims (3)
- 【請求項１】 プログラムまたは操作指示入力等の書き
込み・読み出しを行なうランダムアクセスメモリ（ＲＡ
Ｍ）を備え中央演算処理装置の制御により複写動作を行
なう複写装置に備えるＲＡＭ保護装置であって、ＲＡＭ
の特定領域への書き込み動作を禁止するプロテクト手段
と、前記プロテクト領域を設定するプロテクト領域設定
手段と、前記プロテクト領域への書き込みを許可する書
き込み許可手段と、書き込み禁止中の前記プロテクト領
域へ書き込もうとする異常動作を検出する異常動作検出
手段とを備え、前記異常動作検出手段により異常動作を
検出したとき異常信号を出力することを特徴とする複写
装置のＲＡＭ保護装置。 - 【請求項２】 異常動作検出手段が異常動作を検出した
とき出力する異常信号は、中央演算処理装置の入力端子
に接続することを特徴とする請求項１記載の複写装置の
ＲＡＭ保護装置。 - 【請求項３】 異常動作検出手段が異常動作を検出した
とき出力する異常信号は、中央演算処理装置のリセット
端子に接続することを特徴とする請求項１記載の複写装
置のＲＡＭ保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172044A JPH0520202A (ja) | 1991-07-12 | 1991-07-12 | 複写装置のｒａｍ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172044A JPH0520202A (ja) | 1991-07-12 | 1991-07-12 | 複写装置のｒａｍ保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520202A true JPH0520202A (ja) | 1993-01-29 |
Family
ID=15934498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172044A Withdrawn JPH0520202A (ja) | 1991-07-12 | 1991-07-12 | 複写装置のｒａｍ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520202A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1091042A (ja) * | 1996-09-13 | 1998-04-10 | Canon Inc | 画像記録装置及び画像読取記録装置並びにファクシミリ装置 |
| JP2005078369A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | 半導体処理装置 |
| CN106445402A (zh) * | 2015-08-11 | 2017-02-22 | 中兴通讯股份有限公司 | 一种存储单元格式化方法和系统 |
-
1991
- 1991-07-12 JP JP3172044A patent/JPH0520202A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1091042A (ja) * | 1996-09-13 | 1998-04-10 | Canon Inc | 画像記録装置及び画像読取記録装置並びにファクシミリ装置 |
| JP2005078369A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | 半導体処理装置 |
| CN106445402A (zh) * | 2015-08-11 | 2017-02-22 | 中兴通讯股份有限公司 | 一种存储单元格式化方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434464A (en) | Memory protection system for effecting alteration of protection information without intervention of control program | |
| CA1085517A (en) | Hardware control storage area protection method and means | |
| JPS6237419B2 (ja) | ||
| JPH0520202A (ja) | 複写装置のｒａｍ保護装置 | |
| US6647475B2 (en) | Processor capable of enabling/disabling memory access | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPS6244854A (ja) | メモリ保護回路 | |
| KR100525537B1 (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JPS59231800A (ja) | 主記憶装置への不正書込防止装置 | |
| JPH1078919A (ja) | 不正アクセス防止装置 | |
| JPS58203700A (ja) | メモリ内の情報プライバシ−保護装置 | |
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JP3232109B2 (ja) | メモリのライトプロテクト回路 | |
| JPH10240623A (ja) | 読み出し保護機能付きマイクロコンピュータ | |
| JPS6329859A (ja) | 記憶保護装置 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| KR20000009381A (ko) | 컴퓨터 시스템의 메모리 쓰기 보호 장치 | |
| JP3047839B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JP2944080B2 (ja) | メモリ内容保護回路 | |
| JP2002215458A (ja) | メモリ記憶ページのアクセス属性を制御する作業方法及びその構成 | |
| JPS60142452A (ja) | 記憶保護方式 | |
| JPS63650A (ja) | 半導体メモリ | |
| JP2005025340A (ja) | メモリデータ保護装置 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS6341938A (ja) | マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |