JPS58203700A - メモリ内の情報プライバシ−保護装置 - Google Patents
メモリ内の情報プライバシ−保護装置Info
- Publication number
- JPS58203700A JPS58203700A JP57086144A JP8614482A JPS58203700A JP S58203700 A JPS58203700 A JP S58203700A JP 57086144 A JP57086144 A JP 57086144A JP 8614482 A JP8614482 A JP 8614482A JP S58203700 A JPS58203700 A JP S58203700A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- protected
- program
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータシステム等の情報処理
装置の記憶装置において、そのプライバシーを保護する
装置に関するものである。
装置の記憶装置において、そのプライバシーを保護する
装置に関するものである。
従来マイクロコンピュータ−システム等の情報処理装置
において、作成されたプログラムやデータ等の情報のプ
ライバシー保護はソフトウェアによって行なわれて来た
。プログラムやデータを外部出力装置に出力する時には
、システムを働らかせる為のシステムプログラム（モニ
タプログラム。
において、作成されたプログラムやデータ等の情報のプ
ライバシー保護はソフトウェアによって行なわれて来た
。プログラムやデータを外部出力装置に出力する時には
、システムを働らかせる為のシステムプログラム（モニ
タプログラム。
ＢＡＳＩＣプログラムなど）を用いてその内容を続み出
し、各種出力装置に出力するのが常であった。
し、各種出力装置に出力するのが常であった。
もし、作成が完了したプログラムやデータの外部への出
力やコピーを禁止する時には、以下に示す様な方法で行
なって来た。
力やコピーを禁止する時には、以下に示す様な方法で行
なって来た。
（ａ） プログラムやデータ自身に外部への出力可か
不可かを示すフラグビットを付加し、システムプログラ
ムの外部出力ルーチンで、そのフラグを検査して、外部
出力装置への出力を制御する。
不可かを示すフラグビットを付加し、システムプログラ
ムの外部出力ルーチンで、そのフラグを検査して、外部
出力装置への出力を制御する。
（ｂ） システムプログラム内のメモリアクセスルチ
ンで、読み書きしようとしているメモリのアドレス値が
、プライバシー保護されるべき内容が記憶されているメ
モリ領域の範囲内に含まれるかどうかを調べ、該当する
場合には、読み書きを禁止する。
ンで、読み書きしようとしているメモリのアドレス値が
、プライバシー保護されるべき内容が記憶されているメ
モリ領域の範囲内に含まれるかどうかを調べ、該当する
場合には、読み書きを禁止する。
ｉ′Ｊ記（ａ）の処理を施す事により、例えばＢＡｓｌ
ｃ：ｐで書かれたソースプログラムのＣＲＴやプリン全
一＼の出力は、システムプログラムでフラグビットを調
べる事により制御出来る。前記（ｂ）の処理を：へすり
により、例えば、ＲＡＳＩＣインクプリンタプログラム
自身を、外部に出力したリコピーしたりする事を禁止し
たりすることが出来る。しかし、（ａ）の方法では、外
部出力禁止のフラグビットを操作し、無効にする事によ
り、 ＣＲＴプリンタへ出力することが可能となってし
まう問題点があった。又（ａ） Ｃｂ）の方法では、保
護されるべきメモリ領域とは別の：：：１ メモリ領域に、メモリの読み出しプログラムと外部機器
への出力プログラムを作成し、そのプログラムを走らせ
る事により、簡単にメモリ内容を知る事が出来る問題点
があった。
ｃ：ｐで書かれたソースプログラムのＣＲＴやプリン全
一＼の出力は、システムプログラムでフラグビットを調
べる事により制御出来る。前記（ｂ）の処理を：へすり
により、例えば、ＲＡＳＩＣインクプリンタプログラム
自身を、外部に出力したリコピーしたりする事を禁止し
たりすることが出来る。しかし、（ａ）の方法では、外
部出力禁止のフラグビットを操作し、無効にする事によ
り、 ＣＲＴプリンタへ出力することが可能となってし
まう問題点があった。又（ａ） Ｃｂ）の方法では、保
護されるべきメモリ領域とは別の：：：１ メモリ領域に、メモリの読み出しプログラムと外部機器
への出力プログラムを作成し、そのプログラムを走らせ
る事により、簡単にメモリ内容を知る事が出来る問題点
があった。
本発明の目的は、この様な不完全さを補うことを目的で
成されたもので、アドレスバスを通してメモリアクセス
信号とコントロールバスを通して命令取り出し期間を示
す（ｄ号とを出力できる中央処理装置を持ち、システム
プログラムメモリとその他のプログラム・デー、り等を
記憶させておくメモリとを有する情報処理装置にｉｊい
て、任意の値を設定できる設定回路と、１（；Ｊ記設定
回路で設定された範囲のアドレスがアドレスバスに出力
されているかどうかを比較検出する比較回路と、命令取
り出し信号を遅延反転する遅延反転回路と、前記比較回
路で検出された状態を示す信号を、前記遅延反転回路の
出力信号をトリガ１ｄ号として保持して前記メモリに対
す名メモリアクセスを禁止する保持回路を具えた構成に
することにより、所期の目的を達成したものである。
成されたもので、アドレスバスを通してメモリアクセス
信号とコントロールバスを通して命令取り出し期間を示
す（ｄ号とを出力できる中央処理装置を持ち、システム
プログラムメモリとその他のプログラム・デー、り等を
記憶させておくメモリとを有する情報処理装置にｉｊい
て、任意の値を設定できる設定回路と、１（；Ｊ記設定
回路で設定された範囲のアドレスがアドレスバスに出力
されているかどうかを比較検出する比較回路と、命令取
り出し信号を遅延反転する遅延反転回路と、前記比較回
路で検出された状態を示す信号を、前記遅延反転回路の
出力信号をトリガ１ｄ号として保持して前記メモリに対
す名メモリアクセスを禁止する保持回路を具えた構成に
することにより、所期の目的を達成したものである。
以下本発明の一実施例を図面に基づいて説明する。第１
図は、本発明によるメモリ内の情報のプライバシー保護
回路を用いた、情報処理システムの全体のブロック図で
ある。第１図において、（１）は中央処理装置、（２）
はシステムプログラムメモリ、（３）は該システムプロ
グラムメモ＋Ｊ （２１に料する人出力ゲート、（４）
はシステムプログラムメモリ（２）用のプライバシー保
護回路Ａ、（５）はシステムプログラム以外でプライバ
シー保護が必要なメモリで、システムプログラムからの
みアクセスを許８れるプログラムやデータが格納されて
いる。（６）は該メモ１月５）に対する入出力ゲート、
（７）は前記メモリ（５）用のプライバシー保護回路Ｂ
、（８）は各１４１．１０ 、 ＋ｖ）は一般作ｉ用メ
モリ、Ｑｄはコントロールバスの命令取り出し信号、Ｏ
Ｉ）はアドレスバス、（６）はデータバスであり、プラ
イバシー保護されるべき内容が記憶されているメモリ（
２） （５）にプライバシー保護回路（４） （７）が
取り付けられている。この保護回路（４）（７）は、命
令取り出しサイクル時に、アドレスバス（Ｉす上のアド
レス値が予め読み出し許可された範囲内である場合にの
み、メモリアクセス操作が可能となるように、データー
バスα陣への入出力ゲート（３） （６）を操作する。
図は、本発明によるメモリ内の情報のプライバシー保護
回路を用いた、情報処理システムの全体のブロック図で
ある。第１図において、（１）は中央処理装置、（２）
はシステムプログラムメモリ、（３）は該システムプロ
グラムメモ＋Ｊ （２１に料する人出力ゲート、（４）
はシステムプログラムメモリ（２）用のプライバシー保
護回路Ａ、（５）はシステムプログラム以外でプライバ
シー保護が必要なメモリで、システムプログラムからの
みアクセスを許８れるプログラムやデータが格納されて
いる。（６）は該メモ１月５）に対する入出力ゲート、
（７）は前記メモリ（５）用のプライバシー保護回路Ｂ
、（８）は各１４１．１０ 、 ＋ｖ）は一般作ｉ用メ
モリ、Ｑｄはコントロールバスの命令取り出し信号、Ｏ
Ｉ）はアドレスバス、（６）はデータバスであり、プラ
イバシー保護されるべき内容が記憶されているメモリ（
２） （５）にプライバシー保護回路（４） （７）が
取り付けられている。この保護回路（４）（７）は、命
令取り出しサイクル時に、アドレスバス（Ｉす上のアド
レス値が予め読み出し許可された範囲内である場合にの
み、メモリアクセス操作が可能となるように、データー
バスα陣への入出力ゲート（３） （６）を操作する。
これに加えて、前記従来例に示したソフトウェアによる
（ａ） （ｂ）のプライバシー保護手段をも並用して、
予め許可されたプログラムからのみメモリ領域をアクセ
スするようになし、これらで、メモリ内の情報プライバ
シー保護を行なう、 第２図は前記システムの主記憶のメモリ配置の例を示す
図である。第２図において、システムプログラムはＸ番
地よりＹ番地までの領域に格納されている。システムプ
ログラムからのみアクセスを許されるメモリ内容はＹ番
地からＷ番地までの領域に格納されている。
（ａ） （ｂ）のプライバシー保護手段をも並用して、
予め許可されたプログラムからのみメモリ領域をアクセ
スするようになし、これらで、メモリ内の情報プライバ
シー保護を行なう、 第２図は前記システムの主記憶のメモリ配置の例を示す
図である。第２図において、システムプログラムはＸ番
地よりＹ番地までの領域に格納されている。システムプ
ログラムからのみアクセスを許されるメモリ内容はＹ番
地からＷ番地までの領域に格納されている。
中央処理装置 （１）は一般に次のようなサイクルで処
理を行なう。
理を行なう。
（＋） 命令をメモリから取り出すサイクル（１１）
命令を解読するサイクル （ｌｉｉ） 命令を実行するサイクルで、下記（ｉｉ
ｌ） −ｔ 。
命令を解読するサイクル （ｌｉｉ） 命令を実行するサイクルで、下記（ｉｉ
ｌ） −ｔ 。
Ｑｉｉ） −２、Ｑｉｌ） −８のステップより成るサ
イクル（１１１）−１メモリよりデータを読み出すサイ
クル （ｉｌｉ） −２メモリにデータを書き込むサイクルＱ
Ｕ） −８中央処理装置（１）内部演算を行なうすイク
ル 第８図に、第１図の（４）に対応するシステムプログ、
ラムプライバシー保護のための基本的な回路を示す。第
８図において、θ騰はアドレスバス（ｌυに出力された
アドレスと設定された範囲のアドレスを比較するアドレ
ス比較部、０ΦはＤタイプフリップフロップ、（ハ）は
命令取り出し信号を遅延反転する遅延反転回路、θ６０
カはアドレス範囲を設定する設定回路Ａ、Ｂである。
イクル（１１１）−１メモリよりデータを読み出すサイ
クル （ｉｌｉ） −２メモリにデータを書き込むサイクルＱ
Ｕ） −８中央処理装置（１）内部演算を行なうすイク
ル 第８図に、第１図の（４）に対応するシステムプログ、
ラムプライバシー保護のための基本的な回路を示す。第
８図において、θ騰はアドレスバス（ｌυに出力された
アドレスと設定された範囲のアドレスを比較するアドレ
ス比較部、０ΦはＤタイプフリップフロップ、（ハ）は
命令取り出し信号を遅延反転する遅延反転回路、θ６０
カはアドレス範囲を設定する設定回路Ａ、Ｂである。
第４図に９、一般作業用メモリ（９）に作成されたメモ
リ読出しルーチンを用いて、システムプログラムを読み
出そうとした時の波形図と、システムプログラムでシス
テムプログラム領域のメモリをアクセスした時の波形図
を示す。
リ読出しルーチンを用いて、システムプログラムを読み
出そうとした時の波形図と、システムプログラムでシス
テムプログラム領域のメモリをアクセスした時の波形図
を示す。
命令取り出しサイクルにおいて、アドレスバス０υにア
ドレスが中央処理装置（１）から出力されると、１・１ そのアドレスは第８図のアドレス比較部０のマグニチュ
ードコンパレータに入力され、設定回路Ａ。
ドレスが中央処理装置（１）から出力されると、１・１ そのアドレスは第８図のアドレス比較部０のマグニチュ
ードコンパレータに入力され、設定回路Ａ。
Ｂ ｒｓ 翰からの設定値Ｘ 、Ｙ＋１と比較される。
第４図において、アドレスバスに出力される各サイクル
のアドレス値１９厘１厘、■の第２図における主記憶上
の位置関係をＹ ＜ Ｗ ＜ １ ＜ ８ＦＦＦＦ （
１６進）。
のアドレス値１９厘１厘、■の第２図における主記憶上
の位置関係をＹ ＜ Ｗ ＜ １ ＜ ８ＦＦＦＦ （
１６進）。
Ｘ＜ＩくＹ、Ｘ＜厘＜ｙ 、 ｘ≦ＩＶ＜Ｙとする。ア
ドレスバス０υ上のアドレス値がＸくアドレス値くＹな
らば比較された出力は“Ｉ（”レベル、ｏくアドレス値
＜ｘ、またはＹ〈アドレス値＜ ８ＦＦＦＦ（１６進）
ならば１゛ルベルとなるので、アドレスバスａυに上記
のアドレス値ｔ、ｉ、璽、ｌＹが出力されると、第８図
の信号（ｂ）はＩのアドレスが出力されている間は“■
、９レベル、璽と画と■のアドレスが出力されている間
は“１１”レベルとなる。
ドレスバス０υ上のアドレス値がＸくアドレス値くＹな
らば比較された出力は“Ｉ（”レベル、ｏくアドレス値
＜ｘ、またはＹ〈アドレス値＜ ８ＦＦＦＦ（１６進）
ならば１゛ルベルとなるので、アドレスバスａυに上記
のアドレス値ｔ、ｉ、璽、ｌＹが出力されると、第８図
の信号（ｂ）はＩのアドレスが出力されている間は“■
、９レベル、璽と画と■のアドレスが出力されている間
は“１１”レベルとなる。
この信号（ｂ）は、コントロールバスからの命令取り出
し信号＜１０を第８図の遅延反転回路（ト）で遅延反転
した信号（ａ）の立ち上がりをトリガ信号として時刻１
．で保持され、信号（ｃ）が作り出される。信号（ｃ）
は次の命令取り出し信号ＱＯが活性となってそれにより
時刻ｔ２でトリガされるまで保持され、命令取す出シサ
イ’） Ｊｌ／に続く命令実行サイクルのメモリアクセ
ス中は４６号（Ｃ）は変化しない。信号（ｃ）をシステ
ムプログラムメモ１月２）に対する入出力ゲート（３）
に入力すると、命令取り出しサイクル時に、アドレスバ
ス０υに出力されたアドレスが第４［・４の１のように
システムプログラム領域外のアドレス直′である時は、
信号（Ｃ）は時刻ｔ１で“Ｈ”レベルになり、■の命令
実行サイクルでシステムプログラム絵域のメモリ内容を
読み出そうとしても、システムプログラムメモリ（２）
の入出力ゲート（，３）は（Ｍ ’３’ （Ｃ）により
オフ状態となり、読み出しは出来なくなる。
し信号＜１０を第８図の遅延反転回路（ト）で遅延反転
した信号（ａ）の立ち上がりをトリガ信号として時刻１
．で保持され、信号（ｃ）が作り出される。信号（ｃ）
は次の命令取り出し信号ＱＯが活性となってそれにより
時刻ｔ２でトリガされるまで保持され、命令取す出シサ
イ’） Ｊｌ／に続く命令実行サイクルのメモリアクセ
ス中は４６号（Ｃ）は変化しない。信号（ｃ）をシステ
ムプログラムメモ１月２）に対する入出力ゲート（３）
に入力すると、命令取り出しサイクル時に、アドレスバ
ス０υに出力されたアドレスが第４［・４の１のように
システムプログラム領域外のアドレス直′である時は、
信号（Ｃ）は時刻ｔ１で“Ｈ”レベルになり、■の命令
実行サイクルでシステムプログラム絵域のメモリ内容を
読み出そうとしても、システムプログラムメモリ（２）
の入出力ゲート（，３）は（Ｍ ’３’ （Ｃ）により
オフ状態となり、読み出しは出来なくなる。
逆に、命令取り出しサイクル時のアドレス値か第４図の
ｌの様にシステムプログラム領域内であると、時刻ｔ２
で信号（Ｃ）は“Ｌ”レベルになり、それに続く■の命
令実行サイクルでのシステムプログラム領域のメモリ内
容の続み出しの間はシステムプログラムメモリ（２）の
入出力ゲート（３）はオン状態となり、主記憶上の任意
のメモリ領域の読み出し書き込みは可能となる。この場
合、システムプログラムの読み出しルーチンを用いて、
システムプログラム自体を読み書きする事は可能である
が、これを禁止するために、システムプログラムの読み
出し書き込みルーチンで、アドレスのチェックを行ない
、システムプログラム自体の読み出し書き込みを禁止す
る。
ｌの様にシステムプログラム領域内であると、時刻ｔ２
で信号（Ｃ）は“Ｌ”レベルになり、それに続く■の命
令実行サイクルでのシステムプログラム領域のメモリ内
容の続み出しの間はシステムプログラムメモリ（２）の
入出力ゲート（３）はオン状態となり、主記憶上の任意
のメモリ領域の読み出し書き込みは可能となる。この場
合、システムプログラムの読み出しルーチンを用いて、
システムプログラム自体を読み書きする事は可能である
が、これを禁止するために、システムプログラムの読み
出し書き込みルーチンで、アドレスのチェックを行ない
、システムプログラム自体の読み出し書き込みを禁止す
る。
システムプログラム以外で、任意のメモリ値域のプライ
バシー保護を行なうためには、予め設定すしたメモリ領
域に作られたメモリアクセスプログラムからのみ、保護
されるべきメモリ領域をアクセスできれば良い。仮に保
護されるべきメモリ領域のアクセス権を持つのが、シス
テムプログラムと、保護されるべきメモリ領域に格納さ
れているプログラムであると仮定する。基本的には、シ
ステムプログラム自体のプライバシー保護と同様テアル
。命令取り出しサイクルで、アドレスバスＱυに出力さ
れたアドレス値がシステムプログラム領域内であるか、
保護されるべきメモリ領域内であるか、どちらかの場合
にのみ、保護されるべきメモリ領域の入出力ゲート（す
）をオン状態にすることにより、一般の作業用メモ１月
９）に作成されたメモリアクセスプログラムからのメモ
リアクセスを禁止し、プライバシーの保護を行なえる。
バシー保護を行なうためには、予め設定すしたメモリ領
域に作られたメモリアクセスプログラムからのみ、保護
されるべきメモリ領域をアクセスできれば良い。仮に保
護されるべきメモリ領域のアクセス権を持つのが、シス
テムプログラムと、保護されるべきメモリ領域に格納さ
れているプログラムであると仮定する。基本的には、シ
ステムプログラム自体のプライバシー保護と同様テアル
。命令取り出しサイクルで、アドレスバスＱυに出力さ
れたアドレス値がシステムプログラム領域内であるか、
保護されるべきメモリ領域内であるか、どちらかの場合
にのみ、保護されるべきメモリ領域の入出力ゲート（す
）をオン状態にすることにより、一般の作業用メモ１月
９）に作成されたメモリアクセスプログラムからのメモ
リアクセスを禁止し、プライバシーの保護を行なえる。
但し、システムプログラムのメモリアクセス・外部出力
ルーテンを用いイ１ば、外部機路への出力はｒＩＪ：ど
Ｑあるため、保護されるべきメモリｉｊ域Ｉこは、タｉ
酢出力禁止フラグを付刀口してプライバシー保護をより
十分なものにする８貿がある。
ルーテンを用いイ１ば、外部機路への出力はｒＩＪ：ど
Ｑあるため、保護されるべきメモリｉｊ域Ｉこは、タｉ
酢出力禁止フラグを付刀口してプライバシー保護をより
十分なものにする８貿がある。
以上本発明によれば、一般作業用メモリ：Ｃ４域に作成
されたメモリアクセスプログラムを甲いＣ。
されたメモリアクセスプログラムを甲いＣ。
プライバシー保護されるべきメモリ領域のメモリアクセ
スは不ｕＪ能ことなり、作成されたプログラムやデータ
の外部からの干渉を防ぐことができ、マイクロコンピュ
ータシステム等の情報タル理装置ｄにおけるメモリ内の
情報のプライバシーを保６タできるものである。
スは不ｕＪ能ことなり、作成されたプログラムやデータ
の外部からの干渉を防ぐことができ、マイクロコンピュ
ータシステム等の情報タル理装置ｄにおけるメモリ内の
情報のプライバシーを保６タできるものである。
第１図は本発明によるメモリ内の情報プライバシー保護
回路を用いた情報処理システムの全体ブロック図、第２
図は上記システムの主記憶のメモリ配ｂｌ伝図、第８図
はシステムプログラムプライバシー保護のための基本回
路図、第４図は動作を説明する波形図である。 （旧・・中央処理袋ｋ 、（２）・・・システムプログ
ラムメモリ、（３Ｈ６）・・・入出力ゲート、（４）
（７）・・プライバシー斥護回路Ａ、Ｂ、（５）・シス
テムプログラム以外でプライバシー保護の必要なメモリ
、〈Ｏ）・・・一般作業用メモリ、θυ・・・アドレス
バス、０１・・・命令取り出し信号、（至）・ アドレ
ス比較部、（１夫・・・Ｄタイプフリップフロノブ、（
ト）・・・遅延反転回路、０９０力・・・設定回路Ａ、
Ｂ 代理人 森本義弘 第２図 （ｆ６ｉ１ ）
回路を用いた情報処理システムの全体ブロック図、第２
図は上記システムの主記憶のメモリ配ｂｌ伝図、第８図
はシステムプログラムプライバシー保護のための基本回
路図、第４図は動作を説明する波形図である。 （旧・・中央処理袋ｋ 、（２）・・・システムプログ
ラムメモリ、（３Ｈ６）・・・入出力ゲート、（４）
（７）・・プライバシー斥護回路Ａ、Ｂ、（５）・シス
テムプログラム以外でプライバシー保護の必要なメモリ
、〈Ｏ）・・・一般作業用メモリ、θυ・・・アドレス
バス、０１・・・命令取り出し信号、（至）・ アドレ
ス比較部、（１夫・・・Ｄタイプフリップフロノブ、（
ト）・・・遅延反転回路、０９０力・・・設定回路Ａ、
Ｂ 代理人 森本義弘 第２図 （ｆ６ｉ１ ）
Claims (1)
- １、 アドレスバスを通してメモリアクセス１′コ号と
コントロールパスを通して命令取り出し期間を示す信号
とを出力できる中央処理装置を持ち、システムプログラ
ムメモリとその他のプログラム・データ等を記憶させて
おくメモリとを有する情報処理装置において、任意の値
を設定できる設定回路と、前記設定回路で設定された範
囲のアドレスがアドレスバスに出力されているかどうか
を比較検出する比較回路と、命令取り出し信号を遅延反
転する遅延反転回路と、前！己比較回路で検出された状
態を示す信号を、前記遅延反転回路の出力信号をトリガ
（”Ｊ号として保持して前記メモリに対するメモリアク
セスを禁止する保持回路を具えた、メモリ内の情報プラ
イバシー保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086144A JPS58203700A (ja) | 1982-05-20 | 1982-05-20 | メモリ内の情報プライバシ−保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086144A JPS58203700A (ja) | 1982-05-20 | 1982-05-20 | メモリ内の情報プライバシ−保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58203700A true JPS58203700A (ja) | 1983-11-28 |
Family
ID=13878530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57086144A Pending JPS58203700A (ja) | 1982-05-20 | 1982-05-20 | メモリ内の情報プライバシ−保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58203700A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231245A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリ装置 |
| JPS60231246A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリプロテクト方法 |
-
1982
- 1982-05-20 JP JP57086144A patent/JPS58203700A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231245A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリ装置 |
| JPS60231246A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリプロテクト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6986006B2 (en) | Page granular curtained memory via mapping control | |
| US4093987A (en) | Hardware control storage area protection method and means | |
| US7680999B1 (en) | Privilege promotion based on check of previous privilege level | |
| US5742826A (en) | Object encapsulation protection apparatus | |
| JPS58203700A (ja) | メモリ内の情報プライバシ−保護装置 | |
| JPS63317975A (ja) | 磁気ディスク装置のライトプロテクト機構 | |
| JPS6244854A (ja) | メモリ保護回路 | |
| JP3082701B2 (ja) | メモリ保護装置およびメモリ保護方法 | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| EP0285309A2 (en) | Memory protection apparatus for use in an electronic calculator | |
| JPS59231800A (ja) | 主記憶装置への不正書込防止装置 | |
| JPH0520202A (ja) | 複写装置のｒａｍ保護装置 | |
| JPS60142452A (ja) | 記憶保護方式 | |
| JPH02238536A (ja) | 記憶保護回路 | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| KR20000009381A (ko) | 컴퓨터 시스템의 메모리 쓰기 보호 장치 | |
| JPS6226490B2 (ja) | ||
| JPS6073761A (ja) | 記憶保護装置 | |
| JP2002215458A (ja) | メモリ記憶ページのアクセス属性を制御する作業方法及びその構成 | |
| JPH02176843A (ja) | Ｄｍａ制御装置 | |
| KR100490732B1 (ko) | 컴퓨터 운영체제에서의 커널 수준의 스택 오버플로우 방지방법 | |
| JPH03144751A (ja) | メモリ誤書き込み防止装置 | |
| JPH01261760A (ja) | コンピュータ装置 | |
| JPS58139396A (ja) | メモリ保護方法 | |
| JPS607819B2 (ja) | 情報処理装置 |