JPS6341938A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ、特にＲＡＭの一部のエ
リアをスタックエリアとして使用する型のマイクロコン
ピュータに関する。

〔従来技術〕

従来のマイクロコンピュータでは、割込み処理。

サブルーチン処理等の際にこれらの処理が終了した後に
処理を戻すべきプログラムのステップのＲＡＭ上のアド
レスを一時的に記憶させるスタックエリアを、専用のハ
ードウェア（たとえば、メモリあるいはレジスタ等に）
に設定しておくスタックエリア固定型と、ユーザが作成
したプログラムを記憶させまたそのプログラム実行時に
データを記憶させるためのＲＡＭの一部エリアを使用す
る型とが知られている。

〔発明が解決しようとする問題点〕

スタックエリア固定型では、スタックエリアとして使用
可能な記憶容量が、それ専用のハードウェアの記憶容量
に制限されることは自明であり、このためスタックレベ
ルが一般に低レベルに抑えられている。

一方ＲＡＭの一部エリアをスタックエリアとして使用す
る型では、そのスタックレベルは上述の固定型よりは大
きいが、ユーザがＲＡＭエリア中にスタックレベルを仮
定した上でソフトウェア作成。

デバッグ等を行う必要がある。この場合、プログラム、
データ等が記憶される本来のＲＡＭエリアとしてはＲＡ
Ｍの先頭アドレスから最終アドレス方向へ使用し、スタ
ックエリアとしはＲＡＭの最終アドレスから先頭アドレ
ス方向へ使用することになる。

しかし、ソフトウェアあるいはデータ量が大きくなって
ＲＡＭエリアの余裕が無くなり、また割込み、サブルー
チン処理が重複してスタックエリアの使用量が増加する
とスタックポイントが本来の１？ＡＭエリアとしてプロ
グラム、データ等が記憶されているエリアへ進入する事
態が生しる。このような場合には、スタックポイントが
進入したＲＡＭエリアに記憶されていたデータの破壊が
生じる。

しかし、従来はこのようなデータの破壊をユーザが認識
することは出来ず、従ってＩ？ＡＭエリアとスタックエ
リアとが重複しないように、たとえば割込み処理及びサ
ブルーチンの重複の制限を設定する等の対策をソフトウ
ェア作成時に講して置く必要がある。しかしこの場合、
スタックエリアとしてどの程度のＲＡＭエリアが必要か
は不明であるため、実際にはスタックエリアを余裕を見
込んで必要以上に大きくする必要があるので、ＲＡＭの
使用効率が低下することは避けられない。

本発明は以上の如き事情に鑑みてなされたものであり、
ＲＡＭエリアの一部をスタックエリアとして使用する型
のマイクロコンピュータにおいて、スタックエリアの大
きさ、即ちスタックレベルが設定可能で、またこの設定
されたスタックレベルにまでスタックポイントが達して
スタックエリアが満杯になった場合にはこれを検出し、
更に本来のＲＡＭエリアのデータの破壊を防止するため
にそれ以上にスタックエリアが必要になる割込み処理等
を自動的に禁するようなマイクロコンピュータの提供を
目的とする。

〔問題点を解決するための手段〕

本発明のマイクロコンピュータは、設定されているスタ
ックレベルと、スタックエリアの実際の使用量、即ちス
タックポイントとを比較し、スタックポイントが設定ス
タックレベルに達している場合にはこれを検出し、また
スタックポイントのスタックレベルを超えてのＲＡＭエ
リアへの進入を回避するために新たな割込み処理を禁じ
るように構成している。

本発明は、ＲＡＭの一部エリアをスタックエリアとして
使用するマイクロコンピュータにおいて、前記ＲＡＭの
アドレスを記憶することにより、前記１？ＡＭのスタッ
クエリアとＲＡＭエリアとの境界を表すスタックレベル
を設定するスタックレベル設定手段と、前記ＲＡＭにお
けるスタックポイントを記憶するスタックポインタと、
前記スタックレベル設定手段の内容と前記スタックポイ
ンタの内容とを比較する比較手段と、該比較手段による
比較の結果、スタックポイントがスタックレベルに達し
た場合に、前記１？ＡＭに設定されているスタックエリ
アが満杯であることを表すスタックエリ満杯信号を出力
する手段と、該手段がスタックレベル満杯信号を出力し
ている場合に割込み処理を禁止する割込み不許可手段と
を備えたことを特徴とする。

（作用〕 本発明のマイクロコンピュータでは、設定されているス
タックレベルにスタックポイントが達した場合にはこれ
が検出されるのでプログラム作成時、デパック時には必
要に応じてスタックレベルの変更が可能であり、またプ
ログラム実行時には割り込み処理が禁止されるので、設
定されているスタックエリア以上のスタックエリアの拡
大が防止されてＲＡＭに記憶されているデータの破壊が
回避される。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

図面は本発明のマイクロコンピュータの要部の構成を示
すブロック図である。

図中１は内部バス、２はＲＯＭ　、　３はＲＡＭである
。

ＲＡＭ３はその記憶エリアが先頭アドレス側からはプロ
グラム、データ等が記憶される通常のＲＡＭエリア３Ｒ
として、最終アドレス側からはスタックエリア３Ｓとし
てそれぞれ使用される。４はこのＲＡＭ３のアドレスを
設定するアドレスレジスタである。

図中５はスタックポインタであり、たとえば割込み、サ
ブルーチン処理が実行される場合にはその時点のプログ
ラムのステ７プが記憶されているＲＡＭ３のアドレスを
その記憶値（Ｉ５］ちスタックポイント）に対応するＲ
ＡＭ３のアドレスに記憶させた後、そのスタックポイン
トを１だけ減少（デクリメント）させる。スタックエリ
ア３ＳはＲＡＭ３の最終アドレスから先頭アドレス倒へ
設定されているので、実際に使用されているスタックエ
リア３Ｓは１アドレス拡大される。逆に、割込み、サブ
ルーチン処理終了後にリターンする場合にはこのスタッ
クポインタ５に記↑、Ｑされているスタックポイントに
対応する１２４Ｍ３のアドレスからデータ（割込み、サ
ブルーチンがかけられた時点のプログラムのステップが
記憶されているＲＡＭ３のアドレス）を読出した後、そ
の記憶値が１だけ増加（インクリメント）される。

６はスタックレベルＳＬ設定レジスタであり、これにＲ
ＡＭ３のアドレスを記憶させると、この設定されたアド
レスがスタックレベルＳＬとして設定される。換言すれ
ば、ＲＡＭ３の最終アドレスからスタックレベルＳＬ設
定レジスタ６に記憶されているアドレスまでがスタック
エリア３Ｓとして設定される。

７は比較器であり、スタックポインタ５の内容、即ちス
タックポイントとスタックレベルＳＬ設定レジスタ６の
内容、即ちスタックレベルＳＬとを比較し、スタックポ
イントがスタックレベルＳＬに達した場合にハイレベル
の信号を出力してフリップフロップ８のセント端子Ｓに
与える。

フリップフロップ８は、そのセット端子Ｓに上述の比較
器７からハイレベル信号が与えられることによりセント
され、そのリセット端子ＲにＯＲゲート９からハイレベ
ル信号が与えられることによりリセットされる。またフ
リップフロップ８はセント状態ではその出力端子Ｑから
ハイレベル信号をＡＮＤゲート１０の一入力端子に与え
る。従って、フリップフロップ８の出力端子Ｑから出力
されるハイレベル信号は、スタックポインタ５のスタッ
クポイントがスタックレベルＳＬ設定レジスタ６のスタ
ックレベルＳＬ以上になった場合に出力されるので、Ｒ
ＡＭ３に設定されているスタックエリア３Ｓが満杯であ
ることを表すスタック満杯信号ＳＦＦであり、またフリ
ップフロップ８はこのスタック満杯信号ＳＦＦの出力手
段である。

図中９はＯＲゲートであり、その出力はフリップフロッ
プ８のリセット端子Ｒに与えられている。

またこのＯＲゲート９の入力としては、リセット信号及
びスタックレベルＳＬ設定レジスタアクセス信号等が与
えられていて、これらの信号のいずれかがハイレベルに
転じるとフリップフロップ８がリセットされる。

ＡＮＤゲート１０の他入力端子は、スタックエリア３Ｓ
の満杯時に割込み処理を禁止させる場合に、ハイレベル
のスタック満杯時割込み禁止信号が与えられている。従
って、ＡＮＤゲートｌＯの出力信号は、ハイレベルのス
タック満杯時割込み禁止信号がその４ｈ入力端子に、フ
リップフロップ８からのハイレベルのスタック満杯信号
ＳＦＦがその一入力端子に与えられている場合にハイレ
ベルになる。このＡＮＤゲート１０の出力信号はＯＲゲ
ート１１の一入力端子に与えられている。

ＯＲゲート１１の他の入力端子にはたとえば、リセット
信号１割込み不許可命令実行信号等が与えられていて、
これらのいずれかまたは複数がハイレベルに転じるとＯ
Ｒゲート１１の出力がハイレベルに転じる。そして、こ
のＯＲゲート１１の出力はフリップフロップ１２のリセ
ット端子Ｒに与えられている。

フリップフロップ１２は、そのリセット端子Ｒに上述の
ＯＲゲート１１の出力が、セット端子Ｓに割込み許可命
令実行信号がそれぞれ与えられており、出力端子ＱはＡ
ＮＤゲート１３の一入力端子に接続されている、従って
スタック満杯時割込み禁止信号または割込み不許可命令
実行信号がハイレベルに転しるとフリップフロップ１２
はリセットされてその出力端子Ｑからの出力信号はロー
レベルに転じ、割込み許可命令実行信号がハイレベルに
転じるとフリップフロップ１２はセントされてその出力
端子Ｑからの出力信号はハイレベルに転じる。

ＡＮＤゲー１−１３の他人力端子には割込み要求信号が
与えられている。従って、この割込み要求信号が与えら
れた場合またはフリップフロップ１２に割込み許可命令
実行信号が与えられてフリップフロップ１２がセットさ
れた場合にＡＮＤゲート１３出力がハイレベルに転じて
割込み信号を発生する。

なお図中１４は、フリップフロップ８からハイレベルの
スタック満杯信号ＳＦＦが出力された場合に所定の警報
を発するための警報手段であり、たとえばＣＲＴデイス
プレィへのメツセージ表示等が行われる。

このように構成された本発明のマイクロコンピュータで
は、予め設定されたスタックレベルＳＬに対応するＲＡ
Ｍ３のアドレスがスタックレベルＳＬ設定レジスタ６に
記憶される。また、ＲＡＭ３のスタックエリア３Ｓにお
けるスタックポイントはスタックポインタ５に記憶され
ている。

そして、プログラム作成時及びデパック時にスタックポ
イントが設定スタックレベルＳＬに達すると、比較器７
の出力がハイレベルに転じ、フリップフロップ８がセッ
トされる。これにより、フリップフロップ８の出力端子
Ｑからはハイレベルのスタック満杯信号ＳＦＦが出力さ
れ、警報手段１４にて所定の警報が行われる。この場合
、ユーザはこの１ｉ報に従って設定スタックレベルＳＬ
を変更設定すればよい。

一方、作成されたプログラムの実行中にスタックポイン
トが設定されているスタックレベルＳＬに達した場合に
は、上述同様にフリップフロップ８からハイレベルのス
タック満杯信号ＳＦＦが出力される。この際、ハイレベ
ルのスタック満杯時割込み禁止信号が与えられていれば
、ＡＮＤゲート１０出力及びＯＲゲー）１１出力が共に
ハイレベルに転じ、フリップフロップ１２かリセフトさ
れ、ＡＮＤゲート１３の一入力端子にはローレベルの信
号が与えられる。このため、仮にハイレベルの割込み要
求信号が発生されてＡＮＤゲート１３の他人力に与えら
れたとしても、ＡＮＤゲート１３出力はハイレベルに転
じることは無いので割込み信号は発生されず、割込み処
理が行われることはない。従って、その時点以上に、即
ち予め設定されているスタックレベルＳＬを超えてスタ
ックポイントがＲＡＭエリア３Ｒ１１へ移動することは
無いので、ＲＡＭ３の本来のＲＡＭエリア３Ｐに記憶さ
れているデータ等が破壊される虞は回避される。

なお、その後処理が進んでスタックポイントがＲＡＭ３
の最終アドレス側へ移動してスタックエリア３Ｓに余裕
が生じると、比較器７出力はローレベルに転じる。この
時点で、ハイレベルの割込み許可命令実行信号を発生す
れば、これがフリップフロップ１２のセント端子Ｓに与
えられるので、ＡＮＤゲート１３の両人力は共にハイレ
ベルになる。これにより、ＡＮＤゲート１３出力、即ち
割込み信号はハイレベルに転じて割込み処理が実行され
る。

〔効果〕

以上のように本発明のマイクロコンピュータでは、ＲＡ
Ｍに本来のＩ？ＡＭＲＡＭエリアックエリアとの境界を
設定し得るので、ＲＡＭのその本来のＲＡＭエリアの使
用効率を向上させ得、またプログラム作成時及びデバッ
グ時にスタックレベルを配慮する必要も無いのでユーザ
の負担が軽減され、更にプログラム実行中のスタックポ
イントのＲＡＭエリアへの進入によるＲＡＭエリアのデ
ータの破壊を防止し得る。このように、本発明のマイク
ロコンピュータはユーザに対するプログラム作成、デバ
ッグ時の負担を軽減し、またプログラム実行中の不用意
なデータの破壊を回避し得る。

【図面の簡単な説明】

図面は本発明のマイクロコンピュータの一実施例の回路
構成の要部を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、ＲＡＭの一部エリアをスタックエリアとして使用す
   るマイクロコンピュータにおいて、 前記ＲＡＭのアドレスを記憶することにより、前記ＲＡ
   ＭのスタックエリアとＲＡＭエリアとの境界を表すスタ
   ックレベルを設定するスタックレベル設定手段と、 前記ＲＡＭにおけるスタックポイントを記憶するスタッ
   クポインタと、 前記スタックレベル設定手段の内容と前記 スタックポインタの内容とを比較する比較手段と、 該比較手段による比較の結果、スタックポ イントがスタックレベルに達した場合に、前記ＲＡＭに
   設定されているスタックエリアが満杯であることを表す
   スタックエリ満杯信号を出力する手段と、 該手段がスタックレベル満杯信号を出力し ている場合に割込み処理を禁止する割込み不許可手段と を備えたことを特徴とするマイクロコンピ ュータ。