JPH0855204A - Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 - Google Patents
Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法Info
- Publication number
- JPH0855204A JPH0855204A JP6210743A JP21074394A JPH0855204A JP H0855204 A JPH0855204 A JP H0855204A JP 6210743 A JP6210743 A JP 6210743A JP 21074394 A JP21074394 A JP 21074394A JP H0855204 A JPH0855204 A JP H0855204A
- Authority
- JP
- Japan
- Prior art keywords
- card
- program
- cpu
- address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＩＣカード内のメモリへのアクセス範囲を制
限することにより、ＩＣカードのセキュリテイー性を高
める。 【構成】 ＣＰＵに、リセット後、一度だけ値をセット
する事ができるプログラムセグメントレジスタ（ＰＳ
Ｒ）と、プログラムの実行命令のアドレスを指し示す通
常のプログラムカウンター（ＰＣ１）と、メモリ上デー
タをアクセスする為のレジスタ（ＤＲ１）を少なくとも
１つ持たせ、プログラムセグメントレジスタ（ＰＳＲ）
とプログラムカウンター（ＰＣ１）、プログラムセグメ
ントレジスタ（ＰＳＲ）とレジスタ（ＤＲ１）の演算に
より実行または、読み書きするアドレスを求め、メモリ
へのアクセスを制限している。
限することにより、ＩＣカードのセキュリテイー性を高
める。 【構成】 ＣＰＵに、リセット後、一度だけ値をセット
する事ができるプログラムセグメントレジスタ（ＰＳ
Ｒ）と、プログラムの実行命令のアドレスを指し示す通
常のプログラムカウンター（ＰＣ１）と、メモリ上デー
タをアクセスする為のレジスタ（ＤＲ１）を少なくとも
１つ持たせ、プログラムセグメントレジスタ（ＰＳＲ）
とプログラムカウンター（ＰＣ１）、プログラムセグメ
ントレジスタ（ＰＳＲ）とレジスタ（ＤＲ１）の演算に
より実行または、読み書きするアドレスを求め、メモリ
へのアクセスを制限している。
Description
【０００１】
【産業上の利用分野】本発明は，ＣＰＵ付きＩＣカード
に関し、特に、ＩＣカード内のメモリへのアクセス範囲
を制限し、ＩＣカードのセキュリテイーを高めたＣＰＵ
付きＩＣカードに関する。
に関し、特に、ＩＣカード内のメモリへのアクセス範囲
を制限し、ＩＣカードのセキュリテイーを高めたＣＰＵ
付きＩＣカードに関する。
【０００２】
【従来の技術】ＩＣカードは新しい情報記録媒体とし
て、特に磁気カードに代わる情報記録媒体として注目を
集めており次第に普及しつつある。特に、ＣＰＵを内蔵
したＩＣカードは、高度なセキュリテイーを有するた
め、種々の分野での利用が期待されている。一般にＩＣ
カードは、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭといった３種
類のメモリを内蔵しており、いずれも内蔵ＣＰＵによっ
てアクセスされる。ＲＯＭ内には、ＣＰＵが実行すべき
プログラム（ルーチンプログラム）が格納されており、
ＥＥＰＲＯＭには、ユーザのための個人データなどが格
納される。またＲＡＭは、ＣＰＵが命令を実行するとき
のワークエリアとして利用される。
て、特に磁気カードに代わる情報記録媒体として注目を
集めており次第に普及しつつある。特に、ＣＰＵを内蔵
したＩＣカードは、高度なセキュリテイーを有するた
め、種々の分野での利用が期待されている。一般にＩＣ
カードは、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭといった３種
類のメモリを内蔵しており、いずれも内蔵ＣＰＵによっ
てアクセスされる。ＲＯＭ内には、ＣＰＵが実行すべき
プログラム（ルーチンプログラム）が格納されており、
ＥＥＰＲＯＭには、ユーザのための個人データなどが格
納される。またＲＡＭは、ＣＰＵが命令を実行するとき
のワークエリアとして利用される。
【０００３】ＲＯＭ内に格納されたルーチンプログラム
の他に、ＩＣカードの外部からＩＣカードに各種使用に
あったアプリケーションプログラムをＥＥＰＲＯＭに入
力（ローデイング）し、処理させることがある。従来の
ＣＰＵ付きＩＣカードのＣＰＵは、図１（ｃ）に示すよ
うに、その制御部には、命令コードアドレスを指し示す
為のプログラムカウンタ（レジスタ）ＰＣ２、データの
読み書きアドレスを指し示す為のデータレジスタＤＲ２
やインストラクションレジスタＩＲ等を使用し、制御し
ているが、そのアクセス範囲はプログラムカウンタＰＣ
２、データレジスタＤＲ２のみで決まり、ＣＰＵ毎に一
定であった。これは、同一ＣＰＵで動作するプログラム
は、どのプログラムでもＣＰＵの許す範囲のデータにア
クセスできることを意味している。したがって、従来の
ＣＰＵ付きＩＣカードに用いられているＣＰＵでは、少
なくとも２つのプログラムをＩＣカード内部に持つ場合
に、一方のプログラムが他方のプログラムの命令コード
や、データにアクセスすることができてしまう。この
為、ＣＰＵ付きＩＣカードの特徴である高セキュリテイ
ー性を損なうこととなり、問題となっていた。
の他に、ＩＣカードの外部からＩＣカードに各種使用に
あったアプリケーションプログラムをＥＥＰＲＯＭに入
力（ローデイング）し、処理させることがある。従来の
ＣＰＵ付きＩＣカードのＣＰＵは、図１（ｃ）に示すよ
うに、その制御部には、命令コードアドレスを指し示す
為のプログラムカウンタ（レジスタ）ＰＣ２、データの
読み書きアドレスを指し示す為のデータレジスタＤＲ２
やインストラクションレジスタＩＲ等を使用し、制御し
ているが、そのアクセス範囲はプログラムカウンタＰＣ
２、データレジスタＤＲ２のみで決まり、ＣＰＵ毎に一
定であった。これは、同一ＣＰＵで動作するプログラム
は、どのプログラムでもＣＰＵの許す範囲のデータにア
クセスできることを意味している。したがって、従来の
ＣＰＵ付きＩＣカードに用いられているＣＰＵでは、少
なくとも２つのプログラムをＩＣカード内部に持つ場合
に、一方のプログラムが他方のプログラムの命令コード
や、データにアクセスすることができてしまう。この
為、ＣＰＵ付きＩＣカードの特徴である高セキュリテイ
ー性を損なうこととなり、問題となっていた。
【０００４】
【発明が解決しようとする課題】上記のように、従来の
ＣＰＵ付きＩＣカードに用いられているＣＰＵでは、少
なくとも２つのプログラムをＩＣカード内部に持つ場合
に、一方のプログラムが他方のプログラムの命令コード
や、データにアクセスすることができてしまうことに対
する対応が求められていた。本発明は、このような状況
のもと、ＣＰＵ付きのＩＣカードのセキュリテイーを向
上させようとするもので、ＩＣカード内のメモリへのア
クセス範囲を制限することにより、ＩＣカードのセキュ
リテイー性を高めようとするものである。
ＣＰＵ付きＩＣカードに用いられているＣＰＵでは、少
なくとも２つのプログラムをＩＣカード内部に持つ場合
に、一方のプログラムが他方のプログラムの命令コード
や、データにアクセスすることができてしまうことに対
する対応が求められていた。本発明は、このような状況
のもと、ＣＰＵ付きのＩＣカードのセキュリテイーを向
上させようとするもので、ＩＣカード内のメモリへのア
クセス範囲を制限することにより、ＩＣカードのセキュ
リテイー性を高めようとするものである。
【０００５】
【課題を解決するための手段】本発明のＣＰＵ付きＩＣ
カードは、ＣＰＵに、リセット後、一度だけ値をセット
する事ができるプログラムセグメントレジスタ（ＰＳ
Ｒ）と、プログラムの実行命令のアドレスを指し示す通
常のプログラムカウンター（ＰＣ１）と、メモリ上デー
タをアクセスする為のレジスタ（ＤＲ１）を少なくとも
１つ持たせ、プログラムセグメントレジスタ（ＰＳＲ）
とプログラムカウンター（ＰＣ１）、プログラムセグメ
ントレジスタ（ＰＳＲ）とレジスタ（ＤＲ１）の演算に
より実行または、読み書きするアドレスを求め、メモリ
へのアクセスを制限したことを特徴とするものである。
本発明のアクセス可能アドレス制限方法は、ＣＰＵに、
リセット後、一度だけ値をセットする事ができるプログ
ラムセグメントレジスタ（ＰＳＲ）と、プログラムの実
行命令のアドレスを指し示す通常のプログラムカウンタ
ー（ＰＣ１）と、メモリ上データをアクセスする為のレ
ジスタ（ＤＲ１）を少なくとも１つ持たせたＣＰＵ付き
のＩＣカードにおいて、アプリケーション毎にプログラ
ムセグメントレジスタ（ＰＳＲ）に所定の基本アドレス
値を設定し、該プログラムセグメントレジスタ（ＰＳ
Ｒ）のアドレス値とプログラムカウンター（ＰＣ１）値
から実行するアドレスを指定、且つ、該プログラムセグ
メントレジスタ（ＰＳＲ）のアドレス値とレジスタ（Ｄ
Ｒ１）値から読み書きするアドレスを求め、メモリへの
アクセスを制限したことを特徴とするものである。
カードは、ＣＰＵに、リセット後、一度だけ値をセット
する事ができるプログラムセグメントレジスタ（ＰＳ
Ｒ）と、プログラムの実行命令のアドレスを指し示す通
常のプログラムカウンター（ＰＣ１）と、メモリ上デー
タをアクセスする為のレジスタ（ＤＲ１）を少なくとも
１つ持たせ、プログラムセグメントレジスタ（ＰＳＲ）
とプログラムカウンター（ＰＣ１）、プログラムセグメ
ントレジスタ（ＰＳＲ）とレジスタ（ＤＲ１）の演算に
より実行または、読み書きするアドレスを求め、メモリ
へのアクセスを制限したことを特徴とするものである。
本発明のアクセス可能アドレス制限方法は、ＣＰＵに、
リセット後、一度だけ値をセットする事ができるプログ
ラムセグメントレジスタ（ＰＳＲ）と、プログラムの実
行命令のアドレスを指し示す通常のプログラムカウンタ
ー（ＰＣ１）と、メモリ上データをアクセスする為のレ
ジスタ（ＤＲ１）を少なくとも１つ持たせたＣＰＵ付き
のＩＣカードにおいて、アプリケーション毎にプログラ
ムセグメントレジスタ（ＰＳＲ）に所定の基本アドレス
値を設定し、該プログラムセグメントレジスタ（ＰＳ
Ｒ）のアドレス値とプログラムカウンター（ＰＣ１）値
から実行するアドレスを指定、且つ、該プログラムセグ
メントレジスタ（ＰＳＲ）のアドレス値とレジスタ（Ｄ
Ｒ１）値から読み書きするアドレスを求め、メモリへの
アクセスを制限したことを特徴とするものである。
【０００６】
【作用】本発明のＣＰＵ付きＩＣカードは、上記のよう
な構成にすることにより、ＣＰＵ付きのＩＣカードのセ
キュリテイーを向上させたもので、詳しくは、ＣＰＵ
に、プログラムセグメントレジスタ（ＰＳＲ）、通常の
プログラムカウンター（ＰＣ１）、メモリ上データをア
クセスする為のレジスタ（ＤＲ１）をそれぞれ少なくと
も１つ持たせることにより、ＰＳＲとＰＣ１、ＰＳＲと
ＤＲ１の演算を可能にし、実行または、読み書きするア
ドレスを求め、メモリへアクセスできるアドレスの範囲
を制限できるようにしている。また、本発明のＣＰＵ付
きＩＣカードに於けるアクセス可能アドレス制限方法
は、本発明のカードにおいて、アプリケーション毎にプ
ログラムセグメントレジスタ（ＰＳＲ）に所定の基本ア
ドレス値を設定し、該ＰＳＲのアドレス値とプログラム
カウンター（ＰＣ１）値から実行するアドレスを制限し
て指定し、且つ、該ＰＳＲのアドレス値とプレジスタ
（ＤＲ１）値から読み書きするアドレスを制限して指定
していることにより、メモリへアクセスできるアドレス
の範囲を制限できるものとしている。
な構成にすることにより、ＣＰＵ付きのＩＣカードのセ
キュリテイーを向上させたもので、詳しくは、ＣＰＵ
に、プログラムセグメントレジスタ（ＰＳＲ）、通常の
プログラムカウンター（ＰＣ１）、メモリ上データをア
クセスする為のレジスタ（ＤＲ１）をそれぞれ少なくと
も１つ持たせることにより、ＰＳＲとＰＣ１、ＰＳＲと
ＤＲ１の演算を可能にし、実行または、読み書きするア
ドレスを求め、メモリへアクセスできるアドレスの範囲
を制限できるようにしている。また、本発明のＣＰＵ付
きＩＣカードに於けるアクセス可能アドレス制限方法
は、本発明のカードにおいて、アプリケーション毎にプ
ログラムセグメントレジスタ（ＰＳＲ）に所定の基本ア
ドレス値を設定し、該ＰＳＲのアドレス値とプログラム
カウンター（ＰＣ１）値から実行するアドレスを制限し
て指定し、且つ、該ＰＳＲのアドレス値とプレジスタ
（ＤＲ１）値から読み書きするアドレスを制限して指定
していることにより、メモリへアクセスできるアドレス
の範囲を制限できるものとしている。
【０００７】
【実施例】本発明のＩＣカード実施例を図にもとづいて
説明する。図１（ａ）は本発明の実施例１のＩＣカード
構成を示す図で、図１（ｂ）はＣＰＵ構成を示す図であ
り、図２はＩＣカード内のＲＯＭ、ＥＥＰＲＯＭに対す
るアドレス割当とアプリケーションプログラムの格納領
域を示した図である。図１（ａ）中、１００はＩＣカー
ド、１０１はＣＰＵ、１０２はＲＯＭ、１０３はＲＡ
Ｍ、１０４はＥＥＰＲＯＭ、１０５はＩ／Ｏライン、１
０６はＶCC（電源電圧）、１０７はＲＳＴ（リセットラ
イン）、１０８はＣＬＫ（クロックライン）、１０９は
ＧＮＤ（グランドライン）である。本実施例のＩＣカー
ドは、基本的な構成は、図１（ａ）に示すように、従来
のＩＣカードと同じで、ＣＰＵ１０１と、メモリとして
のＲＯＭ１０２、ＲＡＭ１０３、ＥＥＰＲＯＭ１０４
と、Ｉ／Ｏライン１０５と、ＶCC（電源電圧ライン）１
０６と、ＲＳＴ（リセットライン）１０７と、ＣＬＫ
（クロックライン）１０８とＧＮＤ（グランドライン）
１０９とを有するものであるが、ＣＰＵ１０１の内部構
成、機能が従来のＣＰＵと異なるものである。図１
（ｂ）に示すように、実施例１のＣＰＵには、基本アド
レスを決めるためのプログラムセグメントレジスタＰＳ
Ｒとプログラムの実行命令のアドレスを指し示す通常の
プログラムカウンターＰＣ１と、メモリ上データをアク
セスする為のレジスタＤＲ１を持ったものである。本実
施例のカードにおいては、アプリケーション毎にプログ
ラムセグメントレジスタＰＳＲの値から所定の基本アド
レス値を設定し、該プログラムセグメントレジスタＰＳ
Ｒからの基本アドレス値とプログラムカウンター（Ｐ
Ｃ）の値ＰＣ１から実行するアドレスを指定、且つ、該
プログラムセグメントレジスタ（ＰＳＲ）からの基本ア
ドレス値とレジスタ（ＤＲ）の値ＤＲ１から読み書きす
るアドレスを求め、メモリへのアクセスをするものであ
る。尚、基本アドレス値は一般にはプログラムセグメン
トレジスタＰＳＲの値の１００倍ないし１０００倍等と
する。ＰＣ１、ＤＲ１はオフセットアドレスであり、基
本アドレス値＋ＰＣ１、基本アドレス値＋ＤＲ１がそれ
ぞれ、プログラムを実行、読み書きする際のアドレス値
である。
説明する。図１（ａ）は本発明の実施例１のＩＣカード
構成を示す図で、図１（ｂ）はＣＰＵ構成を示す図であ
り、図２はＩＣカード内のＲＯＭ、ＥＥＰＲＯＭに対す
るアドレス割当とアプリケーションプログラムの格納領
域を示した図である。図１（ａ）中、１００はＩＣカー
ド、１０１はＣＰＵ、１０２はＲＯＭ、１０３はＲＡ
Ｍ、１０４はＥＥＰＲＯＭ、１０５はＩ／Ｏライン、１
０６はＶCC（電源電圧）、１０７はＲＳＴ（リセットラ
イン）、１０８はＣＬＫ（クロックライン）、１０９は
ＧＮＤ（グランドライン）である。本実施例のＩＣカー
ドは、基本的な構成は、図１（ａ）に示すように、従来
のＩＣカードと同じで、ＣＰＵ１０１と、メモリとして
のＲＯＭ１０２、ＲＡＭ１０３、ＥＥＰＲＯＭ１０４
と、Ｉ／Ｏライン１０５と、ＶCC（電源電圧ライン）１
０６と、ＲＳＴ（リセットライン）１０７と、ＣＬＫ
（クロックライン）１０８とＧＮＤ（グランドライン）
１０９とを有するものであるが、ＣＰＵ１０１の内部構
成、機能が従来のＣＰＵと異なるものである。図１
（ｂ）に示すように、実施例１のＣＰＵには、基本アド
レスを決めるためのプログラムセグメントレジスタＰＳ
Ｒとプログラムの実行命令のアドレスを指し示す通常の
プログラムカウンターＰＣ１と、メモリ上データをアク
セスする為のレジスタＤＲ１を持ったものである。本実
施例のカードにおいては、アプリケーション毎にプログ
ラムセグメントレジスタＰＳＲの値から所定の基本アド
レス値を設定し、該プログラムセグメントレジスタＰＳ
Ｒからの基本アドレス値とプログラムカウンター（Ｐ
Ｃ）の値ＰＣ１から実行するアドレスを指定、且つ、該
プログラムセグメントレジスタ（ＰＳＲ）からの基本ア
ドレス値とレジスタ（ＤＲ）の値ＤＲ１から読み書きす
るアドレスを求め、メモリへのアクセスをするものであ
る。尚、基本アドレス値は一般にはプログラムセグメン
トレジスタＰＳＲの値の１００倍ないし１０００倍等と
する。ＰＣ１、ＤＲ１はオフセットアドレスであり、基
本アドレス値＋ＰＣ１、基本アドレス値＋ＤＲ１がそれ
ぞれ、プログラムを実行、読み書きする際のアドレス値
である。
【０００８】次いで、上記ＩＣカードの動作を図３に基
づいて更に説明する。先ず、ＩＣカードをリーダライタ
装置にセットする（Ｓ３０１）と、ＩＣカードはＡＴＲ
（Ａｎｓｗｅｒ ｔｏ Ｒｅｓｅｔ）信号を送信し（Ｓ
３０２）、リーダライタ装置からのアプリケーションプ
ログラムに合った選択コマンドを待つ。（Ｓ３０３） 選択コマンドにより、アプリケーションプログラムが選
択された（Ｓ３０４）後、選択テーブルの情報チエック
が行われる。（Ｓ３０５） 選択情報チエックがある場合には、アプリケーションプ
ログラム毎に決められた数値をプログラムセグメントレ
ジスタ（ＰＳＲ）にセットする。（Ｓ３０７） 次いで、プログラム実行アドレスへプログラムジヤンプ
する。（Ｓ３０８） ここまでの処理をＲＯＭ１０２のプログラムにて行う。
プログラムジヤンプ以降は、ＥＥＰＲＯＭ１０４内のア
プリケーションプログラムＢの実行である。例えば、図
２に示す、アプリケーションプログラムＢを選択し、Ｉ
Ｃカードがこの選択を受信した場合には、図４に示す各
アプリケーションに対応した数値が入っている選択情報
テーブルがチエックされ、この際、テーブルにアプリケ
ーションＢが有り、それに対応する数値２が決められて
いるのでそれが選択され、プログラムセグメントレジス
タ（ＰＳＲ）にはその数値２がセットされる。次いで、
プログラム実行アドレス（２×１０００）へプログラム
ジヤンプする。以降アドレス（２×１０００＋ＰＣ１）
のアドレス内容を実行する。ここで、ＰＣ１は０〜９９
の値を順にとる。また、データの読み書きアドレスにつ
いては、アドレス（２×１０００＋ＤＲ１）を 特定
し、実行するものである。ＤＲ１は０〜９９９の値を順
にとる。そして、アプリケーションプログラムＢの実行
後にも、プログラムセグメントレジスタ（ＰＳＲ）に
は、数値２が入っており、ＩＣカードを一端リーダライ
タから切り離した状態（電源ＯＦＦ状態）にするまで、
この数値によりアクセスできるメモリのアドレスの範囲
は制限される。
づいて更に説明する。先ず、ＩＣカードをリーダライタ
装置にセットする（Ｓ３０１）と、ＩＣカードはＡＴＲ
（Ａｎｓｗｅｒ ｔｏ Ｒｅｓｅｔ）信号を送信し（Ｓ
３０２）、リーダライタ装置からのアプリケーションプ
ログラムに合った選択コマンドを待つ。（Ｓ３０３） 選択コマンドにより、アプリケーションプログラムが選
択された（Ｓ３０４）後、選択テーブルの情報チエック
が行われる。（Ｓ３０５） 選択情報チエックがある場合には、アプリケーションプ
ログラム毎に決められた数値をプログラムセグメントレ
ジスタ（ＰＳＲ）にセットする。（Ｓ３０７） 次いで、プログラム実行アドレスへプログラムジヤンプ
する。（Ｓ３０８） ここまでの処理をＲＯＭ１０２のプログラムにて行う。
プログラムジヤンプ以降は、ＥＥＰＲＯＭ１０４内のア
プリケーションプログラムＢの実行である。例えば、図
２に示す、アプリケーションプログラムＢを選択し、Ｉ
Ｃカードがこの選択を受信した場合には、図４に示す各
アプリケーションに対応した数値が入っている選択情報
テーブルがチエックされ、この際、テーブルにアプリケ
ーションＢが有り、それに対応する数値２が決められて
いるのでそれが選択され、プログラムセグメントレジス
タ（ＰＳＲ）にはその数値２がセットされる。次いで、
プログラム実行アドレス（２×１０００）へプログラム
ジヤンプする。以降アドレス（２×１０００＋ＰＣ１）
のアドレス内容を実行する。ここで、ＰＣ１は０〜９９
の値を順にとる。また、データの読み書きアドレスにつ
いては、アドレス（２×１０００＋ＤＲ１）を 特定
し、実行するものである。ＤＲ１は０〜９９９の値を順
にとる。そして、アプリケーションプログラムＢの実行
後にも、プログラムセグメントレジスタ（ＰＳＲ）に
は、数値２が入っており、ＩＣカードを一端リーダライ
タから切り離した状態（電源ＯＦＦ状態）にするまで、
この数値によりアクセスできるメモリのアドレスの範囲
は制限される。
【０００９】即ち、本実施例のＩＣカードにおいては、
一度、所定のアプリケーションプログラムを指定した後
は、ＩＣカードをリーダライタから切り離した状態（電
源ＯＦＦ）にするまで、他のアプリケーションプログラ
ムのアドレスをアクセスできないようになっており、従
来のＩＣカードと比較し、セキュリテイー性は大きく向
上している。尚、上記の実施例においては、ＩＣカード
をリーダライタに接続後、一度、所定のアプリケーショ
ンプログラムを選択できる動作をＲＯＭ１０４のプログ
ラムにおいて処理していたが、必ずしもこれに限定はさ
れない。ハード的に選択するようにしても良い。
一度、所定のアプリケーションプログラムを指定した後
は、ＩＣカードをリーダライタから切り離した状態（電
源ＯＦＦ）にするまで、他のアプリケーションプログラ
ムのアドレスをアクセスできないようになっており、従
来のＩＣカードと比較し、セキュリテイー性は大きく向
上している。尚、上記の実施例においては、ＩＣカード
をリーダライタに接続後、一度、所定のアプリケーショ
ンプログラムを選択できる動作をＲＯＭ１０４のプログ
ラムにおいて処理していたが、必ずしもこれに限定はさ
れない。ハード的に選択するようにしても良い。
【００１０】
【効果】本発明は、上記のように、ＣＰＵ付きのＩＣカ
ードにおいて、２つ以上のアプリケーションプログラム
がＩＣカード内に格納されている場合に、各アプリケー
ションプログラムがアクセスできるアドレス範囲を制限
しており、各アプリケーションプログラムが相互に他の
アプリケーションプログラムをアクセスすることをでき
なくしており、ＩＣカードのセキュリテイー性を高めて
いる。
ードにおいて、２つ以上のアプリケーションプログラム
がＩＣカード内に格納されている場合に、各アプリケー
ションプログラムがアクセスできるアドレス範囲を制限
しており、各アプリケーションプログラムが相互に他の
アプリケーションプログラムをアクセスすることをでき
なくしており、ＩＣカードのセキュリテイー性を高めて
いる。
【図１】実施例ＩＣカードの構成図
【図２】実施例ＩＣカードにおけるメモリアドレスを説
明する為の図
明する為の図
【図３】実施例ＩＣカードの動作フロー図
【図４】選択情報テーブル図
１００ ＩＣカード １０１ ＣＰＵ １０２ ＲＯＭ １０３ ＲＡＭ １０４ ＥＥＰＲＯＭ １０５ Ｉ／Ｏライン １０６ ＶCC １０７ ＲＳＴ １０８ ＣＬＫ １０９ ＧＮＤ ＰＳＲ プログラムセグメントレジスタ ＰＣ１ オフセットアドレス用プログラ
ムカウンター ＤＲ１ オフセットアドレス用データレ
ジスタ ＰＣ２ プログラムカウンター（レジス
タ） ＤＲ２ データレジスタ
ムカウンター ＤＲ１ オフセットアドレス用データレ
ジスタ ＰＣ２ プログラムカウンター（レジス
タ） ＤＲ２ データレジスタ
Claims (2)
- 【請求項１】 ＣＰＵに、リセット後、一度だけ値をセ
ットする事ができるプログラムセグメントレジスタ（Ｐ
ＳＲ）と、プログラムの実行命令のアドレスを指し示す
通常のプログラムカウンター（ＰＣ１）と、メモリ上デ
ータをアクセスする為のレジスタ（ＤＲ１）を少なくと
も１つ持たせ、プログラムセグメントレジスタ（ＰＳ
Ｒ）とプログラムカウンター（ＰＣ１）、プログラムセ
グメントレジスタ（ＰＳＲ）とレジスタ（ＤＲ１）の演
算により実行または、読み書きするアドレスを求め、メ
モリへのアクセスを制限したこと特徴とするＣＰＵ付き
ＩＣカード。 - 【請求項２】 ＣＰＵに、リセット後、一度だけ値をセ
ットする事ができるプログラムセグメントレジスタ（Ｐ
ＳＲ）と、プログラムの実行命令のアドレスを指し示す
通常のプログラムカウンター（ＰＣ１）と、メモリ上デ
ータをアクセスする為のレジスタ（ＤＲ１）を少なくと
も１つ持たせたＣＰＵ付きのＩＣカードにおいて、アプ
リケーション毎にプログラムセグメントレジスタ（ＰＳ
Ｒ）に所定の基本アドレス値を設定し、該プログラムセ
グメントレジスタ（ＰＳＲ）のアドレス値とプログラム
カウンター（ＰＣ１）値から実行するアドレスを指定、
且つ、該プログラムセグメントレジスタ（ＰＳＲ）のア
ドレス値とレジスタ（ＤＲ１）値から読み書きするアド
レスを求め、メモリへのアクセスを制限したことを特徴
とするＣＰＵ付きＩＣカードに於けるアクセス可能アド
レス制限方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210743A JPH0855204A (ja) | 1994-08-12 | 1994-08-12 | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210743A JPH0855204A (ja) | 1994-08-12 | 1994-08-12 | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855204A true JPH0855204A (ja) | 1996-02-27 |
Family
ID=16594387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210743A Pending JPH0855204A (ja) | 1994-08-12 | 1994-08-12 | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855204A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044801A (ja) * | 2001-07-27 | 2003-02-14 | Dainippon Printing Co Ltd | 複数の情報伝達手段を備えた可搬情報処理装置 |
| KR100505106B1 (ko) * | 2002-05-29 | 2005-07-29 | 삼성전자주식회사 | 강화된 보안 기능을 갖춘 스마트 카드 |
| US7213117B2 (en) | 2000-03-14 | 2007-05-01 | Sharp Kabushiki Kaisha | 1-chip microcomputer having controlled access to a memory and IC card using the 1-chip microcomputer |
| EP1837801A1 (en) * | 2006-03-24 | 2007-09-26 | Kabushiki Kaisha Toshiba | Mobile electronic device and IC card |
-
1994
- 1994-08-12 JP JP6210743A patent/JPH0855204A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7213117B2 (en) | 2000-03-14 | 2007-05-01 | Sharp Kabushiki Kaisha | 1-chip microcomputer having controlled access to a memory and IC card using the 1-chip microcomputer |
| JP2003044801A (ja) * | 2001-07-27 | 2003-02-14 | Dainippon Printing Co Ltd | 複数の情報伝達手段を備えた可搬情報処理装置 |
| KR100505106B1 (ko) * | 2002-05-29 | 2005-07-29 | 삼성전자주식회사 | 강화된 보안 기능을 갖춘 스마트 카드 |
| EP1837801A1 (en) * | 2006-03-24 | 2007-09-26 | Kabushiki Kaisha Toshiba | Mobile electronic device and IC card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908424B2 (en) | Memory card and data rewriting method | |
| JP3520102B2 (ja) | マイクロコンピュータ | |
| US20030145191A1 (en) | Computer system and method of controlling the same | |
| CN100424659C (zh) | 用基于物理地址的安全配置确定对象安全的方法及装置 | |
| US5561740A (en) | Method and system for providing multiple instances in a single multiple-instance object | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| RU2003127063A (ru) | Микропроцессорная схема для носителя данных и способ для обеспечения доступа к данным, загруженным в память | |
| KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
| JP3771904B2 (ja) | 補助レジスタバンクを有するマイクロプロセッサ回路 | |
| WO1985002040A1 (en) | Microcomputer having an internal address mapper | |
| EP0395377A2 (en) | Status register for microprocessor | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| JP3923546B2 (ja) | Ｉｃカード | |
| JP3032207B2 (ja) | マイクロ・コンピュータ | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| US7020813B2 (en) | On chip debugging method of microcontrollers | |
| JPH0844571A (ja) | システムｒｏｍのプログラム書き替え方法およびこの書き替え方法を使用したコンピュータシステム | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| JPH11175667A (ja) | 情報カード処理装置 | |
| JPH05334506A (ja) | Ｉｃメモリカード | |
| EP0931292A1 (en) | A microcontroller including an internal memory unit and circuitry to generate an associated enable signal | |
| JPH0731608B2 (ja) | 情報処理装置 | |
| JP3293144B2 (ja) | 周辺制御装置 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP2933569B2 (ja) | 中央演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030924 |