JP2000235190A - 液晶ディスプレイパネル及びその製造方法 - Google Patents
液晶ディスプレイパネル及びその製造方法Info
- Publication number
- JP2000235190A JP2000235190A JP11034227A JP3422799A JP2000235190A JP 2000235190 A JP2000235190 A JP 2000235190A JP 11034227 A JP11034227 A JP 11034227A JP 3422799 A JP3422799 A JP 3422799A JP 2000235190 A JP2000235190 A JP 2000235190A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate
- display panel
- crystal display
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000005530 etching Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 68
- 239000000463 material Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
(57)【要約】
【課題】 本発明の目的は、工程数、特に露光工程数を
低減することにより、生産性を向上させ、以て製造コス
トを下げるために、ゲート電極及びゲート線を遮光マス
クとして１回の露光工程のみでエッチングストッパーを
形成する液晶ディスプレイパネルの製造方法を前提とし
て、ゲート線の交差部上に存在するエッチングストッパ
ー層を露光工程を増加させずに取り除くことにある。 【解決手段】 液晶ディスプレイパネル（３４）におい
て、ゲート線５と信号線（２４）とが交差するゲート線
５の交差部５ａに、１又は複数の開口部５ｂを形成し
た。
低減することにより、生産性を向上させ、以て製造コス
トを下げるために、ゲート電極及びゲート線を遮光マス
クとして１回の露光工程のみでエッチングストッパーを
形成する液晶ディスプレイパネルの製造方法を前提とし
て、ゲート線の交差部上に存在するエッチングストッパ
ー層を露光工程を増加させずに取り除くことにある。 【解決手段】 液晶ディスプレイパネル（３４）におい
て、ゲート線５と信号線（２４）とが交差するゲート線
５の交差部５ａに、１又は複数の開口部５ｂを形成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は液晶ディスプレイパ
ネル及びその製造方法に関し、特により詳しくはゲート
線の構造、及びゲート線と信号線との交差部に関する。
ネル及びその製造方法に関し、特により詳しくはゲート
線の構造、及びゲート線と信号線との交差部に関する。
【０００２】
【従来の技術】従来法によるａ−Ｓｉ形のＴＦＴ液晶デ
ィスプレイパネルの製造方法を１つの液晶素子部を取り
出して説明する。図１２に示すように、まずガラス基板
２の上に常法により所定形状のゲート電極４とそれに繋
がるゲート線５を形成した後、図１３に示すように、ゲ
ート絶縁膜６、チャネル層８及びエッチングストッパー
層となるＳｉＮｘ膜１０を順にガラス基板２全体に成膜
して積層する。そして、そのＳｉＮｘ膜１０の上にレジ
ストを塗布した後、図１４に示すように、所定形状のゲ
ート電極４を遮光マスクとしてガラス基板２の裏面側か
ら露光を行い、次に、ガラス基板２の正面側から、レチ
クルを用いてステッパー露光を行った後、レジストを現
像する。その後、希フッ酸を用いてＳｉＮｘ膜１０をエ
ッチングストッパー（チャネル保護膜）１２となる箇所
以外の部分をエッチングした後、レジストを剥離してい
る。
ィスプレイパネルの製造方法を１つの液晶素子部を取り
出して説明する。図１２に示すように、まずガラス基板
２の上に常法により所定形状のゲート電極４とそれに繋
がるゲート線５を形成した後、図１３に示すように、ゲ
ート絶縁膜６、チャネル層８及びエッチングストッパー
層となるＳｉＮｘ膜１０を順にガラス基板２全体に成膜
して積層する。そして、そのＳｉＮｘ膜１０の上にレジ
ストを塗布した後、図１４に示すように、所定形状のゲ
ート電極４を遮光マスクとしてガラス基板２の裏面側か
ら露光を行い、次に、ガラス基板２の正面側から、レチ
クルを用いてステッパー露光を行った後、レジストを現
像する。その後、希フッ酸を用いてＳｉＮｘ膜１０をエ
ッチングストッパー（チャネル保護膜）１２となる箇所
以外の部分をエッチングした後、レジストを剥離してい
る。
【０００３】この製造方法において、エッチングストッ
パー１２を形成するには、本来、ガラス基板２の正面側
からレチクルを用いてステッパー露光を行う１工程によ
って達成し得るものである。ところが、このエッチング
ストッパー１２の形成工程は、ガラス基板２の裏面側か
らの露光と、正面側からの露光の２段階の露光工程を経
て形成されている。これは、エッチングストッパー１２
の形成をガラス基板２の正面側から１回の露光工程で行
うと、ゲート電極４との位置関係がずれ易く、また安定
しないなどの問題が生ずる。これに対して、２段階の露
光工程を採用し、ゲート電極４を活用することによっ
て、エッチングストッパー１２をゲート電極４の中央に
セルフアライン的に配置する働きをすることになる。こ
れにより、ソース電極２６・ドレイン電極２８がゲート
電極４に対して対称に配置され、さらにゲート電極４−
ドレイン電極２８、ゲート電極４−ソース電極２６間の
オーバーラップ面積を小さくすることができるなどの効
果があり、２段階露光はトランジスタ特性の向上に役立
っている。
パー１２を形成するには、本来、ガラス基板２の正面側
からレチクルを用いてステッパー露光を行う１工程によ
って達成し得るものである。ところが、このエッチング
ストッパー１２の形成工程は、ガラス基板２の裏面側か
らの露光と、正面側からの露光の２段階の露光工程を経
て形成されている。これは、エッチングストッパー１２
の形成をガラス基板２の正面側から１回の露光工程で行
うと、ゲート電極４との位置関係がずれ易く、また安定
しないなどの問題が生ずる。これに対して、２段階の露
光工程を採用し、ゲート電極４を活用することによっ
て、エッチングストッパー１２をゲート電極４の中央に
セルフアライン的に配置する働きをすることになる。こ
れにより、ソース電極２６・ドレイン電極２８がゲート
電極４に対して対称に配置され、さらにゲート電極４−
ドレイン電極２８、ゲート電極４−ソース電極２６間の
オーバーラップ面積を小さくすることができるなどの効
果があり、２段階露光はトランジスタ特性の向上に役立
っている。
【０００４】しかしながら、液晶ディスプレイパネルの
製造においては、その製造プロセスが煩雑で、工程数が
非常に多く、しかもその一つ一つの工程が時間の要する
作業を伴うものである。このため、工程数を減らすこと
は、生産性を向上させるだけでなく、プロセスコストが
大きな割合を占めている液晶ディスプレイパネルの製造
コストを低減することになる。
製造においては、その製造プロセスが煩雑で、工程数が
非常に多く、しかもその一つ一つの工程が時間の要する
作業を伴うものである。このため、工程数を減らすこと
は、生産性を向上させるだけでなく、プロセスコストが
大きな割合を占めている液晶ディスプレイパネルの製造
コストを低減することになる。
【０００５】また、エッチングストッパー１２を形成す
るためのレジスト寸法は現像後、１画素当たり２０×１
０μｍ程度になり、この長方形のレジストがアレイ基板
一面に並んだ状態になっている。このように一個当たり
のレジストの面積が小さいことから、下地である窒化膜
（ＳｉＮｘ）との付着力が弱く、レジスト剥がれが発生
しやすくなる。レジストがなくなると、正常なエッチン
グストッパー１２が形成されず、トランジスタ不良を引
き起こす原因となる。
るためのレジスト寸法は現像後、１画素当たり２０×１
０μｍ程度になり、この長方形のレジストがアレイ基板
一面に並んだ状態になっている。このように一個当たり
のレジストの面積が小さいことから、下地である窒化膜
（ＳｉＮｘ）との付着力が弱く、レジスト剥がれが発生
しやすくなる。レジストがなくなると、正常なエッチン
グストッパー１２が形成されず、トランジスタ不良を引
き起こす原因となる。
【０００６】エッチングストッパー層１０を希フッ酸で
エッチングするとき、通常はエッチング残りが生じない
よう、オーバーエッチになるように設定されている。と
ころが、オーバーエッチが過剰に進行すると、図１４
（ｃ）に示すように、エッチングストッパー１２側壁の
スロープ形状が下方で逆テーパーになり、上方から見て
隠れた”窪み”１５のようになる。この窪み１５の部分
に後工程で堆積される膜や異物が付着すると、洗浄やエ
ッチングで除去することができず、図１５に示すよう
に、エッチングストッパー１２の上に形成されたソース
電極２６とドレイン電極２８との間でリーク電流が流
れ、トランジスタのリーク不良を起こす原因となる。
エッチングするとき、通常はエッチング残りが生じない
よう、オーバーエッチになるように設定されている。と
ころが、オーバーエッチが過剰に進行すると、図１４
（ｃ）に示すように、エッチングストッパー１２側壁の
スロープ形状が下方で逆テーパーになり、上方から見て
隠れた”窪み”１５のようになる。この窪み１５の部分
に後工程で堆積される膜や異物が付着すると、洗浄やエ
ッチングで除去することができず、図１５に示すよう
に、エッチングストッパー１２の上に形成されたソース
電極２６とドレイン電極２８との間でリーク電流が流
れ、トランジスタのリーク不良を起こす原因となる。
【０００７】このような課題を解決するために、本発明
者らはゲート電極及びゲート線を遮光マスクとして露光
を行う１回の露光工程からなる液晶ディスプレイパネル
の製造方法を想到し、先に特願平１０−２７８６８９号
を出願した。この発明により、上述の課題を全て解決す
ることができた。
者らはゲート電極及びゲート線を遮光マスクとして露光
を行う１回の露光工程からなる液晶ディスプレイパネル
の製造方法を想到し、先に特願平１０−２７８６８９号
を出願した。この発明により、上述の課題を全て解決す
ることができた。
【０００８】ところが、この製造方法によると、ゲート
線と信号線との交差部にエッチングストッパー層が残っ
てしまう。交差部にエッチングストッパー層が残ると、
信号線のエッチング加工時にエッチング液の侵入を誘引
しやすく、潜在的に信号線のオ−プン不良を招きやすい
という課題が新たに生じた。
線と信号線との交差部にエッチングストッパー層が残っ
てしまう。交差部にエッチングストッパー層が残ると、
信号線のエッチング加工時にエッチング液の侵入を誘引
しやすく、潜在的に信号線のオ−プン不良を招きやすい
という課題が新たに生じた。
【０００９】
【発明が解決しようとする課題】そこで、本発明者らは
上記課題を解決するために鋭意研究と開発に努めた結
果、本発明を想到するに至ったのであり、本発明の目的
は、工程数、特に露光工程数を低減することにより、生
産性を向上させ、以て製造コストを下げるために、ゲー
ト電極及びゲート線を遮光マスクとして１回の露光工程
のみでエッチングストッパーを形成する液晶ディスプレ
イパネルの製造方法を前提として、ゲート線の交差部上
に存在するエッチングストッパー層を露光工程を増加さ
せずに取り除くことにある。
上記課題を解決するために鋭意研究と開発に努めた結
果、本発明を想到するに至ったのであり、本発明の目的
は、工程数、特に露光工程数を低減することにより、生
産性を向上させ、以て製造コストを下げるために、ゲー
ト電極及びゲート線を遮光マスクとして１回の露光工程
のみでエッチングストッパーを形成する液晶ディスプレ
イパネルの製造方法を前提として、ゲート線の交差部上
に存在するエッチングストッパー層を露光工程を増加さ
せずに取り除くことにある。
【００１０】
【課題を解決するための手段】本発明に係る液晶ディス
プレイパネルは、マトリクス状に配設された液晶素子に
電気信号を送るゲート線と信号線とが交差するゲート線
の交差部に１又は複数の開口部が形成されて、構成され
ている。開口部を備えた交差部上からはエッチングスト
ッパー層が除去されていて、その交差部上に形成される
信号線の断線の原因となるエッチング液の染み込みなど
が生じることはない。
プレイパネルは、マトリクス状に配設された液晶素子に
電気信号を送るゲート線と信号線とが交差するゲート線
の交差部に１又は複数の開口部が形成されて、構成され
ている。開口部を備えた交差部上からはエッチングスト
ッパー層が除去されていて、その交差部上に形成される
信号線の断線の原因となるエッチング液の染み込みなど
が生じることはない。
【００１１】次に、本発明に係る液晶ディスプレイパネ
ルの製造方法は、ゲート電極・ゲート線の形成された透
光性基板に、ゲート絶縁膜、チャネル層、エッチングス
トッパー層を成膜した後、フォトリソグラフィの手法に
より、ゲート電極・ゲート線を遮光マスクとして基板の
裏面から露光を行い、そのままレジストを現像し、エッ
チングストッパー層をエッチングして、エッチングスト
ッパーを形成することとしている。この製造方法によ
り、１回の露光工程でエッチングストッパーを形成する
ことができる。一方、ゲート線と信号線とが交差するゲ
ート線の交差部には１又は複数の開口部が形成されてい
て、開口部の箇所からはレジストが除去さる。このた
め、エッチングストッパー層のエッチング工程では、開
口部の箇所からもエッチングストッパー層がエッチング
され、更にサイド・エッチング効果により開口部近傍部
のエッチングストッパー層もエッチングされる結果、交
差部上からはエッチングストッパー層が除去される。
ルの製造方法は、ゲート電極・ゲート線の形成された透
光性基板に、ゲート絶縁膜、チャネル層、エッチングス
トッパー層を成膜した後、フォトリソグラフィの手法に
より、ゲート電極・ゲート線を遮光マスクとして基板の
裏面から露光を行い、そのままレジストを現像し、エッ
チングストッパー層をエッチングして、エッチングスト
ッパーを形成することとしている。この製造方法によ
り、１回の露光工程でエッチングストッパーを形成する
ことができる。一方、ゲート線と信号線とが交差するゲ
ート線の交差部には１又は複数の開口部が形成されてい
て、開口部の箇所からはレジストが除去さる。このた
め、エッチングストッパー層のエッチング工程では、開
口部の箇所からもエッチングストッパー層がエッチング
され、更にサイド・エッチング効果により開口部近傍部
のエッチングストッパー層もエッチングされる結果、交
差部上からはエッチングストッパー層が除去される。
【００１２】
【発明の実施の形態】次に、本発明に係る液晶素子及び
液晶ディスプレイパネル並びにその製造方法の実施の形
態を図面に基づいて詳しく説明する。なお、説明の簡略
化のために、図面には１画素分のみを示す。
液晶ディスプレイパネル並びにその製造方法の実施の形
態を図面に基づいて詳しく説明する。なお、説明の簡略
化のために、図面には１画素分のみを示す。
【００１３】図１に示すように、まず透光性基板２にゲ
ート電極４及びそのゲート電極４と一体的に繋がってい
るゲート線５を形成する。透光性基板２としては、ガラ
ス基板が最も好ましいが、透光性を有する基板で特に耐
熱性に優れた基板であれば、樹脂基板でもよく、また可
撓性を有するものであってもよい。
ート電極４及びそのゲート電極４と一体的に繋がってい
るゲート線５を形成する。透光性基板２としては、ガラ
ス基板が最も好ましいが、透光性を有する基板で特に耐
熱性に優れた基板であれば、樹脂基板でもよく、また可
撓性を有するものであってもよい。
【００１４】ゲート電極４及びゲート線５はＭｏＷ，Ｃ
ｒ，Ｃｕ，Ｎｉ，Ａｌ，Ｍｏ，Ａｇなどから選ばれる少
なくとも１種から成り、１層又は２層以上から構成され
る。ゲート電極４及びゲート線５は導電性に優れるだけ
でなく、透光性基板２に対して被着性（密着性）がよい
のが好ましく、さらにゲート電極４及びゲート線５の上
に被せられるゲート絶縁膜６に電極材料の原子・分子が
拡散しない材質が好ましい。また、ゲート電極４及びゲ
ート線５の形成は、所定の金属を蒸着させたり、あるい
は金属箔を貼着するなどの手法で透光性基板２全面に被
着形成する。
ｒ，Ｃｕ，Ｎｉ，Ａｌ，Ｍｏ，Ａｇなどから選ばれる少
なくとも１種から成り、１層又は２層以上から構成され
る。ゲート電極４及びゲート線５は導電性に優れるだけ
でなく、透光性基板２に対して被着性（密着性）がよい
のが好ましく、さらにゲート電極４及びゲート線５の上
に被せられるゲート絶縁膜６に電極材料の原子・分子が
拡散しない材質が好ましい。また、ゲート電極４及びゲ
ート線５の形成は、所定の金属を蒸着させたり、あるい
は金属箔を貼着するなどの手法で透光性基板２全面に被
着形成する。
【００１５】その後、フォトレジストを塗布し、次い
で、レチクルを用いてステッパー露光をした後、レジス
トを現像する。次に、プラズマエッチングなどにより、
ゲート電極４及びゲート線５となる箇所以外の金属層を
除去した後、フォトレジストを剥離して、ゲート電極４
及びゲート線５が得られる。このとき、ゲート線５の後
述する信号線と絶縁層を介して交差する箇所（交差部）
５ａには、長方形の２つのスリット状の開口部５ｂが形
成されている。
で、レチクルを用いてステッパー露光をした後、レジス
トを現像する。次に、プラズマエッチングなどにより、
ゲート電極４及びゲート線５となる箇所以外の金属層を
除去した後、フォトレジストを剥離して、ゲート電極４
及びゲート線５が得られる。このとき、ゲート線５の後
述する信号線と絶縁層を介して交差する箇所（交差部）
５ａには、長方形の２つのスリット状の開口部５ｂが形
成されている。
【００１６】この開口部５ｂの大きさは、その上に被着
されたレジストを現像で除去することができ、更にエッ
チングストッパー層をウエットエッチングで除去するこ
とができる幅又は大きさで形成される。また、この交差
部５ａにおけるゲート線５の導線幅は、開口部５ｂ上の
エッチングストッパー層をウエットエッチングすること
により、サイド・エッチング効果によりその導線上（交
差部上）のエッチングストッパー層をほぼ完全に除去で
きるサイズであると同時に、導電抵抗が大きくならない
サイズで設定される。なお、交差部５ａにおけるゲート
線５の導線幅は過剰なオーバーエッチングを必要としな
い寸法であるのが好ましい。
されたレジストを現像で除去することができ、更にエッ
チングストッパー層をウエットエッチングで除去するこ
とができる幅又は大きさで形成される。また、この交差
部５ａにおけるゲート線５の導線幅は、開口部５ｂ上の
エッチングストッパー層をウエットエッチングすること
により、サイド・エッチング効果によりその導線上（交
差部上）のエッチングストッパー層をほぼ完全に除去で
きるサイズであると同時に、導電抵抗が大きくならない
サイズで設定される。なお、交差部５ａにおけるゲート
線５の導線幅は過剰なオーバーエッチングを必要としな
い寸法であるのが好ましい。
【００１７】次に、図２に示すように、ゲート電極４及
びゲート線５が形成された透光性基板２の上に、順にゲ
ート絶縁膜６、チャネル層８及びエッチングストッパー
層１０を全体に成膜する。ゲート絶縁膜６は１種又は２
種以上の材料により、１層又は２層以上から構成される
のが好ましい。特に、ゲート絶縁膜６の材質としてＳｉ
ＯｘやＳｉＮｘが好ましく、透光性基板２側にＳｉＯｘ
膜６ａを、その上にＳｉＮｘ膜６ｂを成膜するのが好ま
しい。ＳｉＮｘ膜６ｂは、その上に成膜されるチャネル
層８との被着性を高めるのに好ましい。また、チャネル
層８の材質としてアモルファスシリコンａ−Ｓｉが用い
られ、更に、このチャネル層８の上に成膜されるエッチ
ングストッパー層１０の材質としてＳｉＮｘが用いられ
る。これらは、いずれも常法により、成膜される。
びゲート線５が形成された透光性基板２の上に、順にゲ
ート絶縁膜６、チャネル層８及びエッチングストッパー
層１０を全体に成膜する。ゲート絶縁膜６は１種又は２
種以上の材料により、１層又は２層以上から構成される
のが好ましい。特に、ゲート絶縁膜６の材質としてＳｉ
ＯｘやＳｉＮｘが好ましく、透光性基板２側にＳｉＯｘ
膜６ａを、その上にＳｉＮｘ膜６ｂを成膜するのが好ま
しい。ＳｉＮｘ膜６ｂは、その上に成膜されるチャネル
層８との被着性を高めるのに好ましい。また、チャネル
層８の材質としてアモルファスシリコンａ−Ｓｉが用い
られ、更に、このチャネル層８の上に成膜されるエッチ
ングストッパー層１０の材質としてＳｉＮｘが用いられ
る。これらは、いずれも常法により、成膜される。
【００１８】次いで、エッチングストッパー層１０の上
にフォトレジストを塗布した後、透光性基板２の裏面
側、すなわちエッチングストッパー層１０などが成膜さ
れていない側からゲート電極４及びゲート線５を遮光マ
スクにして露光を行う。そして、フォトレジストを現像
すると、ゲート電極４及びゲート線５とほぼ同形状のフ
ォトレジストが残ることになる。このとき、ゲート線５
の交差部５ａにおけるフォトレジストには、現像により
開口部５ｂの形状をした穴が開けられることになる。
にフォトレジストを塗布した後、透光性基板２の裏面
側、すなわちエッチングストッパー層１０などが成膜さ
れていない側からゲート電極４及びゲート線５を遮光マ
スクにして露光を行う。そして、フォトレジストを現像
すると、ゲート電極４及びゲート線５とほぼ同形状のフ
ォトレジストが残ることになる。このとき、ゲート線５
の交差部５ａにおけるフォトレジストには、現像により
開口部５ｂの形状をした穴が開けられることになる。
【００１９】そこで、フォトレジストを熱処理した後、
エッチングストッパー層１０のみをウエットエッチング
すると、図３に示すように、フォトレジストとほぼ同形
状、すなわちゲート電極４及びゲート線５とほぼ同形状
のエッチングストッパー１２が形成されるのである。た
だし、開口部５ｂの形成されている交差部５ａからは、
エッチングストッパー１２が幅方向からエッチングされ
るサイド・エッチング効果により、エッチングストッパ
ー１２が除去されている。
エッチングストッパー層１０のみをウエットエッチング
すると、図３に示すように、フォトレジストとほぼ同形
状、すなわちゲート電極４及びゲート線５とほぼ同形状
のエッチングストッパー１２が形成されるのである。た
だし、開口部５ｂの形成されている交差部５ａからは、
エッチングストッパー１２が幅方向からエッチングされ
るサイド・エッチング効果により、エッチングストッパ
ー１２が除去されている。
【００２０】その後、フォトレジストを剥離した後、図
４に示すように、エッチングストッパー１２が形成され
た透光性基板２の上に、ソース・ドレイン層１４を成膜
する。ソース・ドレイン層１４の材質としては、ｎ+ 形
ａ−Ｓｉが一般に用いられる。これは、その上に形成さ
れるソース・ドレイン電極とオーミック接合を得るため
である。
４に示すように、エッチングストッパー１２が形成され
た透光性基板２の上に、ソース・ドレイン層１４を成膜
する。ソース・ドレイン層１４の材質としては、ｎ+ 形
ａ−Ｓｉが一般に用いられる。これは、その上に形成さ
れるソース・ドレイン電極とオーミック接合を得るため
である。
【００２１】ソース・ドレイン層１４の成膜後、その上
にフォトレジストを塗布し、図５に示すように、ソース
・ドレイン電極下層１６を含む信号線（２４）とほぼ同
形状のマスクを有するレチクルを用いてステッパー露光
した後、現像し、その後、プラズマエッチングを行う。
このプラズマエッチングにより、ソース・ドレイン層１
４、エッチングストッパー１２、チャネル層８及びゲー
ト絶縁膜６のうちＳｉＮｘ膜６ｂを信号線（２４）とほ
ぼ同形状に同時にエッチングする。このとき、図６に仮
想線で示すように、エッチングストッパー１２のチャネ
ル幅方向の両端はエッチングにより除去されることにな
る。また、このプラズマエッチングにより、ソース・ド
レイン電極下層１６、エッチングストッパー１２、チャ
ネル層８及びＳｉＮｘ膜６ｂは、透光性基板２に対して
ほぼ直角乃至順テーパーに形成される。その結果、エッ
チングストッパー１２の相対する２組の側面の角度は通
常異なることになる。なお、図５（ｄ）において、符号
Ｃｓは蓄積容量部、符号Ｐａはパッド部を示す。
にフォトレジストを塗布し、図５に示すように、ソース
・ドレイン電極下層１６を含む信号線（２４）とほぼ同
形状のマスクを有するレチクルを用いてステッパー露光
した後、現像し、その後、プラズマエッチングを行う。
このプラズマエッチングにより、ソース・ドレイン層１
４、エッチングストッパー１２、チャネル層８及びゲー
ト絶縁膜６のうちＳｉＮｘ膜６ｂを信号線（２４）とほ
ぼ同形状に同時にエッチングする。このとき、図６に仮
想線で示すように、エッチングストッパー１２のチャネ
ル幅方向の両端はエッチングにより除去されることにな
る。また、このプラズマエッチングにより、ソース・ド
レイン電極下層１６、エッチングストッパー１２、チャ
ネル層８及びＳｉＮｘ膜６ｂは、透光性基板２に対して
ほぼ直角乃至順テーパーに形成される。その結果、エッ
チングストッパー１２の相対する２組の側面の角度は通
常異なることになる。なお、図５（ｄ）において、符号
Ｃｓは蓄積容量部、符号Ｐａはパッド部を示す。
【００２２】一方、同図５（ａ）及び（ｂ）に示すよう
に、信号線（２４）とゲート線５との交叉部５ａにおけ
る層間絶縁膜は、ゲート絶縁膜６（６ａ，６ｂ）及びチ
ャネル層８の積層構造から構成されることになる。その
後、基板２全体に画素電極層となるＩＴＯなどの透明導
電膜を成膜した後、常法により、フォトレジストの塗
布、ステッパー露光、フォトレジストの現像、及びウエ
ットエッチングにより、図７に示すように、所定形状の
画素電極１８を形成する。そして、次いでフォトレジス
トを剥離する。
に、信号線（２４）とゲート線５との交叉部５ａにおけ
る層間絶縁膜は、ゲート絶縁膜６（６ａ，６ｂ）及びチ
ャネル層８の積層構造から構成されることになる。その
後、基板２全体に画素電極層となるＩＴＯなどの透明導
電膜を成膜した後、常法により、フォトレジストの塗
布、ステッパー露光、フォトレジストの現像、及びウエ
ットエッチングにより、図７に示すように、所定形状の
画素電極１８を形成する。そして、次いでフォトレジス
トを剥離する。
【００２３】次に、図８及び図９（ａ）及び（ｂ）に示
すように、信号線２４、ソース電極２６及びドレイン電
極２８等を形成するために、導電性金属が被着される。
導電性金属としては、１種又は２種以上の導電性に優れ
た金属が用いられ、１層又は２層以上で構成される。特
にＭｏ層／Ａｌ層／Ｍｏ層の積層体から構成されるのが
好ましいが、この構成に限定されるものではない。導電
性金属を蒸着法などの手法により１層以上形成した後、
同様にレジストの塗布、ステッパー露光及びレジストの
現像を行った後、ウエットエッチングにより導電性金属
をエッチングして、信号線２４、ソース電極２６及びド
レイン電極２８等を形成する。
すように、信号線２４、ソース電極２６及びドレイン電
極２８等を形成するために、導電性金属が被着される。
導電性金属としては、１種又は２種以上の導電性に優れ
た金属が用いられ、１層又は２層以上で構成される。特
にＭｏ層／Ａｌ層／Ｍｏ層の積層体から構成されるのが
好ましいが、この構成に限定されるものではない。導電
性金属を蒸着法などの手法により１層以上形成した後、
同様にレジストの塗布、ステッパー露光及びレジストの
現像を行った後、ウエットエッチングにより導電性金属
をエッチングして、信号線２４、ソース電極２６及びド
レイン電極２８等を形成する。
【００２４】その後、プラズマエッチングによりソース
電極２６とドレイン電極２８との間などの露出させられ
たソース・ドレイン電極下層１６をエッチングする。こ
のプラズマエッチングにおいて、図１０に示すように、
ｎ+ 形ａ−Ｓｉから成るソース・ドレイン電極下層１６
がエッチングされ、チャネル層８はエッチングストッパ
ー１２により保護される。その後、常法により、液晶デ
ィスプレイパネルが製造される。
電極２６とドレイン電極２８との間などの露出させられ
たソース・ドレイン電極下層１６をエッチングする。こ
のプラズマエッチングにおいて、図１０に示すように、
ｎ+ 形ａ−Ｓｉから成るソース・ドレイン電極下層１６
がエッチングされ、チャネル層８はエッチングストッパ
ー１２により保護される。その後、常法により、液晶デ
ィスプレイパネルが製造される。
【００２５】この液晶ディスプレイパネルの構造及びそ
の製造方法において、図３で説明したように、基板２の
裏面からのゲート電極４及びゲート線５を遮光マスクと
する露光工程のみによって、エッチングストッパー１２
を形成することとしている。この製造方法は、従来の製
造方法と比べて１回、露光工程が少なく構成される。レ
チクルなどの遮光マスクを使った露光工程は、遮光マス
クの位置決め作業が非常に精度を要求され、時間の要す
るものであるため、この工程が１工程少なくなること
は、生産性が大幅に向上するだけでなく、歩留りが大幅
に向上し、更に品質が安定することになる。
の製造方法において、図３で説明したように、基板２の
裏面からのゲート電極４及びゲート線５を遮光マスクと
する露光工程のみによって、エッチングストッパー１２
を形成することとしている。この製造方法は、従来の製
造方法と比べて１回、露光工程が少なく構成される。レ
チクルなどの遮光マスクを使った露光工程は、遮光マス
クの位置決め作業が非常に精度を要求され、時間の要す
るものであるため、この工程が１工程少なくなること
は、生産性が大幅に向上するだけでなく、歩留りが大幅
に向上し、更に品質が安定することになる。
【００２６】しかも、エッチングストッパー形成用のレ
ジストがゲート電極４及びゲート線５上全体に形成さ
れ、従来の方法に比べて接着面積が大きくなるために、
フォトレジストの剥がれが少なくなる。すなわち、従来
方法ではエッチングストッパー１２を形成するためのフ
ォトレジストは面積が小さく、その剥がれが多かった。
ところが、本実施方法では、フォトレジストがゲート電
極４及びゲート線５全体に形成されるため、レジストの
形成不良が少なくなり、トランジスタ不良の発生率が下
がる。更に、高価なレチクルなどを必要としないことも
相まって、製造コストを大幅に低減することができる。
ジストがゲート電極４及びゲート線５上全体に形成さ
れ、従来の方法に比べて接着面積が大きくなるために、
フォトレジストの剥がれが少なくなる。すなわち、従来
方法ではエッチングストッパー１２を形成するためのフ
ォトレジストは面積が小さく、その剥がれが多かった。
ところが、本実施方法では、フォトレジストがゲート電
極４及びゲート線５全体に形成されるため、レジストの
形成不良が少なくなり、トランジスタ不良の発生率が下
がる。更に、高価なレチクルなどを必要としないことも
相まって、製造コストを大幅に低減することができる。
【００２７】一方、ゲート線５と信号線２４とが交差す
る交差部５ａにおいては、その交差部５ａ上のエッチン
グストッパー層１０はウエット・エッチング工程でサイ
ド・エッチングされて除去されている。このため、エッ
チング液などが信号線２４の下に染み込むことはなく、
信号線２４が断線させられることはほとんどなくなる。
る交差部５ａにおいては、その交差部５ａ上のエッチン
グストッパー層１０はウエット・エッチング工程でサイ
ド・エッチングされて除去されている。このため、エッ
チング液などが信号線２４の下に染み込むことはなく、
信号線２４が断線させられることはほとんどなくなる。
【００２８】更に、図５及び図６において説明したよう
に、ゲート電極４及びゲート線５とほぼ同形状に形成し
たエッチングストッパー１２を、ソース・ドレイン電極
下層１６の形成と同時にその両端をエッチングして除去
することとしている。このため、エッチングストッパー
層１０のエッチングにおいて、図６に示すように、オー
バーエッチングが過剰になって逆テーパー形状の窪み１
５が生じたとしても、ソース電極２６・ドレイン電極２
８間に跨がる窪み１５はエッチングにより除去される。
その結果、ソース電極２６・ドレイン電極２８間にリー
クが生ずることはなく、性能及び品質が向上する。ま
た、オーバーエッチングが過剰になったとしても、窪み
１５が除去されることから、良品として使用することが
でき、不良率が大幅に減少することになる。
に、ゲート電極４及びゲート線５とほぼ同形状に形成し
たエッチングストッパー１２を、ソース・ドレイン電極
下層１６の形成と同時にその両端をエッチングして除去
することとしている。このため、エッチングストッパー
層１０のエッチングにおいて、図６に示すように、オー
バーエッチングが過剰になって逆テーパー形状の窪み１
５が生じたとしても、ソース電極２６・ドレイン電極２
８間に跨がる窪み１５はエッチングにより除去される。
その結果、ソース電極２６・ドレイン電極２８間にリー
クが生ずることはなく、性能及び品質が向上する。ま
た、オーバーエッチングが過剰になったとしても、窪み
１５が除去されることから、良品として使用することが
でき、不良率が大幅に減少することになる。
【００２９】以上、本発明に係る液晶素子及び液晶ディ
スプレイパネルとその製造方法の１つの実施形態を詳述
したが、本発明方法は上述の実施形態に限定されるもの
ではなく、本発明はその他の形態で構成することも可能
である。
スプレイパネルとその製造方法の１つの実施形態を詳述
したが、本発明方法は上述の実施形態に限定されるもの
ではなく、本発明はその他の形態で構成することも可能
である。
【００３０】たとえば、図１１（ａ）に示すように、ゲ
ート線３６の信号線２４との交差部３８に形成される開
口部４０の形状は長さの長いスリットと短いスリットか
ら構成し、開口部４０の端部が交互に重なるように構成
してもよい。このような構成にすることにより、１部の
導線部４２に断線が生じたとしても通電を確保すること
ができる。
ート線３６の信号線２４との交差部３８に形成される開
口部４０の形状は長さの長いスリットと短いスリットか
ら構成し、開口部４０の端部が交互に重なるように構成
してもよい。このような構成にすることにより、１部の
導線部４２に断線が生じたとしても通電を確保すること
ができる。
【００３１】また、同図（ｂ）に示すように、ゲート線
３６の信号線２４との交差部３８に形成される開口部４
４の形状を円形とすることも可能である。円形状の開口
部４４の大きさは、フォトレジストを現像により除去す
ることができ、それによって形成された穴を通してエッ
チングストッパー層をウエット・エッチングし、且つ開
口部４４近傍のエッチングストッパー層をサイド・エッ
チングすることができるものであればよい。したがっ
て、開口部４４の形状は円形に限定されるものではな
く、三角形、四角形、五角形、六角形などの多角形や、
楕円形、長円形、あるいは不規則な形状であってもよ
い。
３６の信号線２４との交差部３８に形成される開口部４
４の形状を円形とすることも可能である。円形状の開口
部４４の大きさは、フォトレジストを現像により除去す
ることができ、それによって形成された穴を通してエッ
チングストッパー層をウエット・エッチングし、且つ開
口部４４近傍のエッチングストッパー層をサイド・エッ
チングすることができるものであればよい。したがっ
て、開口部４４の形状は円形に限定されるものではな
く、三角形、四角形、五角形、六角形などの多角形や、
楕円形、長円形、あるいは不規則な形状であってもよ
い。
【００３２】さらに、同図（ｃ）に示すように、ゲート
線４６の幅が狭くて開口部４８を形成することができな
い場合は、交差部５０の幅を広げることも可能である。
線４６の幅が狭くて開口部４８を形成することができな
い場合は、交差部５０の幅を広げることも可能である。
【００３３】また、レジストはウエットタイプに限ら
ず、フィルム状のレジストを熱圧着するタイプであって
もよい。ウエットタイプのレジストの場合、塗布やスプ
レイなどの方法で成膜される。さらに、レジストはネガ
型又はポジ型のいずれでもよく、限定されない。但し、
レジストの種類に対応させて、遮光マスクの形式が反転
することになる。
ず、フィルム状のレジストを熱圧着するタイプであって
もよい。ウエットタイプのレジストの場合、塗布やスプ
レイなどの方法で成膜される。さらに、レジストはネガ
型又はポジ型のいずれでもよく、限定されない。但し、
レジストの種類に対応させて、遮光マスクの形式が反転
することになる。
【００３４】更に、エッチング方法は、エッチングされ
る素材に応じて適宜選定され、ウエットエッチング又は
ドライエッチングのいずれかが用いられる。ドライエッ
チングはプラズマエッチングに限らず、反応性イオンエ
ッチング、イオンビームエッチング、反応性イオンビー
ムエッチングなどの化学気相エッチングや、その他各種
のエッチング方法を用いることができる。
る素材に応じて適宜選定され、ウエットエッチング又は
ドライエッチングのいずれかが用いられる。ドライエッ
チングはプラズマエッチングに限らず、反応性イオンエ
ッチング、イオンビームエッチング、反応性イオンビー
ムエッチングなどの化学気相エッチングや、その他各種
のエッチング方法を用いることができる。
【００３５】また、遮光マスクは、１回の露光で済むよ
うに形成したマスクであってもよいが、マスクを移動さ
せて繰り返し露光（ステッパー露光）を行うレチクルの
タイプであってもよく、生産性と製造コストなどを考慮
して設定される。
うに形成したマスクであってもよいが、マスクを移動さ
せて繰り返し露光（ステッパー露光）を行うレチクルの
タイプであってもよく、生産性と製造コストなどを考慮
して設定される。
【００３６】その他、基板は透光性基板が用いられる
が、基板は平面に限らず、曲面であってもよいなど、本
発明はその趣旨を逸脱しない範囲内で、当業者の知識に
基づき種々なる改良、修正、変形を加えた態様で実施し
得るものである。
が、基板は平面に限らず、曲面であってもよいなど、本
発明はその趣旨を逸脱しない範囲内で、当業者の知識に
基づき種々なる改良、修正、変形を加えた態様で実施し
得るものである。
【００３７】
【発明の効果】本発明に係る液晶ディスプレイパネルと
その製造方法は、エッチングストッパー層の露光工程が
ゲート電極及びゲート線を遮光マスクとする工程のみか
ら構成され、従来の製造方法と比べて１回、露光工程が
少なく構成されるため、位置決め作業に精度を要求さ
れ、且つ時間の要するレチクルなどの遮光マスクを使っ
た露光工程がなくなることは、生産性が大幅に向上する
ことになる。
その製造方法は、エッチングストッパー層の露光工程が
ゲート電極及びゲート線を遮光マスクとする工程のみか
ら構成され、従来の製造方法と比べて１回、露光工程が
少なく構成されるため、位置決め作業に精度を要求さ
れ、且つ時間の要するレチクルなどの遮光マスクを使っ
た露光工程がなくなることは、生産性が大幅に向上する
ことになる。
【００３８】その一方、ゲート線と信号線との交差部に
は、ゲート線に形成された開口部によりエッチングスト
ッパー層がサイド・エッチングされて除去されているた
め、信号線の下にエッチング液が染み込むことなく、信
号線が断線させられることはない。
は、ゲート線に形成された開口部によりエッチングスト
ッパー層がサイド・エッチングされて除去されているた
め、信号線の下にエッチング液が染み込むことなく、信
号線が断線させられることはない。
【００３９】しかも、エッチングストッパー形成用のレ
ジストがゲート電極上全体に形成され、従来の方法に比
べて接着面積が大きくなるために、フォトレジストの剥
がれが少なくなるため、レジストの形成不良が少なくな
り、トランジスタの不良の発生率が下がる。更に、高価
なレチクルなどを必要としないことも相まって、製造コ
ストを大幅に低減することができる。
ジストがゲート電極上全体に形成され、従来の方法に比
べて接着面積が大きくなるために、フォトレジストの剥
がれが少なくなるため、レジストの形成不良が少なくな
り、トランジスタの不良の発生率が下がる。更に、高価
なレチクルなどを必要としないことも相まって、製造コ
ストを大幅に低減することができる。
【００４０】更に、チャネル幅方向に長く形成したエッ
チングストッパーを、ソース・ドレイン電極下層の形成
と同時にその両端をエッチングして除去することによ
り、エッチングストッパー層のエッチングにおいて、オ
ーバーエッチングが過剰になって逆テーパー形状の窪み
が生じたとしても、ソース電極・ドレイン電極間に跨が
る窪みはエッチングにより除去される。その結果、ソー
ス電極・ドレイン電極間にリークが生ずることはなく、
性能及び品質が向上する。また、オーバーエッチングが
過剰になったとしても、窪みが除去されることから、良
品として使用することができ、不良率が大幅に減少する
ことになる。
チングストッパーを、ソース・ドレイン電極下層の形成
と同時にその両端をエッチングして除去することによ
り、エッチングストッパー層のエッチングにおいて、オ
ーバーエッチングが過剰になって逆テーパー形状の窪み
が生じたとしても、ソース電極・ドレイン電極間に跨が
る窪みはエッチングにより除去される。その結果、ソー
ス電極・ドレイン電極間にリークが生ずることはなく、
性能及び品質が向上する。また、オーバーエッチングが
過剰になったとしても、窪みが除去されることから、良
品として使用することができ、不良率が大幅に減少する
ことになる。
【図１】本発明に係る液晶ディスプレイパネルの製造方
法の工程のうち、ゲート電極の製造工程を示す図であ
り、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断
面図ある。
法の工程のうち、ゲート電極の製造工程を示す図であ
り、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断
面図ある。
【図２】ゲート絶縁膜、チャネル層及びエッチングスト
ッパー層を成膜する工程を示す要部拡大断面説明図であ
る。
ッパー層を成膜する工程を示す要部拡大断面説明図であ
る。
【図３】エッチングストッパーを形成する工程を示す説
明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡
大任意断面図ある。
明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡
大任意断面図ある。
【図４】ソース・ドレイン層を成膜する工程を示す要部
拡大任意断面図ある。
拡大任意断面図ある。
【図５】ソース・ドレイン層の加工工程を示す説明図で
あり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意
断面図、（ｃ）は図（ｂ）のｃ−ｃ断面図、（ｄ）は蓄
積容量部及びパッド部の断面図である。
あり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意
断面図、（ｃ）は図（ｂ）のｃ−ｃ断面図、（ｄ）は蓄
積容量部及びパッド部の断面図である。
【図６】図５に示す液晶素子部を拡大して示す要部斜視
図である。
図である。
【図７】透明導電膜の形成工程を示す要部拡大平面説明
図である。
図である。
【図８】信号配線を形成する工程を示す要部拡大平面説
明図である。
明図である。
【図９】図９に示す工程における（ｂ）は要部拡大任意
断面図、（ｃ）はゲート線と信号線の交差部を示す要部
拡大断面図である。
断面図、（ｃ）はゲート線と信号線の交差部を示す要部
拡大断面図である。
【図１０】図１０に示す液晶素子部を拡大して示す要部
斜視図である。
斜視図である。
【図１１】（ａ）乃至（ｃ）はいずれもゲート線の交差
部の他の実施形態を示す要部拡大平面図である。
部の他の実施形態を示す要部拡大平面図である。
【図１２】従来の液晶素子及び液晶ディスプレイパネル
の製造方法の工程のうち、ゲート電極の製造工程を示す
図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大
断面図ある。
の製造方法の工程のうち、ゲート電極の製造工程を示す
図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大
断面図ある。
【図１３】ゲート絶縁膜、チャネル層及びエッチングス
トッパー層を成膜する工程を示す要部拡大断面説明図で
ある。
トッパー層を成膜する工程を示す要部拡大断面説明図で
ある。
【図１４】エッチングストッパーを形成する工程を示す
説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部
拡大断面図、（ｃ）はエッチングストッパーの拡大斜視
説明図である。
説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部
拡大断面図、（ｃ）はエッチングストッパーの拡大斜視
説明図である。
【図１５】従来の製造方法による液晶素子及び液晶ディ
スプレイパネルにおける液晶素子部を拡大して示す要部
斜視図である。
スプレイパネルにおける液晶素子部を拡大して示す要部
斜視図である。
２：透光性基板 ４：ゲート電極 ５，３６，４６：ゲート線 ５ａ，３８，５０：交差部 ５ｂ，４０，４８：開口部 ６：ゲート絶縁膜 ８：チャネル層 １０：エッチングストッパー層 １２：エッチングストッパー １４：ソース・ドレイン層 １６：ソース・ドレイン電極下層 １８：画素電極 ２４：信号線 ２６：ソース電極 ２８：ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 博之 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 2H092 JA24 JA36 JB24 JB26 JB33 JB38 KA05 KA12 KB03 MA16 MA17 NA15 NA27 NA29
Claims (17)
- 【請求項１】 液晶ディスプレイパネルにおいて、ゲー
ト線と信号線との交差部におけるゲート線が、１又は複
数の開口部を有する液晶ディスプレイパネル。 - 【請求項２】 前記ゲート線の交差部における開口部が
１又は複数のスリット状を成している請求項１に記載の
液晶ディスプレイパネル。 - 【請求項３】 前記ゲート線の交差部における導電部の
幅が約４μｍ以下である請求項１又は請求項２に記載の
液晶ディスプレイパネル。 - 【請求項４】 基板上に少なくともゲート電極・ゲート
線と、ゲート絶縁膜と、チャネル層と、エッチングスト
ッパーと、ソース電極・ドレイン電極とを備え、該エッ
チングストッパーの相対する２組の側面の角度が異なる
液晶素子を含む液晶ディスプレイパネルにおいて、 ゲート線と信号線との交差部におけるゲート線が、１又
は複数の開口部を有する液晶ディスプレイパネル。 - 【請求項５】 基板上に少なくともゲート電極・ゲート
線と、ゲート絶縁膜と、チャネル層と、エッチングスト
ッパーと、ソース電極・ドレイン電極とを備え、該エッ
チングストッパーの相対する少なくとも１側面が基板に
対してほぼ直角又は順テーパーである液晶素子を含む液
晶ディスプレイパネルにおいて、 ゲート線と信号線との交差部におけるゲート線が、１又
は複数の開口部を有する液晶ディスプレイパネル。 - 【請求項６】 基板上に少なくともゲート電極・ゲート
線と、ゲート絶縁膜と、チャネル層と、エッチングスト
ッパーと、ソース電極・ドレイン電極とを備え、該エッ
チングストッパーの電流の流れに直交する少なくとも１
側面が基板に対してほぼ直角又は順テーパーである液晶
素子を含む液晶ディスプレイパネルにおいて、 ゲート線と信号線との交差部におけるゲート線が、１又
は複数の開口部を有する液晶ディスプレイパネル。 - 【請求項７】 基板上に少なくともゲート電極・ゲート
線と、ゲート絶縁膜と、チャネル層と、エッチングスト
ッパーと、ソース・ドレイン電極下層と、ソース電極・
ドレイン電極を備え、少なくともエッチングストッパー
とソース・ドレイン電極下層が同時にエッチングされて
いる液晶素子を含む液晶ディスプレイパネルにおいて、 ゲート線と信号線との交差部におけるゲート線が、１又
は複数の開口部を有する液晶ディスプレイパネル。 - 【請求項８】 前記ゲート絶縁膜とチャネル層との間に
ＳｉＮｘ膜が形成されている請求項４乃至請求項７のい
ずれかに記載する液晶ディスプレイパネル。 - 【請求項９】 前記ゲート絶縁膜が、ＳｉＯｘ又はＳｉ
Ｎｘから形成されている請求項１乃至請求項８のいずれ
かに記載する液晶ディスプレイパネル。 - 【請求項１０】 前記ゲート電極・ゲート線は、Ｍｏ
Ｗ，Ｃｒ，Ｃｕ，Ｎｉ，Ａｌ，Ｍｏ，Ａｇなどから選ば
れる少なくとも１種から成り、１層又は２層以上から構
成される請求項１乃至請求項９のいずれかに記載する液
晶ディスプレイパネル。 - 【請求項１１】 液晶ディスプレイパネルの製造方法で
あって、透光性基板に、ゲート線と信号線との交差部に
１又は複数の開口部を有するゲート電極・ゲート線を形
成する工程と、ゲート絶縁膜を該基板全体に成膜する工
程と、該ゲート絶縁膜の上にチャネル層を成膜する工程
と、該チャネル層の上にエッチングストッパー層を成膜
する工程と、該エッチングストッパー層の上にレジスト
を成膜する工程と、前記ゲート電極・ゲート線を遮光マ
スクとして前記基板の裏面から露光を行う工程と、前記
レジストを現像する工程と、前記エッチングストッパー
層をエッチングすると同時に、前記ゲート線の開口部上
近傍部のエッチングストッパー層をサイド・エッチング
する工程と、前記レジストを剥離する工程とを含む液晶
ディスプレイパネルの製造方法。 - 【請求項１２】 前記エッチングストッパー層をエッチ
ングする工程は、希フッ酸を用いてウエットエッチング
する工程である請求項１１に記載する液晶ディスプレイ
パネルの製造方法。 - 【請求項１３】 前記レジストを剥離する工程に続い
て、ソース・ドレイン層を基板全体に成膜する工程と、
該ソース・ドレイン層の上にレジストを成膜する工程
と、露光を行う工程と、レジストを現像する工程と、化
学気相エッチングによりソース・ドレイン層とエッチン
グストッパーの残部をエッチングする工程と、レジスト
を剥離する工程とを含む請求項１１又は請求項１２に記
載する液晶ディスプレイパネルの製造方法。 - 【請求項１４】 前記ソース・ドレイン層がｎ+ 形ａ−
Ｓｉ層である請求項１３に記載する液晶ディスプレイパ
ネルの製造方法。 - 【請求項１５】 前記露光を行う工程は、レチクルを用
いてステッパー露光を行う工程である請求項１３又は請
求項１４に記載する液晶ディスプレイパネルの製造方
法。 - 【請求項１６】 請求項１３に記載するレジストを剥離
する工程に続いて、透明電極を形成する工程と、信号線
を形成する工程とを含む液晶ディスプレイパネルの製造
方法。 - 【請求項１７】 前記信号線は、特にＭｏ層／Ａｌ層／
Ｍｏ層の積層体から構成される請求項１６に記載する液
晶ディスプレイパネルの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03422799A JP4674926B2 (ja) | 1999-02-12 | 1999-02-12 | 液晶ディスプレイパネル及びその製造方法 |
| US09/502,453 US6548831B1 (en) | 1999-02-12 | 2000-02-11 | Liquid crystal display panel having a gate line with at least one opening |
| US10/348,909 US6794231B2 (en) | 1999-02-12 | 2003-01-23 | Method for manufacturing a liquid crystal display panel having a gate line with at least one opening |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03422799A JP4674926B2 (ja) | 1999-02-12 | 1999-02-12 | 液晶ディスプレイパネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235190A true JP2000235190A (ja) | 2000-08-29 |
| JP4674926B2 JP4674926B2 (ja) | 2011-04-20 |
Family
ID=12408274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03422799A Expired - Lifetime JP4674926B2 (ja) | 1999-02-12 | 1999-02-12 | 液晶ディスプレイパネル及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6548831B1 (ja) |
| JP (1) | JP4674926B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
| CN100390649C (zh) * | 2002-05-23 | 2008-05-28 | Lg.菲利浦Lcd株式会社 | 具有凹陷式栅极电极的液晶显示器件及其制造方法 |
| JPWO2008050501A1 (ja) * | 2006-09-29 | 2010-02-25 | シャープ株式会社 | 表示装置、表示装置の製造方法 |
| WO2012147704A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Ｔｆｔ基板およびｔｆｔ基板の配線欠陥修正方法 |
| US8351016B2 (en) | 2007-04-23 | 2013-01-08 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| KR101758297B1 (ko) | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| JP4551049B2 (ja) | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| KR100905052B1 (ko) * | 2003-02-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 몰리브덴/구리 배선의 제조 방법 |
| TWI225182B (en) * | 2003-10-27 | 2004-12-11 | Au Optronics Corp | Flat panel display device with a structure to prevent an electrode line from opening |
| TWI282876B (en) * | 2004-10-07 | 2007-06-21 | Au Optronics Corp | TFD LED device with high aperture ratio |
| JP2006148050A (ja) * | 2004-10-21 | 2006-06-08 | Seiko Epson Corp | 薄膜トランジスタ、電気光学装置、及び電子機器 |
| US20060127817A1 (en) * | 2004-12-10 | 2006-06-15 | Eastman Kodak Company | In-line fabrication of curved surface transistors |
| CN1835242B (zh) * | 2005-03-15 | 2010-04-07 | 株式会社未来视野 | 利用了薄膜晶体管的液晶显示装置及其制造方法 |
| JP4516518B2 (ja) * | 2005-03-15 | 2010-08-04 | 株式会社フューチャービジョン | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 |
| US8319906B2 (en) * | 2007-02-09 | 2012-11-27 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method |
| WO2009001578A1 (ja) * | 2007-06-28 | 2008-12-31 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 |
| US8872186B2 (en) * | 2010-11-26 | 2014-10-28 | Sharp Kabushiki Kaisha | Display device and method for manufacturing same |
| US9070387B1 (en) | 2013-08-23 | 2015-06-30 | Western Digital Technologies, Inc. | Integrated heat-assisted magnetic recording head/laser assembly |
| US9042048B1 (en) | 2014-09-30 | 2015-05-26 | Western Digital (Fremont), Llc | Laser-ignited reactive HAMR bonding |
| CN106129123B (zh) * | 2016-09-26 | 2019-09-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235027A (ja) * | 1989-03-09 | 1990-09-18 | Matsushita Electric Ind Co Ltd | アクティブマトリクスアレイ基板及びその製造方法 |
| JPH04282839A (ja) * | 1991-03-11 | 1992-10-07 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
| JPH06102533A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 薄膜トランジスタマトリックス |
| JPH07120784A (ja) * | 1993-10-22 | 1995-05-12 | Rohm Co Ltd | 液晶表示装置およびその製法 |
| JPH0954343A (ja) * | 1995-06-09 | 1997-02-25 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH10133228A (ja) * | 1996-10-28 | 1998-05-22 | Sharp Corp | 液晶表示パネル |
| JPH10256558A (ja) * | 1997-03-17 | 1998-09-25 | Toshiba Corp | 薄膜トランジスタアレイの製造方法、電子装置および薄膜トランジスタ |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365079A (en) * | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| FR2585167B1 (fr) * | 1985-07-19 | 1993-05-07 | Gen Electric | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince |
| US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
| JPS63263743A (ja) * | 1987-04-22 | 1988-10-31 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製法 |
| JPH048A (ja) * | 1990-04-17 | 1992-01-06 | Komatsu Ltd | 汚染物質混合油供給装置 |
| US5585292A (en) * | 1995-02-03 | 1996-12-17 | Sharp Kabushiki | Method of fabricating a thin film transistor |
| KR0169385B1 (ko) * | 1995-03-10 | 1999-03-20 | 김광호 | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 |
| JPH08321621A (ja) | 1995-05-25 | 1996-12-03 | Sharp Corp | 薄膜トランジスタ |
| KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
| US6219114B1 (en) * | 1995-12-01 | 2001-04-17 | Lg Electronics Inc. | Liquid crystal display device with reduced source/drain parasitic capacitance and method of fabricating same |
| KR100202230B1 (ko) * | 1995-12-28 | 1999-06-15 | 구자홍 | 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치 |
| US5867635A (en) * | 1996-07-01 | 1999-02-02 | Xerox Corporation | Selectable quality control and productivity in a color reprographic printing machine |
| KR100196336B1 (en) * | 1996-07-27 | 1999-06-15 | Lg Electronics Inc | Method of manufacturing thin film transistor |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH11305243A (ja) * | 1998-04-16 | 1999-11-05 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JP4246298B2 (ja) | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| US6177289B1 (en) | 1998-12-04 | 2001-01-23 | International Business Machines Corporation | Lateral trench optical detectors |
-
1999
- 1999-02-12 JP JP03422799A patent/JP4674926B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-11 US US09/502,453 patent/US6548831B1/en not_active Expired - Lifetime
-
2003
- 2003-01-23 US US10/348,909 patent/US6794231B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235027A (ja) * | 1989-03-09 | 1990-09-18 | Matsushita Electric Ind Co Ltd | アクティブマトリクスアレイ基板及びその製造方法 |
| JPH04282839A (ja) * | 1991-03-11 | 1992-10-07 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
| JPH06102533A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 薄膜トランジスタマトリックス |
| JPH07120784A (ja) * | 1993-10-22 | 1995-05-12 | Rohm Co Ltd | 液晶表示装置およびその製法 |
| JPH0954343A (ja) * | 1995-06-09 | 1997-02-25 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH10133228A (ja) * | 1996-10-28 | 1998-05-22 | Sharp Corp | 液晶表示パネル |
| JPH10256558A (ja) * | 1997-03-17 | 1998-09-25 | Toshiba Corp | 薄膜トランジスタアレイの製造方法、電子装置および薄膜トランジスタ |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390649C (zh) * | 2002-05-23 | 2008-05-28 | Lg.菲利浦Lcd株式会社 | 具有凹陷式栅极电极的液晶显示器件及其制造方法 |
| JP4553318B2 (ja) * | 2006-03-28 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | 液晶ディスプレイ |
| KR100819331B1 (ko) | 2006-03-28 | 2008-04-02 | 우 옵트로닉스 코포레이션 | 액정표시장치 |
| JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
| US8228480B2 (en) | 2006-09-29 | 2012-07-24 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| JP4606497B2 (ja) * | 2006-09-29 | 2011-01-05 | シャープ株式会社 | 表示装置 |
| JPWO2008050501A1 (ja) * | 2006-09-29 | 2010-02-25 | シャープ株式会社 | 表示装置、表示装置の製造方法 |
| US8351016B2 (en) | 2007-04-23 | 2013-01-08 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| KR101758297B1 (ko) | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101810993B1 (ko) | 2010-06-04 | 2017-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101868902B1 (ko) * | 2010-06-04 | 2018-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| WO2012147704A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Ｔｆｔ基板およびｔｆｔ基板の配線欠陥修正方法 |
| US9018632B2 (en) | 2011-04-28 | 2015-04-28 | Sharp Kabushiki Kaisha | TFT substrate and method for correcting wiring fault on TFT substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4674926B2 (ja) | 2011-04-20 |
| US6794231B2 (en) | 2004-09-21 |
| US20030107040A1 (en) | 2003-06-12 |
| US6548831B1 (en) | 2003-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000235190A (ja) | 液晶ディスプレイパネル及びその製造方法 | |
| KR100270467B1 (ko) | 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법 | |
| JP4246298B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| WO2002089177A2 (en) | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same | |
| KR20040021169A (ko) | 액정표시장치용 어레이기판과 제조방법 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US7005331B2 (en) | Method of manufacturing a thin film transistor array | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
| KR100288150B1 (ko) | 액정표시장치의 제조방법 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| KR20020071643A (ko) | 액정표시소자 및 그 제조방법 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR101275068B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| KR100891070B1 (ko) | 액정표시장치 제조방법 | |
| JP2845962B2 (ja) | アクティブマトリクス回路基板および画像表示装置 | |
| JPH0743734A (ja) | Ｉｔｏパターニング層の形成方法 | |
| KR20080041333A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP2002124600A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |