JPH10133228A

JPH10133228A - 液晶表示パネル

Info

Publication number: JPH10133228A
Application number: JP8285560A
Authority: JP
Inventors: Yoshihiro Izumi; 良弘和泉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-10-28
Filing date: 1996-10-28
Publication date: 1998-05-22
Anticipated expiration: 2016-10-28
Also published as: KR19980032795A; US5946063A; JP3460914B2; KR100266887B1

Abstract

(57)【要約】【課題】液晶表示パネルの大型化や高精細化に伴って
増大する配線不良発生率を低減し、製造時の歩留りの向
上を図る。【解決手段】ソース配線１２〜１４を梯子形状に形成
することにより、各画素電極１５ｒ、１５ｇ、１５ｂに
対して、複数の経路を介してデータ信号を伝送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＶ(Audio-Visua
l)機器やＯＡ(Office Automation）機器の表示装置とし
て用いられる液晶表示パネルに関するものである。

【０００２】

【従来の技術】昨今の情報化時代への移行とともに、Ａ
Ｖ機器用の例えばテレビや、ＯＡ機器用のモニター等に
用いられる表示装置に対しても、高精細化および画面の
大型化が要求されており、ＣＲＴ(Cathode-Ray Tube)デ
ィスプレイ、ＬＣＤ(Liquid Crystal Display)、プラズ
マ・ディスプレイ、ＥＬ(Electro Luminescent) ディス
プレイ、ＬＥＤ(Light Emitting Diode)ディスプレイ等
の表示装置においても大画面化の開発・実用化が進めら
れているが、大型化に伴って、重量、寸法、消費電力の
増加が見込まれるため、同時に、軽量化、薄型化、低消
費電力化が求められている。なかでもＬＣＤは、近年に
おいては種々の分野で用いられつつあるが、他の表示装
置に比べ、奥行き方向の寸法、すなわち、厚さを格段に
薄くできることから、軽量で狭いスペースにも容易に設
置できると同時に、消費電力が小さいといった上記の要
求を満たし、さらに、フルカラー化が容易なことから、
大型モニターや壁掛表示装置といった大画面表示装置に
適しており、他の表示装置以上に大画面化への期待が大
きくなっている。

【０００３】しかし、上記ＬＣＤでは、大画面化や高解
像度化に伴って、製造工程上の信号線の断線、画素欠陥
等による不良率が急激に上昇するため、高価になるとと
もに、応答性に優れたアクティブマトリクス駆動方式の
ＬＣＤにおいてもゲート信号の遅延が顕著となり、表示
性能の大幅な低下が避けられないという問題がある。

【０００４】前者の問題に関しては、複数のＬＣＤパネ
ルをつなぎ合せて１台のＬＣＤパネルを構成することに
より画面を大型化する手法が種々考案されており、例え
ば、本願発明者等は、「液晶表示装置」（特開平８−１
２２７６９号公報）において、つなぎ目が目立たない新
規なマルチパネル方式の液晶表示パネルを提案し、低コ
ストで、自然な大画面画像を表示可能な液晶表示装置を
得ることに成功している。一方、後者の問題に関して
は、例えば、ノートＰＣ用の液晶表示パネルで言えば、
従来約０．３μｍであったゲート配線の膜厚を０．５μ
ｍ以上にするというように、ゲート配線の膜厚を厚くし
てゲート配線の抵抗を下げることにより、信号の遅延を
低減させることが考えられている。

【０００５】

【発明が解決しようとする課題】例えば、図８に示すよ
うに、カラーの液晶表示パネル２０の各表示画素２１は
赤画素２２、緑画素２３、青画素２４の３つの副画素に
より構成されているが、副画素は、後述のＴＦＴ基板に
形成された画素電極と、カラーフィルタ基板に各色毎の
画素電極の形状に合わせて形成したカラーフィルタとを
重ねて形成したものであり、間に封入された液晶による
透過光をそれぞれ制御することにより表示画素２１の色
が決定される。そして、各副画素の周囲をブラックマト
リクス２５によって囲むことにより、副画素以外の領域
からは光が透過されないようになっている。また、透過
光を阻害しないように、このブラックマトリクス２５下
に上記画素電極を駆動するＴＦＴ素子に対するゲート配
線やソース配線が配置されている。

【０００６】したがって、図８に示す液晶表示パネル２
０における表示画素２１は、通常、図９に示すＴＦＴ基
板２６の配線パターンによって構成されている。すなわ
ち、各色毎に設けられた画素電極２７…は、画素電極２
７にデータ信号を供給するソース配線２８…と、ゲート
配線２９とで形成する格子内に配置され、またソース配
線２８…とゲート配線２９との配線交差部Ａ付近に設け
られるＴＦＴ素子３０によって、画素電極２７が駆動制
御されている。

【０００７】上記配線交差部Ａにおいて、ソース配線２
８…とゲート配線２９とは、後述のゲート絶縁膜３１を
介して交差するように形成されているが、図１０に示す
ように表示画素２１のＴＦＴ素子３０が逆スタガ構造を
有している液晶表示パネル２０′では、ゲート配線２９
上にゲート絶縁膜３１が形成され、さらにその上にソー
ス配線２８が交差する構造になっている。つまり、上記
配線交差部Ａにおいても同様のゲート配線２９上にゲー
ト絶縁膜３１が形成され、その上にソース配線２８が交
差して形成されると言う構造になっているため、前記し
たようにデータ信号の遅延対策としてゲート配線２９の
膜厚を増加させた場合、配線交差部Ａにおけるソース配
線２８の段差が大きくなり、配線交差部Ａにおけるソー
ス配線２８の断線不良発生率が上昇する。

【０００８】ここでのゲート配線２９の膜厚の増加は、
最終的なパネル全体の大きさに依存するものであるか
ら、上記の断線不良発生率の上昇は、一枚のパネル構成
による大画面液晶表示パネルだけでなく、マルチパネル
方式で大画面化を実現しようとする場合においても同様
に生じるため、液晶表示パネルを大型化する上で避けら
れない問題となっている。

【０００９】また、大画面の液晶表示パネルに限らず、
多くの液晶表示パネルでは、上記のようなソース配線２
８の断線不良に対して、レーザー照射により修正できる
冗長設計が採用されたりしてはいるが、設計上修正でき
るソース配線数に限りがあったり、レーザー修正箇所が
増加するとコスト上昇につながるなど、表示画素数の格
段に多い大型液晶表示パネルで発生するソース配線２８
の断線不良に対しては、根本的な解決手段とは成り得な
かった。

【００１０】本発明は、上記の問題点を解決するために
なされたもので、その目的は、大型化に伴う構成によっ
て生じ易くなるソース配線の断線不良を低減可能な液晶
表示パネルを提供することにある。

【００１１】

【課題を解決するための手段】本願発明の請求項１に係
る液晶表示パネルは、上記の課題を解決するために、Ｔ
ＦＴ素子を、該ＴＦＴ素子のソース電極にデータ信号を
与えるソース配線と、該ＴＦＴ素子のＯＮ／ＯＦＦを制
御するゲート配線とを格子状に組み合わせた配線交差部
付近に配置するアクティブマトリクス型の液晶表示パネ
ルにおいて、上記ソース配線が、任意のＴＦＴ素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されていることを特徴としている。上記の構成におい
て、ＴＦＴ素子に対して、複数の経路によりデータ信号
が供給されることにより、配線の冗長性が高くなってい
るから、ソース配線の断線不良発生率を大幅に低減させ
ることが可能になるとともに、ソース配線が開口部に重
ならないように形成されているから、開口率を低下させ
ることがない。

【００１２】例えば、液晶表示パネルの大型化に伴う信
号遅延を防止するためにソース配線の断面積を厚み方向
に増大させると、配線交差部における断線が生じやすく
なったり、解像度を向上させると、断線不良による表示
パネル全体としての歩留りの悪化が生じたりする。そこ
で、上記冗長性を高くすることによってソース配線の断
線不良発生率を低減することができる。大型の継ぎ合わ
せ方式の液晶表示パネルでは、継ぎ合わせのために開口
部以外の領域が比較的大きく形成され、ソース配線の形
態の自由度が高いので、上記構成を採用しやすく、特に
上記のような大型の液晶表示パネルを製造する際の歩留
りの向上に寄与できる。具体的には、請求項２の発明に
係る液晶表示パネルのように、上記ソース配線を梯子形
状に形成すればよい。請求項３に記載の液晶表示装置
は、上記の課題を解決するために、請求項１または２に
記載の構成に加えて、上記ソース配線が、複数の導電膜
の積層によって形成されていることを特徴としている。
上記の構成により、どちらか一方の導電膜が断線しても
他方の導電膜で電気的導通が得られる。すなわち、複数
経路による冗長性と積層配線による冗長性を実現できる
から、更に断線不良発生率を低減することが可能にな
る。

【００１３】請求項４に記載の液晶表示装置は、上記の
課題を解決するために、請求項１または２のいずれかに
記載の構成に加えて、上記のソース配線あるいはゲート
配線の少なくともどちらか一方が、配線交差部において
幅細化されていることを特徴としている。上記の構成に
より、ソース配線とゲート配線の交差部面積の増大を抑
制できる。つまり、ソース配線とゲート配線の短絡不良
や、配線交差部で発生する寄生容量の増大を抑制できる
から、請求項１もしくは２の構成に伴って生じうる表示
性能の低下を防止することができる。

【００１４】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図７に基づいて説明すれば、以下の通りであ
る。

【００１５】なお、本実施の形態は、液晶パネルを２枚
つなぎ合わせることで、２倍の面積の液晶表示パネルを
実現する例であり、例えば、図２（ａ)(ｂ）に示すよう
に、分断ライン２ａで分断した２０インチのアクティブ
マトリクス型液晶パネル２・２（図２（ａ）、以下、液
晶パネルと称する）を、大型基板の同一平面上に隣接配
置してつなぎ合わせることにより（図２（ｂ））、１枚
の２８インチのアクティブマトリクス型液晶表示パネル
１（以下、液晶表示パネルと称する）が形成されるもの
である。

【００１６】上記、液晶パネル２の外観上、各表示画素
３…は、液晶パネル２・２内に付設されるブラックマト
リクス４によって区分されるとともに、それぞれＲ
（赤）、Ｇ（緑）、Ｂ（青）の各色の窓に区切られてい
る。そして、液晶パネル２・２を隣接配置させる際の接
続部５の間隔は、液晶パネル２における表示画素３間の
間隔と等しくされている。

【００１７】図３に示すように、上記液晶表示パネル１
は、継ぎ合わせた液晶パネル２・２を透明な接着剤１０
によって補強基板９に固着し、偏光板６ａ・６ｂが液晶
表示パネル１のほぼ全面を覆うように、液晶表示パネル
１の表裏にそれぞれ設けられて構成されているが、上記
偏光板６ａ・６ｂは互いの偏光軸が直交する方向（クロ
スニコル状態）に配置されている。したがって、もし、
液晶パネル２・２間の接続部５において、光の漏れ得る
隙間があったとしても、上記偏光板６ａ・６ｂがクロス
ニコル状態にあるため、接続部５を透過しようとする光
が阻止され、上記接続部５が目立ちにくくなっている。
また、液晶パネル２上のブラックマトリクス４に黒色材
料を使用しているため、ブラックマトリクス４による表
面反射はほとんどなくなり、さらに接続部５が目立たな
くなっている。

【００１８】また、液晶パネル２は、各色の窓に設けら
れるカラーフィルタ７Ｒ、７Ｇ、７Ｂおよび上記ブラッ
クマトリクス４、対抗電極等を配置したカラーフィルタ
基板２ｂと、アモルファスＳｉによって形成されている
電界効果型のＴＦＴ素子や、透明で導電性の優れた酸化
インジウム錫（ＩＴＯ:indium tin oxide)で形成されて
いる画素電極、ソース配線、ゲート配線等を形成したＴ
ＦＴ基板２ｃとを対向配置し、その間隙に液晶８を封入
する構成となっている。

【００１９】上記カラーフィルタ基板２ｂにおいては、
図４に示すように、各色のカラーフィルタ７Ｒ、７Ｇ、
７Ｂがほぼ後述する画素電極の形状に形成され、表示画
素３中の前記ＴＦＴ基板２ｃにおける画素電極以外の部
分がブラックマトリクス４で覆われるようになってい
る。

【００２０】一方、上記液晶表示パネル１を構成するＴ
ＦＴ基板２ｃには、図１に示すように、矢印Ｘ方向と平
行に形成される複数のゲート配線１１・１１と、矢印Ｙ
方向と平行に形成されるとともに、各色（Ｒ、Ｇ、Ｂ）
ごとにそれぞれ用意されるソース配線１２、１３、１４
が設けられている。上記ゲート配線１１およびソース配
線１２、１３、１４の材料としてはα−Ｔａが使用さ
れ、それぞれ、およそ０.5μｍおよび０.3μｍの厚みで
形成されている。上記ゲート配線１１とソース配線１
２、１３、１４との配線交差部Ａ付近には、それぞれ、
ＴＦＴ素子１６と画素電極１５（１５ｒ、１５ｇ、１５
ｂ）が形成されており、該ＴＦＴ素子１６は画素電極１
５に対して、各色の画像信号の供給を制御している。

【００２１】上記のような液晶表示パネル１が、大型
の、具体的には２０インチ以上のサイズの場合、表示画
素３が比較的大きいので、もともと画素電極１５周辺部
のブラックマトリクス４（図４）を幅広く設けることが
可能で、ＴＦＴ基板２ｃ上の配線レイアウトの自由度は
比較的高くなっている。特に上記した継ぎ合わせ方式の
液晶表示パネル１では、前記接続部５における画素ピッ
チを液晶パネル２内部の画素ピッチと揃える必要から、
さらに幅広のブラックマトリクス４が形成されるように
なっており、より配線レイアウトの自由度が高くなって
いる。

【００２２】したがって、上記液晶表示パネル１におけ
る配線の内、ソース配線、具体的には、画素電極１５ｒ
に信号を供給するソース配線１２は、各画素電極１５ｒ
の左側にＹ方向に平行に形成されたソース配線部１２
ａ、１２ｂと、ソース配線部１２ａ・１２ｂ間を互いに
接合する架橋部１２ｃ…が設けられた梯子形状に形成さ
れている。また、画素電極１５ｇに信号を供給するソー
ス配線１３は、画素電極１５ｇの両側に平行に形成され
たソース配線部１３ａ・１３ｂに、ソース配線部１３ａ
・１３ｂ間を互いに接合する架橋部１３ｃ…が設けられ
た構造であり、さらに、各画素電極１５ｂに信号を供給
するソース配線１４は、画素電極１５ｂの右側にＹ方向
に平行に形成されたソース配線部１４ａ・１４ｂに、ソ
ース配線部１４ａ・１４ｂ間を互いに接合する架橋部１
４ｃ…が設けられた構造であり、いずれも、ソース配線
１２と同様の梯子形状とされている。

【００２３】上記ソース配線１２〜１４の構造におい
て、例えば、図５に示すように、画素電極１５ｒ…にデ
ータ信号を供給するソース配線部１２ｂの１箇所（参照
符α）に断線が生じたとしても、断線した部分以降に位
置する画素電極１５ｒに対しても、ソース配線部１２ａ
を介してデータ信号が供給されるので、入力側から出力
側への全体の導通に影響を与えることがない。もちろん
ソース配線１２上に複数の断線が生じていても、同じ架
橋部１２ｃ・１２ｃ間に挟まれた他方のソース配線部１
２ａ（参照符β）に同時に断線が生じない限り全体の導
通に影響を与えることはない。画素電極１５ｇ、１５ｂ
のいずれの場合でもソース配線１３、１４は梯子形状の
パターンに形成されているため、同様のことが言える。
上記のように、ソース配線１２、１３、１４が梯子形状
を採ることによりソース配線１２、１３、１４における
断線不良発生率を大幅に低減することができる。

【００２４】特に、本実施の形態のように大型の液晶表
示パネル１を作製する場合、信号の遅延対策として、ゲ
ート配線１１の厚みを増すことがあるが、その際、段差
の増大によってソース配線１２〜１４における断線不良
発生率が上昇することが予想される。しかし、上記構成
によって、断線不良発生率を下げることができるから、
全体として、断線不良発生率の上昇を抑制できることに
なる。また、本実施の形態における液晶パネル２では、
従来と同様、梯子形状のソース配線１２〜１４がブラッ
クマトリクス４に隠れるように形成されており、ソース
配線１２〜１４の形状が表示性能に悪影響を与える恐れ
はない。

【００２５】なお、上記ゲート配線１１および各ソース
配線１２〜１４の材料としてはα−Ｔａ以外に、Ａｌ、
Ｃｕ等を使用してもよいが、例えば、ソース配線を金属
膜のみではなく、金属膜とそれ以外の導電膜（例えば、
ＩＴＯ等）との積層膜により形成することにより、さら
に断線不良発生率を低減することができる。これは、金
属膜と他の導電膜とのどちらか一方が断線しても他方の
導電膜で電気的導通が得られるからである。つまり、梯
子形状による配線の冗長性に、積層構造による配線の冗
長性が加わることによって、冗長性がさらに高まるから
である。

【００２６】また、上記では、金属膜に積層する他の導
電膜として、ＩＴＯを用いているが、画素電極１５と同
じ組成のＩＴＯを用いることにより、工程を増加させる
ことなく画素電極１５と同時に形成することができると
いったメリットを有しているからであり、効果的には、
その他の組成を有する導電膜の使用を否定するものでは
ない。

【００２７】実際に、従来のソース配線パターンおよ
び本実施の形態における梯子形状のソース配線パターン
、梯子形状の配線＋２層配線（厚さ０.3μｍのα−Ｔ
ａ層と厚さ０.1５μｍのＩＴＯとの積層膜）を用いたソ
ース配線パターンのそれぞれにおいて、２８インチの
液晶表示パネル１を作製した結果、表１および図６に示
すように、従来のソース配線パターンを採用した場合に
比べて、ソース配線の断線不良発生率が１／１０以下と
なることが確認できた。特にの場合には、ソース配線
の断線不良が全く見られなかった。

【００２８】

【表１】

【００２９】なお、このときの画素サイズや開口率（全
面積に対する開口部〔カラーフィルタの形成領域〕の面
積比）、解像度は以下の表２に示す通りである。

【００３０】

【表２】

【００３１】また、ゲート配線１１もしくはソース配線
１２〜１４の配線交差部Ａにおける形状に関してである
が、図７に示すように、配線交差部Ａ…におけるソース
配線側の幅を細くしてもよい。これは、大画面の液晶表
示パネルでは、ソース配線１２〜１４の断線不良以外に
もゲート配線１１と各ソース配線１２〜１４の間の短絡
不良も増加する傾向にあるため、上記構造を採用するこ
とにより、配線交差部Ａにおいてゲート配線１１とソー
ス配線１２〜１４とが互いに重なる面積が小さくなる。
その結果、ソース配線１２を梯子形状とすることにより
増加したゲート配線１１との配線交差部Ａにおける上記
面積の総和の増大を、配線交差部Ａの数の増加に比べて
小さくすることができるので、短絡不良を低減可能な有
効な手段となる。

【００３２】さらに、上記構成では同時に、配線交差部
Ａで発生する寄生容量を小さくすることができる。寄生
容量は上記配線交差部Ａにおいてゲート配線１１とソー
ス配線１２〜１４とが重なる面積が大きい程大きくなる
が、この寄生容量が表示データに影響を与え、表示性能
が悪化するという問題がある。液晶表示パネルが大画面
になるほど、すなわち、配線交差部Ａの面積が大きくな
るほど、寄生容量の影響を受けやすいといえるが、上記
のように配線交差部Ａの面積を小さくすることができれ
ば、寄生容量も小さくなるので、大画面化に伴う表示性
能の低下を抑制することができる。もちろん、配線交差
部Ａにおいて、ゲート配線１１側を細くするようにして
も同様の効果が得られることは言うまでもない。

【００３３】なお、上述した実施の形態においては、ソ
ース配線１２〜１４を梯子形状に配置しているため、必
然的にソース配線１２〜１４の専有する面積が大きくな
るが、継ぎ合わせ方式の液晶表示パネルでは、接続部５
における画素ピッチを他の部分の画素ピッチと揃えるた
め、意図的に幅広いブラックマトリクス４が設けられて
いることが多いので、ブラックマトリクス４に覆われる
ように梯子形状のソース配線を形成することが容易であ
る。したがって、本願発明の液晶表示パネルの構造は、
継ぎ合わせ方式でなければ作製が困難となるような大型
の液晶表示パネル１に対して、より適した構造と言え
る。

【００３４】もちろん、継ぎ合わせ方式や大型であると
いう構成は、必要条件ではなく、比較的画素が大きく、
梯子形状のソース配線を覆える程度の幅広いブラックマ
トリクスを設けられているといった条件を満たす液晶表
示パネルであれば、同様に、上記実施の形態のソース配
線パターンを適用できることは言うまでもない。

【００３５】

【発明の効果】請求項１の発明の液晶表示パネルは、以
上のように、上記ソース配線が、任意のＴＦＴ素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されている構成である。それゆえ、一つの経路が断線し
ても、他の経路によりＴＦＴ素子にデータ信号を供給す
ることができるから、液晶表示パネルの大画面化に伴う
ソース配線の断線不良発生率の増大を抑制し、液晶表示
パネル製造時の歩留りを向上させることが可能となると
いう効果を奏する。しかも、開口部にはソース配線が配
置されないから開口率を無駄に低下させることがなくな
る。具体的には、請求項２の発明の液晶表示パネルのよ
うに、ソース配線を梯子形状に形成するとよい。

【００３６】請求項３の発明の液晶表示パネルは、以上
のように、請求項１または２の構成に加えて、上記ソー
ス配線が、複数の導電膜の積層によって形成されている
構成である。それゆえ、請求項１または２の構成による
効果に加えて、どちらか一方の導電膜が断線しても他方
の導電膜で電気的導通が得られる。すなわち、梯子形状
の配線による冗長性と積層配線による冗長性とによって
冗長性が高まり、さらに断線不良発生率が低減するの
で、液晶表示パネル製造時の歩留りを向上させることが
できるという効果を奏する。

【００３７】請求項４の発明の液晶表示パネルは、以上
のように、請求項１または２の構成に加えて、上記のソ
ース配線あるいはゲート配線の少なくともどちらか一方
が、配線交差部において、幅細化されている構成であ
る。それゆえ、請求項１または２の構成による効果に加
えて、ソース配線とゲート配線の短絡不良や、配線交差
部で発生する寄生容量の増大を低減できるから、請求項
１または２の構成、つまり、複数のデータ信号伝送経路
を取るために、ゲート配線を跨ぐソース配線の数が増大
するような場合でも、表示性能の低下を防止することが
できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶パネルのＴＦ
Ｔ基板の配線パターンを示す概略図である。

【図２】２枚の液晶パネルを１枚の液晶表示パネルに組
み合わせる際の、液晶パネル配置の説明図である。

【図３】図２における液晶表示パネルの接続部における
断面概略図である。

【図４】図２における液晶表示パネルのカラーフィルタ
基板を示す部分拡大図である。

【図５】梯子形状のソース配線が断線したときの状態を
示す部分拡大図である。

【図６】本発明に係るソース配線パターンと従来のソー
ス配線パターンとにおける断線不良発生数を示すグラフ
である。

【図７】ソース配線を幅細化した配線交差部を示す概略
図である。

【図８】従来の液晶パネルのカラーフィルタ基板を示す
部分拡大図である。

【図９】図７における液晶表示パネルの形状に基づく、
従来のＴＦＴ基板の配線パターンを示す概略図である。

【図１０】上記従来の液晶パネルにおいて表示画素の構
造を示す断面概略図である。

【符号の説明】

１液晶表示パネル（液晶表示パネル）２液晶パネル（液晶表示パネル）１１ゲート配線１２ソース配線１３ソース配線１４ソース配線１６ＴＦＴ素子Ａ配線交差部

Claims

【特許請求の範囲】

【請求項１】ＴＦＴ素子を、該ＴＦＴ素子のソース電極
にデータ信号を与えるソース配線と、該ＴＦＴ素子のＯ
Ｎ／ＯＦＦを制御するゲート配線とを格子状に組み合わ
せた配線交差部付近に配置するアクティブマトリクス型
の液晶表示パネルにおいて、上記ソース配線が、任意のＴＦＴ素子に対するデータ信
号の供給を行うべく、複数の経路を取り得るように形成
されるとともに、開口部以外の領域に配置されているこ
とを特徴とする液晶表示パネル。
【請求項２】上記ソース配線が梯子形状に形成されてい
ることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】上記ソース配線が、複数の導電膜の積層に
よって形成されていることを特徴とする請求項１または
２に記載の液晶表示パネル。
【請求項４】上記のソース配線あるいはゲート配線の少
なくともどちらか一方が、配線交差部において幅細化さ
れていることを特徴とする請求項１または２に記載の液
晶表示パネル。