JPH07175087A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07175087A JPH07175087A JP34493193A JP34493193A JPH07175087A JP H07175087 A JPH07175087 A JP H07175087A JP 34493193 A JP34493193 A JP 34493193A JP 34493193 A JP34493193 A JP 34493193A JP H07175087 A JPH07175087 A JP H07175087A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- thin film
- display device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 カラーフィルタ基板上の対向電極に印加され
る正電圧によって薄膜トランジスタのバックチャネル部
に電子が誘起されるのを防止してトランジスタオフ時の
リーク電流の低減化を図る。 【構成】 ＴＦＴ基板１００とカラーフィルタ基板２０
０とが液晶３００を介して配置される。ＴＦＴ基板１０
０上には、ゲート電極１２ａ、ゲート絶縁膜１３、ａ−
Ｓｉ膜１４、ｎ+ 型ａ−Ｓｉ膜１５、ドレイン電極１６
ａおよびソース電極１７を有する薄膜トランジスタと、
画素電極１８が形成されている。カラーフィルタ基板上
には、カラーフィルタ２２と対向電極２３が形成されて
おり、対向電極の薄膜トランジスタと対向する部分には
開口２３ａが形成されている。
る正電圧によって薄膜トランジスタのバックチャネル部
に電子が誘起されるのを防止してトランジスタオフ時の
リーク電流の低減化を図る。 【構成】 ＴＦＴ基板１００とカラーフィルタ基板２０
０とが液晶３００を介して配置される。ＴＦＴ基板１０
０上には、ゲート電極１２ａ、ゲート絶縁膜１３、ａ−
Ｓｉ膜１４、ｎ+ 型ａ−Ｓｉ膜１５、ドレイン電極１６
ａおよびソース電極１７を有する薄膜トランジスタと、
画素電極１８が形成されている。カラーフィルタ基板上
には、カラーフィルタ２２と対向電極２３が形成されて
おり、対向電極の薄膜トランジスタと対向する部分には
開口２３ａが形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型の液晶表示装置に関し、特に、アクティブ素子として
用いるアモルファスシリコン薄膜トランジスタのオフ時
のリーク電流を低減させた液晶表示装置に関するもので
ある。
型の液晶表示装置に関し、特に、アクティブ素子として
用いるアモルファスシリコン薄膜トランジスタのオフ時
のリーク電流を低減させた液晶表示装置に関するもので
ある。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transistor）をスイッチング素子として用いるアクティ
ブマトリクス型液晶表示装置は、ＣＲＴと同等の表示品
質をもつフラットパネルディスプレイとして期待がかけ
られている。ここで用いられる薄膜トランジスタに求め
られる重要な特性の一つはオフ時のリーク電流の低いこ
とである。リーク電流が大きいとトランジスタオン時に
充電された画素電極の電圧が徐々に低下し、意図した内
容とは異なる表示がなされることとなり、表示むら等が
現れて表示品質が著しく低下するからである。
Transistor）をスイッチング素子として用いるアクティ
ブマトリクス型液晶表示装置は、ＣＲＴと同等の表示品
質をもつフラットパネルディスプレイとして期待がかけ
られている。ここで用いられる薄膜トランジスタに求め
られる重要な特性の一つはオフ時のリーク電流の低いこ
とである。リーク電流が大きいとトランジスタオン時に
充電された画素電極の電圧が徐々に低下し、意図した内
容とは異なる表示がなされることとなり、表示むら等が
現れて表示品質が著しく低下するからである。
【０００３】図３は、この種従来のアクティブマトリク
ス型液晶表示装置の断面図である。同図に示されるよう
に、液晶表示装置は、ＴＦＴ基板１００とカラーフィル
タ基板２００とを狭い間隙を隔てて貼り合わせその間隙
に液晶３００を注入したものである。
ス型液晶表示装置の断面図である。同図に示されるよう
に、液晶表示装置は、ＴＦＴ基板１００とカラーフィル
タ基板２００とを狭い間隙を隔てて貼り合わせその間隙
に液晶３００を注入したものである。
【０００４】ＴＦＴ基板１００は次のようにして形成さ
れる。ガラス基板１１上にスパッタ法によりクロム膜等
を堆積しこれをパターニングしてゲート電極１２ａを形
成する［このとき走査配線１２（図４参照）が同時に形
成される］。次に、ゲート絶縁膜１３となるシリコン窒
化膜と、動作層となるノンドープアモルファスシリコン
膜（以下、ａ−Ｓｉ膜と記す）１４と、オーミックコン
タクトを得るためのリン（Ｐ）ドープアモルファスシリ
コン膜（以下、ｎ+ 型ａ−Ｓｉ膜と記す）１５をそれぞ
れプラズマＣＶＤ法により成膜し、素子部以外のアモル
ファスシリコン（１４、１５）を除去する。
れる。ガラス基板１１上にスパッタ法によりクロム膜等
を堆積しこれをパターニングしてゲート電極１２ａを形
成する［このとき走査配線１２（図４参照）が同時に形
成される］。次に、ゲート絶縁膜１３となるシリコン窒
化膜と、動作層となるノンドープアモルファスシリコン
膜（以下、ａ−Ｓｉ膜と記す）１４と、オーミックコン
タクトを得るためのリン（Ｐ）ドープアモルファスシリ
コン膜（以下、ｎ+ 型ａ−Ｓｉ膜と記す）１５をそれぞ
れプラズマＣＶＤ法により成膜し、素子部以外のアモル
ファスシリコン（１４、１５）を除去する。
【０００５】その後、クロム膜等の堆積とそのパターニ
ングによりドレイン配線１６、ドレイン電極１６ａおよ
びソース電極１７を形成する。次に、ＩＴＯ（Indium T
in Oxide）をスパッタ法により堆積しフォトリソグラフ
ィ法およびドライエッチング法を適用してソース電極１
７に接続された画素電極１８を形成する。次に、ドレイ
ン電極１６ａ、ソース電極１７間のｎ+ 型ａ−Ｓｉ膜を
エッチング除去することにより、両電極の分離を行う。
次に、ドレイン電極１６ａ、ソース電極１７間の、エッ
チングにより露出したａ−Ｓｉ膜１４の表面、即ちバッ
クチャネル部を保護するために、プラズマＣＶＤ法によ
り全面にシリコン窒化膜１９を被着し画素電極１８上の
シリコン窒化膜を除去する。
ングによりドレイン配線１６、ドレイン電極１６ａおよ
びソース電極１７を形成する。次に、ＩＴＯ（Indium T
in Oxide）をスパッタ法により堆積しフォトリソグラフ
ィ法およびドライエッチング法を適用してソース電極１
７に接続された画素電極１８を形成する。次に、ドレイ
ン電極１６ａ、ソース電極１７間のｎ+ 型ａ−Ｓｉ膜を
エッチング除去することにより、両電極の分離を行う。
次に、ドレイン電極１６ａ、ソース電極１７間の、エッ
チングにより露出したａ−Ｓｉ膜１４の表面、即ちバッ
クチャネル部を保護するために、プラズマＣＶＤ法によ
り全面にシリコン窒化膜１９を被着し画素電極１８上の
シリコン窒化膜を除去する。
【０００６】一方、ガラス基板２１上に染色法あるいは
印刷法によりカラーフィルタ２２を形成しその上にＩＴ
Ｏを被着して対向電極２３を形成してカラーフィルタ基
板２００を作製する。その後、ＴＦＴ基板１００とカラ
ーフィルタ基板２００とをシール材層（接着剤層）を介
して貼り合わせ、両基板間に液晶３００を注入した後、
その注入口を封口材にて封止する。このように組み立て
られた液晶表示装置において、画素電極と対向電極との
間に電位差を与えこれによって光透過性を変化させて画
像の表示を行う。図４は、従来例の平面図であって、図
４のＹ−Ｙ線の断面図が図３である。図４に示されるよ
うに、薄膜トランジスタと画素電極は、走査配線１２と
ドレイン配線とによってかこまれた領域内に形成されて
おり、そしてカラーフィルタ基板２００に形成された対
向電極２３は、ＴＦＴ基板１００上の有効画素面の全体
を覆うように形成されている。
印刷法によりカラーフィルタ２２を形成しその上にＩＴ
Ｏを被着して対向電極２３を形成してカラーフィルタ基
板２００を作製する。その後、ＴＦＴ基板１００とカラ
ーフィルタ基板２００とをシール材層（接着剤層）を介
して貼り合わせ、両基板間に液晶３００を注入した後、
その注入口を封口材にて封止する。このように組み立て
られた液晶表示装置において、画素電極と対向電極との
間に電位差を与えこれによって光透過性を変化させて画
像の表示を行う。図４は、従来例の平面図であって、図
４のＹ−Ｙ線の断面図が図３である。図４に示されるよ
うに、薄膜トランジスタと画素電極は、走査配線１２と
ドレイン配線とによってかこまれた領域内に形成されて
おり、そしてカラーフィルタ基板２００に形成された対
向電極２３は、ＴＦＴ基板１００上の有効画素面の全体
を覆うように形成されている。
【０００７】而して、通常対向電極２３には、５〜１０
Ｖの正の電圧が印加されており、そして、対向電極２３
は、絶縁膜である液晶３００、シリコン窒化膜１９を介
してａ−Ｓｉ膜１４と対向しているため、ａ−Ｓｉ膜１
４のバックチャネル側（シリコン窒化膜１９側）に電子
が誘起されることになり、トランジスタのオフ時にリー
ク電流が流れる。その結果、画素電極１８の保持電圧が
変化し、画面上では表示むらが現れる。
Ｖの正の電圧が印加されており、そして、対向電極２３
は、絶縁膜である液晶３００、シリコン窒化膜１９を介
してａ−Ｓｉ膜１４と対向しているため、ａ−Ｓｉ膜１
４のバックチャネル側（シリコン窒化膜１９側）に電子
が誘起されることになり、トランジスタのオフ時にリー
ク電流が流れる。その結果、画素電極１８の保持電圧が
変化し、画面上では表示むらが現れる。
【０００８】この問題を解決する手段としては、対向
電極の電位をバックゲートチャネルが遮断される電位に
設定した液晶表示装置（特開昭６３−５３５２１号公
報）、過酸化水素水溶液に浸すことによりａ−Ｓｉ膜
のバックチャネル表面にｐ型層を形成する（特開平２−
１６３９７２号公報）、バックチャネル部の保護膜と
してＢドープ窒化シリコン膜を成膜した後、アニール処
理を行いＢをａ−Ｓｉ膜中に拡散し、バックチャネル界
面をｐ型に変換する（特開平４−３６７２７７号公報）
などがある。
電極の電位をバックゲートチャネルが遮断される電位に
設定した液晶表示装置（特開昭６３−５３５２１号公
報）、過酸化水素水溶液に浸すことによりａ−Ｓｉ膜
のバックチャネル表面にｐ型層を形成する（特開平２−
１６３９７２号公報）、バックチャネル部の保護膜と
してＢドープ窒化シリコン膜を成膜した後、アニール処
理を行いＢをａ−Ｓｉ膜中に拡散し、バックチャネル界
面をｐ型に変換する（特開平４−３６７２７７号公報）
などがある。
【０００９】
【発明が解決しようとする課題】上述の図３、図４に示
した従来例では、対向電極との容量結合により薄膜トラ
ンジスタにリーク電流が生じ表示むらが現れることがあ
った。上述の各提案例はこの問題点に対処してなされた
ものであるが、第１の提案例では、液晶に常に一定方向
の電圧が印加されるため液晶が短時間で劣化するという
欠点があった。また、第２の提案例では、過酸化水素水
溶液での処理が必要であり、さらに、第３の提案例で
は、高温熱処理が不可能であるため低温での比較的長時
間の熱処理が必要となるという問題点があった。したが
って、本発明の目的とするところは、従来例の製造方法
に格別の工程を追加することなく薄膜トランジスタのオ
フ時にバックチャネル部にリーク電流の流れることのな
いようにして、コスト上昇を招くことなく表示品質の向
上を図ることである。
した従来例では、対向電極との容量結合により薄膜トラ
ンジスタにリーク電流が生じ表示むらが現れることがあ
った。上述の各提案例はこの問題点に対処してなされた
ものであるが、第１の提案例では、液晶に常に一定方向
の電圧が印加されるため液晶が短時間で劣化するという
欠点があった。また、第２の提案例では、過酸化水素水
溶液での処理が必要であり、さらに、第３の提案例で
は、高温熱処理が不可能であるため低温での比較的長時
間の熱処理が必要となるという問題点があった。したが
って、本発明の目的とするところは、従来例の製造方法
に格別の工程を追加することなく薄膜トランジスタのオ
フ時にバックチャネル部にリーク電流の流れることのな
いようにして、コスト上昇を招くことなく表示品質の向
上を図ることである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、第１のガラス基板（１１）上に複
数のドレイン配線（１６）と複数の走査配線（１２）と
が直交して設けられ、両配線によって囲まれた領域内
に、画素電極（１８）と、ドレインが前記ドレイン配線
に、ゲートが前記走査配線に、ソースが前記画素電極に
接続された逆スタガード型薄膜トランジスタとが形成さ
れてなる薄膜トランジスタ基板（１００）と、第２のガ
ラス基板（２１）上に透明導電膜からなる共通電極（２
３）が形成されてなる共通電極基板（２００）と、が前
記画素電極と前記共通電極とが対向する態様にて狭い間
隙を隔てて接着され、その間隙中に液晶（３００）が注
入されてなる液晶表示装置において、前記共通電極の少
なくとも前記薄膜トランジスタの活性領域（１４）に対
向する部分が除去されていることを特徴とする液晶表示
装置が提供される。
め、本発明によれば、第１のガラス基板（１１）上に複
数のドレイン配線（１６）と複数の走査配線（１２）と
が直交して設けられ、両配線によって囲まれた領域内
に、画素電極（１８）と、ドレインが前記ドレイン配線
に、ゲートが前記走査配線に、ソースが前記画素電極に
接続された逆スタガード型薄膜トランジスタとが形成さ
れてなる薄膜トランジスタ基板（１００）と、第２のガ
ラス基板（２１）上に透明導電膜からなる共通電極（２
３）が形成されてなる共通電極基板（２００）と、が前
記画素電極と前記共通電極とが対向する態様にて狭い間
隙を隔てて接着され、その間隙中に液晶（３００）が注
入されてなる液晶表示装置において、前記共通電極の少
なくとも前記薄膜トランジスタの活性領域（１４）に対
向する部分が除去されていることを特徴とする液晶表示
装置が提供される。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す平面図で
あり、図２はそのＸ−Ｘ線の断面図である。図１に示さ
れるように、図の左右方向に走査配線１２が走ってお
り、また上下方向に複数のドレイン配線１６が走ってい
る。走査配線１２にはゲート電極１２ａが接続されてお
り、またゲート配線１６にはドレイン電極１６ａが接続
されている。ここで、ゲート電極１２ａは、ゲート配線
１２と同時にかつ一体的に形成されたものであり、また
ドレイン電極１６ａは、ドレイン配線１６と同時に一体
的に形成されたものである。
て説明する。図１は、本発明の一実施例を示す平面図で
あり、図２はそのＸ−Ｘ線の断面図である。図１に示さ
れるように、図の左右方向に走査配線１２が走ってお
り、また上下方向に複数のドレイン配線１６が走ってい
る。走査配線１２にはゲート電極１２ａが接続されてお
り、またゲート配線１６にはドレイン電極１６ａが接続
されている。ここで、ゲート電極１２ａは、ゲート配線
１２と同時にかつ一体的に形成されたものであり、また
ドレイン電極１６ａは、ドレイン配線１６と同時に一体
的に形成されたものである。
【００１２】ゲート電極１２ａ上にはａ−Ｓｉ膜１４が
形成されており、ａ−Ｓｉ膜１４にはドレイン電極１６
ａとソース電極１７が接触しており、ソース電極の他端
は画素電極１８に接続されている。本実施例において
は、ＴＦＴ基板の画素領域上を覆っている対向電極２３
の薄膜トランジスタ上における部分には開口２３ａが形
成されている。
形成されており、ａ−Ｓｉ膜１４にはドレイン電極１６
ａとソース電極１７が接触しており、ソース電極の他端
は画素電極１８に接続されている。本実施例において
は、ＴＦＴ基板の画素領域上を覆っている対向電極２３
の薄膜トランジスタ上における部分には開口２３ａが形
成されている。
【００１３】図２において、図３に示した従来例の部分
と対応する部分には同一の参照番号を付し重複する説明
は省略するが、本実施例の従来例と相違している点は、
カラーフィルタ基板２００の対向電極２３に開口２３ａ
が形成されている点であり、その他の点では異なるとこ
ろはない。ここで、対向電極２３の開口２３ａの形成
は、対向電極の外形のパターニング時に同時に行うこと
ができるので、本発明の液晶表示装置は、従来の製造工
程に格別の工程を追加することなく形成することができ
る。
と対応する部分には同一の参照番号を付し重複する説明
は省略するが、本実施例の従来例と相違している点は、
カラーフィルタ基板２００の対向電極２３に開口２３ａ
が形成されている点であり、その他の点では異なるとこ
ろはない。ここで、対向電極２３の開口２３ａの形成
は、対向電極の外形のパターニング時に同時に行うこと
ができるので、本発明の液晶表示装置は、従来の製造工
程に格別の工程を追加することなく形成することができ
る。
【００１４】本実施例の液晶表示装置では、薄膜トラン
ジスタ上に対向電極２３が存在していないので、対向電
極２３と薄膜トランジスタとの容量結合が弱くなり、対
向電極に５〜１０Ｖの正の電圧が印加されても、ａ−Ｓ
ｉ膜１４のバックチャネル部に電子が誘起されることは
なくなる。よって、トランジスタのオフ時にａ−Ｓｉ膜
１４のバックチャネル部にチャネルが形成されることが
なくなり、画素電極の電位低下は抑制される。また、特
開昭６３−５３５２１号公報の場合のように、対向電極
に負の高電圧を印加するものではなく、映像信号電圧の
中間付近に対向電極の印加電圧は設定されるので、液晶
には長時間直流電圧が印加されることはなくなり液晶の
劣化は抑制される。
ジスタ上に対向電極２３が存在していないので、対向電
極２３と薄膜トランジスタとの容量結合が弱くなり、対
向電極に５〜１０Ｖの正の電圧が印加されても、ａ−Ｓ
ｉ膜１４のバックチャネル部に電子が誘起されることは
なくなる。よって、トランジスタのオフ時にａ−Ｓｉ膜
１４のバックチャネル部にチャネルが形成されることが
なくなり、画素電極の電位低下は抑制される。また、特
開昭６３−５３５２１号公報の場合のように、対向電極
に負の高電圧を印加するものではなく、映像信号電圧の
中間付近に対向電極の印加電圧は設定されるので、液晶
には長時間直流電圧が印加されることはなくなり液晶の
劣化は抑制される。
【００１５】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるされるものではなく、
特許請求の範囲に記載された本願発明の要旨内において
各種の変更が可能である。例えば、実施例では、対向電
極の薄膜トランジスタに対応する部分に開口を形成して
いたが、これに代え、画素電極に対応する部分にのみ対
向電極を形成しこれを接続導体によって接続するように
することができる。
本発明は上記実施例に限定されるされるものではなく、
特許請求の範囲に記載された本願発明の要旨内において
各種の変更が可能である。例えば、実施例では、対向電
極の薄膜トランジスタに対応する部分に開口を形成して
いたが、これに代え、画素電極に対応する部分にのみ対
向電極を形成しこれを接続導体によって接続するように
することができる。
【００１６】
【発明の効果】以上説明したように、本発明の液晶表示
装置は、薄膜トランジスタ上の対向電極に開口を設けた
ものであるので、対向電極に正電圧が印加されてもａ−
Ｓｉ膜のバックチャネル部に電子が誘起されることはな
くなる。したがって、本発明によれば、薄膜トランジス
タのオフ時のリーク電流を抑制することができるので、
画素電極の電位を低下せしめないようにすることができ
表示むらを防止して高品位な表示画像を得ることができ
る。また、本発明は、従来の製造方法に特別の工程を追
加するものではないので、コストアップを招くことなく
上記効果を享受することができる。
装置は、薄膜トランジスタ上の対向電極に開口を設けた
ものであるので、対向電極に正電圧が印加されてもａ−
Ｓｉ膜のバックチャネル部に電子が誘起されることはな
くなる。したがって、本発明によれば、薄膜トランジス
タのオフ時のリーク電流を抑制することができるので、
画素電極の電位を低下せしめないようにすることができ
表示むらを防止して高品位な表示画像を得ることができ
る。また、本発明は、従来の製造方法に特別の工程を追
加するものではないので、コストアップを招くことなく
上記効果を享受することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す平面図。
【図２】本発明の一実施例を示す断面図。
【図３】従来例の断面図。
【図４】従来例平面図。
１１ ガラス基板 １２ 走査配線 １２ａ ゲート電極 １３ ゲート絶縁膜 １４ ａ−Ｓｉ膜 １５ ｎ+ 型ａ−Ｓｉ膜 １６ ドレイン配線 １６ａ ドレイン電極 １７ ソース電極 １８ 画素電極 １９ シリコン窒化膜 ２１ ガラス基板 ２２ カラーフィルタ ２３ 対向電極 ２３ａ 開口 １００ ＴＦＴ基板 ２００ カラーフィルタ基板 ３００ 液晶
Claims (3)
- 【請求項１】 第１のガラス基板上に複数のドレイン配
線と複数の走査配線とが直交して設けられ、両配線によ
って囲まれた領域内に、画素電極と、ドレインが前記ド
レイン配線に、ゲートが前記走査配線に、ソースが前記
画素電極に接続された逆スタガー型薄膜トランジスタと
が形成されてなる薄膜トランジスタ基板と、 第２のガラス基板上に透明導電膜からなる共通電極が形
成されてなる共通電極基板と、が前記画素電極と前記共
通電極とが対向する態様にて狭い間隙を隔てて接着され
該間隙中に液晶が注入されてなる液晶表示装置におい
て、 前記共通電極の少なくとも前記薄膜トランジスタの活性
領域に対向する部分は除去されていることを特徴とする
液晶表示装置。 - 【請求項２】 前記共通電極には前記薄膜トランジスタ
の活性領域に対向する部分に該活性層より幾分広い開口
が設けられていることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】 前記ドレイン配線に印加されるデータ電
圧は正・負に交互に切り換えられ、前記共通電極には正
・負のデータ電圧の中間付近の電圧が印加されることを
特徴とする請求項１記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34493193A JPH07175087A (ja) | 1993-12-20 | 1993-12-20 | 液晶表示装置 |
| US08/825,814 US5739886A (en) | 1993-12-20 | 1997-04-03 | Liquid crystal display with reverse staggered thin film transistors and opposite electrode, and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34493193A JPH07175087A (ja) | 1993-12-20 | 1993-12-20 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175087A true JPH07175087A (ja) | 1995-07-14 |
Family
ID=18373121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34493193A Pending JPH07175087A (ja) | 1993-12-20 | 1993-12-20 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5739886A (ja) |
| JP (1) | JPH07175087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040017505A (ko) * | 2002-08-21 | 2004-02-27 | 삼성전자주식회사 | 컬러필터기판, 이를 갖는 액정 표시 장치 및 이의 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460914B2 (ja) * | 1996-10-28 | 2003-10-27 | シャープ株式会社 | 液晶表示パネル |
| US7923628B2 (en) * | 2009-09-09 | 2011-04-12 | International Business Machines Corporation | Method of controlling the composition of a photovoltaic thin film |
| US8804081B2 (en) * | 2009-12-18 | 2014-08-12 | Samsung Display Co., Ltd. | Liquid crystal display device with electrode having opening over thin film transistor |
| CN103926724B (zh) * | 2013-06-24 | 2018-03-30 | 上海天马微电子有限公司 | 一种tft驱动的显示装置 |
| CN110716354B (zh) * | 2019-10-30 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 显示器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180014A (ja) * | 1990-11-15 | 1992-06-26 | Seiko Epson Corp | 液晶表示装置 |
| JPH04366819A (ja) * | 1991-06-13 | 1992-12-18 | Nec Corp | アクティブマトリックス液晶ディスプレイ装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60230634A (ja) * | 1984-04-28 | 1985-11-16 | Canon Inc | 薄膜トランジスタ駆動用液晶素子 |
| US4589733A (en) * | 1984-06-29 | 1986-05-20 | Energy Conversion Devices, Inc. | Displays and subassemblies having improved pixel electrodes |
| JPS6280626A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 液晶表示素子 |
| JPS6353521A (ja) * | 1986-08-25 | 1988-03-07 | Seikosha Co Ltd | 液晶表示装置 |
| FR2614718B1 (fr) * | 1987-04-28 | 1989-06-16 | Commissariat Energie Atomique | Ecran matriciel d'affichage a cristaux liquides muni de capacites de stockage |
| JP2605723B2 (ja) * | 1987-07-22 | 1997-04-30 | 日本電気株式会社 | 薄膜トランジスタアレー形液晶表示装置 |
| JPH07114285B2 (ja) * | 1988-12-16 | 1995-12-06 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JPH0457031A (ja) * | 1990-06-27 | 1992-02-24 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその駆動方法 |
| JPH04367277A (ja) * | 1991-06-14 | 1992-12-18 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
-
1993
- 1993-12-20 JP JP34493193A patent/JPH07175087A/ja active Pending
-
1997
- 1997-04-03 US US08/825,814 patent/US5739886A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180014A (ja) * | 1990-11-15 | 1992-06-26 | Seiko Epson Corp | 液晶表示装置 |
| JPH04366819A (ja) * | 1991-06-13 | 1992-12-18 | Nec Corp | アクティブマトリックス液晶ディスプレイ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040017505A (ko) * | 2002-08-21 | 2004-02-27 | 삼성전자주식회사 | 컬러필터기판, 이를 갖는 액정 표시 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5739886A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130490B2 (ja) | 液晶表示装置 | |
| KR0145280B1 (ko) | 액티브매트릭스 액정표시장치 | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| JP2000019556A (ja) | 液晶表示装置 | |
| JPH09203908A (ja) | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 | |
| JP3420201B2 (ja) | 液晶表示装置 | |
| JPH06326312A (ja) | アクティブマトリクス型表示装置 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH07175087A (ja) | 液晶表示装置 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JP3552086B2 (ja) | 液晶表示装置 | |
| JPH05297346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JP3337011B2 (ja) | アクティブマトリクス型液晶表示装置および、その製造方法 | |
| JP3029426B2 (ja) | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 | |
| KR0120399Y1 (ko) | 액정표시장치 | |
| JPS5982769A (ja) | 薄膜シリコントランジスタ | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH10228032A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP4098392B2 (ja) | アクティブマトリクス型の液晶表示素子およびその製造方法 | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 |