JPS60230634A - 薄膜トランジスタ駆動用液晶素子 - Google Patents
薄膜トランジスタ駆動用液晶素子Info
- Publication number
- JPS60230634A JPS60230634A JP59086766A JP8676684A JPS60230634A JP S60230634 A JPS60230634 A JP S60230634A JP 59086766 A JP59086766 A JP 59086766A JP 8676684 A JP8676684 A JP 8676684A JP S60230634 A JPS60230634 A JP S60230634A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- shutter
- time
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
充亙公Ｉ
本発明は、液晶層にかかる実効電圧を高く維持し、これ
によりコントラストを良好に維持できる薄膜トランジス
タ駆動の液晶素子に関する。
によりコントラストを良好に維持できる薄膜トランジス
タ駆動の液晶素子に関する。
１１韮遣
複数の液晶透過窓を配列してなる液晶シャッターアレイ
は、従来から電子写真用複写機ヘッドなどへの応用が考
えられている。複写機ヘッドとしての液晶シャッターア
レイは、微細な窓を複数個−列もしくは、複数列に並べ
、後方から光照射を行い各々のシャッターの開（光透過
状８）と閉（光遮断状＄ｉ）を液晶への印加電圧のＯＮ
会ＯＦＦによって制御することにより、シャッタ一部を
通過した光による微細スポットの集合で像を形成するも
のである。
は、従来から電子写真用複写機ヘッドなどへの応用が考
えられている。複写機ヘッドとしての液晶シャッターア
レイは、微細な窓を複数個−列もしくは、複数列に並べ
、後方から光照射を行い各々のシャッターの開（光透過
状８）と閉（光遮断状＄ｉ）を液晶への印加電圧のＯＮ
会ＯＦＦによって制御することにより、シャッタ一部を
通過した光による微細スポットの集合で像を形成するも
のである。
これまでの液晶シャッタアレイは、ｎ個の走査電極とｍ
個の信号電極をマトリクス状に構成し、多数の画素を容
量型負荷素子である液晶で形成させていた。この液晶シ
ャッタアレイの駆動法としては、走査電極群に順次周期
的にアドレス信号を選択印ｎｏし、信号電極群には所定
の情報信号をアドレス信号と同期させて並列的に選択印
加する時分割駆動が採用されている。この駆動法では、
下記の式で示す様に時分割数が増すにつれてＶＯＮ（オ
ン信号）／ＶＯＦＦ（オフ信号）が１に近くなり画素を
構成する液晶素子の開閉効率が悪くなる。このため、特
に液晶シャッタアレイの場合では、十分なＳ／Ｎ比をも
つ光信号を与えることができず、これを、電子写真複写
機の像露光部（プリンタヘッド部）に使用した時には良
好な画像を形成できない欠点を有している。
個の信号電極をマトリクス状に構成し、多数の画素を容
量型負荷素子である液晶で形成させていた。この液晶シ
ャッタアレイの駆動法としては、走査電極群に順次周期
的にアドレス信号を選択印ｎｏし、信号電極群には所定
の情報信号をアドレス信号と同期させて並列的に選択印
加する時分割駆動が採用されている。この駆動法では、
下記の式で示す様に時分割数が増すにつれてＶＯＮ（オ
ン信号）／ＶＯＦＦ（オフ信号）が１に近くなり画素を
構成する液晶素子の開閉効率が悪くなる。このため、特
に液晶シャッタアレイの場合では、十分なＳ／Ｎ比をも
つ光信号を与えることができず、これを、電子写真複写
機の像露光部（プリンタヘッド部）に使用した時には良
好な画像を形成できない欠点を有している。
Ｖ ＯＮ’／ Ｖ ０ＦＦ
（Ｖｏ ／ａ）＜ （ａ−２） ２＋Ｎ ｌ／Ｎ） ｖ
２（式中、１／Ｎ；デユーティ比、ｌ ／ ａ ；バイ
アス比、ｖｏ；印加電圧） このようなシャッタ一部の複数個を複数の行と列に沿っ
てならべてなる液晶シャッターアレイは、これら複数の
シャッタ一部を逐次、時分割して駆動されるが、時分割
数を増加していくに従い、各シャッタ一部においてコン
トラストが低下して得られる画質が不良となる現象が見
出された。これは、時分割数の増大に伴ない、液晶層に
かかる実効電圧が低下するためと考えられる。
２（式中、１／Ｎ；デユーティ比、ｌ ／ ａ ；バイ
アス比、ｖｏ；印加電圧） このようなシャッタ一部の複数個を複数の行と列に沿っ
てならべてなる液晶シャッターアレイは、これら複数の
シャッタ一部を逐次、時分割して駆動されるが、時分割
数を増加していくに従い、各シャッタ一部においてコン
トラストが低下して得られる画質が不良となる現象が見
出された。これは、時分割数の増大に伴ない、液晶層に
かかる実効電圧が低下するためと考えられる。
Ｌ見立１１
本発明は、シャッター開口部を増加し、時分割数を増加
してもコントラストを良好に維持できる薄膜トランジス
タ駆動の液晶素子を提供することを目的とする。
してもコントラストを良好に維持できる薄膜トランジス
タ駆動の液晶素子を提供することを目的とする。
発」Ｌ例」Ｌ表
本発明者等の研究によれば、液晶層と接する配向膜の厚
さを従来のものよりかなり薄くすることにより、液晶層
にかかる実効電圧を高くしてコントラストを改善するこ
とができることが見出された。
さを従来のものよりかなり薄くすることにより、液晶層
にかかる実効電圧を高くしてコントラストを改善するこ
とができることが見出された。
すなわち、本発明の液晶素子は、一対の基板の一方に開
口部透明電極およびこれと隣接する薄膜トランジスタを
設は且つ他方に対向電極を設け、更にそれぞれを液晶配
向膜で覆ってなる該一対の基板間に液晶を挾持させてな
る薄膜トランジスタ駆用動液晶素子において、前記液晶
配向膜の厚さが５００Å以下であることを特徴とするも
のである。
口部透明電極およびこれと隣接する薄膜トランジスタを
設は且つ他方に対向電極を設け、更にそれぞれを液晶配
向膜で覆ってなる該一対の基板間に液晶を挾持させてな
る薄膜トランジスタ駆用動液晶素子において、前記液晶
配向膜の厚さが５００Å以下であることを特徴とするも
のである。
の ・ 普
本発明の構成は、上述した通りであるが、本発明に至る
までの本発明者等による問題点の解析過程を説明し、特
に液晶配向膜の膜厚の液晶素子の特性への影響について
説明する。
までの本発明者等による問題点の解析過程を説明し、特
に液晶配向膜の膜厚の液晶素子の特性への影響について
説明する。
第１図は、本発明の実施例に係る薄膜トランジスタを備
えた液晶素子（シャッターアレイ）の１画素（シャッタ
ー）部分の断面図である。すなわち、液晶シャッターア
レイの１シヤツタ一部分は、シャッター開口部と、これ
に隣接する薄膜トランジスタ（ＴＰＴ）形成部とよりな
る。一対の透明基板１ａ、１ｂのうちの一方の基板ｌａ
上には、ＴＰＴ形成部において、半導体層２、ソース電
極３、ドレイン電極４、ゲート電極５、ゲート絶縁膜６
および保護膜７からなるＴＰＴが形成され、これを液晶
配向膜９ａが覆っている。またシャッター開口部の基板
ｌａ上には、ＴＦＴのドレイン電極４と接続されて透明
電極８ａが形成され、更にこれをＴＰＴ形成領域から延
長する液晶配向膜が覆っている。また対向基板ｌｂ上に
は、開口部に透明電極８ｂ、ならびにこれを覆って一様
な配向膜９ｂが順次形成されている。このような一対の
基板１ａ、１ｂの配向膜９ａ、９ｂ間には、Ｐ型液晶１
０が挾持されている。
えた液晶素子（シャッターアレイ）の１画素（シャッタ
ー）部分の断面図である。すなわち、液晶シャッターア
レイの１シヤツタ一部分は、シャッター開口部と、これ
に隣接する薄膜トランジスタ（ＴＰＴ）形成部とよりな
る。一対の透明基板１ａ、１ｂのうちの一方の基板ｌａ
上には、ＴＰＴ形成部において、半導体層２、ソース電
極３、ドレイン電極４、ゲート電極５、ゲート絶縁膜６
および保護膜７からなるＴＰＴが形成され、これを液晶
配向膜９ａが覆っている。またシャッター開口部の基板
ｌａ上には、ＴＦＴのドレイン電極４と接続されて透明
電極８ａが形成され、更にこれをＴＰＴ形成領域から延
長する液晶配向膜が覆っている。また対向基板ｌｂ上に
は、開口部に透明電極８ｂ、ならびにこれを覆って一様
な配向膜９ｂが順次形成されている。このような一対の
基板１ａ、１ｂの配向膜９ａ、９ｂ間には、Ｐ型液晶１
０が挾持されている。
実際の液晶素子では、第１図基板１ａ、１ｂの上下に、
更に一対の偏光板をクロスニコルの関係で配し、配向膜
９ａ、９ｂ等にはこれら上下偏光板の偏光軸と４５°を
なす方向に水平配向処理を施こされており、液晶層ｌＯ
に電界をかけた時シャッターが閉じ、電界を取り除いた
時にシャッター開となるように構成されている。
更に一対の偏光板をクロスニコルの関係で配し、配向膜
９ａ、９ｂ等にはこれら上下偏光板の偏光軸と４５°を
なす方向に水平配向処理を施こされており、液晶層ｌＯ
に電界をかけた時シャッターが閉じ、電界を取り除いた
時にシャッター開となるように構成されている。
第２図は第１図に示す液晶素子の画素の等価回路であり
、第３図はＴＰＴの駆動波形の一例を示す。第３図中、
（ａ）はゲートパルス波形、（ｂ）はソース電圧波形、
（Ｃ）は画素に現れる電圧波形を示す。（Ｃ）に於てゲ
ートパルスが立ち下がった時（図中で１＝０の時）Δｖ
Ｏだけ電圧降下が起こる。これは第１図におけるゲート
電極８とドレイン電極４の立体的型なりにより、第２図
に示すＣｇＯという容量の存在に起因する。
、第３図はＴＰＴの駆動波形の一例を示す。第３図中、
（ａ）はゲートパルス波形、（ｂ）はソース電圧波形、
（Ｃ）は画素に現れる電圧波形を示す。（Ｃ）に於てゲ
ートパルスが立ち下がった時（図中で１＝０の時）Δｖ
Ｏだけ電圧降下が起こる。これは第１図におけるゲート
電極８とドレイン電極４の立体的型なりにより、第２図
に示すＣｇＯという容量の存在に起因する。
この時の電圧降下分ΔＶＱは一般に次式で表わされる。
ΔＶＯ＝ Ｃｇ口／ （ＣｇＯ＋ Ｃｃｅｌｌ） ＋１
ΔＶｇ・・・ （１） ここでΔｖｇ：ゲート電圧の変動幅 Ｃｃｅｌｌ ：液晶セル容量 １ ／Ｃｃｅｌｌ＝ １／Ｃｉｌ千１ ／ＣＬＣ＋ １
／Ｃｉ２・・・ （２） 一方第３図の１＝０から始まる放電カーブの時定数では
常法に従って計算すると次式で与えられる。
ΔＶｇ・・・ （１） ここでΔｖｇ：ゲート電圧の変動幅 Ｃｃｅｌｌ ：液晶セル容量 １ ／Ｃｃｅｌｌ＝ １／Ｃｉｌ千１ ／ＣＬＣ＋ １
／Ｃｉ２・・・ （２） 一方第３図の１＝０から始まる放電カーブの時定数では
常法に従って計算すると次式で与えられる。
τ＝ ｌ ／ （１／ Ｒｏｆｆ ＊ Ｃｃｅｌｌ＋
ｌ ／ＲＬＣ−ＣＬＧ） −−−（３）ここでＲｏｆｆ
：ＴＦＴのオフ抵、抗 ＲＬＧ ：液晶層の抵抗 いま仮にＲＬＣΦＣＬＣ）） Ｒｏｆｆ ＠ＣＣＦ！Ｉ
Ｉ（７）場合式（３） ％式％（４） 液晶に印加される実効電圧は、第３図（ｃ）で表わされ
る電圧波形とｖ□＝ｏの間の面積に相当する。ＴＰＴ駆
動の場合に実効電圧を上げるには次の事が考えられる。
ｌ ／ＲＬＣ−ＣＬＧ） −−−（３）ここでＲｏｆｆ
：ＴＦＴのオフ抵、抗 ＲＬＧ ：液晶層の抵抗 いま仮にＲＬＣΦＣＬＣ）） Ｒｏｆｆ ＠ＣＣＦ！Ｉ
Ｉ（７）場合式（３） ％式％（４） 液晶に印加される実効電圧は、第３図（ｃ）で表わされ
る電圧波形とｖ□＝ｏの間の面積に相当する。ＴＰＴ駆
動の場合に実効電圧を上げるには次の事が考えられる。
（Ｉ）式（１）のΔ■０を小さくする。
（ＩＩ ）式（３）のτを大きくする。
（ＩＩ ）についてはＲＬＣ’ ＣＬ、Ｃ＞＞ Ｒｏｆ
ｆ ４ Ｃｃｅｌｌの場合にはτ′を大きくすればよい
（なおＲＬＣ−ＣＬＣ＜＜ Ｒｏｆ ｆ−Ｃｃｅｌｌの
場合は、τ字ＲＬ、Ｃ＠ＣＬ、Ｃとなり、用いる液晶の
特性のみに依存するが、実際にはＲｏｆｆはＲＬＣと同
等以下のため、この状態にはならない）。
ｆ ４ Ｃｃｅｌｌの場合にはτ′を大きくすればよい
（なおＲＬＣ−ＣＬＣ＜＜ Ｒｏｆ ｆ−Ｃｃｅｌｌの
場合は、τ字ＲＬ、Ｃ＠ＣＬ、Ｃとなり、用いる液晶の
特性のみに依存するが、実際にはＲｏｆｆはＲＬＣと同
等以下のため、この状態にはならない）。
このためにはＲｏｆｆを大きくするかまたはＣｃｅｌｌ
を大きくすれば良い。しかし、Ｒｏｆｆの値は、ＴＰＴ
の他の要求特性（充填速度、入出力比等）から定まって
いるため、本発明では、式（１）及び式（２）に於て、
式（２）で表わされるＣｃｅｌｌを大きくして実効電圧
の増大を図るものである。
を大きくすれば良い。しかし、Ｒｏｆｆの値は、ＴＰＴ
の他の要求特性（充填速度、入出力比等）から定まって
いるため、本発明では、式（１）及び式（２）に於て、
式（２）で表わされるＣｃｅｌｌを大きくして実効電圧
の増大を図るものである。
Ｃｃｅｌｌのうち大部分はＣＬＣであるから、基本的に
はＣＬＣを大きくすれば本件の目的は一部達成させられ
る。しかしながら、ＣＬＣの大きさは使用される液晶に
要求される諸特性（駆動条件、動作温度範囲等）によっ
て、必然的に決定される。このため、本発明では、配向
膜に起因するＣｉｌ、Ｃｉ２を大きくする事で、Ｃｃｅ
ｌｌを大にして、液晶にかかる実効電圧の増大を図る。
はＣＬＣを大きくすれば本件の目的は一部達成させられ
る。しかしながら、ＣＬＣの大きさは使用される液晶に
要求される諸特性（駆動条件、動作温度範囲等）によっ
て、必然的に決定される。このため、本発明では、配向
膜に起因するＣｉｌ、Ｃｉ２を大きくする事で、Ｃｃｅ
ｌｌを大にして、液晶にかかる実効電圧の増大を図る。
このような、配向膜の容量は次式で表わされる。
Ｃ１１＝ εｉｌｅ εｏ ＠ Ｓ／ ｄｉｌＣｉ２＝
ε１２ＩＩ Ｃ０・ Ｓ／ｄｉ２ ・−−（５）ここ
でＣｉｌ、ε１２：配向膜の比誘電率ｄｉｌ、ｄｉ２：
膜厚 したがって、Ｃｉｌやε１２を大にすれば良いが、これ
には液晶配向膜としての特性を優先せざるを得す、優れ
た配向膜材料としての有機樹脂を用いる場合、ε１１、
ε１２は約３程度と小さい。本発明基等は、このような
事情のもとで、５００Å以下の厚さにしても均−且つ良
好な配向特性の配向膜が得られ、これによりその膜厚ｄ
ｉｌ、ｄｉ２を薄くし、Ｃｉｌ、Ｃｉ２の増加を通じて
、Ｃｃｅｌｌ、ひいては実効電圧の増加が可能であるこ
とを見出したものである。
ε１２ＩＩ Ｃ０・ Ｓ／ｄｉ２ ・−−（５）ここ
でＣｉｌ、ε１２：配向膜の比誘電率ｄｉｌ、ｄｉ２：
膜厚 したがって、Ｃｉｌやε１２を大にすれば良いが、これ
には液晶配向膜としての特性を優先せざるを得す、優れ
た配向膜材料としての有機樹脂を用いる場合、ε１１、
ε１２は約３程度と小さい。本発明基等は、このような
事情のもとで、５００Å以下の厚さにしても均−且つ良
好な配向特性の配向膜が得られ、これによりその膜厚ｄ
ｉｌ、ｄｉ２を薄くし、Ｃｉｌ、Ｃｉ２の増加を通じて
、Ｃｃｅｌｌ、ひいては実効電圧の増加が可能であるこ
とを見出したものである。
本発明の液晶素子は、基本的には、第１図に示したと同
様な構造を有し、配向膜９ａ、９ｂの各々が一５００Å
以下、好ましくはｔｏ−１０ＯＡ（７）厚さを有するも
のである。配向膜材料としては。
様な構造を有し、配向膜９ａ、９ｂの各々が一５００Å
以下、好ましくはｔｏ−１０ＯＡ（７）厚さを有するも
のである。配向膜材料としては。
例えば特開昭５１−６５９６０号公報に開示のポリイミ
ド、特開昭５０−１０１５２号公報に開示のポリビニル
アルコール、ＳｉＯ，５ｉ０２などが用いられ、また上
記した厚さの配向膜は、これら材料あるいは、その前駆
体を、必要に応じて有機溶剤等に溶解ないし希釈して得
た塗布液を、透明電極あるいはＴＰＴを形成した基板上
に、好ましくはスピンコーティングにより塗布し、硬化
成膜することにより得られる。
ド、特開昭５０−１０１５２号公報に開示のポリビニル
アルコール、ＳｉＯ，５ｉ０２などが用いられ、また上
記した厚さの配向膜は、これら材料あるいは、その前駆
体を、必要に応じて有機溶剤等に溶解ないし希釈して得
た塗布液を、透明電極あるいはＴＰＴを形成した基板上
に、好ましくはスピンコーティングにより塗布し、硬化
成膜することにより得られる。
また適当な液晶材料としては、メルク社製のｒＺＬＩ
１１３２Ｊ 、ロッシュ社製のｒＴＮ−４０１」やＢＤ
Ｈ社製のｒＥ−７Ｊなどの正の誘電異方性を有するネマ
チック液晶等が用いられる。
１１３２Ｊ 、ロッシュ社製のｒＴＮ−４０１」やＢＤ
Ｈ社製のｒＥ−７Ｊなどの正の誘電異方性を有するネマ
チック液晶等が用いられる。
以下、実施例により、本発明の作用効果について説明す
る。
る。
実ｊＥ例
シランカップリング剤（例えば信越シリコーン（株）製
ＫＢＭ−４０３など）の０．１％エタノール溶液を画素
電極上にスピンナー塗布した。
ＫＢＭ−４０３など）の０．１％エタノール溶液を画素
電極上にスピンナー塗布した。
その後１５０ ’Ｃで３０分の熱乾燥をするとシランカ
ップリングの薄膜が得られる。これを布等でラビングす
る事で液晶配向膜を形成できた。この方法で形成した膜
厚は、スピンナーの回転数に依存するが、３０人程度の
膜を得る事ができた。
ップリングの薄膜が得られる。これを布等でラビングす
る事で液晶配向膜を形成できた。この方法で形成した膜
厚は、スピンナーの回転数に依存するが、３０人程度の
膜を得る事ができた。
通常の配向膜は１０００人程度程度り、次の条件に基づ
いて、Ｃｃｅｌｌの改善の程度は以下のようにして計算
される。
いて、Ｃｃｅｌｌの改善の程度は以下のようにして計算
される。
［条件］
液晶の誘電率 εＬＣ＝ １６
電極間隔 ｄ＝１０用
配向膜の誘電率 εｉ＝３
電極面積Ｓ Ｓ＝１ｃｍ２
（１）配向膜ｔｏｏｏ人の場合式（２）より１／Ｃｃｅ
ｌｌ＝ １／Ｃ４１＋ １／ＣＬＣ＋ ｌ／Ｃ１２＝
１／ＣＬＣ＋２／Ｃ１ ＝ｄＬＣ／εｏεＬＣ１ＩＳ＋ Ｚｄｉ／ εｏ εｉ ＊ Ｓ ＝ （１０−０，２）／８８５Ｘ １６Ｘｌ＋ ２ＸＯ，ｌ／８８５Ｘ３Ｘ１ 、’、Ｃｅ１ｌ ＝１３０３ｐＦ （２）配向膜３０人の場合同様に計算するとＣｃｅｌｌ
＝１４１２ｐＦ よって（１）の場合に比べると１１０ｐＦの容量増加と
なる。即ち電極間隔が同じ場合、配向膜が薄い方が容量
が増す事がわかる（つまり配向膜が薄くなった分だけ、
比誘電率の大きな液晶の寄与が増えた事による）。
ｌｌ＝ １／Ｃ４１＋ １／ＣＬＣ＋ ｌ／Ｃ１２＝
１／ＣＬＣ＋２／Ｃ１ ＝ｄＬＣ／εｏεＬＣ１ＩＳ＋ Ｚｄｉ／ εｏ εｉ ＊ Ｓ ＝ （１０−０，２）／８８５Ｘ １６Ｘｌ＋ ２ＸＯ，ｌ／８８５Ｘ３Ｘ１ 、’、Ｃｅ１ｌ ＝１３０３ｐＦ （２）配向膜３０人の場合同様に計算するとＣｃｅｌｌ
＝１４１２ｐＦ よって（１）の場合に比べると１１０ｐＦの容量増加と
なる。即ち電極間隔が同じ場合、配向膜が薄い方が容量
が増す事がわかる（つまり配向膜が薄くなった分だけ、
比誘電率の大きな液晶の寄与が増えた事による）。
１立叉１ｊ
ジルコニウムアセチルアセトナート（例えば松本製薬（
株）製ＺＣ−５５０など）の１％エタノール溶液を基板
上にスピンナー塗布した。この後１６０℃で１時間熱処
理すると、ジルコニウム錯体の薄膜が得られた。この薄
膜はスピンナーの回転数によって異なるが、２０００ｒ
ｐｍでは約５０程度度の膜厚が得られた。
株）製ＺＣ−５５０など）の１％エタノール溶液を基板
上にスピンナー塗布した。この後１６０℃で１時間熱処
理すると、ジルコニウム錯体の薄膜が得られた。この薄
膜はスピンナーの回転数によって異なるが、２０００ｒ
ｐｍでは約５０程度度の膜厚が得られた。
薄膜配向の場合、Ｃｃｅｌｌが相対的に太きくなるため
第３図（Ｃ）で （１）ΔＶＱが小さくなり、 （２）１＝０からの放電カーブの時定数が大きくなる。
第３図（Ｃ）で （１）ΔＶＱが小さくなり、 （２）１＝０からの放電カーブの時定数が大きくなる。
そのため結果的に液晶に印加される実効電圧が増える。
このような改善は、第４図に斜線部分として示される通
りである。
りである。
いま第４図の１＝０に於てＶ［］＝１０Ｖの電圧が充電
されたとする。通常テレビ表示を行なう場合１７ｍｓ
ｅ ｃ程度の保持時間が要求される為、１７ｍ５ｅｃ後
のＶＱと膜厚との関係を、以下の条件（他は前に同じ）
で第５図に示す。
されたとする。通常テレビ表示を行なう場合１７ｍｓ
ｅ ｃ程度の保持時間が要求される為、１７ｍ５ｅｃ後
のＶＱと膜厚との関係を、以下の条件（他は前に同じ）
で第５図に示す。
Ｒｏｆｆ ＝ ｌ Ｘ Ｉ Ｏ”Ω
ＲＬＣ＝ ｌ Ｘ Ｉ Ｏ１２Ω・Ｃｍ表示面積 ２．
５Ｘ１０−４ｃｍ２ 第６図は、本発明の液晶シャッタアレイで用いるＴＦＴ
マトリクス基板の平面図を表わしている。ＴＰＴマトリ
クスは、アレイ状にＴＦＴ６０１１．６０１２．６０１
３．６０１４．６０１５、６０ ｌ ６、６０１７、６
０ ｌ ８、 ・ ・ ・ （ＴＦＴ；６０１）が配置
された構造を有している。
５Ｘ１０−４ｃｍ２ 第６図は、本発明の液晶シャッタアレイで用いるＴＦＴ
マトリクス基板の平面図を表わしている。ＴＰＴマトリ
クスは、アレイ状にＴＦＴ６０１１．６０１２．６０１
３．６０１４．６０１５、６０ ｌ ６、６０１７、６
０ ｌ ８、 ・ ・ ・ （ＴＦＴ；６０１）が配置
された構造を有している。
ＴＦＴ６０１は、走査信号をゲート電極に印加するゲー
ト線（６０２１，６０２２，６０２３，６０２４）群６
０２、情報信号をソース電極に印加するデータ線（６０
３１，６０３２、−働・）群６０３とデータ線６０３か
らのデータ信号が出力信号として印加されるドレイン電
極と接続した開口部電極（６０４１，６０４２，６０４
３，６０４４，６０４５，６０４６，６０４７，６０４
８、・・・）群６０４がそれぞれ接続されている。開口
部電極６０４は、表示パネルとして使用した時には画素
電極として機能し、ＩＴＯなどの透明導電膜によるセグ
メント電極がこれに対応している。本実施例では、デー
タ線６０３１にＴＦＴ６０１１．６０１２．６０１３と
６０１４が共通接続され、データ線６０３２にＴＦＴ６
０１５．６０１６．６０１７と６０１８が共通接続され
ている。一方、ゲート線６０２１にＴＦＴ６０１１．６
０１５が共通接線されている。同様に他のゲート線につ
いても図示する如＜ＴＰＴと共通接続されている。本実
施例では４次時分割駆動方式について明らかにしたもの
であるが、本発明では２次、３次又は５次あるいはそれ
以上の多次時分割方式とすることができる。
ト線（６０２１，６０２２，６０２３，６０２４）群６
０２、情報信号をソース電極に印加するデータ線（６０
３１，６０３２、−働・）群６０３とデータ線６０３か
らのデータ信号が出力信号として印加されるドレイン電
極と接続した開口部電極（６０４１，６０４２，６０４
３，６０４４，６０４５，６０４６，６０４７，６０４
８、・・・）群６０４がそれぞれ接続されている。開口
部電極６０４は、表示パネルとして使用した時には画素
電極として機能し、ＩＴＯなどの透明導電膜によるセグ
メント電極がこれに対応している。本実施例では、デー
タ線６０３１にＴＦＴ６０１１．６０１２．６０１３と
６０１４が共通接続され、データ線６０３２にＴＦＴ６
０１５．６０１６．６０１７と６０１８が共通接続され
ている。一方、ゲート線６０２１にＴＦＴ６０１１．６
０１５が共通接線されている。同様に他のゲート線につ
いても図示する如＜ＴＰＴと共通接続されている。本実
施例では４次時分割駆動方式について明らかにしたもの
であるが、本発明では２次、３次又は５次あるいはそれ
以上の多次時分割方式とすることができる。
この様なＴＰＴマトリクス構造体では、ゲート電極（及
びゲート電極からゲート線へ引き出す引き出しゲート電
極）とドレイン電極に接続されているセグメント電極と
の間で重なり部がなく、従ってこの重なり部により発生
する不要な容量ｃｏを生じることがない。
びゲート電極からゲート線へ引き出す引き出しゲート電
極）とドレイン電極に接続されているセグメント電極と
の間で重なり部がなく、従ってこの重なり部により発生
する不要な容量ｃｏを生じることがない。
又、本実施例では開口部電極群８０４が順次チドリ状に
配列されているが、これはシャツタ開口部が順次時分割
で情報の書き込みが行なわれるため、副走査方向６０５
へ常に移動している感光ドラム（図示せず）上での情報
書き込みが１フレーム中で直線となって行なうためであ
る。
配列されているが、これはシャツタ開口部が順次時分割
で情報の書き込みが行なわれるため、副走査方向６０５
へ常に移動している感光ドラム（図示せず）上での情報
書き込みが１フレーム中で直線となって行なうためであ
る。
第７図は、液晶シャタアレイを用いて光信号を感光ドラ
ムに与えるための概略構成を示している。但し、帯電器
、現像器、クリーニングなどは省略している。７３は、
前述の如き液晶シャッタアレイ、７１は感光ドラム、７
４は蛍光灯などの光源、７２はセルフォックレンズアレ
イ、７５は集光カバーである。感光ドラム７１は副走査
方向７６の方向に回転し、この感光ドラム７１の面に光
源７４と液晶シャッタアレイからなる光信号発生器から
発生した光信号を照射することによって情報信号に応じ
た静電荷像を形成することができる。このため、レーザ
ビームより発生した光信号を照射する方式の電子写真複
写機に較べ装置の小型化が可能で、しかもレーザビーム
を照射する方式で使用されるポリゴンスキャナのような
機械的駆動部がないため騒音がなく、又厳しい機械的精
度の要求を小さくすることができる利点がある。
ムに与えるための概略構成を示している。但し、帯電器
、現像器、クリーニングなどは省略している。７３は、
前述の如き液晶シャッタアレイ、７１は感光ドラム、７
４は蛍光灯などの光源、７２はセルフォックレンズアレ
イ、７５は集光カバーである。感光ドラム７１は副走査
方向７６の方向に回転し、この感光ドラム７１の面に光
源７４と液晶シャッタアレイからなる光信号発生器から
発生した光信号を照射することによって情報信号に応じ
た静電荷像を形成することができる。このため、レーザ
ビームより発生した光信号を照射する方式の電子写真複
写機に較べ装置の小型化が可能で、しかもレーザビーム
を照射する方式で使用されるポリゴンスキャナのような
機械的駆動部がないため騒音がなく、又厳しい機械的精
度の要求を小さくすることができる利点がある。
次に、第６図に示す配列状態のシャツタ開口部（Ｗ□、
Ｗ２、・・・）で４次時分割駆動を行なう場合のドツト
パターンを形成する例を説明する。
Ｗ２、・・・）で４次時分割駆動を行なう場合のドツト
パターンを形成する例を説明する。
第８図は、液晶シャッタアレイに印加する駆動信号のタ
イムチャートの具体例を表わしている。
イムチャートの具体例を表わしている。
ここでＧ１−Ｇ４はゲート線６０２１．６０２２．６０
２３と６０２４に印加する電圧波形で、電位■２が印加
された時ＴＰＴがオン状態となり、ソース電極とドレイ
ン電極の間が導通状態となる。一方、電位が一■、で印
加された時にはＴＰＴはオフ状態となり、ソース電極と
ドレイン電極の間がカットオフ状態となり、電気的に遮
断される。従って、ゲート電極の印加電圧が■２の時、
ＴＰＴのドレイン電極に接続されたセグメント電極の電
位がＴＰＴのソース電極に接続された入力線に印加した
電位に変化し、次にゲート電極の印加電圧を一■１にす
ると、その直前でデータ線に印加した電位がセグメント
電極に保持される。
２３と６０２４に印加する電圧波形で、電位■２が印加
された時ＴＰＴがオン状態となり、ソース電極とドレイ
ン電極の間が導通状態となる。一方、電位が一■、で印
加された時にはＴＰＴはオフ状態となり、ソース電極と
ドレイン電極の間がカットオフ状態となり、電気的に遮
断される。従って、ゲート電極の印加電圧が■２の時、
ＴＰＴのドレイン電極に接続されたセグメント電極の電
位がＴＰＴのソース電極に接続された入力線に印加した
電位に変化し、次にゲート電極の印加電圧を一■１にす
ると、その直前でデータ線に印加した電位がセグメント
電極に保持される。
Ｃは、コモン電極に印加する電圧波形で、本実施例では
常に電位がＯに保持されている。Ｓ□はソース電極（デ
ータ電極）に印加する電圧波形で、開口部Ｗ１．Ｗ２．
・・−をオンかオフの何れかに設定するに従って、電
位な０かＶとする電圧が印加される。
常に電位がＯに保持されている。Ｓ□はソース電極（デ
ータ電極）に印加する電圧波形で、開口部Ｗ１．Ｗ２．
・・−をオンかオフの何れかに設定するに従って、電
位な０かＶとする電圧が印加される。
次に、開口部Ｗ＋に注目してシャッタ開閉の動作制御に
ついて説明する。
ついて説明する。
時間Ｔ１１において、開口部Ｗ１の電極６０４１と接続
されているＴＰＴ６０１１のゲート線６０２１（Ｇ□）
に接続されたゲート電極の電位がｖ２となり、ＴＰＴ６
０１１はオン状態となる。
されているＴＰＴ６０１１のゲート線６０２１（Ｇ□）
に接続されたゲート電極の電位がｖ２となり、ＴＰＴ６
０１１はオン状態となる。
時間で１□とＴ１２（τ□、＋τ１２＝Ｔ□□）ではデ
ータ電極６０３１（Ｓｌ）の電位は■であるので、開口
部Ｗ□の電極６０４１の電位もほぼＶとなる。
ータ電極６０３１（Ｓｌ）の電位は■であるので、開口
部Ｗ□の電極６０４１の電位もほぼＶとなる。
従って、この時間開口部Ｗ１はオフ状態となっている。
続く時間で１．ではゲート線６０２１ （Ｇ１）に接続
されたゲート電極の電位が一■ｌとなるので、たとえデ
ータ電極６０３１（Ｓｓ）に電圧が印加されても、開口
部Ｗ８の電極は電位■を保持することができる。τ１．
＝ Ｔ １２＋ Ｔ 、、 ＋Ｔ１４で、Ｔ□２はゲ
ート線６０２２（Ｇ２）に、Ｔ１２はゲート線６０２３
（Ｇａ）に、Ｔ１４はゲート線６０２４（Ｇ４）にそれ
ぞれ■２の電圧を印加する期間である。従って、Ｔ１□
＋Ｔ １２ ＋ Ｔ １． ＋Ｔ １４が１フレ一ム期
間となる。続くフレーム期間の時間Ｔ２１で再びゲート
電極（Ｇ□）の電位がＶ２となってＴＰＴ６０１１がオ
ン状態となる。
されたゲート電極の電位が一■ｌとなるので、たとえデ
ータ電極６０３１（Ｓｓ）に電圧が印加されても、開口
部Ｗ８の電極は電位■を保持することができる。τ１．
＝ Ｔ １２＋ Ｔ 、、 ＋Ｔ１４で、Ｔ□２はゲ
ート線６０２２（Ｇ２）に、Ｔ１２はゲート線６０２３
（Ｇａ）に、Ｔ１４はゲート線６０２４（Ｇ４）にそれ
ぞれ■２の電圧を印加する期間である。従って、Ｔ１□
＋Ｔ １２ ＋ Ｔ １． ＋Ｔ １４が１フレ一ム期
間となる。続くフレーム期間の時間Ｔ２１で再びゲート
電極（Ｇ□）の電位がＶ２となってＴＰＴ６０１１がオ
ン状態となる。
この時間Ｔ２１の前半の時間で２１でデータ電極（Ｓｌ
）の電位がＶとなり、開口部Ｗ１の電極に電圧Ｖが付与
され、続く後半の時間τ２２（ＴＰＴのオン状態が保持
されている）でデータ電極（Ｓ＋）の電位が０となるの
で、開口部Ｗ１の電極の電位がＯに変化し、続く時間で
２３（＝Ｔ２２＋Ｔ２３＋Ｔ２４）の間、電位０が保持
ざ−れる。従って開口部Ｗ１に相当する液晶に印加され
る電圧が０となっているため、クロスニコルの偏光子を
配置した第６図に示す液晶素子ではシャッタのオン状態
が１フレ一ム期間に形成される。
）の電位がＶとなり、開口部Ｗ１の電極に電圧Ｖが付与
され、続く後半の時間τ２２（ＴＰＴのオン状態が保持
されている）でデータ電極（Ｓ＋）の電位が０となるの
で、開口部Ｗ１の電極の電位がＯに変化し、続く時間で
２３（＝Ｔ２２＋Ｔ２３＋Ｔ２４）の間、電位０が保持
ざ−れる。従って開口部Ｗ１に相当する液晶に印加され
る電圧が０となっているため、クロスニコルの偏光子を
配置した第６図に示す液晶素子ではシャッタのオン状態
が１フレ一ム期間に形成される。
第８図中のＩＷＩＣＩで、開口部Ｗ□の電極とコモン電
極間、すなわち液晶に印加される電圧波形を時系列に従
って明らかにしている。これに従えば時間τ□２＋τ、
３＋τ２１でｌＷ＋ｃｌは電位差Ｖとなっていて、次の
フレーム期間のうち時間τｎ＋τ２３で１Ｗｓｃｌは電
位差Ｏとなっている。この時の開口部Ｗ１の時系列にお
ける透過率の変化を第８図中のＴｒｌで明らかにしてい
る。この図示によれば、時間で１２＋τ１３ ＋ ２１
の期間においては、開口部Ｗ工の透過率はＴｒｄ（暗レ
ベル）であり、時間τ２２＋τ２３＋τ３１の期間にお
いては開口部Ｗ１の透過率Ｔｒｌ（明レベル）まで徐々
に上昇し、次のフレーム期間のτ３１で、ＩＷＩ Ｃｌ
がＶとなる場合では図示する如くＴｒｄに復帰する。
極間、すなわち液晶に印加される電圧波形を時系列に従
って明らかにしている。これに従えば時間τ□２＋τ、
３＋τ２１でｌＷ＋ｃｌは電位差Ｖとなっていて、次の
フレーム期間のうち時間τｎ＋τ２３で１Ｗｓｃｌは電
位差Ｏとなっている。この時の開口部Ｗ１の時系列にお
ける透過率の変化を第８図中のＴｒｌで明らかにしてい
る。この図示によれば、時間で１２＋τ１３ ＋ ２１
の期間においては、開口部Ｗ工の透過率はＴｒｄ（暗レ
ベル）であり、時間τ２２＋τ２３＋τ３１の期間にお
いては開口部Ｗ１の透過率Ｔｒｌ（明レベル）まで徐々
に上昇し、次のフレーム期間のτ３１で、ＩＷＩ Ｃｌ
がＶとなる場合では図示する如くＴｒｄに復帰する。
また、図中の１Ｗ２ｃＩは、開口部Ｗ２の電極とコモン
電極間の時系列における電位差を示し、Ｔｒ２はその時
の透過率の変化を表わしている。
電極間の時系列における電位差を示し、Ｔｒ２はその時
の透過率の変化を表わしている。
第９図は、光スポツト像のドラ）ｄ工、とｄ１□を作成
する際のシーケンスを示している。各ドツトのうち、第
１列のドツト（ｄ□１、ｄ １２、ｄ １３、 □ｄ
１４・・・）ハ開ロ部Ｗｌのオンとオフに対応し、第２
列のドツト （ｄ２１、ｄ ２２、ｄ ２１、ｄ２４＠
・・）は開口部Ｗ２のオンとオフに対応している。
する際のシーケンスを示している。各ドツトのうち、第
１列のドツト（ｄ□１、ｄ １２、ｄ １３、 □ｄ
１４・・・）ハ開ロ部Ｗｌのオンとオフに対応し、第２
列のドツト （ｄ２１、ｄ ２２、ｄ ２１、ｄ２４＠
・・）は開口部Ｗ２のオンとオフに対応している。
又、各行のドツトはそれぞれ開口部Ｗ８．Ｗ２、Ｗ３、
Ｗ４１１ｓ・に対応している。ここで、ドラ）ｄｌｌ、
ｄ４１・ ｄ ８２・ ｄ １３・ ｄ ２８・ ｄ２
４とｄ４４は暗レベルで、その他のドツトは明レベルで
あるとする。尚、図中９１は主走査方向、９２は副走査
方向を表わしている。
Ｗ４１１ｓ・に対応している。ここで、ドラ）ｄｌｌ、
ｄ４１・ ｄ ８２・ ｄ １３・ ｄ ２８・ ｄ２
４とｄ４４は暗レベルで、その他のドツトは明レベルで
あるとする。尚、図中９１は主走査方向、９２は副走査
方向を表わしている。
本発明の時分割駆動法では、例えば前記の如き４次分割
駆動によりシャー、タ開ロ部を動作すると、１フレ一ム
期間中でシャツタ開口部のオン状態あるいはオフ状態を
保持することができる。すなわち、暗レベルのドツトを
形成するには、１行分のドツト生成時間（τ１□＋τ□
３＋で２１）に亘って透過率を暗レベル（Ｔ ｒｄ）と
し、また明レベルのドツトを形成する時には１行分のド
ツト生成時間（τ２２＋τ２３＋τ３１）に亘って透過
率を明レベル（Ｔ ｒｌ）とすることができる。この時
の明暗比、すなわちＳ／Ｎ比は第６図中の面ＡとＢの比
に相当したものとなり、従来の液晶シャッタアレイで使
用されていた単純マトリクス方式の場合と較べてＳ／Ｎ
比を大幅に向上することができる。
駆動によりシャー、タ開ロ部を動作すると、１フレ一ム
期間中でシャツタ開口部のオン状態あるいはオフ状態を
保持することができる。すなわち、暗レベルのドツトを
形成するには、１行分のドツト生成時間（τ１□＋τ□
３＋で２１）に亘って透過率を暗レベル（Ｔ ｒｄ）と
し、また明レベルのドツトを形成する時には１行分のド
ツト生成時間（τ２２＋τ２３＋τ３１）に亘って透過
率を明レベル（Ｔ ｒｌ）とすることができる。この時
の明暗比、すなわちＳ／Ｎ比は第６図中の面ＡとＢの比
に相当したものとなり、従来の液晶シャッタアレイで使
用されていた単純マトリクス方式の場合と較べてＳ／Ｎ
比を大幅に向上することができる。
発」Ｌ例」１釆
以上説明した様に、本発明によれば、薄膜トランジスタ
を用いて、液晶シャッターを駆動するに際して、配向膜
の膜厚を低下することにより、液晶への印加電圧の実効
値を確保し、シャッター開閉時のコントラストを低下さ
せることなく、高次時分割駆動が可能な液晶シャッター
アレイが提供される。
を用いて、液晶シャッターを駆動するに際して、配向膜
の膜厚を低下することにより、液晶への印加電圧の実効
値を確保し、シャッター開閉時のコントラストを低下さ
せることなく、高次時分割駆動が可能な液晶シャッター
アレイが提供される。
第１図は、ＴＰＴを備えた液晶素子の一例の一画素分の
断面図、第２図は第１図の素子の等価回路図、第３図（
ａ）〜（Ｃ）はＴＰＴ動作させた時の電圧波形図であり
、（ａ）はゲート電圧波形、（ｂ）はソース線電圧波形
、（Ｃ）液晶セルに印加される電圧波形をそれぞれ示す
。第４図は本発明に従い液晶セルに印加される電圧の増
加を示す電圧波形図、第５図は膜厚と実効電圧ＶＱ（１
７ｍｓ ｅ ｃ後）との関係図である。第６図は本発明
の液晶素子の等価回路例を示す説明図である。第７図は
、本発明に適用しうるプリンタヘツド部の斜視図である
。第８図は、本発明の液晶素子で用いうる駆動信号のタ
イムチャートを表わす説明図である。第９図は、本発明
の液晶素子によるドツト作成の際のシーケンスを表わす
説明図である。 ｌａ、ｌｂ・・・透明基板、 ２晦・・半導体層 ３１・ンース電極 ４も拳・ドレイン電極 ５１・ゲート電極 ６・・・ゲート絶縁膜 ８ａ１・透明電極 ８ｂ−・・シャッター開口部透明電極 ９ａ、９ｂ・・・配向膜 １ｏ−−一液晶。 Ｒｏｆｆ：ＴＦＴのＯＦＦ抵抗 Ｃｉｌ、Ｃｉ２：配向膜のコンデンサ容量ＣＬＧ ：液
晶層の抵抗 第１図 ｈ 第２図 １１３ 図 ｔｌｌＵ ヒーＷ −０ 第４ 図 第５ 図 頑厚
断面図、第２図は第１図の素子の等価回路図、第３図（
ａ）〜（Ｃ）はＴＰＴ動作させた時の電圧波形図であり
、（ａ）はゲート電圧波形、（ｂ）はソース線電圧波形
、（Ｃ）液晶セルに印加される電圧波形をそれぞれ示す
。第４図は本発明に従い液晶セルに印加される電圧の増
加を示す電圧波形図、第５図は膜厚と実効電圧ＶＱ（１
７ｍｓ ｅ ｃ後）との関係図である。第６図は本発明
の液晶素子の等価回路例を示す説明図である。第７図は
、本発明に適用しうるプリンタヘツド部の斜視図である
。第８図は、本発明の液晶素子で用いうる駆動信号のタ
イムチャートを表わす説明図である。第９図は、本発明
の液晶素子によるドツト作成の際のシーケンスを表わす
説明図である。 ｌａ、ｌｂ・・・透明基板、 ２晦・・半導体層 ３１・ンース電極 ４も拳・ドレイン電極 ５１・ゲート電極 ６・・・ゲート絶縁膜 ８ａ１・透明電極 ８ｂ−・・シャッター開口部透明電極 ９ａ、９ｂ・・・配向膜 １ｏ−−一液晶。 Ｒｏｆｆ：ＴＦＴのＯＦＦ抵抗 Ｃｉｌ、Ｃｉ２：配向膜のコンデンサ容量ＣＬＧ ：液
晶層の抵抗 第１図 ｈ 第２図 １１３ 図 ｔｌｌＵ ヒーＷ −０ 第４ 図 第５ 図 頑厚
Claims (1)
- 【特許請求の範囲】 １、一対の基板の一方に開口部透明電極およびこれと隣
接する薄膜トランジスタを設は且つ他方に対向電極を設
け、更にそれぞれを液晶配向膜で覆ってなる該一対の基
板間に液晶を挾持させてなる薄膜トランジスタ駆動用液
晶素子において、前記液晶配向膜の厚さが５００Å以下
であることを特徴とする薄膜トランジスタ駆動用液晶素
子。 ２、前記前記液晶配向膜の厚さが１０〜１００人である
特許請求の範囲第１項に記載の液晶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086766A JPS60230634A (ja) | 1984-04-28 | 1984-04-28 | 薄膜トランジスタ駆動用液晶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086766A JPS60230634A (ja) | 1984-04-28 | 1984-04-28 | 薄膜トランジスタ駆動用液晶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60230634A true JPS60230634A (ja) | 1985-11-16 |
Family
ID=13895867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086766A Pending JPS60230634A (ja) | 1984-04-28 | 1984-04-28 | 薄膜トランジスタ駆動用液晶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60230634A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605132A1 (fr) * | 1986-10-14 | 1988-04-15 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| US5739886A (en) * | 1993-12-20 | 1998-04-14 | Nec Corporation | Liquid crystal display with reverse staggered thin film transistors and opposite electrode, and fabrication method thereof |
| JP2014186137A (ja) * | 2013-03-22 | 2014-10-02 | Japan Display Inc | 液晶表示装置 |
-
1984
- 1984-04-28 JP JP59086766A patent/JPS60230634A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605132A1 (fr) * | 1986-10-14 | 1988-04-15 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| US5739886A (en) * | 1993-12-20 | 1998-04-14 | Nec Corporation | Liquid crystal display with reverse staggered thin film transistors and opposite electrode, and fabrication method thereof |
| JP2014186137A (ja) * | 2013-03-22 | 2014-10-02 | Japan Display Inc | 液晶表示装置 |
| US9389461B2 (en) | 2013-03-22 | 2016-07-12 | Japan Display Inc. | Liquid crystal display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283346B1 (ko) | 디스플레이 장치 및 구동 방법 | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| KR0170452B1 (ko) | 액티브 매트릭스형 표시소자 및 그 제조방법 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH10325961A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2010271701A (ja) | 液晶表示装置 | |
| US5191452A (en) | Active matrix liquid crystal display fabrication for grayscale | |
| TW569073B (en) | Active matrix liquid crystal display device | |
| US7800570B2 (en) | LCD device capable of controlling a viewing angle and method for driving the same | |
| JP2600929B2 (ja) | 液晶画像表示装置およびその製造方法 | |
| JP2002189228A (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
| KR20100005888A (ko) | 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| WO1995002847A1 (fr) | Dispositif d'affichage a matrice active | |
| JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
| JPS60230634A (ja) | 薄膜トランジスタ駆動用液晶素子 | |
| JP2856172B2 (ja) | アクティブマトリックス液晶表示パネル | |
| JP3405988B2 (ja) | 埋込み接地面を利用する活性マトリックス表示装置 | |
| JPS6328308B2 (ja) | ||
| JP3938922B2 (ja) | 透過型液晶表示装置 | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JPS60239711A (ja) | トランジスタの駆動法 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2552877B2 (ja) | 光走査装置 | |
| JPS6261154B2 (ja) |