JP3127640B2

JP3127640B2 - アクティブマトリクス型液晶表示装置

Info

Publication number: JP3127640B2
Application number: JP34793492A
Authority: JP
Inventors: 津村　　誠; 益幸太田; 克巳近藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-12-28
Filing date: 1992-12-28
Publication date: 2001-01-29
Anticipated expiration: 2016-01-29
Also published as: JPH06202073A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示特性が良好かつ量
産性が良好で低コストのアクティブマトリクス型液晶表
示装置およびその駆動方法に関する。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶表示
装置では、液晶層を駆動する電極としては２枚の基板界
面上に形成し相対向させた透明電極を用いていた。これ
は、液晶に印加する電界の方向を基板界面にほぼ垂直な
方向とすることで動作する、ツイステッドネマティック
表示方式を採用していることによる。一方、液晶に印加
する電界の方向を基板界面にほぼ平行な方向とする方式
は、櫛型電極対を用いた方式が、例えば特開平1−12052
8 号により提案されている。

【０００３】

【発明が解決しようとする課題】しかし、前記のツイス
テッドネマティック表示方式を用いた従来技術において
は、ＩＴＯに代表される透明電極を形成する為にスパッ
タ等の真空系製造設備を使用する必要があり、設備コス
トが巨額になっていた。また、真空系製造設備の使用
は、スループットの低下を引き起こし、このことが製造
コストを著しく引き上げている。また、一般に透明電極
はその表面に数１０ｎｍ程度の凹凸があり、薄膜トラン
ジスタのような微細なアクティブ素子の加工を困難にし
ている。さらに、透明電極の凸部はしばしば離脱し電極
等の他の部分に混入し、点状或いは線状の表示欠陥を引
き起こし、歩留まりを低下させる要因の一つになってい
た。これらの為に、マーケットニーズに対応した低価格
の液晶表示装置を安定的に提供することが出来ずにい
た。また、前記の従来技術においては、画質面でも多く
の課題を有していた。特に、視角方向を変化させた際の
輝度変化が著しく、中間調表示を困難にしていた。更
に、従来の構成では、共通電極が必要であるため、それ
を形成するプロセスが必要であり、歩留まり，スループ
ットを低下させていた。また、従来の構成では、アクテ
ィブ素子の動作に起因する直流成分の発生は、純交流駆
動を必要とする液晶の駆動を妨げ、これによる輝度傾
斜，フリッカ，残像等の画質不良を引き起こし、アクテ
ィブ素子の特性のバラツキは、輝度のむらを引き起こし
ていた。

【０００４】また、基板界面にほぼ平行な方向の電界を
液晶に印加する従来の公知技術においては、アクティブ
マトリクスを用いて液晶を駆動する技術は考案されてい
ない。

【０００５】本発明はこれらの課題を同時に解決するも
ので、本発明の目的は、第１に、透明電極がなくとも高
コントラスト、かつ、低価格の設備で高い歩留まりで量
産可能な低コストのアクティブマトリクス型液晶表示装
置を提供することにある。第２に、視角特性が良好で多
階調表示が容易であるアクティブマトリクス型液晶表示
装置を提供することにある。第３に、輝度傾斜，フリッ
カ，残像，むら等の画質不良のないアクティブマトリク
ス型液晶表示装置を提供することにある。更に、これら
の目的に加え、第４に、信号電圧の低電圧化ができ、低
消費電力で、低耐圧の安価なＬＳＩを用いることができ
るアクティブマトリクス型液晶表示装置を提供すること
にある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の装置として、少なくとも一方が透
明な一対の基板と、前記基板間に挟持された液晶組成物
層と、前記基板の一方に配設されたｍ本の走査配線及び
ｎ本の信号配線と、ｍ×ｎ個のマトリクス状の画素と、
前記画素内に配設されたアクティブ素子及び容量素子
と、所定電圧波形を前記走査配線及び前記信号配線に印
加する駆動手段とを備えた液晶表示装置において、前記
画素には、前記信号配線のうち１本の信号配線Ｉと前記
走査配線のうち１本の走査配線IIが配設され、前記画素
には、前記液晶組成物層に対して主に前記基板面に平行
な電界を印加し、かつ、走査時の前記信号配線Ｉの電位
Ｖ１と前記走査配線IIの電位Ｖ２の電位差｜Ｖ１−Ｖ２
｜により、液晶分子の配向状態を制御し光を変調し得る
所定構造を有することを特徴とする液晶表示装置を構成
したものである。

【０００７】第１の装置を含む第２の装置として、前記
画素には、前記信号配線Ｉに接続されたアクティブ素子
Ａと、前記走査配線IIに接続されたアクティブ素子Ｂ
と、前記アクティブ素子Ａに接続された画素電極と、前
記アクティブ素子Ｂに接続された対向電極を有し、前記
画素電極と前記対向電極の間の電界が主に前記基板面に
平行な電界である所定構造を有することを特徴とする液
晶表示装置を構成したものである。

【０００８】第１の装置を含む第３の装置として、前記
画素には、前記信号配線Ｉに接続されたアクティブ素子
Ａと、前記アクティブ素子Ａと接続された画素電極と、
前記走査配線IIに接続されたアクティブ素子Ｂと、前記
アクティブ素子Ｂと接続された対向電極と、前記画素電
極と前記対向電極との間に容量素子を有し、前記画素電
極と前記対向電極の間の電界が主に前記基板面に平行な
電界である所定構造を有することを特徴とする液晶表示
装置を構成したものである。

【０００９】第４の装置として、少なくとも一方が透明
な一対の基板と、前記基板間に挟持された液晶組成物層
と、前記基板の一方に配設されたｍ本の走査配線及びｎ
本の信号配線と、ｍ×ｎ個のマトリクス状の画素と、前
記画素に配設されたアクティブ素子および容量素子と、
所定電圧波形を前記走査配線及び前記信号配線に印加す
る駆動手段とを備え、前記液晶組成物層に対して主に前
記基板面に平行な電界を印加する所定構造を有すること
を特徴とする液晶表示装置において、前記所定構造が、
１本以上の細長い突起を持った櫛型の形状を持つ電極か
らなることを特徴とする液晶表示装置を構成したもので
ある。

【００１０】第２の装置を含む第５の装置として、前記
画素が、前記信号配線に接続されたアクティブ素子Ａ
と、前記走査配線IIに接続されたアクティブ素子Ｂと、
前記アクティブ素子Ａに接続された画素電極と、前記ア
クティブ素子Ｂに接続された対向電極を有し、前記画素
電極と前記対向電極の間の電界が主に前記基板面に平行
な電界である所定構造を有する液晶表示装置において、
該走査配線Ｉの選択に供する電圧パルスＩにほぼ同期し
て、前記信号配線を通じて、画素電極に電位１を与える
ための駆動手段と、前記走査配線IIを通して対向電極に
電位２を与える駆動手段を具備したものである。

【００１１】第５の装置を含む第６の装置として、対向
電極に与える前記電位２の正負両極性の電圧差が、液晶
組成物層に電界を印加した時に（液晶表示装置の白表示
をする電圧Ｖ_W）と（液晶表示装置の黒表示をする電圧
Ｖ_BLK）との電圧差よりも大きいか或いは等しいことを
特徴とする液晶表示装置としたものである。

【００１２】第１の装置を含む第７の装置として、前記
走査配線Ｉにより選択される複数の前記画素が、前記走
査配線Ｉに隣接する第１の前記走査配線IIまたは、走査
配線Ｉに隣接する他の走査配線III に接続されたアクテ
ィブ素子Ｂと、前記信号配線に接続されたアクティブ素
子Ａと、前記アクティブ素子Ａに接続された画素電極
と、前記アクティブ素子Ｂに接続された対向電極を有
し、前記画素電極と前記対向電極の間の電界が主に前記
基板面に平行な電界である所定構造を有することを特徴
とする液晶表示装置としたものである。

【００１３】第７の装置を含む第８の装置として、前記
隣接する画素のアクティブ素子Ｂが走査配線Ｉの前後に
配置した走査配線IIまたは走査配線III に接続されてい
ることを特徴とする液晶表示装置としたものである。

【００１４】第７または第８の装置を含む第９の装置と
して、該走査配線Ｉにより選択される複数の前記画素
が、前記走査配線Ｉに隣接する第１の前記走査配線IIま
たは、走査配線Ｉに隣接する他の走査配線III に接続さ
れたアクティブ素子Ｂと、前記信号配線に接続されたア
クティブ素子Ａと、前記アクティブ素子Ａに接続された
画素電極と、前記アクティブ素子Ｂに接続された対向電
極を有し、前記画素電極と前記対向電極の間の電界が主
に前記基板面に平行な電界である所定構造を有する液晶
表示装置において、該走査配線Ｉの選択期間に該走査配
線Ｉの前後の走査配線IIまたは走査配線III に（液晶表
示装置の白表示をする電圧Ｖ_W）と（液晶表示装置の黒
表示をする電圧Ｖ_BLK）との電圧差を超えるか等しい電
位差を有する電圧パルスを印加するとともに、隣接画素
に印加する電界方向が互いに逆方向となる所定の電圧を
信号配線に印加することを特徴とする液晶表示装置とし
たものである。

【００１５】第１の装置を含む第１０の装置として、少
なくとも一方が透明な一対の基板と、前記基板間に挟持
された液晶組成物層と、前記基板の一方に配設されたｍ
本の走査配線及びｎ本の信号配線と、ｍ×ｎ個のマトリ
クス状の画素と、前記画素内に配設されたアクティブ素
子及び第１の容量素子と、所定電圧波形を前記走査配線
及び前記信号配線に印加する駆動手段とを備えた液晶表
示装置において、前記画素が、前記信号配線に接続され
たアクティブ素子Ａと、該走査配線Ｉに隣接する走査配
線IIに第２の容量素子を介して接続されたアクティブ素
子Ｂと、前記アクティブ素子Ａに接続された画素電極
と、前記アクティブ素子Ｂに接続された対向電極を有
し、前記画素電極と前記対向電極の間の電界が主に前記
基板面に平行な電界である所定構造を有する液晶表示装
置としたものである。

【００１６】

【作用】次に本発明の作用を図１７を用いて説明する。

【００１７】図１７（ａ)，(ｂ）は本発明の液晶パネル
内での液晶の動作を示す側断面を、図１７（ｃ),（ｄ）
はその正面図を表す。図１７ではアクティブ素子を省略
してある。また、本発明ではストライプ状の電極を構成
して複数の画素を形成するが、ここでは一画素の部分を
示した。電圧無印加時のセル側断面を図１７（ａ）に、
その時の正面図を図１７（ｃ）に示す。透明な一対の基
板２０３の内側に線状の電極２０１，２０２が形成さ
れ、その上に配向制御膜２０４が塗布及び配向処理され
ている。これらの透明な一対の基板２０３の間には液晶
組成物が挟持されている。棒状の液晶分子２０５は、電
界無印加時にはストライプ状の電極の長手方向に対して
若干の角度、即ち４５度≦｜電界方向に対する界面近傍
での液晶分子長軸（光学軸）方向のなす角｜＜９０度、
をもつように配向されている。上下界面上での液晶分子
配向方向はここでは平行を例に説明する。また、液晶組
成物の誘電異方性は正を想定している。次に、電界２０
７を印加すると図１７（ｂ），（ｄ）に示したように電
界方向に液晶分子がその向きを変える。偏光板２０６の
偏光透過軸を所定角度２０９に配置することで電界印加
によって光透過率を変えることが可能となる。このよう
に、本発明によれば透明電極がなくとも透過光のコント
ラスト比を与える表示が可能となる。

【００１８】コントラスト比を付与する具体的構成とし
ては、上下基板上の液晶分子配向がほぼ平行な状態を利
用したモード（複屈折位相差による干渉色を利用するの
で、ここでは複屈折モードと呼ぶ）と、上下基板上の液
晶分子配向方向が交差しセル内での分子配列がねじれた
状態を利用したモード（液晶組成物層内で偏光面が回転
する旋光性を利用するので、ここでは旋光性モードと呼
ぶ）とがある。複屈折モードでは、電圧印加により分子
長軸（光軸）方向が基板界面にほぼ平行なまま面内でそ
の方位を変え、所定角度に設定された偏光板の軸とのな
す角を変えて光透過率を変える。旋光性モードでも同様
に電圧印加により分子長軸方向の方位のみを変えるが、
こちらの場合はら線がほどけることによる旋光性の変化
を利用する。また、本発明の表示モードでは液晶分子の
長軸は基板と常にほぼ平行であり、立ち上がることがな
く、従って視角方向を変えた時の明るさの変化が小さい
ので、視角依存性がなく、視角特性が大幅に向上する。
本表示モードは従来のように電圧印加で複屈折位相差を
ほぼ０にすることで暗状態を得るものではなく、液晶分
子長軸と偏光板の軸（吸収あるいは透過軸）とのなす角
を変えるもので、根本的に異なる。従来のＴＮ型のよう
に液晶分子長軸を基板界面に垂直に立ち上がらせる場合
だと、複屈折位相差が０となる視角方向は正面即ち基板
界面に垂直な方向のみであり、僅かでも傾斜すると複屈
折位相差が現れる。ノーマリオープン型では光が漏れ、
コントラスト比の低下や階調レベルの反転を引き起こ
す。

【００１９】更に、本発明の表示モードでは、主に基板
面に平行な電界２０７により透過率が変化し、電界２０
７の強度Ｅは、電極２０１と電極２０２の間の距離ｄに
よって変わる。よって、電極２０１と電極２０２の間の
距離ｄのバラツキが明るさのバラツキを生み、問題とな
る。したがって、電極２０１と電極２０２の高いアライ
メント精度が要求される。２枚の基板をはり合わせるア
ライメント精度は、ホトマスクのアライメント精度より
２から３倍悪いので、電極２０１と電極２０２は、同一
基板内に形成しなければならない。しかし、電極２０１
または電極202のどちらかを共通電極として、薄膜トラ
ンジスタ素子を形成する基板と同一基板に形成すると、
配線や配線間の交差面積が増加し、走査配線、信号配線
との短絡不良の増加を招き、歩留まりの低下が懸念され
る。本発明の液晶表示装置の構成は、走査配線から共通
電極電位を与えることにより、共通電極を列毎にパネル
から引き出す必要がないので、配線数を増やすことがな
く、歩留まりが向上し、透明電極を用いないことと合わ
せて、さらに低コストの液晶表示装置を提供することが
可能になる。

【００２０】更に、本発明の駆動法では、２つの薄膜ト
ランジスタ素子を用いて駆動するので、お互いの特性を
キャンセルでき、輝度傾斜，フリッカ，残像等の画質不
良を解消でき、表示特性が良好である。また、走査配線
には共通電位を与えるための電圧を重畳するものの、信
号配線については従来の映像信号をサンプルホールドし
て電圧を印加する方式や、デジタル画像データを電圧変
換して印加する方式を踏襲ですることができる。

【００２１】

【実施例】本発明を実施例により具体的に説明する。

【００２２】〔実施例１〕基板としては厚みが１.１mm
で表面を研磨したガラス基板を２枚用いる。これらの基
板間に誘電率異方性Δεが正でその値が４.５であり、
複屈折Δｎが0.072（５８９ｎｍ，２０℃）のネマチッ
ク液晶組成物を挟む。ここでは、誘電率異方性Δεが正
の液晶を用いたが、負の液晶を用いてもよい。基板表面
に塗布したポリイミド系配向制御膜をラビング処理し
て、３.５度のプレチルト角とする。上下界面上のラビ
ング方向は互いにほぼ平行で、かつ印加電界方向とのな
す角度を８５度とした。上下基板のギャップは球形のポ
リマビーズを基板間に分散して挾持し、液晶封入状態で
４.５μｍとした。よってΔｎ・ｄは０.３２４μｍであ
る。２枚の偏光板でパネルを挾み、一方の偏光板の偏光
透過軸をラビング方向にほぼ平行（８５°）とし、他方
をそれに直交（−５°）とした。これにより、ノーマリ
クローズ特性を得た。

【００２３】一方の絶縁基板上に、図１のような画素を
構成した。画素の等価回路は図２のようになる。また、
図１のＡ−Ａ断面図を図３に、Ｂ−Ｂ断面図を図４に、
Ｃ−Ｃ断面図を図５に示す。表示装置は、画素ピッチが
横方向８０μｍ，縦方向240μｍの画素を４０（×３）
×３０（即ち、ｍ＝１２０，ｎ＝３０である。）配置し
たが、２０００×２０００画素程度の高精細表示装置ま
で適用可能である。水平方向に走査配線３，４を形成
し、走査配線と直交させ、垂直方向に信号配線１，２を
形成した。さらに、画素には、図３のＡ−Ａ断面図に示
すような逆スタガ構造のアモルファスシリコン８ａと図
示していない８ｂを用いた薄膜トランジスタ素子５ａと
図示していない５ｂを形成した。本実施例では、アモル
ファスシリコン薄膜トランジスタ素子を形成し用いる
が、他にポリシリコン薄膜トランジスタ素子、シリコン
ウエハ上のＭＯＳ型トランジスタ、有機ＴＦＴまたはＭ
ＩＭ（Metal−Ｉnsulator−Metal)ダイオ−ド等の２端
子素子（厳密にはアクティブ素子ではないが、本発明で
はアクティブ素子とする）を用いてもよい。図１に示す
ように、画像に応じた信号電圧を薄膜トランジスタ素子
５ａのドレイン電極９ａ（実際の駆動状態では、ソース
として働くこともあるが、本実施例では、信号配線およ
び次段のゲート配線に接続している電極をドレイン電極
と定義し、画素電極に接続しているまたは画素電極にな
っている電極をソース電極と定義する）に印加し、その
ソース電極７ａとスルーホール２１を介して信号電極２
３に接続した。信号電極２３との電位差を与える対向電
極２４の電圧を、次段の走査電極４からスルーホール２
２及び薄膜トランジスタ素子５ｂのドレイン電極９ｂ，
ソース電極７ｂを介して与えた。また、図５のように、
信号電極２３と対向電極２４とゲート絶縁膜１１を用い
て容量素子６を形成した。ここで、容量素子６は、信号
によるノイズを吸収することにより、ソース電極の電位
を定電位に保持するために設けている。この様に、１つ
の画素内に、２つの薄膜トランジスタ素子が設けられて
おり、図４に示すように、信号電極２３と対向電極２４
の間の電界方向Ｅが、主に基板面に平行または水平方向
成分を持つようにした。ここでは、２つの薄膜トランジ
スタ素子を用いたが、３つ以上の薄膜トランジスタ素子
を用いて冗長構成をとってもよい。同様に容量素子も２
つ以上用いても構わない。ここでは、２つの電極、すな
わち、信号電極２３と対向電極２４間の電位差で液晶層
の液晶分子の配向を制御するようにした。光は、信号電
極２３と対向電極２４の間を透過し、液晶層１７に入
射，変調されるので、透光性のある画素電極（例えばＩ
ＴＯ等の透明電極）は特に設ける必要はなく、従来のア
クティブマトリックス型液晶表示装置の断面構造から、
２層の透明電極層をなくすことができ、更に信号配線と
同一層で形成することにより、大幅に工程を短縮するこ
とができる。また、一般にフォトマスクのアライメント
精度は対向する２枚のガラス基板間のアライメント精度
に比べて著しく高い。したがって、これらの構成要素は
両側の基板に分けて配置することもできるが、一方の基
板上に形成した方が望ましい。ここでは、信号電極２３
と対向電極２４間のアライメントがフォトマスクのみで
行われるため、液晶層に印加される電界Ｅのバラツキが
小さく抑制される。さらに、同一層で両ソース電極を形
成するので、信号電極２３と対向電極２４間の距離ｄの
バラツキは、５％以下に押さえることができた。また、
走査配線３，４はゲート電極も兼ねるようにし、タンタ
ル薄膜で形成した。信号配線１，２はドレイン電極も兼
ねるようにし、ソース電極７ａ，７ｂと同時に、チタン
薄膜で形成した。走査配線３，４及び信号配線１，２
は、特に材料の制約はなく、クロム，アルミニウム等で
もよいが、駆動ＬＳＩとの接続端子部での腐食を考慮す
ると、対腐食性の強い金属が望ましい。また走査配線
３，４には、電気抵抗の低い金属が望ましいので、走査
配線は２層以上の金属層で構成してもよい。信号配線と
走査配線の数は画素数をｍ×ｎとすると従来構成と同数
の信号配線がｍ本、走査配線については次段の走査配線
が薄膜トランジスタ素子５ｂのソース電極７ｂに電圧を
印加するため１本余分に必要なことからｎ＋１本とな
る。さらに、薄膜トランジスタ素子５ａ，５ｂ上には、
薄膜トランジスタ素子を保護するように窒化シリコンで
保護膜１２を形成した。また、薄膜トランジスタ素子を
有する基板に相対向する基板（以下、対向基板と称す
る。）にストライプ状のＲ，Ｇ，Ｂ３色のカラーフィル
タ１３を備えたが、モノクローム表示装置を構成すると
きには、このカラーフィルタ１３不要である。カラーフ
ィルタ１３の上には表面を平坦化する透明樹脂１４を積
層した。透明樹脂１４の材料としてはエポキシ樹脂を用
いた。更に、この透明樹脂１４上と薄膜トランジスタ素
子を有する基板上にポリイミド系の配向制御膜１６を塗
布した。平坦化膜１４の上に配向制御膜として、別の膜
を形成せずに表面を直接ラビングしてもよい。この場
合、このエポキシ樹脂は平坦化と液晶分子の配向制御の
両方の機能を兼ね備えている。これにより、配向膜を塗
布する工程がなくなり、製造がより容易かつ短くなる。
一般に従来方式であるＴＮ型では、配向制御膜に要求さ
れる特性が多岐にわたり、それら全てを満足する必要が
あり、そのためポリイミド等の一部の材料に限られてい
た。特に重要な特性は、傾き角である。しかし、本発明
の表示モードでは大きな傾き角を必要とせず、従って、
材料の選択幅が著しく改善される。同様に、薄膜トラン
ジスタを保護する保護膜１２をエポキシ樹脂にし、ラビ
ング処理をすることもできる。また、配向不良領域の影
響によるコントラストの低下を解消するため、クロムを
用いて遮光膜１５をガラス基板上に形成した。また遮光
膜１５は、有機ポリマで形成すると更によい。なぜなら
ば、これにより、対抗基板上には一切導電性の物質は存
在しなくなるからである。本実施例の構成においては仮
に製造工程中に導電性の異物が混入したとしても、対向
基板を介しての電極間接触の可能性がなく、それによる
不良率がゼロに抑制される。したがって、配向膜の形
成，ラビング，液晶封入工程などのクリーン度の裕度が
広がり、製造工程の簡略化ができる。さらに遮光膜１５
を黒色色素を含んだ有機ポリマで形成すると外光の反射
によるギラギラや、コントラスの低下が防止できる。さ
らに遮光膜１５を、ストライプ状にレイアウトすること
によって、印刷プロセスを用いることができる。これに
より、更に製造工程を簡略化でき低コスト化が図れる。

【００２４】図６に示すように、以上のような液晶表示
パネルに駆動ＬＳＩ１６３，１６４を含むＴＣＰ（Tape
Carrier Package）を接続し、駆動した。なお、信号側
駆動ＬＳＩ６４は、奇数列と偶数列に分割し、表示パネ
ルの上下に接続した方が、接続のピッチが広くなり、接
続が容易になるので、望ましい。

【００２５】次に駆動方式を述べる。図７に各電極に印
加される電圧の波形を示す。１行毎に、信号が書き込ま
れる線順次駆動を行っている。ゲート電圧３１：Vgi は
１行分のＴＦＴを選択してオン状態にする選択パルス４
１：Vgoni と１行前の対向電極に電位Ｖｃを与える対向
電圧パルス５１：Vgciにより構成される。ｉ＋１行目の
対向電圧パルス５２：Vgci＋１はｉ行目のゲート線の選
択パルス４１：Vgoniにほぼ同期して印加する。このた
め、ｉ行目のゲート線のゲート電圧３１に選択パルス４
１が印加されると、薄膜トランジスタ素子５ａ，５ｂが
オンし、信号電圧６１：Vds とｉ＋１行目の対向電圧パ
ルス５２：Vgci＋１がそれぞれの薄膜トランジスタ素子
５ａ，５ｂを介して信号配線１及びゲート配線４に接続
されている蓄積容量１７及び液晶素子６に書き込まれ
る。その行の書き込み期間（１Ｈ）が終わると、ゲート
電圧３１：Vgi がオフレベルまで立ち下がり、薄膜トラ
ンジスタ素子５ａ，５ｂはオフ状態になり、書き込まれ
た電圧を保持するが、実際には、ゲート電圧３１がオフ
レベルまで立ち下がる時に、薄膜トランジスタ素子５
ａ，５ｂの寄生容量によるカップリングノイズによる電
圧シフト７６，７７が起き、その電圧で保持される。こ
こで、液晶に印加される電圧は、薄膜トランジスタ素子
５ａ，５ｂの各々のソース電圧７１，６１の間の電圧７
８が、印加され、この電圧７８によって、その画素の明
るさ（透過率）が決まる。

【００２６】本実施例では透明電極が無いため、製造プ
ロセスが簡略化できかつ歩留まりも向上し、著しくコス
トが低減できる。特に、透明電極を形成するための設
備，工程が不要になり、製造設備投資額の大幅低減と工
程数の削減から、それによる低コスト化が可能となる。
また、次段走査配線から対向電極に電位を与えることに
より、対向電極に電圧を印加する特別の共通電極を必要
としないため、共通電極を形成する工程が削減でき、対
向基板には一切の電極を必要としなくなった。それによ
る共通電極との接触不良がゼロになり、歩留まりが向上
でき低コスト化が可能になる。

【００２７】また、本実施例における液晶への印加電圧
と明るさの関係を示す電気光学特性を図８に示す。コン
トラスト比は７Ｖ駆動時に１５０以上となり、視角を左
右，上下に変えた場合のカーブの差は従来方式（比較例
１に示す）に比べて極めて小さく、視角を変化させても
表示特性はほとんど変化しなかった。また、液晶配向性
も良好で、配向不良ドメインは発生しなかった。

【００２８】さらに、従来の駆動方法で、薄膜トランジ
スタ素子をオン状態からオフ状態に切り換える際に、薄
膜トランジスタ素子の寄生容量を通して受ける電圧シフ
ト７６，７７によって発生する液晶印加電圧の直流成分
は、本実施例では、２つの薄膜トランジスタ素子で互い
にキャンセルするので発生しない。したがって、従来共
通電極で補正していた直流成分の補正をすることなく、
液晶の交流駆動をすることができることから、フリッカ
が発生しなかった。同様に、直流成分による残像も確認
できず、輝度傾斜も目立たなかった。更に、ＭＩＭダイ
オード等の２端子素子を用いる場合は、素子のしきい値
のバラツキによる輝度むらなどの画質不良も同様に２つ
の素子でキャンセルするので、輝度むらが解消される。

【００２９】〔比較例〕従来方式であるツイステッドネ
マチック（ＴＮ）型を比較例とする。実施例１に比べ透
明電極があるため、構造が複雑かつ製造工程が長い。ネ
マチック液晶組成物としては、実施例１と同一の誘電異
方性Δεが正でその値が４.５で、屈折率異方性Δｎが
０.０７２（５８９ｎｍ，２０℃）のものを用い、ギャ
ップは７.３μｍ、ツイスト角は９０度とした。よって
Δｎ・ｄは０.５２６μｍである。

【００３０】電気光学特性を図９に示す。視角方向で激
しくカーブが変化した。また、薄膜トランジスタの隣接
部の断差構造のある付近で、周辺部とは液晶分子の配向
方向が異なる配向不良ドメインが生じた。更に共通電極
では、直流成分をキャンセルすることができず、フリッ
カ，残像，輝度傾斜が発生した。

【００３１】〔実施例２〕一方の絶縁基板上に、図１０
のような画素を構成した。本実施例は画素の等価回路、
画素の縦構造および駆動方法が、実施例１の図２から図
５及び図７と同様であるので省略する。

【００３２】図１０に示すように、本実施例は画素電極
２３及び対向電極２４を櫛型構成とした点が異なる。電
界Ｅを印加する両電極間の距離が長いと有効に液晶に電
界が印加されないため、液晶のしきい値電圧が上がる。
両電極２３及び２４を櫛型構造とし、互いに噛み合うよ
うな配置にすることにより、電極間距離を第１実施例の
約１／３に縮小することができた。これにより、液晶に
かかる電界が約３倍になり、その結果実施例１に比べて
しきい値電圧及び応答時間のいずれもが短縮された。
尚、明るさが総変化量の１０％変化する電圧（Ｖ₁₀と定
義する）をしきい値電圧と定義すると、実施例１に於い
て９.５ボルトであったものが５.８ボルトになった。ま
た、応答時間は、０ボルトの電圧と明るさが総変化量の
９０％変化する電圧（Ｖ₉₀と定義する）の間でオン−オ
フのスイッチングをしその時の応答時間（ｔ_ON＋
ｔ_OFF）を測定したところ、実施例１で６５０ｍｓであ
ったものが１４０ｍｓに短縮された。尚、ここでｔ_ON，
ｔ_OFFはいずれも動的な輝度変化の総量に対して９０％
変化するまでの時間を表す。

【００３３】以上のように本実施例では、実施例１およ
び実施例２の効果に加え、実施例１に比べてしきい値電
圧及び応答時間のいずれもが短縮された。

【００３４】〔実施例３〕本実施例の構成は下記の要件
を除けば、実施例１と同一である。

【００３５】図１１に本実施例の画素平面図を、図１２
にその等価回路図を示す。対向電極２４に電位を与える
薄膜トランジスタ素子５ａのドレイン電極と次段の走査
配線４を容量素子１０１を介して接続した。また、信号
によるノイズを除去する目的で信号電極２３と対向電極
２４の間に接続した容量素子６を二つの容量素子６ａと
６ｂの直列接続により構成することにより、実施例１及
び実施例２に必要であったスルーホールをすべて取り除
くことができた。これにより微細加工の必要な画素内に
おいて、層間絶縁膜におけるパターニングや穴あけとい
った加工処理が不要となり、絶縁膜加工の不良による異
層間のショートや接続不良がなく、しかも表示に無関係
なスルーホール領域を低減できることによる開口率の向
上による高品質の液晶表示装置を実現できる。

【００３６】容量結合により対向電極２４に電位を与え
た場合、図１２に示すごとく、その電位は容量素子１０
１と液晶容量１７と容量素子６ａ，６ｂの合成容量の比
により対向電極２４の電位が決定される。信号電極２３
の電圧をVds 、一方、次段の走査配線の電圧をVgc ,対
向電極２４の電圧をＶｃ,液晶容量１７と容量素子６
ａ，６ｂの容量値をそれぞれＣ１７，Ｃ６ａ及びＣ６
ｂ、これらの合成容量値をＣ１０２，容量素子１０１の
容量値をＣ１０１とすると信号電極２３と対向電極２４
間の液晶容量は非常に小さいので、

【００３７】

【数１】

【００３８】液晶に印加される電圧は

【００３９】

【数２】

【００４０】となる。

【００４１】従って、容量素子１０１の容量値Ｃ１０１
が合成容量Ｃ１０２よりも十分大きければ、液晶を駆動
するに十分な電圧を印加することができるし、２〜３倍
であっても、次段の走査配線の電圧振幅が２５〜３３％
大きくなるだけで表示特性には何ら影響を与えることが
ない。

【００４２】本実施例によれば、容量結合により対向電
極の電圧を与えるので、層間絶縁膜におけるパターニン
グや穴あけといった加工処理が不要となり、表示に無関
係な領域を低減できることによる開口率の向上と、絶縁
膜加工の不良による欠陥の少ない高品質の液晶表示装置
を実現できる。

【００４３】〔実施例４〕本実施例の構成は下記の要件
を除けば、実施例１と同一である。

【００４４】駆動波形を図１３に示す。画素構成及び等
価回路は図１及び図２と同一であるが、ゲート電圧３
２：Vgi ＋１の内、対向電圧パルス５２：Vgci＋１を１
行毎にＶｃｃを中心として極性反転をした点が特徴であ
る。液晶電圧６２は信号電圧６１と対向電圧５２：Vgci
＋１の差電圧であるから、選択行の次段のゲートの対向
電圧パルス５２を行毎に極性反転することにより、対向
電圧パルスを基準として液晶の書き込み極性が決まるの
で、液晶の行毎反転駆動による低電圧駆動を実現でき
る。対向電圧５２の電圧振幅を適当に選ぶとともに、信
号電圧と対向電圧の中心値をほぼ等しくすることによ
り、信号電圧の振幅を最小化することができる。本実施
例では、このように駆動条件を選択することにより、信
号側駆動素子の低電圧化と行毎極性反転によるフリッカ
低減が実現できることから、高画質表示に加えて、低電
圧化による液晶表示装置全体の低電力化及び駆動素子の
低価格化が図られ、可搬性の高い普及型のパーソナルコ
ンピュータや多機能端末装置を実現できる。

【００４５】〔実施例５〕本実施例の構成は下記の要件
を除けば、実施例４と同一である。

【００４６】図１４に本実施例の２行２列分の画素平面
図を、図１５に等価回路図を、図１６にその駆動波形を
示す。表示装置全体はこの画素配置を繰り返すことによ
り構成する。画素の基本構成は図１の第１実施例と同様
であるが、対向電極２４の電位を与える走査配線との接
続を、１列毎に上下の走査配線４ａおよび４ｂに接続す
るとともに、駆動方式としては、実施例４の低電圧駆動
を基本に、走査配線３選択時に上下の走査配線４ａおよ
び４ｂに実施例４において１行毎に極性反転して加えて
いた２種類の対向電圧を１列毎に印加する点が特徴であ
る。

【００４７】本実施例によれば、液晶への書き込み極性
を列毎に反転させることが可能で、ウィンドー等のパタ
ーンを表示したときに発生しやすい横方向の線状のノイ
ズ（横スミア）をゲート配線上でクロストーク電流を逆
極性の信号電圧を書き込むことによりキャンセルするこ
とで防止すると同時に、信号電圧の低電圧化を実現でき
る。さらに、１行毎に極性反転することにより、縦方向
のスミアも同時に防止することが可能で、高画質低電圧
駆動を実現できる。

【００４８】本実施例によれば、ゲート配線上の負荷が
多少増大しても、ゲート配線上でクロストーク電流を逆
極性の信号電圧を書き込むことによりキャンセルするこ
とができるので、高負荷駆動や高精細の表示装置におい
ても、スミアの発生の無い高品位の表示装置を低電力で
実現することができる。

【００４９】

【発明の効果】以上詳述したように、本発明によれば、
画素電極は透明である必要がなく、導電性の高い不透明
な金属電極を用いることができ、低価格の設備で高い歩
留まりで量産可能な低価格のアクティブマトリクス型液
晶表示装置が得られる。また、対向基板側にコモン電極
を形成する必要がなく、コモン電極の形成にまつわる工
程を削減またはコモン電極の形成にまつわる歩留まり低
下を解消でき、低価格の設備で高い歩留まりで量産可能
な低価格のアクティブマトリクス型液晶表示装置が得ら
れる。更に、視角特性が良好で多階調表示が容易である
アクティブマトリクス型液晶表示装置も得られる。更
に、信号電圧と対向電圧の差を利用することによって、
２つの薄膜トランジスタ素子を１画素に利用することに
よって、薄膜トランジスタ素子の特性に関する電圧変動
をキャンセルでき、輝度傾斜，残像，フリッカ等の画質
不良のない高画質のアクティブマトリクス型液晶表示装
置が得られる。更に、低電圧かつ低消費電力のアクティ
ブマトリクス型液晶表示装置も同時に得られる。

【図面の簡単な説明】

【図１】本発明の実施例１の画素部の構成を示す図。

【図２】実施例１の画素構成の等価回路を示す図。

【図３】実施例１の画素構成のＡ線における断面図を示
す図。

【図４】実施例１の画素構成のＢ線における断面図を示
す図。

【図５】実施例１の画素構成のＣ線における断面図を示
す図。

【図６】本発明の液晶表示装置の概略図。

【図７】実施例１の各電極に印加される電圧波形を示す
図。

【図８】本発明の液晶表示装置の視角依存性を示す図

【図９】従来の液晶表示装置の視角依存性を示す図。

【図１０】本発明の実施例２の画素部の構成を示す図。

【図１１】本発明の実施例３の画素部の構成を示す図。

【図１２】本発明の実施例３の等価回路を示す図。

【図１３】本発明の実施例４の駆動波形を示す図。

【図１４】本発明の実施例５の画素部の構成を示す図。

【図１５】本発明の実施例５の等価回路を示す図。

【図１６】本発明の実施例５の駆動波形を示す図。

【図１７】本発明の液晶表示装置における液晶動作を示
す図。

【符号の説明】

１…ｊ列目の信号配線、２…（ｊ＋１）列目の信号配
線、３…ｉ行目の走査配線、４…（ｉ−１）行目の走査
配線、５ａ…一方の薄膜トランジスタ素子、５ｂ…他方
の薄膜トランジスタ素子、６ａ…一方の容量素子、６ｂ
…一方の容量素子、７ａ…一方の薄膜トランジスタ素子
のソース電極、７ａ…他方の薄膜トランジスタ素子のソ
ース電極、８ａ，８ｂ…アモルファスシリコン、９…液
晶層、１１…ゲート絶縁膜、１２…保護膜、１３…カラ
ーフィルタ、１４…平坦化膜、１５…遮光層、１６…配
向膜、６１…他方の薄膜トランジスタ素子のソース電圧
波形、７１…一方の薄膜トランジスタ素子のソース電圧
波形、７６，７７…電圧シフト、７８…液晶印加電圧、
１６１…薄膜トランジスタ素子を有する基板、１６２…
対向基板、１６３…走査側駆動ＬＳＩ、１６４…信号側
駆動ＬＳＩ、１６５…コントロール回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭56−91277（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/1368

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも一方が透明な一対の基板と、前
記基板間に挟持された液晶組成物層と、前記基板の一方
に配設されたｍ本の走査配線及びｎ本の信号配線と、ｍ
×ｎ個のマトリクス状の画素と、前記画素内に配設され
たアクティブ素子及び容量素子と、所定電圧波形を前記
走査配線及び前記信号配線に印加する駆動手段とを備え
た液晶表示装置において、前記画素には、前記液晶組成物層に対して主に前記基板
面に平行な電界を印加し、かつ、走査時の前記信号配線
の電位Ｖ１と該走査配線Ｉに隣接するいずれか一方の走
査配線IIの電位Ｖ２の電位差｜Ｖ１−Ｖ２｜を画素内に
設けた略並行な電極間に印加することにより、液晶分子
の配向状態を制御し光を変調し得る所定構造を有し、前記画素が、前記信号配線に接続されたアクティブ素子
Ａと、前記走査配線IIに接続されたアクティブ素子Ｂ
と、前記アクティブ素子Ａに接続された画素電極と、前
記アクティブ素子Ｂに接続された対向電極を有し、前記
画素電極と前記対向電極の間の電界が主に前記基板面に
平行な電界である所定構造を有することを特徴とする液
晶表示装置。
【請求項２】前記画素が、前記信号配線に接続されたア
クティブ素子Ａと、前記アクティブ素子Ａと接続された
画素電極と、前記走査配線IIに接続されたアクティブ素
子Ｂと、前記アクティブ素子Ｂと接続された対向電極
と、前記画素電極と前記対向電極との間に容量素子を有
し、前記画素電極と前記対向電極の間の電界が主に前記
基板面に平行な電界である所定構造を有することを特徴
とする請求項１記載の液晶表示装置。
【請求項３】前記画素が、前記信号配線に接続されたア
クティブ素子Ａと、前記走査配線IIに接続されたアクテ
ィブ素子Ｂと、前記アクティブ素子Ａに接続された画素
電極と、前記アクティブ素子Ｂに接続された対向電極を
有し、前記画素電極と前記対向電極の間の電界が主に前
記基板面に平行な電界である所定構造を有する液晶表示
装置において、前記該走査配線Ｉの選択に供する電圧パルスＩにほぼ同
期して、前記信号配線を通じて、画素電極に電位Ｖ１を
与えるための駆動手段と、前記走査配線IIを通して対向
電極に電位２を与える駆動手段を備えたこと特徴とする
請求項２記載の液晶表示装置。
【請求項４】対向電極に与える正負両極性の前記電位Ｖ
２の電位差が、液晶組成物層に電界を印加した時に、
（液晶表示装置の白表示をする電圧ＶＷ）と（液晶表示
装置の黒表示をする電圧Ｖ_BLK ）との電位差よりも大き
いか或いは等しいことを特徴とする請求項３記載の液晶
表示装置。
【請求項５】少なくとも一方が透明な一対の基板と、前
記基板間に挟持された液晶組成物層と、前記基板の一方
に配設されたｍ本の走査配線及びｎ本の信号配線と、ｍ
×ｎ個のマトリクス状の画素と、前記画素内に配設され
たアクティブ素子及び第１の容量素子と、所定電圧波形
を前記走査配線及び前記信号配線に印加する駆動手段と
を備えた液晶表示装置において、前記画素が、前記信号配線に接続されたアクティブ素子
Ａと、該走査配線Ｉに隣接する走査配線IIに第２の容量
素子を介して接続されたアクティブ素子Ｂと、前記アク
ティブ素子Ａに接続された画素電極と、前記アクティブ
素子Ｂに接続された対向電極を有し、前記画素電極と前
記対向電極の間の電界が主に前記基板面に平行な電界で
ある所定構造を有することを特徴とする請求項１記載の
液晶表示装置。