JPH10186405A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH10186405A
JPH10186405A JP34930296A JP34930296A JPH10186405A JP H10186405 A JPH10186405 A JP H10186405A JP 34930296 A JP34930296 A JP 34930296A JP 34930296 A JP34930296 A JP 34930296A JP H10186405 A JPH10186405 A JP H10186405A
Authority
JP
Japan
Prior art keywords
scanning
wirings
liquid crystal
signal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34930296A
Other languages
English (en)
Inventor
Tsunenori Yamamoto
恒典 山本
Makoto Tsumura
津村　　誠
Ritsuo Fukaya
律雄 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34930296A priority Critical patent/JPH10186405A/ja
Priority to TW86117598A priority patent/TW425486B/zh
Priority to EP97122938A priority patent/EP0851270A3/en
Publication of JPH10186405A publication Critical patent/JPH10186405A/ja
Priority to US09/834,876 priority patent/US20010011981A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】基板に対して支配的に平行な電界が印加される
方式のアクティブマトリクス型液晶表示装置における横
スミアや横輝度傾斜等の画質不良の改善及び開口率の向
上。 【解決手段】基板に対して支配的に平行な電界が印加さ
れる方式のアクティブマトリクス型液晶表示装置におい
て、信号配線と走査配線とで囲まれる領域で構成された
複数の画素のうち、走査配線方向に隣接する画素間で、
それぞれの画素電極が異なった共通配線若しくは、異な
った走査配線との間で補助容量を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶装置に関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）に代表され
るアクティブ素子を用いたアクティブマトリクス型液晶
表示装置は薄い，軽量という特徴とブラウン管に匹敵す
る高画質という点から、ＯＡ機器などの表示端末として
広く普及しはじめている。このアクティブマトリクス型
液晶表示装置として現在普及しているものは、全て、液
晶層を駆動する電極として２枚の基板界面上に形成し相
対向させた透明電極を用いる方式のものである。一方、
この方式のアクティブマトリクス型液晶表示装置より低
負荷容量、及び広視野角の特徴を持つ方式として、同一
基板上に２つの電極を櫛歯状に構成し、液晶に印加する
電界の方向を基板界面にほぼ平行な方向とする方式があ
る。こちらの方式については例えば、特公昭63−21907
号に記載されている。
【０００３】
【発明が解決しようとする課題】上述した公知例では、
走査配線や信号配線と対向電極間の負荷容量の低減を目
的に、画素内を櫛歯状の構造とすること、及び、対向電
極（共通配線）を各配線と同一基板側にすること、特に
走査配線と並列とすることが優れていることが記述され
ており、走査配線と共通配線が１対１、もしくは２対１
で対応する構造が記述されている。また、走査配線を共
通配線の代わりに用いる構造についても記述されてい
る。
【０００４】しかし、上述の公知例においては１走査配
線によって選択される画素群の対向電極が同じく１本の
別の走査配線、または共通配線に接続されている。この
ような構造においては、走査選択期間において各信号電
圧が各画素に書込まれているときや、走査選択期間が終
了し走査配線の電位が変化しているときなどに、対向電
極が接続されている走査配線、または共通配線に波形歪
みが生じることがあり、特に液晶表示装置の大型化や高
精細化時に、横スミアや横輝度傾斜の画質不良が顕著に
なることがある。
【０００５】また、上述の公知例における画素構造にお
いては、元々、走査配線や共通配線，画素電極，対向電
極等による非光透過性領域が大きく、大型，高精細化時
においては開口率が小さくなる傾向にある。さらに上述
の波形歪みを小さくするために走査配線や共通配線を太
くすると、開口率は著しく低下することになる。
【０００６】本発明はこれらの課題を同時に解決するも
のであります。
【０００７】つまり、本発明の目的は、横スミアや横輝
度傾斜の無い高画質なアクティブマトリクス型液晶表示
装置を提供することにある。また、もう一つの目的は、
高画質化の際の配線幅を抑えることで高開口率のアクテ
ィブマトリクス型液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】少なくとも一方が透明な
一対の基板と、前記一対の基板間に挟持された液晶層に
おいて、前記一対の基板のうち一方の基板には、この基
板に対して支配的に平行な電界が印加される電極構造が
形成され、この電極構造は、複数の走査配線と、この走
査配線にマトリクス状に形成された複数の信号配線と、
これらの信号配線と前記複数の走査配線とのそれぞれの
交点に対応して形成された複数のアクティブ素子と、こ
れらのアクティブ素子に接続された複数の画素電極とが
形成され、前記複数の信号配線と前記複数の走査配線と
で囲まれる領域で複数の画素が構成され、それらの画素
に対応する前記走査配線には、それぞれの画素に少なく
とも一本の対向電極が形成され、前記走査配線方向に隣
接する画素間で、それぞれの画素電極は異なった走査配
線との間で補助容量を形成する。
【０００９】又は、別の電極構造として、複数の走査配
線と、この走査配線にマトリクス状に形成された複数の
信号配線と、これらの信号配線と前記複数の走査配線と
のそれぞれの交点に対応して形成された複数のアクティ
ブ素子と、これらのアクティブ素子に接続された複数の
画素電極と、前記複数の走査配線の間に複数の共通配線
が形成され、前記複数の信号配線と前記複数の走査配線
とで囲まれる領域で複数の画素が構成され、それらの画
素に対応する前記共通配線には、それぞれの画素に少な
くとも一本の対向電極が形成され、前記走査配線方向に
隣接する画素間で、それぞれの画素電極は異なった共通
配線との間で補助容量を形成する。
【００１０】
【発明の実施の形態】以下、本発明を実施例により具体
的に説明する。
【００１１】［実施例１］図１に本実施例におけるアク
ティブマトリクス型液晶表示装置のＴＦＴ側基板の構造
を示す。
【００１２】走査配線１０２と信号配線１０３が格子状
に配置されており、その交点にそれぞれの配線を端子と
して、薄膜トランジスタ１２０が構成されている。薄膜
トランジスタ１２０のもう一つの端子は画素電極１０５
に接続されており、対向電極１０６との間の液晶層に電
圧を印加するためのスイッチとなっている。そして対向
電極１０６は走査配線１０２と並列構造になっている共
通配線１０４に接続されている。
【００１３】ここで、１本の走査配線１０２に薄膜トラ
ンジスタ１２０を介して接続されている画素電極１０５
は、走査配線１０２に沿った１画素毎に、走査配線１０
２の両側に千鳥模様に配置されている。例えば、画素電
極１０５ａは走査配線１０２の下側に配置されており、
次の画素電極１０５ｂは走査配線１０２の上側に配置さ
れている。この時、画素電極１０５ａに対応する対向電
極１０６ａは共通配線１０４ａに接続されており、画素
電極１０５ｂに対応する対向電極１０６ｂは別の共通配
線１０４ｂに接続されている。
【００１４】このような構成においては、ある走査配線
１０２を選択して、その走査配線に接続されている画素
群に表示データを書き込む場合、書き込まれている画素
群は１列に並んでいるのではなく、該走査配線を挟んで
１画素毎の千鳥配列となる。また、対向電極へ電圧を供
給するために共通配線を流れる電流は２本の共通配線
（１０４ａと１０４ｂ）に２分されるため、共通配線１
０４への負荷が小さく、電圧歪みが少なくなるために、
横スミアや横輝度傾斜を低減することができる。さら
に、共通配線への負荷が減ることは、共通配線を細くし
て高抵抗にしても画質が劣化しないことになるため、共
通配線の線幅を細くすることで、開口率を向上すること
ができる。
【００１５】次に図２に図１のＡ−Ａ′線における液晶
パネルの断面図を示す。
【００１６】下側基板１００や上側基板２００は、厚み
が０.７mm で表面を研磨した透明なガラス板１０１，２
０１を基板としている。下側基板１００には図１で示し
たような、信号配線１０３，画素電極１０５，対向電極
１０６があり、それらを隔てるＳｉＮ層１０９や配線保
護のための保護層１１２がある。
【００１７】また、もう一つのガラス板２０１には、コ
ントラストを向上させるために画素電極１０５と対向電
極１０６の間以外の隙間から光がもれないように低導電
性の遮光層（ブラックマトリクス）２０２を形成し、そ
の上にカラー表示のための赤（Ｒ），緑（Ｇ），青
（Ｂ）の３色のカラーフィルタ２０３をストライプ状に
形成した。さらにカラーフィルタ上には表面を平坦化す
る平坦化透明樹脂膜２０４を積層し、上側基板２００と
した。
【００１８】これら２つの基板の内側最表面に配向膜１
５０，２５０を形成し、ラビング処理した後、基板間に
液晶組成物３００を封入する。また、外側最表面を２枚
の偏光板１７０，２７０で挟み、液晶表示パネルを構成
する。本実施例では配向膜として、ポリイミドを使用し
た。上下界面上のラビング方向はお互いにほぼ平行で、
かつ印加電場方向とのなす角度を８５度とした。上下基
板のギャップは球状のポリマビーズを基板間に分散して
挟持し、液晶封入状態で４.５μｍ とした。封入した液
晶組成物３００は誘電率異方性Δεが正で値が７.３(１
ｋＨｚ）であり、複屈折Δｎが０.０７２(５８９ｎｍ，
２０℃）のネマチック液晶組成物である。よって、Δｎ
・ｄは０.３２４μｍ である。２枚の偏光板のうち、一
方の偏光板の偏光透過軸をラビング方向とほぼ平行（８
５度）とし、他方をそれに直行（−５度）とした。これ
により画素電極１０５と対向電極１０６との間に電圧を
印加した時、低電圧で暗状態，高電圧で明状態となるノ
ーマリークローズ特性を得られる。透過光強度は画素電
極１０５と対向電極１０６との間にガラス板101と平行
になるような電場Ｅを発生させることで、液晶組成物３
００内の液晶分子３０１の配向状態を制御して変調す
る。
【００１９】次に図３に図１のＢ−Ｂ′線における下側
基板１００の断面図を示す。
【００２０】これは薄膜トランジスタ１２０の断面図と
なっており、この薄膜トランジスタ１２０は画素電極
（ソース電極）１０５，信号配線（ドレイン電極）１０
３，走査配線（ゲート電極）１０２、及び主にａ−Ｓｉ
からなるａ−Ｓｉ層１０７で構成されている。また、ａ
−Ｓｉ層１０７と信号配線１０３、及び画素電極１０５
とのオーミックコンタクトをとるために、その間にＰ
（リン）をドープしたｎ+型ａ−Ｓｉによりオーミック
コンタクト接触層１０８を形成してある。さらに、薄膜
トランジスタ１２０上には保護層１１２がある。この上
の配向膜１５０とガラス板１０１下の偏光板１７０を含
めたものを下側基板１００とする。なお、本実施例では
アクティブ素子として逆スタガ型ａ−Ｓｉ薄膜トランジ
スタを使用したが、他に正スタガ型ａ−Ｓｉ薄膜トラン
ジスタやｐ−Ｓｉ薄膜トランジスタ，シリコンウェハ上
のＭＯＳ型トランジスタなどを用いてもよい。
【００２１】次に図４に図１のＣ−Ｃ′線における下側
基板１００の断面図を示す。
【００２２】これは補助容量１３０の断面図となってい
る。補助容量１３０は共通配線104と画素電極１０５と
でＳｉＮ層１０９を挟む構成となっている。この上に保
護層１１２があり、他に下側基板１００としては配向膜
１５０と偏光板１７０も含む。
【００２３】次に、本実施例の駆動方法を述べる。図５
に本実施例のアクティブマトリクス型液晶表示装置にお
けるＴＦＴ基板側構造である図１の等価回路を示す。１
本の走査配線１０２に対して、対応する共通配線は２本
（１０４ａ，１０４ｂ）あり、信号配線も２種類（１０
３ａ，１０３ｂ）ある。走査配線と信号配線に囲まれた
画素内には薄膜トランジスタ１２０と補助容量１３０、
及び、液晶を容量としてみた液晶容量１４０がある。こ
こで液晶容量１４０と補助容量１３０は平行容量となっ
ており、これが画素電極１０５に接続されている容量の
ほぼ全てとなっている。また、図６に本実施例のシステ
ム構成を示す。本実施例では、画像信号発生源４０５か
らの表示用データ及び表示タイミング制御信号がコント
ローラ４０１によって、本実施例の液晶表示装置用の表
示用データとタイミング制御信号に変換される。次に、
この表示用データとタイミング制御信号及び、電源回路
４０２より供給された駆動電圧を元にして、表示信号出
力回路４０４と垂直走査回路４０３は走査電圧と信号電
圧を生成して、それぞれ走査配線１０２、及び信号配線
１０３を通して液晶表示パネル４００に供給する。
【００２４】なお、画像信号発生源４０５からの表示用
データは通常、１ライン書き込み型でデータ転送されて
いる。つまり、１画素分の表示データが１ライン分転送
された後に次のラインの表示データが転送される手順に
なっている。コントローラ４０１は、特に、この１ライ
ン書き込み型データ配列を本実施例における千鳥配置書
き込み型データ配列に入れ替える機能も持っている。図
７にこのデータ配列の変換前と変換後の概念図を示す。
本実施例においては、ある走査配線を選択したときに書
き込まれる画素が１画素毎の千鳥配列になっているた
め、データ配列も千鳥配置状にする必要があるため、こ
のような変換が必要となる。
【００２５】次に、図８に本実施例における駆動電圧波
形を示す。図８（ａ）に、ある１本の走査配線（例えば
図５の走査配線１０２）に印加される走査電圧Ｖgate1
を示す。また、図８(ｂ)には、ある１本の共通配線(同
じく図５の共通配線１０４ａ）に印加される共通電圧Ｖ
ｃｏｍ１、及び、図８（ｃ）に、前記の共通配線の隣に
ある別の共通配線（同、図５の共通配線１０４ｂ）に印
加される共通電圧Ｖcom2を示す。また、図８（ｄ）に
は、共通電圧Ｖcom1が印加されている共通配線を持つ画
素の信号配線（同、図５の信号配線１０３ａ）に印加さ
れる信号電圧Ｖd1、及び、図８（ｅ）には、前記信号配
線の隣にある別の信号配線（同、図５の信号配線１０３
ｂ）に印加されている信号電圧Ｖd2を示す。また、図８
（ｆ）と(ｇ)にはそれぞれ信号電圧Ｖd1及び、Ｖd2が印
加されている画素の画素電極電圧Ｖs1及びＶs2を、図８
（ｈ）と（ｉ）にはそれぞれの画素において液晶層に印
加される電圧ＶLC1及び、ＶLC2を示す。
【００２６】走査電圧Ｖgate1 は選択電圧ＶgHと非選択
電圧ＶgLで構成され、選択電圧を印加している時間は例
えば２５μｓで、印加周期も同じく１６.６ｍｓ 程度と
する。共通電圧Ｖcom1及び、Ｖcom2は共通Ｈｉ電圧ＶcH
と共通Ｌｏ電圧ＶcLで構成され、それぞれの電圧を印加
している時間はＶgate1 の１周期と同じ時間である。ま
た、Ｖcom1とＶcom2はお互い異なる電圧が印加されてい
る(位相がずれている)。信号電圧Ｖd1、及び、Ｖd2は走
査電圧Ｖgate1 が選択電圧ＶgHになった時、それぞれ共
通電圧Ｖcom1及びＶcom2を基準とした液晶印加電圧ＶLC
を液晶に印加すべくＶcom1 or Ｖcom2 ± ＶLCに設定さ
れる。液晶印加電圧値ＶLCは前述のようにノーマリーク
ローズ特性であることから、例えば、黒表示時はＶLCof
f＝０Ｖであり、白表示時はＶLCon＝１２Ｖとなる。中
間調表示時にはその間の値をとる。また、±ＶLCとある
のは、液晶に印加する電圧を交流化するためである。例
えばＶd1はＶcom1＝ＶcHの時、ＶcH−ＶLCの値をとり、
Ｖcom1＝ＶcLの時、ＶcL＋ＶLCの値をとる。また、薄膜
トランジスタをオン状態からオフ状態にするときに生じ
る画素電圧Ｖsの変動量ΔＶsを考慮すると、この値だけ
電圧を上げるため、それぞれＶcH−ＶLC＋ΔＶｓ、及び
ＶcL＋ＶLC＋ΔＶｓとなる。
【００２７】また、Ｖd1とＶd2は、基準となるＶcom1と
Ｖcom2が異なるＶcom 値であることから、お互いに逆極
性の液晶印加電圧値に設定されることになる。さらに、
次の走査配線が選択されたときにも基準となるＶcom 値
が変化することから、時間に対しても極性を反転させる
ことになる。
【００２８】これらの印加信号により、それぞれの画素
における画素電極の電位は、Ｖgate1 が選択電圧ＶgHか
ら非選択電圧ＶgLに変化した直後に、ＶcHまたはＶcLを
基準としてそれぞれ−ＶLCまたは＋ＶLCの電位となり、
Ｖgate1 が次に選択電圧ＶgHになるときまでの１６.６
ｍｓ の時間、その電圧が保持されることになる。ま
た、実際に液晶に印加されている電圧（ＶLC1またはＶ
LC2）は、それぞれの画素電極電位（Ｖs1またはＶs2）
とそれぞれの対向電極電位＝共通配線電位（Ｖcom1また
はＶcom2）との差電圧となっている。この電圧に依存し
て液晶は光を変調し、画素の明るさを決定する。
【００２９】信号配線に印加する電圧によっては、液晶
印加電圧の保持期間中に、信号配線との容量結合によっ
て、対向電極電位＝共通配線電位が変化してしまう場合
がある。これにより画素電極に保持されている電荷の再
配分が生じても、液晶容量と補助容量のどちらもが共通
配線と接続しているために、液晶電圧（ＶLC1 またはＶ
LC2)はほとんど変化しない。上記２つの容量が別の配線
に接続している場合、どちらかの配線の電圧が変化して
しまうと、電荷の再配分による液晶電圧の変化量は大き
く、縦スミアや横スミアなどの表示不良となってしまう
が、本実施例では上記のような保持期間中の共通配線電
圧変動による縦スミアや横スミアの発生を低減できる。
【００３０】本実施例では、１走査配線によって選択さ
れる画素群の対向電極を２本の共通配線に接続するた
め、対向電極に電圧を供給するために共通配線を流れる
電流が２分されることから、共通電圧の歪みが低減し、
さらに液晶容量と保持容量が並列容量となっていること
から、横スミアや横輝度傾斜が低減され、画質の向上が
可能である。また、共通配線の高抵抗化が可能であるた
め、高開口率化が可能である。
【００３１】［実施例２］本実施例の構成は下記の要件
を除けば、実施例１と同一である。
【００３２】下側基板１００の構造を図９に示す。
【００３３】本実施例においては、走査配線１０２と信
号配線１０３が格子状に配置されており、その交点に薄
膜トランジスタ１２０が構成されている点では実施例１
と同じであるが、実施例１とは異なり、ある１本の走査
配線１０２に薄膜トランジスタ１２０を介して接続され
ている画素電極１０５ａ、及び１０５ｂは走査配線１０
２の片側のみに配置されている。ただし、それらの画素
電極に対応する対向電極１０６ａ、及び１０６ｂはそれ
ぞれ別の２本の共通配線１０４ａ、及び104bに接続され
ているため、対向電極へ電圧を供給するために共通配線
を流れる電流はやはり２分されて、共通配線の負荷が減
り、横スミアや横輝度傾斜を低減することができる。ま
た、共通配線の線幅を細くして開口率を向上することも
同じく可能である。
【００３４】次に図１０に図９のＤ−Ｄ′線における下
側基板１００の断面図を示す。
【００３５】対向電極１０６を共通配線１０４に接続す
るために、走査配線１０２を乗り越える必要があるた
め、本実施例においては信号配線と同じ層の金属層１１
３を利用して接続している。この層間にはＳｉＮ層１０
９があるがそこにスルーホールをあけて金属層１１３と
共通配線１０４、及び対向電極１０６を接続している。
ここで、この上の保護層１１２と配向膜１５０、及び、
偏光板１７０をあわせて下側基板１００とした。
【００３６】なお、本実施例の構造においては、ある走
査線を選択して、その走査線に接続されている画素群に
表示データを書き込む場合、書き込まれている画素群は
実施例１のような千鳥配列ではなく、通常の１ライン並
びとなっている。
【００３７】本実施例の等価回路やシステム構成は実施
例１と同様であるために省略する。ただし、本実施例で
は、コントローラ４０１は千鳥配置画素への書き込み用
のデータ配列入れ替え機能を持っていない。
【００３８】また、本実施例においては、縦横に隣り合
う画素が１画素おきにそれぞれ異なる共通配線に接続さ
れているために、共通電位を交流化することと、隣り合
う画素への逆極性液晶電圧印加が両立できる。隣り合う
画素への逆極性液晶電圧印加は画面のフリッカを低減で
き画質を向上することが可能である。ゆえに、本実施例
においては実施例１における高画質化に加えて、フリッ
カも低減することができ、更なる高画質化が可能であ
る。
【００３９】［実施例３］図１１に本実施例におけるア
クティブマトリクス型液晶表示装置の下側基板１００の
構造を示す。
【００４０】走査配線１０２と信号配線１０３が格子状
に配置されており、その交点にそれぞれの配線を端子と
して、薄膜トランジスタ１２０が構成されている。薄膜
トランジスタ１２０のもう一つの端子は画素電極１０５
に接続されており、対向電極１０６との間の液晶層に電
圧を印加するためのスイッチとなっている。そして対向
電極１０６は画素電極１０５が接続されている走査配線
とは別の走査配線102に接続されている。
【００４１】ここで、１本の走査配線１０２に薄膜トラ
ンジスタ１２０を介して接続されている画素電極１０５
は、走査配線１０２に沿った１画素毎に、走査配線１０
２の両側に千鳥模様に配置されている。例えば、画素電
極１０５ａは走査配線102bの下側に配置されており、次
の画素電極１０５ｂは走査配線１０２ｂの上側に配置さ
れている。この時、画素電極１０５ａに対応する対向電
極１０６ａは次段の走査配線１０２ａに接続されてお
り、画素電極１０５ｂに対応する対向電極106bは前段の
走査配線１０２ｃに接続されている。
【００４２】このような構成においては、ある走査配線
１０２（例えば１０２ｂ）を選択して、その走査配線に
接続されている画素群に表示データを書き込む場合、書
き込まれている画素群は１列に並んでいるのではなく、
該走査配線を挟んで１画素毎の千鳥配列となる(１０５
ａと１０５ｂのようになる)。また、対向電極へ電圧を
供給するために走査配線を流れる電流は２本の走査配線
(１０２ａと１０２ｃ)に２分されるため、走査配線１０
２への負荷が小さく、電圧歪みが少なくなるために、横
スミアや横輝度傾斜を低減することができる。さらに、
走査配線への負荷が減ることは、走査配線を細くして高
抵抗にしても画質が劣化しないことになるため、走査配
線の線幅を細くすることで、開口率を向上することがで
きる。また、共通配線として使用していた部分を光透過
領域として使用できることからも、高開口率化が可能で
ある。
【００４３】ところで、共通配線を廃止し、かつ対向電
極１０６と走査配線１０２の間にアクティブ素子を含ま
ない構造とするためには、薄膜トランジスタのしきい値
をシフトさせる等のエンハンスメント特性を持ったアク
ティブ素子が必要である。図１２に、本実施例における
薄膜トランジスタ１２０を示す（図１１のＥ−Ｅ′線に
おける下側基板１００の断面図）。この薄膜トランジス
タ１２０は画素電極（ソース電極）１０５，信号配線
（ドレイン電極）１０３，走査配線（ゲート電極）１０
２，ａ−Ｓｉ層１０７、及び、ＳｉＮ層１０９，ＳｉＯ
2 層１１０，ＮをドープしたＳｉＯ2 膜１１１からなる
ゲート絶縁膜等で構成されている。また、ａ−Ｓｉ層１
０７と信号配線１０３、及び画素電極１０５とのオーミ
ックコンタクトをとるために、その間にＰ（リン）をド
ープしたｎ+ 型ａ−Ｓｉによりオーミックコンタクト接
触層１０８を形成した。この薄膜トランジスタ１２０上
には保護層１１２があり、その上の配向膜１５０、また
ガラス板１０１の下の偏光板１７０を含めたものが下側
基板１００である。本実施例における薄膜トランジスタ
１２０は走査配線（ゲート電極）１０２と画素電極（ソ
ース電極）１０５、及び信号配線（ドレイン電極）１０
３の間に、例えば１００Ｖの電圧を２秒間印加すること
で、しきい値を１２Ｖ高電位側にシフトさせることがで
きる。
【００４４】次に、本実施例の駆動方法を述べる。図１
３に本実施例の液晶表示パネルにおける下側基板１００
側構造である図１１の等価回路を示す。１本の走査配線
102bに対して、対応する共通配線の役割を果たす走査配
線は２本（１０２ａ，102c）あり、対応する信号配線も
２種類（１０３ａ，１０３ｂ）ある。走査配線と信号配
線に囲まれた画素内には薄膜トランジスタ１２０と補助
容量１３０、及び、液晶を容量としてみた液晶容量１４
０がある。なお、本実施例においても液晶容量１４０と
補助容量１３０は並列容量となっている。
【００４５】本実施例のシステム構成は実施例１と同様
であるため省略する。
【００４６】図１４，図１５に本実施例における駆動電
圧波形を示す。図１４は画素電極１０５ａを駆動するた
めの電圧波形、図１５は画素電極１０５ｂを駆動するた
めの電圧波形である。図１４(b)に走査配線１０２aに印
加される走査電圧Ｖgate1を、図１４（ａ）、及び、図
１５（ｂ）に走査配線１０２ｂに印加される走査電圧Ｖ
gate2を、図１５（ａ）に走査配線１０２ｃに印加され
る走査電圧Ｖgate3を示す。また、図１４（ｃ）、及び
図１５（ｃ）には各信号配線（図１３における１０３
ａ，１０３ｂ）に印加される信号電圧Ｖｄを示す。ま
た、図１４（ｄ）、及び図１５（ｄ）には画素電極１０
５ａ、及び１０５ｂにおける電圧Ｖs1及びＶs2を、図１
４（ｅ）、及び、図１５（ｅ）にはそれぞれの画素にお
いて液晶層に印加される電圧（液晶容量１４０の両極間
に印加される電圧）ＶLC1 及び、ＶLC2を示す。
【００４７】走査電圧Ｖgate1，Ｖgate2，Ｖgate3は選
択電圧ＶgHと非選択Ｈｉ電圧ＶgLH、及び非選択Ｌｏ電
圧ＶgLL で構成されている。選択電圧を印加している時
間と印加周期の例を挙げると２５μｓ、及び１６.６ｍ
ｓ となる。走査配線の選択は１本ずつとし、図１４，
図１５ではＶgate3，Ｖgate2，Ｖgate1 の順番で選択し
ている。非選択電圧はＨｉ電圧ＶgLHとＬｏ電圧ＶgLLを
順次入れ替えて印加する。入れ替えのタイミングは選択
電圧ＶgHを印加する２５μｓ前とした。また、走査配線
１本おきにもＨｉ電圧ＶgLHとＬｏ電圧ＶgLLを入れ替え
ているため、ある走査配線(１０２ｂ・・・Ｖgate2＝ＶgH)
が選択されたときには、その前後の走査配線(１０２ａ・
・・Ｖgate1，１０２ｃ・・・Ｖgate3)の電位は等しくなって
いる(Ｖgate1＝Ｖgate3＝ＶgLH or ＶgLL)。この時、信
号配線電圧Ｖｄはこれら前後の走査配線電圧(Ｖgate1,
Ｖgate3）を基準とした液晶印加電圧ＶLCを液晶に印加
すべくＶgLH or ＶgLL ± ＶLCに設定される。この信号
配線Ｖｄの設定に関する点は実施例１と同様であるが、
本実施例においては、基準となるＶgate1とＶgate3が等
しいことから、すべての信号配線が同極性の液晶印加電
圧値に設定されることになる。ただし、Ｖgate1とＶgat
e2は等しくないため、時間に関しては極性反転をする必
要がある。
【００４８】これらの印加信号により、それぞれの画素
における画素電極の電位Ｖs1またはＶs2は、保持期間の
ほとんどの間でＶgLHまたはＶgLLを基準としてそれぞれ
−ＶLCまたは＋ＶLCの電位となる。また、実際に液晶に
印加されている電圧（ＶLC1またはＶLC2）は、それぞれ
の画素電極電位（Ｖs1またはＶs2）とそれぞれの対向電
極電位＝走査配線電位（Ｖgate1またはＶgate3）との差
電圧となっている。本実施例では書き込みの前後の５０
μｓ間において液晶印加電圧ＶLCが設定した値と異なっ
てしまう期間が存在するが、全保持期間１６.６ｍｓ と
比較すると微少時間であるため、表示特性に与える影響
は少なく、問題はない。
【００４９】本実施例では、１走査配線によって選択さ
れる画素群の対向電極を２本の走査配線に接続するた
め、対向電極に電圧を供給するために非選択期間に走査
配線を流れる電流が２分され、非選択期間の走査電圧の
歪みが低減すること、及び、液晶容量と保持容量が並列
容量であるため、横スミアや横輝度傾斜が低減されるこ
と、さらに、縦横隣り合った画素への液晶印加電圧の書
き込み極性が反転していることでフリッカが発生しにく
くなることから、大幅な画質の向上が可能である。さら
に、走査配線への負荷が減ることは、走査配線を細くし
て高抵抗にしても画質が劣化しないことになるため、走
査配線の線幅を細くすることで、開口率を向上すること
ができる。また、共通配線として使用していた部分も光
透過領域として使用できることからも、高開口率化が可
能である。
【００５０】［実施例４］図１６に本実施例におけるア
クティブマトリクス型液晶表示装置の下側基板１００の
構造を示す。
【００５１】走査配線１０２と信号配線１０３が格子状
に配置されており、その交点にそれぞれの配線を端子と
して、薄膜トランジスタ１２０が構成されている。薄膜
トランジスタ１２０のもう一つの端子は画素電極１０５
に接続されており、対向電極１０６との間の液晶層に電
圧を印加するためのスイッチとなっている。そして対向
電極１０６は信号配線１０３に沿って接続されており、
共通配線を兼ねて信号配線１０３と並列となっている。
【００５２】このような構成の場合、共通配線の本数は
信号配線の本数と同数（もしくは２倍と等しい）とな
り、対向電極へ電圧を供給するために共通配線を流れる
電流は信号配線の本数分（もしくは２倍の本数分）の共
通配線に分かれるため、共通配線への負荷が小さく、電
圧歪みが少なくなるために、横スミアや横輝度傾斜を低
減することができる。また、対向電極が共通配線を兼ね
る構造としているため、共通配線の面積を少なくするこ
とができ、開口率を向上することができる。
【００５３】次に、図１７に図１６のＦ−Ｆ′線におけ
る液晶パネルの断面図を示す。
【００５４】下側基板１００や上側基板２００は、厚み
が０.７mm で表面を研磨した透明なガラス板１０１，２
０１を基板としている。下側基板１００には図１６で示
したような、信号配線１０３，画素電極１０５，対向電
極１０６があり、それらを隔てるＳｉＮ層１０９や配線
保護のための保護層１１２がある。
【００５５】また、もう一つのガラス板２０１には、コ
ントラストを向上させるために画素電極１０５と対向電
極１０６の間以外の隙間から光がもれないように低導電
性の遮光層（ブラックマトリクス）２０２を形成し、そ
の上にカラー表示のための赤（Ｒ），緑（Ｇ），青
（Ｂ）の３色のカラーフィルタ２０３をストライプ状に
形成した。さらにカラーフィルタ上には表面を平坦化す
る平坦化透明樹脂膜２０４を積層し、上側基板２００と
した。
【００５６】これら２つの基板の内側最表面に配向膜１
５０，２５０を形成し、ラビング処理した後、基板間に
液晶組成物３００を封入する。また、外側最表面を２枚
の偏光板１７０，２７０で挟み、液晶表示パネルを構成
する。
【００５７】次に、図１８に図１６のＧ−Ｇ′線におけ
る下側基板１００の断面図を示す。これは補助容量１３
０の断面図となっている。この補助容量１３０は下側基
板１００の中でガラス板１０１上のＳｉＮ層１０９の上
にあり、共通配線１０４と画素電極１０５とで保護層１
１２を挟む構造となっている。この補助容量１３０は液
晶容量と並列容量となるような構成としてあるために、
共通配線１０４の電位が信号配線１０３との容量結合に
より変化しても、液晶印加電圧はあまり変化せず、縦ス
ミアが発生しにくい構成となっている。
【００５８】次に、本実施例の駆動方法を述べる。図１
９に本実施例のアクティブマトリクス型液晶表示装置に
おける下側基板１００部構造である図１６の等価回路を
示す。１本の走査配線１２０に対して、対応する共通配
線（対向電極）は信号配線と同数（もしくはその２倍
数）ある。走査配線と信号配線に囲まれた画素内には薄
膜トランジスタ１２０と補助容量１３０、及び、液晶を
容量としてみた液晶容量１４０がある。ここで液晶容量
１４０と補助容量１３０が並列容量となっていることが
良く分かる。
【００５９】本実施例のシステム構成は実施例１と同様
であるために省略する。ただし、本実施例ではコントロ
ーラ４０１は千鳥配置画素への書き込み用のデータ配列
入れ替え機能は持っていない。
【００６０】図２０に本実施例における駆動電圧波形を
示す。図２０（ａ）に、ある１本の走査配線（例えば図
１９の走査配線１０２）に印加される走査電圧Ｖgate１
を示す。また、図２０（ｂ）には、ある１本の共通配線
（同じく図１９の共通配線１０４ａ）に印加される共通
電圧Ｖcom1、及び、図２０（ｃ）に、前記の共通配線の
隣にある別の共通配線（同、図１９の共通配線１０４
ｂ）に印加される共通電圧Ｖcom2を示す。また、図２０
（ｄ）には、共通電圧Ｖcom1が印加されている共通配線
を持つ画素の信号配線（同、図１９の信号配線１０３
ａ）に印加される信号電圧Ｖd1、及び、図２０（ｅ）に
は、前記信号配線の隣にある別の信号配線（同、図１９
の信号配線１０３ｂ）に印加されている信号電圧Ｖd2を
示す。また、図２０（ｆ）と（ｇ）にはそれぞれ信号電
圧Ｖd1及び、Ｖd2が印加されている画素の画素電極電圧
Ｖs1及びＶs2を、図２０（ｈ）と（ｉ）にはそれぞれの
画素において液晶層に印加される電圧ＶLC1及び、ＶLC2
を示す。
【００６１】走査配線や共通配線の電圧の設定は実施例
１と等しい。また、信号配線の電圧設定も実施例１とほ
ぼ等しく、Ｖd1とＶd2は、お互いに逆極性の液晶印加電
圧値に設定されるが、次段の走査配線が選択されたとき
に基準となるＶcom 値は変化しないため、１画面書き込
み時間内においては極性を変化させない。
【００６２】上記の相違はあるが、画素電極電位（Ｖs1
またはＶs2）と実際に液晶に印加されている電圧（ＶLC
1またはＶLC2）は実施例１と同様である。
【００６３】また、本実施例においては信号配線１０３
と共通配線１０４及び対向電極106との間の１本あたり
の容量結合が大きいため、信号配線に印加する電圧によ
っては、液晶印加電圧の保持期間中に、対向電極電位＝
共通配線電位が変化してしまう場合がある。これにより
画素電極に保持されている電荷の再配分が生じても、液
晶容量１４０と補助容量１３０のどちらもが共通配線と
接続しているために、液晶電圧（ＶLC1またはＶLC2）は
あまり変化せず、縦スミアなどの表示不良は発生しな
い。
【００６４】本実施例では、１走査配線によって選択さ
れる画素群の対向電極を信号配線１０３の本数と同じ数
（もしくは２倍数）の共通配線に接続するため、対向電
極に電圧を供給するために共通配線を流れる電流が大幅
に減少されることで、共通電圧の歪みが低減すること、
また液晶容量と保持容量が並列容量となっていることか
ら、横スミアや横輝度傾斜が低減され、縦スミアも発生
しないことから、画質の向上が可能である。また、共通
配線として使用していた面積を削減することが可能であ
るため、高開口率化が可能であり、高輝度化も可能であ
る。
【００６５】
【発明の効果】以上のように、本発明によれば、１走査
配線にアクティブ素子を介して接続される画素の対向電
極を少なくとも２本の共通配線のいずれか、または別の
少なくとも２本の走査配線のいずれかに接続するため
に、対向電極に電圧を供給する配線を複数本にできるの
で、その配線上の電圧歪みを小さくできることから、横
スミアや横輝度傾斜が少なく、構成によってはフリッカ
も低減できるために高画質なアクティブマトリクス型液
晶表示装置を得られる。さらに、電圧歪みが少ないので
共通配線や走査配線の線幅を細くする事ができることか
ら、高開口率なアクティブマトリクス型液晶表示装置を
得られる。さらに、対向電極電位を１フレーム周期で交
流化して駆動することができることから、信号電圧低電
圧化及び、長周期交流化により低消費電力であるアクテ
ィブマトリクス型液晶表示装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１の画素部の平面構造を示す
図。
【図２】図１のＡ−Ａ′線における画素部の断面構造を
示す図。
【図３】図１のＢ−Ｂ′線における画素部の断面構造を
示す図。
【図４】図１のＣ−Ｃ′線における画素部の断面構造を
示す図。
【図５】実施例１の液晶パネルの等価回路を示す図。
【図６】実施例１の液晶表示装置のシステム構成を示す
図。
【図７】通常画素配列から千鳥画素配列へのデータ配列
変換を表す概念図。
【図８】実施例１の駆動電圧波形を示す図。
【図９】実施例２の画素部の平面構造を示す図。
【図１０】図９のＤ−Ｄ′線における画素部の断面構造
を示す図。
【図１１】実施例３の画素部の平面構造を示す図。
【図１２】図１１のＤ−Ｄ′線における画素部の断面構
造を示す図。
【図１３】実施例３の液晶パネルの等価回路を示す図。
【図１４】実施例３の駆動電圧波形を示す図。
【図１５】実施例３の駆動電圧波形を示す図。
【図１６】実施例４におけるアクティブマトリクス型液
晶表示装置の下側基板の構造を示す。
【図１７】図１６の下側基板の構造における断面図を示
す。
【図１８】図１６の下側基板の構造における断面図を示
す。
【図１９】図１６の下側基板の構造の等価回路を示す。
【図２０】実施例４の駆動電圧波形を示す。
【符号の説明】
１００…下側基板、１０１，２０１…ガラス板、１０２
…走査配線、１０３…信号配線、１０４…共通配線、１
０５…画素電極、１０６…対向電極、１０７…ａ−Ｓｉ
層、１０８…オーミックコンタクト接触層、１０９…Ｓ
ｉＮ層、１１０…ＳｉＯ2 層、１１１…Ｎをドープした
ＳｉＯ2 層、１１２…保護層、１１３…金属層、１２０
…薄膜トランジスタ、１３０…補助容量、１４０…液晶
容量、１５０，２５０…配向膜、１７０，２７０…偏光
板、２００…上側基板、２０２…遮光層、２０３…カラ
ーフィルタ、２０４…平坦化透明樹脂膜、３００…液晶
組成物、３０１…液晶分子、４００…液晶表示パネル、
４０１…コントローラ、４０２…電源回路、４０３…垂
直走査回路、４０４…表示信号出力回路、４０５…画像
信号発生源。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極と、前記複数の走査配線の間に形成
    された複数の共通配線とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの共通配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極は異なった共通配線との間で補助容量を形成するこ
    とを特徴とする液晶表示装置。
  2. 【請求項２】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの走査配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極は異なった走査配線との間で補助容量を形成するこ
    とを特徴とする液晶表示装置。
  3. 【請求項３】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの走査配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間でそれぞれの対向電
    極は異なった走査配線に接続されていることを特徴とす
    る液晶表示装置。
  4. 【請求項４】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極と、前記複数の走査配線の間に形成
    された複数の共通配線を有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの共通配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間で、それぞれの対向
    電極は異なった共通配線に接続されていることを特徴と
    する液晶表示装置。
  5. 【請求項５】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には対応するそれぞれの走査配線に接続さ
    れた少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極が接続されるアクティブマトリクス素子は異なった
    走査配線に接続されていることを特徴とする液晶表示装
    置。
  6. 【請求項６】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極と、前記複数の走査配線の間に形成
    された少なくとも一本の共通配線とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの共通配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極が接続されるアクティブマトリクス素子は異なった
    走査配線に接続されていることを特徴とする液晶表示装
    置。
  7. 【請求項７】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には、対応するそれぞれの走査配線に接続
    された少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する複数の画素の中で、対応す
    る信号配線、及び走査配線に電圧が印加されることによ
    って光透過性が変化する画素が、それらの走査配線を中
    心に千鳥格子状に構成された画素であることを特徴とす
    る液晶表示装置。
  8. 【請求項８】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極と、前記複数の走査配線の間に形成
    された複数の共通配線とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 それらの画素には対応するそれぞれの共通配線に接続さ
    れた少なくとも一本の対向電極が形成され、 前記走査配線方向に隣接する複数の画素で、対応する信
    号配線、及び走査配線に電圧が印加されることによって
    光透過性が変化する画素は、それらの走査配線を中心に
    千鳥格子状に構成された画素であることを特徴とする液
    晶表示装置。
  9. 【請求項９】少なくとも一方が透明な一対の基板と、前
    記一対の基板間に挟持された液晶層を有する液晶表示装
    置において、 前記一対の基板のうち一方の基板には、この基板に対し
    て支配的に平行な電界が印加される電極構造が形成さ
    れ、この電極構造は、複数の走査配線と、これらの走査
    配線にマトリクス状に形成された複数の信号配線と、こ
    れらの信号配線と前記複数の走査配線とのそれぞれの交
    点に対応して形成された複数のアクティブ素子に接続さ
    れた複数の画素電極とを有し、 前記複数の信号配線と前記複数の走査配線とで囲まれる
    領域で複数の画素が構成され、 前記複数の信号配線のそれぞれの間に前記画素電極を挟
    むように形成された少なくとも２本の共通配線を有する
    ことを特徴とする液晶表示装置。
  10. 【請求項１０】請求項９において、前記複数の信号配線
    の間の前記複数の共通配線は対応する信号配線の間で少
    なくともその一部が相互に接続されていることを特徴と
    する液晶表示装置。
  11. 【請求項１１】請求項２，３，５，７において、 前記複数の信号配線，前記複数の走査配線に電圧を印加
    する駆動手段を有し、 その駆動手段は、前記複数の信号配線に印加する電圧デ
    ータの少なくとも一部の時間的順序を入れ替え、前記複
    数の走査配線に印加する電圧データの少なくとも一部を
    前記複数の走査配線の異なる配線の電圧データの一部と
    入れ替える駆動手段であることを特徴とする液晶表示装
    置。
  12. 【請求項１２】請求項１，４，６，８において、 前記複数の信号配線，前記複数の走査配線及び前記複数
    の共通配線に電圧を印加する駆動手段を有し、 その駆動手段は、前記複数の共通配線に１本毎に２種の
    異なる電圧を印加し、その電圧を１画面書き換え毎に入
    れ替え、前記複数の走査配線には前記複数の共通配線の
    印加電圧を基準とした液晶印加電圧を１本毎、かつ１画
    素書き込み時間毎に極性を入れ替えて供給する駆動手段
    であることを特徴とする液晶表示装置。
  13. 【請求項１３】請求項２，３，５，７において、 前記複数の信号配線，前記複数の走査配線に印加する駆
    動手段を有し、 前記複数の走査配線に前記複数の走査配線の非選択期間
    の電圧を基準とした液晶印加電圧を１本毎、かつ１画素
    書き込み時間毎に極性を入れ替えて供給する駆動手段で
    あることを特徴とする液晶表示装置。
  14. 【請求項１４】請求項３，５，７において、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極は異なった走査配線との間で補助容量を形成するこ
    とを特徴とする液晶表示装置。
  15. 【請求項１５】請求項４，８において、 前記走査配線方向に隣接する画素間で、それぞれの画素
    電極は異なった共通配線との間で補助容量を形成するこ
    とを特徴とする液晶表示装置。
JP34930296A 1996-12-27 1996-12-27 アクティブマトリクス型液晶表示装置 Pending JPH10186405A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34930296A JPH10186405A (ja) 1996-12-27 1996-12-27 アクティブマトリクス型液晶表示装置
TW86117598A TW425486B (en) 1996-12-27 1997-11-24 Active matrix addressed liquid crystal display apparatus
EP97122938A EP0851270A3 (en) 1996-12-27 1997-12-29 Active matrix addressed liquid crystal display apparatus
US09/834,876 US20010011981A1 (en) 1996-12-27 2001-04-16 Active matrix addressed liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34930296A JPH10186405A (ja) 1996-12-27 1996-12-27 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10186405A true JPH10186405A (ja) 1998-07-14

Family

ID=18402855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34930296A Pending JPH10186405A (ja) 1996-12-27 1996-12-27 アクティブマトリクス型液晶表示装置

Country Status (3)

Country Link
EP (1) EP0851270A3 (ja)
JP (1) JPH10186405A (ja)
TW (1) TW425486B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334317A (ja) * 2006-05-16 2007-12-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
JP2010079313A (ja) * 1999-06-11 2010-04-08 Panasonic Corp 液晶表示装置及びその製造方法
US8338865B2 (en) 2006-05-16 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US9207504B2 (en) 2006-04-06 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701698B2 (ja) * 1993-07-20 1998-01-21 株式会社日立製作所 液晶表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079313A (ja) * 1999-06-11 2010-04-08 Panasonic Corp 液晶表示装置及びその製造方法
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11921382B2 (en) 2006-04-06 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11644720B2 (en) 2006-04-06 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11442317B2 (en) 2006-04-06 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9207504B2 (en) 2006-04-06 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9213206B2 (en) 2006-04-06 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11073729B2 (en) 2006-04-06 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US10684517B2 (en) 2006-04-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US10001678B2 (en) 2006-05-16 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
JP2007334317A (ja) * 2006-05-16 2007-12-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
US10509271B2 (en) 2006-05-16 2019-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a semiconductor film having a channel formation region overlapping with a conductive film in a floating state
US9709861B2 (en) 2006-05-16 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11061285B2 (en) 2006-05-16 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a dogleg-like shaped pixel electrode in a plane view having a plurality of dogleg-like shaped openings and semiconductor device
US9268188B2 (en) 2006-05-16 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11106096B2 (en) 2006-05-16 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11435626B2 (en) 2006-05-16 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US8872182B2 (en) 2006-05-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US8841671B2 (en) 2006-05-16 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11726371B2 (en) 2006-05-16 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. FFS-mode liquid crystal display device comprising a top-gate transistor and an auxiliary wiring connected to a common electrode in a pixel portion
US8338865B2 (en) 2006-05-16 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device

Also Published As

Publication number Publication date
TW425486B (en) 2001-03-11
EP0851270A2 (en) 1998-07-01
EP0851270A3 (en) 2000-02-02

Similar Documents

Publication Publication Date Title
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US7319448B2 (en) Liquid crystal display device and method for driving the same
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US20100014012A1 (en) Liquid crystal panel, liquid crystal display device, and television device
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR20100128803A (ko) 액정 표시 장치
JP5442754B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20010011981A1 (en) Active matrix addressed liquid crystal display device
US6005543A (en) Liquid crystal display device and method of driving the same
KR101122002B1 (ko) 액정 표시 패널 및 그 구동 방법
JPH11160731A (ja) アクティブマトリクス型液晶表示装置
JP3127640B2 (ja) アクティブマトリクス型液晶表示装置
KR100430376B1 (ko) 액정디스플레이
JP2003280036A (ja) 液晶表示装置
CN109164611B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
US8525766B2 (en) Method of driving liquid crystal display device using alternating current voltages as storage capacitor voltage
KR100218041B1 (ko) 액정표시소자 및 액정표시소자의 구동방법
JP3243185B2 (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
JPH10186405A (ja) アクティブマトリクス型液晶表示装置
JP3164987B2 (ja) アクティブマトリックス型液晶表示素子
JP2000162627A (ja) 液晶表示装置
CN108761935B (zh) 阵列基板和液晶显示装置及驱动方法
JP2001117111A (ja) 液晶表示装置
JP2007072257A (ja) 液晶表示装置
KR100879214B1 (ko) 액정표시소자