KR101122002B1 - 액정 표시 패널 및 그 구동 방법 - Google Patents

액정 표시 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR101122002B1
KR101122002B1 KR1020040118562A KR20040118562A KR101122002B1 KR 101122002 B1 KR101122002 B1 KR 101122002B1 KR 1020040118562 A KR1020040118562 A KR 1020040118562A KR 20040118562 A KR20040118562 A KR 20040118562A KR 101122002 B1 KR101122002 B1 KR 101122002B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
pixel electrode
supplies
units
Prior art date
Application number
KR1020040118562A
Other languages
English (en)
Other versions
KR20060078575A (ko
Inventor
홍형기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040118562A priority Critical patent/KR101122002B1/ko
Priority to US11/301,145 priority patent/US7705813B2/en
Priority to CNB2005101350380A priority patent/CN100416352C/zh
Publication of KR20060078575A publication Critical patent/KR20060078575A/ko
Application granted granted Critical
Publication of KR101122002B1 publication Critical patent/KR101122002B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

본 발명은 3전극을 포함하는 액정셀들을 교류 구동할 수 있는 3전극 액정 패널 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 3전극 액정 패널은 제1 기판 상에 절연막을 사이에 두고 배치된 제1 및 제2 화소 전극과; 상기 제1 기판과 액정을 사이에 두고 합착된 제2 기판에 배치된 공통 전극을 구비하고; 상기 제1 화소 전극은 최대 전압 및 최소 전압을 선택적으로 공급하고, 상기 공통 전극은 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하고, 상기 제2 화소 전극은 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하여, 상기 액정을 교류 구동한다.

Description

액정 표시 패널 및 그 구동 방법{Liquid Crystal Display Panel and Method of Driving The Same}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2는 본 발명에 따른 액정 패널 구조를 도시한 단면도.
도 3은 도 2에 도시된 3전극의 전압 관계를 도시한 도면.
도 4는 본 발명의 제1 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도.
도 5는 본 발명의 제2 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도.
도 6은 본 발명의 제3 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도.
도 7은 본 발명의 제4 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
2, 52 : 상부 유리 기판 4 : 블랙 매트릭스
6 : 칼라 필터 8, 54 : 공통 전극
10, 50 : 칼라 필터 기판 12, 42 : 하부 유리 기판
14, GL : 게이트 라인 16, DL : 데이터 라인
18, T, To, Te : 박막 트랜지스터 20, 40 : 박막 트랜지스터 기판
22 : 화소 전극 60 : 액정
44, 64, 74, 84, 94 : 제1 화소 전극 46 : 절연막
48 : 제1 화소 전극
본 발명은 액정 표시 장치에 관한 것으로, 특히 3전극을 이용한 액정 패널 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀 들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.
이와 같이, 종래의 액정 패널은 액정셀마다 스위칭 소자인 박막 트랜지스터가 형성된 액티브 매트릭스(Active Matrix) 타입이므로 동영상을 표시하기에 적합하다. 그런데, 종래의 액정 패널은 액정이 갖는 고유의 점성 및 탄성 등의 특성으 로 인한 느린 응답 속도 때문에 동영상에서 화면이 흐릿하게 표시되는 모션 블러링(Motion Burring) 현상 등이 발생되는 단점이 있다.
이에 따라, 최근에는 3전극, 즉 공통 전극, 제1 및 제2 화소 전극)에 서로 다른 전압을 액정셀에 인가하여 수평 또는 수직 방향의 전기장을 형성함으로써 응답 속도를 향상시킬 수 있는 3전극 액정 패널이 제안되어졌다. 3전극 액정 패널은 3전극에 의해 수평 전기장이 형성된 액정셀은 화이트, 수직 방향 전기장이 형성된 액정셀은 블랙을 표시함으로써 화이트 및 블랙 계조가 모두 액정셀에 인가된 전기장에 의해 결정되게 한다. 이에 따라, 전기장이 없을 때 액정이 초기 배향 상태로 복원되는 기존의 액정 패널에 비하여 응답 속도를 향상시킬 수 있게 된다.
그러나, 3전극 액정 패널은 액정 열화를 방지하기 위하여 액정을 교류 구동해야 하지만, 그 교류 구동 방법이 제안되지 못한 실정이다. 이에 따라, 3전극 액정 패널을 교류 구동할 수 있는 구체적인 구동 방법과, 교류 구동에 적합한 3전극 구조가 필요하다.
따라서, 본 발명의 목적은 3전극을 포함하는 액정셀들을 교류 구동할 수 있는 3전극 액정 패널 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 3전극 액정 패널은 제1 기판 상에 절연막을 사이에 두고 배치된 제1 및 제2 화소 전극과; 상기 제1 기판과 액정을 사이에 두고 합착된 제2 기판에 배치된 공통 전극을 구비하고; 상기 제1 화소 전극은 최대 전압 및 최소 전압을 선택적으로 공급하고, 상기 공통 전극은 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하고, 싱기 제2 화소 전극은 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하여, 상기 액정을 교류 구동한다.
본 발명의 다른 특징에 따른 3전극 액정 패널은 제1 기판 상에 절연막을 사이에 두고 배치된 제1 및 제2 화소 전극과; 상기 제1 기판과 액정을 사이에 두고 합착된 제2 기판에 배치된 공통 전극을 구비하고; 상기 공통 전극은 최대 전압 및 최소 전압을 선택적으로 공급하고, 상기 제1 화소 전극은 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하고, 상기 제2 화소 전극은 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하여, 상기 액정을 교류 구동한다.
그리고, 본 발명의 3전극 액정 패널은 상기 제1 기판 상에서 상기 제2 화소 전극과 접속되어 구동 회로로부터의 상기 정극성 및 부극성 데이터 전압을 공급하는 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 게이트 라인 및 데이터 라인을 추가로 구비한다.
또한, 상기 제1 기판 상에서 상기 제1 화소 전극과 접속되어 구동 회로로부터의 상기 최대 전압 및 최소 전압을 공급하는 패드를 추가로 구비한다.
상기 제2 화소 전극의 전압이 상기 공통 전극 보다 상기 제1 화소 전극의 전압과 멀수록 수평 방향 전기장 성분이 증가하여 상기 액정은 화이트 조건 쪽으로 구동되고, 가까울수록 수직 방향 전기장 성분이 증가하여 상기 액정은 블랙 조건 쪽으로 구동된다.
상기 제1 화소 전극이 상기 최대 전압을, 상기 제2 화소 전극이 상기 정극성 데이터 전압을 공급하면 상기 액정에는 정극성 전압이 인가되고, 상기 제1 화소 전극이 상기 최소 전압을, 상기 제2 화소 전극이 상기 부극성 데이터 전압을 공급하면 상기 액정에는 부극성 전압이 인가된다.
상기 공통 전극은 일체화된 전면 전극 구조로, 상기 제1 화소 전극은 상기 게이트 라인 및 데이터 라인의 교차로 정의된 액정셀마다 독립된 다수의 스트라이프 전극 구조로 형성된다.
상기 제1 화소 전극은 상기 게이트 라인 및 데이터 라인의 교차로 정의된 액정셀마다 도트 전극 구조로 형성되고, 동일 극성의 액정셀에 형성된 제1 화소 전극과 공통 접속된다.
상기 제1 화소 전극이 수직 및 수평 방향으로 인접한 제1 화소 전극과 상반된 상기 최대 전압 및 최소 전압 중 어느 하나의 전압을 공급하고, 상기 제2 화소 전극이 상기 수직 및 수평 방향으로 인접한 제2 화소 전극과 상반된 극성의 데이터 전압을 공급하여, 상기 액정셀의 극성이 액정셀 단위로 인버젼되게 한다.
상기 제1 화소 전극은 일체화된 전면 전극 구조로 형성된다.
상기 제1 화소 전극은 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여; 상기 액정셀의 극성이 프레임 단위로 인버젼되 게 한다.
상기 공통 전극은 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여; 상기 액정셀의 극성이 프레임 단위로 인버젼되게 한다.
상기 제1 화소 전극은 수직 또는 수평 라인 단위로 분할된 라인 전극 구조로 형성된다.
상기 제1 화소 전극은 수평 또는 수직 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 제2 화소 전극은 상기 수평 또는 수직 라인 단위로 번갈아가면서 상기 정극성 및 부극성 전압을 공급하여; 상기 액정셀의 극성이 수평 또는 수직 라인 단위로 인버젼되게 한다.
상기 제1 화소 전극이 상기 수평 라인 단위로 분할된 경우, 상기 박막 트랜지스터는 인접한 2개의 게이트 라인과 교번적으로 접속된다.
상기 데이터 라인은 상기 수평 및 수직 라인 단위로 극성이 인버젼되는 데이터 전압을 공급하여, 상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 한다.
그리고, 본 발명에 따른 3전극 액정 패널의 구동 방법은 제1 기판 상에 형성된 제1 화소 전극에 최대 전압 및 최소 전압을 선택적으로 공급하는 단계와; 상기 제1 기판과 액정을 사이에 둔 제2 기판의 공통 전극에 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하는 단계와; 상기 제1 화소 전극과 절연막을 사이에 두고 중첩된 제2 화소 전극에 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하는 단계를 포함하여, 상기 액정을 교류 구동한다.
본 발명의 다른 특징에 따른 3전극 액정 패널의 구동 방법은 제1 기판 상에 형성된 공통 전극에 최대 전압 및 최소 전압을 선택적으로 공급하는 단계와; 상기 제1 기판과 액정을 사이에 둔 제2 기판의 제1 화소 전극에 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하는 단계와; 상기 제1 화소 전극과 절연막을 사이에 두고 중첩된 제2 화소 전극에 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하는 단계를 포함하여, 상기 액정을 교류 구동한다.
상기 정극성 및 부극성 데이터 전압은 데이터 라인 및 박막 트랜지스터를 통해 공급된다.
상기 최대 전압 및 최소 전압은 패드를 통해 공급된다.
액정셀마다 도트 전극 구조로 형성된 상기 제1 화소 전극이 수직 및 수평 방향으로 인접한 제1 화소 전극과 상반된 상기 최대 전압 및 최소 전압 중 어느 하나의 전압을 공급하고, 상기 액정셀마다 독립된 상기 제2 화소 전극이 상기 수직 및 수평 방향으로 인접한 제2 화소 전극과 상반된 극성의 데이터 전압을 공급하여, 상기 액정셀의 극성이 액정셀 단위로 인버젼되게 한다.
전면 전극 구조로 형성된 상기 제1 화소 전극이 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 액정셀마다 독립된 상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여; 상기 액정셀의 극성이 프레임 단위로 인버젼되게 한다.
전면 전극 구조로 형성된 상기 공통 전극이 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고, 액정셀마다 독립된 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여; 상기 액정셀의 극성이 프레임 단위로 인버젼되게 한다.
수평 라인 단위로 분할된 상기 제1 화소 전극은 그 수평 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 액정셀마다 독립된 제2 화소 전극은 상기 수평 라인 단위로 번갈아가면서 상기 정극성 및 부극성 전압을 공급하여; 상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 한다.
수직 라인 단위로 분할된 상기 제1 화소 전극은 그 수직 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 액정셀마다 독립된 제2 화소 전극은 상기 수직 라인 단위로 번갈아가면서 상기 정극성 및 부극성 전압을 공급하여 상기 액정셀의 극성이 수직 라인 단위로 인버젼되게 한다.
상기 액정셀 단위로 분할된 상기 제2 화소 전극이 박막 트랜지스터와 접속되고, 그 박막 트랜지스터가 인접한 2개의 게이트 라인과 교번적으로 접속된 경우, 수평 라인 단위로 분할된 상기 제1 화소 전극은 그 수평 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고; 상기 박막 트랜지스터와 접속된 데이터 라인은 상기 수평 및 수직 라인 단위로 극성이 인버젼되는 데이터 전압을 공급하여, 상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 7b를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 3전극 액정 패널 중 2개의 액정셀 부분을 도시한 단면도이다.
도 2에 도시된 3전극 액정 패널은 액정(60)을 사이에 두고 합착된 박막 트랜지스터 기판(40) 및 칼라 필터 기판(50)을 구비한다.
칼라 필터 기판(50)은 상부 기판(50)에 전면 전극 구조의 투명 도전층으로 형성된 형성된 공통 전극(52)을 구비한다. 이러한 공통 전극(52)에는 액정셀 구동시 기준이 되는 기준 전압(V1)이 공급된다. 그리고, 칼라 필터 기판(50)은 상부 기판(52)과 공통 전극(54) 사이에 형성된 칼라 필터 및 블랙 매트릭스(미도시)를 더 포함한다.
박막 트랜지스터 기판(40)은 하부 기판(42) 상에 절연막(46)을 사이에 두고 배치된 제1 및 제2 화소 전극(44, 48)과, 제2 화소 전극(48)과 접속된 박막 트랜지스터(미도시)를 구비한다.
제1 화소 전극(44)은 하부 기판(42) 상에 액정셀 단위, 라인 단위, 또는 칼라 필터 기판(50)의 공통 전극(54)과 같이 일체화된 전면 전극 구조의 투명 도전층으로 형성된다. 이러한 제1 화소 전극(48)에는 패드를 통해 데이터 드라이버로부터의 최대 전압(Vmax) 및 최소 전압(Vmin)이 선택적으로 공급된다.
제2 화소 전극(48)은 절연막(44)을 사이에 두고 제1 화소 전극(44)과 중첩된 스트라이프 형태로 형성되고, 액정셀 단위로 독립되어 박막 트랜지스터와 접속된다. 이러한 제2 화소 전극(48)은 박막 트랜지스터를 통해 데이터 드라이버로부터 공급된 데이터 전압(V2)을 공급받는다. 이에 따라, 제2 화소 전극(48)은 제1 화소 전극(44)과 수평 전계를 형성하거나, 제1 화소 전극(44)과 함께 공통 전극(54)과 수직 전계를 형성하여 액정(60)을 구동하게 된다.
구체적으로, 제2 화소 전극(48)에 공통 전극(54)과 동일한 전압이 인가되고, 제1 화소 전극(44)에 다른 전압이 인가되면 제2 화소 전극(48)은 제1 화소 전극(44)과의 전압차에 따른 수평 방향 전기장을 형성함으로써 액정(60)은 화이트 조건이 된다. 반면에, 제1 및 제2 화소 전극(44, 48)에 동일한 전압이 인가되고, 공통 전극(54)에 다른 전압이 인가되면 제1 및 제2 화소 전극(48)과 공통 전극(54)과의 전압차에 따른 수직 방향 전기장 성분이 커짐으로써 액정(60)은 블랙 조건이 된다.
다시 말하여, 제2 화소 전극(48)의 전압이 공통 전극(54) 보다 제1 화소 전극(48)의 전압과 멀수록 수평 방향 전기장 성분이 증가하여 액정(60)은 화이트 조건이 된다. 반면에, 제2 화소 전극(48)의 전압이 공통 전극(54)의 보다 제1 화소 전극(48)의 전압과 가까울수록 수직 방향 전기장 성분이 증가하여 액정(60)은 블랙 조건이 된다.
이 경우, 액정(60)은 박막 트랜지스터 기판(40) 및 칼라 필터 기판(50) 중 어느 한쪽, 또는 양쪽의 액정이 수직 배향된 배치 외에도, 양쪽의 액정이 수평 배향된 배치에서도 화이트, 블랙 조건이 될 수 있게 된다.
그리고, 액정(60)을 교류 구동하기 위하여 제1 및 제2 화소 전극(44, 48)과 공통 전극(54)은 다음 표 1과 같은 전압을 공급받게 된다.
[표 1]
Figure 112005500155117-pat00001
표 1에서 공통 전극(54)에 공급되는 기준 전압(V1), 제2 화소 전극(48)에 비디오 데이터에 따라 공급되는 데이터 전압(V1+Vb, V1-Vb), 제1 화소 전극(44)에 공급되는 데이터 드라이버의 최대 전압(Vmax) 및 최소 전압(Vmin)은 도 3과 같은 크기 관계를 갖게 된다.
도 3을 참조하면, 교류 구동을 위하여 공통 전극(54)에는 제1 화소 전극(44)에 공급되는 최대 전압(Vmax)과 최소 전압(Vmin) 사이의 중간 전압, 즉 (Vmax+Vmin)/2에 해당되는 기준 전압(V1)이 공급된다. 그리고, 제2 화소 전극(48)에는 최대 전압(Vmax)과 최소 전압(Vmin) 사이의 전압(V2), 즉 Vmax＜V2＜Vmin에 해당되는 데이터 전압(V2=V1+Vb, V2=V1-Vb)이 공급된다. 이에 따라, 액정(60)에는 공통 전극(54)의 기준 전압(V1)을 기준으로 제1 및 제2 화소 전극(44, 48)에 공급된 전압에 따라 정극성(+) 또는 부극성(-) 전압이 공급될 수 있게 된다.
이러한 3전극 액정 패널에서 액정(60)을 교류 구동하는 방법으로는 액정셀 단위로 극성 반전시키는 도트 인버젼, 프레임 단위로 극성 반전시키는 프레임 인버젼, 라인 단위로 극성 반전시키는 라인 인버젼 방법이 이용된다. 이 경우, 공통 전극(54) 및 제2 화소 전극(48)은 인버젼 방법과 상관없이 도 2와 동일한 구조로 형 성되는 반면에, 제1 화소 전극(44)은 인버젼 방법에 따라 서로 다른 전극 구조로 형성되어야만 한다. 구체적으로, 제1 화소 전극(44)은 도트 인버젼을 위해서는 도트 전극 구조로, 프레임 인버젼을 위해서는 전면 전극 구조로, 라인 인버젼을 위해서는 라인 전극 구조로 형성되어야 한다.
도 4는 도트 인버젼 방법에 적용되는 3전극 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도 4에 도시된 박막 트랜지스터 기판은 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 정의된 액정셀 영역별로 형성된 제1 및 제2 화소 전극(64, 48)과, 게이트 라인(GL) 및 데이터 라인(DL)과 제2 화소 전극(48) 사이에 접속된 박막 트랜지스터(T)를 구비한다.
제1 화소 전극(64)은 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 정의된 액정셀 영역 각각에 도트 전극 구조로 형성되고, 동일 극성의 액정셀 영역에 형성된 제1 화소 전극(64)과 공통 접속된다. 예를 들면, 제1 액정셀 영역의 제1 화소 전극(64)은 제3 액정셀 영역의 제1 화소 전극(64)과 접속되고, 제2 액정셀 영역의 제1 화소 전극(64)은 제4 액정셀 영역의 제1 화소 전극(64)와 접속된다. 이에 따라, 정극성(+) 전압이 공급되어질 액정셀 영역의 제1 화소 전극(64)에는 패드를 통해 데이터 드라이버의 최대 전압(Vmax)이 공급되고, 부극성(-) 전압이 공급되어질 액정셀 영역의 제1 화소 전극(64)에는 데이터 드라이버의 최소 전압(Vmin)이 공급된다.
박막 트랜지스터와 접속된 제2 화소 전극(48)은 상기 제1 화소 전극(64)과 절연막을 사이에 두고 중첩된 다수의 스트라이프 구조로 형성된다. 정극성(+) 전압이 공급되어질 액정셀 영역의 제2 화소 전극(48)에는 데이터 라인(DL) 및 박막 트랜지스터(T)를 통해 정극성(+)의 데이터 전압(V2=V1+Vb)이, 부극성(-) 전압이 공급되어질 액정셀 영역의 제2 화소 전극(48)에는 데이터 라인(DL) 및 박막 트랜지스터(T)를 통해 부극성(-)의 데이터 전압(V2=V1-Vb)이 공급된다. 이러한 제2 화소 전극(48)에는 도트 인버젼 구동을 위하여 수평 및 수직 방향으로 인접한 제2 화소 전극(48)과 상반된 극성의 데이터 전압(V2)이 인가된다.
이에 따라, 정극성(+) 액정셀의 제1 및 제2 화소 전극(64, 48) 각각에는 상기 표 1과 같이 최대 전압(Vmax) 및 정극성(+) 데이터 전압(V2=V1+Vb)을 공급하고, 부극성(-) 액정셀의 제1 및 제2 화소 전극(64, 48) 각각에는 최소 전압(Vmin) 및 부극성(-) 데이터 전압(V2=V1+Vb)을 공급할 수 있게 된다. 그리고, 공통 전극에는 기준 전압(V1)이 공급된다. 이 결과, 도 4에 도시된 박막 트랜지스터 기판을 이용한 3전극 액정 패널은 도트 인버젼 방법으로 구동될 수 있게 된다.
도 5는 프레임 인버젼 방법에 적용되는 3전극 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도 5에 도시된 박막 트랜지스터 기판은 도 4에 도시된 박막 트랜지스터 기판과 대비하여 제1 화소 전극(74)이 일체화되어 전면 전극 구조로 형성된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 5에 도시된 제1 화소 전극(74)은 칼라 필터 기판의 공통 전극과 같이 전 면 전극 구조로 일체화되어 형성된다. 이러한 제1 화소 전극(74)에는 패드를 통해 데이터 드라이버의 최대 전압(Vmax) 및 최소 전압(Vmin)이 프레임 단위로 번갈아가며 공급된다. 제2 화소 전극(48)에는 데이터 라인(DL) 및 박막 트랜지스터(T)를 통해 정극성(+)의 데이터 전압(V2=V1+Vb) 및 부극성(-)의 데이터 전압(V2=V1-Vb)이 프레임 단위로 번갈아가며 공급된다. 이에 따라, 정극성(+) 프레임에서는 제1 및 제2 화소 전극(74, 48) 각각에 상기 표 1과 같이 최대 전압(Vmax) 및 정극성(+) 데이터 전압(V2=V1+Vb)을 공급하고, 부극성(-) 프레임에서는 제1 및 제2 화소 전극(64, 48) 각각에 최소 전압(Vmin) 및 부극성(-) 데이터 전압(V2=V1+Vb)을 공급할 수 있게 된다. 그리고, 공통 전극에는 기준 전압(V1)이 공급된다.
이와 달리, 제1 화소 전극(74)에 기준 전압(V1)을 공급하고, 공통 전극에 최대 전압(Vmax) 및 최소 전압(Vmin)을 프레임 단위로 번갈아 공급하기도 한다.
이 결과, 도 5에 도시된 박막 트랜지스터 기판을 이용한 3전극 액정 패널은 프레임 인버젼 방법으로 구동될 수 있게 된다.
도 6는 라인 인버젼 방법에 적용되는 3전극 액정 패널 중 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도 6에 도시된 박막 트랜지스터 기판은 도 4에 도시된 박막 트랜지스터 기판과 대비하여 제1 화소 전극(84)이 수평 라인 단위로 분할된 라인 전극 구조로 형성된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 6에 도시된 제1 화소 전극(84)은 수평 라인 단위로 분할된 라인 전극 구 조로 형성된다. 이러한 제1 화소 전극(84)에는 패드를 통해 최대 전압(Vmax) 및 최소 전압(Vmin)이 수평 라인 단위로 번갈아가며 공급된다. 제2 화소 전극(48)에는 데이터 라인(DL) 및 박막 트랜지스터(T)를 통해 정극성(+)의 데이터 전압(V2=V1+Vb) 및 부극성(-)의 데이터 전압(V2=V1-Vb)이 수평 라인 단위로 번갈아가며 공급된다. 이에 따라, 정극성(+) 수평 라인에는 제1 및 제2 화소 전극(74, 48) 각각에 상기 표 1과 같이 최대 전압(Vmax) 및 정극성(+) 데이터 전압(V2=V1+Vb)을 공급하고, 부극성(-) 수평 라인에는 제1 및 제2 화소 전극(64, 48) 각각에 최소 진압(Vmin) 및 부극성(-) 데이터 전압(V2=V1+Vb)을 공급할 수 있게 된다. 그리고, 공통 전극에는 기준 전압(V1)이 공급된다.
이 결과, 도 6에 도시된 박막 트랜지스터 기판을 이용한 3전극 액정 패널은 라인 인버젼 방법으로 구동될 수 있게 된다.
한편, 제1 화소 전극(84)가 수직 라인 단위로 분할되어 형성되어 수직 라인 단위로 번갈아가면서 최대 전압(Vmax) 및 최소 전압(Vmin)을 공급하고, 상기 제2 화소 전극(48)이 데이터 라인 단위로 번갈아가면서 정극성 및 부극성 데이터 전압이 공급하면 3전극 액정 패널은 칼럼 인버젼 방식으로 구동될 수 있게 된다.
도 7은 라인 인버젼 방법에 적용되는 3전극 액정 패널 중 박막 트랜지스터 기판의 다른 구조를 도시한 평면도이다.
도 7에 도시된 박막 트랜지스터 기판은 도 6에 도시된 박막 트랜지스터 기판과 대비하여 한 수평 라인에 포함된 박막 트랜지스터가 2개의 게이트 라인(GLe, GLo)과 교번적으로 접속된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중 복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 7에 도시된 제1 화소 전극(84)은 수평 라인 단위로 분할된 라인 전극 구조로 형성된다. 이러한 제1 화소 전극(84)에는 패드를 통해 최대 전압(Vmax) 및 최소 전압(Vmin)이 수평 라인 단위로 번갈아가며 공급된다.
한 수평 라인에 포함된 박막 트랜지스터(TFT)는 2개의 게이트 라인(GLe, GLo)과 교번적으로 접속되고, 이러한 박막 트랜지스터(TFT)의 접속 구조는 수평 라인마다 동일하게 반복된다. 이에 따라, 도트 인버젼용 데이터 드라이버를 이용하는 경우에도 액정셀들을 라인 인버젼 구동할 수 있게 된다.
예를 들면, 제1 게이트 라인(GL1)이 구동되는 제1 수평 기간에서, 데이터 라인(DL2, DL4) 및 박막 트랜지스터(TFT)를 통해 제1 수평 라인 중 제2 및 제4 액정셀 영역의 제2 화소 전극(48)에 정극성(+)의 데이터 전압(V2=V1+Vb)를 공급한다. 그리고, 제2 게이트 라인(GL2)이 구동되는 제2 수평 기간에서, 데이터 라인(DL1, DL3) 및 박막 트랜지스터를 통해 제1 수평 라인 중 제1 및 제3 액정셀 영역의 제2 화소 전극(48)에 부극성(-)의 데이터 전압(V2=V1-Vb)를 공급한다. 이 경우, 제1 수평 라인의 제1 화소 전극(94)에는 최대 전압(Vmax)을, 공통 전극에는 기준 전압(V1)을 공급한다. 이에 따라, 제1 수평 라인에는 정극성(+) 전압이 공급된다.
또한, 상기 제2 수평 기간에서, 데이터 라인(DL2, DL4) 및 박막 트랜지스터(TFT)를 통해 제2 수평 라인 중 제2 및 제4 액정셀 영역의 제2 화소 전극(48)에 부극성(-)의 데이터 전압(V2=V1-Vb)을 공급한다. 그리고, 그리고, 제3 게이트 라인(GL3)이 구동되는 제3 수평 기간에서, 데이터 라인(DL1, DL3) 및 박막 트 랜지스터를 통해 제2 수평 라인 중 제1 및 제3 액정셀 영역의 제2 화소 전극(48)에 정극성(+)의 데이터 전압(V2=V1+Vb)를 공급한다. 이 경우, 제2 수평 라인의 제2 화소 전극(94)에는 최소 전압(Vmin)을, 공통 전극에는 기준 전압(V1)을 공급한다. 이에 따라, 제2 수평 라인에는 정극성(+) 전압이 공급된다.
이 결과, 도 7에 도시된 박막 트랜지스터 기판을 이용한 3전극 액정 패널은 도트 인버젼용 데이터 드라이버를 이용하여 라인 인버젼 방법으로 구동될 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 3전극 액정 패널 및 그 구동 방법은 제1 화소 전극에는 데이터 드라이버의 최대 전압(Vmax) 및 최소 전압(Vmin)을 선택적으로 공급하고, 공통 전극에는 최대 전압(Vmax) 및 최소 전압(Vmin) 사이의 중간 전압을 기준 전압(V1)으로 공급하며, 제2 화소 전극에는 상기 최대 전압(Vmax) 및 최소 전압(Vmin) 사이의 범위에서 상기 기준 전압(V1)을 기준으로 한 정극성 데이터 전압(V2=V1+Vb) 및 부극성 데이터 전압(V2=V1-Vb)를 선택적으로 공급함으로써 액정을 교류 구동할 수 있게 된다.
또한, 본 발명에 따른 3전극 액정 패널 및 그 구동 방법은 인버젼 방법에 따라 제1 화소 전극의 전극 구조를 다르게 구비하고, 3전극을 포함하는 액정셀들 각각에 상기 전압을 공급함으로써 액정셀들을 도트 인버젼, 프레임 인버젼, 라인 인버젼 방식으로 구동할 수 있게 된다.
또한, 본 발명에 따른 3전극 액정 패널 및 그 구동 방법은 수평 라인 전극 구조의 제1 화소 전극과, 제2 화소 전극과 접속된 박막 트랜지스터가 인접한 2개의 게이트 라인과 교번적으로 접속되게 함으로써 도트 인버젼용 데이터 드라이버를 이용하여 액정셀들을 라인 인버젼 방식으로 구동할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (28)

  1. 제1 기판 상에 절연막을 사이에 두고 배치된 제1 및 제2 화소 전극과;
    상기 제1 기판과 액정을 사이에 두고 합착된 제2 기판에 배치된 공통 전극을 구비하고;
    상기 제1 화소 전극은 최대 전압 및 최소 전압을 선택적으로 공급하고,
    상기 공통 전극은 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하고,
    상기 제2 화소 전극은 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하여,
    상기 액정을 교류 구동하는 것을 특징으로 하는 액정 패널.
  2. 제1 기판 상에 절연막을 사이에 두고 배치된 제1 및 제2 화소 전극과;
    상기 제1 기판과 액정을 사이에 두고 합착된 제2 기판에 배치된 공통 전극을 구비하고;
    상기 공통 전극은 최대 전압 및 최소 전압을 선택적으로 공급하고,
    상기 제1 화소 전극은 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하고,
    상기 제2 화소 전극은 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하여, 상기 액정을 교류 구동하는 것을 특징으로 하는 액정 패널.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 제1 기판 상에서 상기 제2 화소 전극과 접속되어 구동 회로로부터의 상기 정극성 및 부극성 데이터 전압을 공급하는 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속된 게이트 라인 및 데이터 라인과;
    상기 제1 기판 상에서 상기 제1 화소 전극과 접속되어 구동 회로로부터의 상기 최대 전압 및 최소 전압을 공급하는 패드를 추가로 구비하는 것을 특징으로 하는 액정 패널.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 화소 전극의 전압이 상기 공통 전극 보다 상기 제1 화소 전극의 전압과 멀수록 수평 방향 전기장 성분이 증가하여 상기 액정은 화이트 조건 쪽으로 구동되고, 가까울수록 수직 방향 전기장 성분이 증가하여 상기 액정은 블랙 조건 쪽으로 구동되는 것을 특징으로 하는 액정 패널.
  6. 제 1 항에 있어서,
    상기 제1 화소 전극이 상기 최대 전압을, 상기 제2 화소 전극이 상기 정극성 데이터 전압을 공급하면 상기 액정에는 정극성 전압이 인가되고,
    상기 제1 화소 전극이 상기 최소 전압을, 상기 제2 화소 전극이 상기 부극성 데이터 전압을 공급하면 상기 액정에는 부극성 전압이 인가되는 것을 특징으로 하는 액정 패널.
  7. 제 3 항에 있어서,
    상기 공통 전극은 일체화된 전면 전극 구조로,
    상기 제1 화소 전극은 상기 게이트 라인 및 데이터 라인의 교차로 정의된 액정셀마다 독립되고 동일 극성의 다른 액정셀에 형성된 제1 화소 전극과 공통 접속된 것을 특징으로 하는 액정 패널.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 제1 화소 전극이 수직 및 수평 방향으로 인접한 제1 화소 전극과 상반된 상기 최대 전압 및 최소 전압 중 어느 하나의 전압을 공급하고,
    상기 제2 화소 전극이 상기 수직 및 수평 방향으로 인접한 제2 화소 전극과 상반된 극성의 데이터 전압을 공급하여,
    상기 액정셀의 극성이 액정셀 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널.
  10. 제 7 항에 있어서,
    상기 제1 화소 전극은 일체화된 전면 전극 구조로 형성된 것을 특징으로 하는 액정 패널.
  11. 제 10 항에 있어서,
    상기 제1 화소 전극은 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 프레임 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널.
  12. 제 10 항에 있어서,
    상기 공통 전극은 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 프레임 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널.
  13. 제 7 항에 있어서,
    상기 제1 화소 전극은 수직 또는 수평 라인 단위로 분할된 라인 전극 구조로 형성된 것을 특징으로 하는 액정 패널.
  14. 제 13 항에 있어서,
    상기 제1 화소 전극은 수평 또는 수직 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    상기 제2 화소 전극은 상기 수평 또는 수직 라인 단위로 번갈아가면서 상기 정극성 및 부극성 전압을 공급하여;
    상기 액정셀의 극성이 수평 또는 수직 라인 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널.
  15. 제 13 항에 있어서,
    상기 제1 화소 전극이 상기 수평 라인 단위로 분할된 경우,
    상기 박막 트랜지스터는 인접한 2개의 게이트 라인과 교번적으로 접속되며,
    상기 데이터 라인은 상기 수평 및 수직 라인 단위로 극성이 인버젼되는 데이터 전압을 공급하여 상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널.
  16. 삭제
  17. 제1 기판 상에 형성된 제1 화소 전극에 최대 전압 및 최소 전압을 선택적으로 공급하는 단계와;
    상기 제1 기판과 액정을 사이에 둔 제2 기판의 공통 전극에 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하는 단계와;
    상기 제1 화소 전극과 절연막을 사이에 두고 중첩된 제2 화소 전극에 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하는 단계를 포함하여,
    상기 액정을 교류 구동하는 것을 특징으로 하는 액정 패널의 구동 방법.
  18. 제1 기판 상에 형성된 공통 전극에 최대 전압 및 최소 전압을 선택적으로 공급하는 단계와;
    상기 제1 기판과 액정을 사이에 둔 제2 기판의 제1 화소 전극에 상기 최대 전압 및 최소 전압 사이의 중간 전압을 기준 전압으로 공급하는 단계와;
    상기 제1 화소 전극과 절연막을 사이에 두고 중첩된 제2 화소 전극에 상기 최대 전압 및 최소 전압 사이의 범위에서 상기 기준 전압을 기준으로 한 정극성 데이터 전압 및 부극성 데이터 전압을 공급하는 단계를 포함하여,
    상기 액정을 교류 구동하는 것을 특징으로 하는 액정 패널의 구동 방법.
  19. 삭제
  20. 삭제
  21. 제 17 항에 있어서,
    상기 제2 화소 전극의 전압이 상기 공통 전극 보다 상기 제1 화소 전극의 전압과 멀수록 수평 방향 전기장 성분이 증가하여 상기 액정은 화이트 조건 쪽으로 구동되고, 가까울수록 수직 방향 전기장 성분이 증가하여 상기 액정은 블랙 조건 쪽으로 구동되는 것을 특징으로 하는 액정 패널의 구동 방법.
  22. 제 17 항에 있어서,
    상기 제1 화소 전극이 상기 최대 전압을, 상기 제2 화소 전극이 상기 정극성 데이터 전압을 공급하면 상기 액정에는 정극성 전압이 인가되고,
    상기 제1 화소 전극이 상기 최소 전압을, 상기 제2 화소 전극이 상기 부극성 데이터 전압을 공급하면 상기 액정에는 부극성 전압이 인가되는 것을 특징으로 하는 액정 패널의 구동 방법.
  23. 제 17 항에 있어서,
    액정셀마다 도트 전극 구조로 형성된 상기 제1 화소 전극이 수직 및 수평 방향으로 인접한 제1 화소 전극과 상반된 상기 최대 전압 및 최소 전압 중 어느 하나의 전압을 공급하고,
    상기 액정셀마다 독립된 상기 제2 화소 전극이 상기 수직 및 수평 방향으로 인접한 제2 화소 전극과 상반된 극성의 데이터 전압을 공급하여,
    상기 액정셀의 극성이 액정셀 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
  24. 제 17 항에 있어서,
    전면 전극 구조로 형성된 상기 제1 화소 전극이 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    액정셀마다 독립된 상기 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 프레임 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
  25. 제 18 항에 있어서,
    전면 전극 구조로 형성된 상기 공통 전극이 프레임 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    액정셀마다 독립된 제2 화소 전극은 프레임 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 프레임 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
  26. 제 17 항에 있어서,
    수평 라인 단위로 분할된 상기 제1 화소 전극은 그 수평 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    액정셀마다 독립된 제2 화소 전극은 상기 수평 라인 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
  27. 제 17 항에 있어서,
    수직 라인 단위로 분할된 상기 제1 화소 전극은 그 수직 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    액정셀마다 독립된 제2 화소 전극은 상기 수직 라인 단위로 번갈아가면서 상기 정극성 및 부극성 데이터 전압을 공급하여;
    상기 액정셀의 극성이 수직 라인 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
  28. 제 17 항에 있어서,
    액정셀 단위로 분할된 상기 제2 화소 전극이 박막 트랜지스터와 접속되고, 그 박막 트랜지스터가 인접한 2개의 게이트 라인과 교번적으로 접속된 경우,
    수평 라인 단위로 분할된 상기 제1 화소 전극은 그 수평 라인 단위로 번갈아가면서 상기 최대 전압 및 최소 전압을 공급하고;
    상기 박막 트랜지스터와 접속된 데이터 라인은 상기 수평 및 수직 라인 단위로 극성이 인버젼되는 데이터 전압을 공급하여,
    상기 액정셀의 극성이 수평 라인 단위로 인버젼되게 하는 것을 특징으로 하는 액정 패널의 구동 방법.
KR1020040118562A 2004-12-31 2004-12-31 액정 표시 패널 및 그 구동 방법 KR101122002B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040118562A KR101122002B1 (ko) 2004-12-31 2004-12-31 액정 표시 패널 및 그 구동 방법
US11/301,145 US7705813B2 (en) 2004-12-31 2005-12-13 Liquid crystal display panel and method of driving the same
CNB2005101350380A CN100416352C (zh) 2004-12-31 2005-12-21 液晶显示板及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118562A KR101122002B1 (ko) 2004-12-31 2004-12-31 액정 표시 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20060078575A KR20060078575A (ko) 2006-07-05
KR101122002B1 true KR101122002B1 (ko) 2012-02-29

Family

ID=36639806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118562A KR101122002B1 (ko) 2004-12-31 2004-12-31 액정 표시 패널 및 그 구동 방법

Country Status (3)

Country Link
US (1) US7705813B2 (ko)
KR (1) KR101122002B1 (ko)
CN (1) CN100416352C (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US8654083B2 (en) 2006-06-09 2014-02-18 Apple Inc. Touch screen liquid crystal display
KR101264693B1 (ko) * 2006-06-30 2013-05-16 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 구동방법
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
EP2083314A1 (en) * 2008-01-24 2009-07-29 TPO Displays Corp. Liquid crystal display device
KR101480002B1 (ko) * 2008-02-20 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI486673B (zh) * 2008-09-01 2015-06-01 Au Optronics Corp 液晶顯示面板及其畫素結構
JP5638252B2 (ja) * 2010-01-29 2014-12-10 株式会社ジャパンディスプレイ 液晶表示装置
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
CN103620483A (zh) * 2011-06-27 2014-03-05 夏普株式会社 液晶驱动装置和液晶显示装置
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法
WO2013054745A1 (ja) * 2011-10-14 2013-04-18 シャープ株式会社 液晶駆動方法及び液晶表示装置
CN104090437B (zh) * 2014-06-26 2016-08-17 京东方科技集团股份有限公司 一种阵列基板、显示装置、母板及其检测方法
CN104808844A (zh) * 2015-04-03 2015-07-29 深超光电（深圳）有限公司 触控显示装置
CN109581758B (zh) * 2017-09-28 2020-11-17 京东方科技集团股份有限公司 显示面板及显示装置
CN108181734A (zh) * 2018-01-30 2018-06-19 京东方科技集团股份有限公司 显示面板和显示装置
TWI660338B (zh) * 2018-03-08 2019-05-21 友達光電股份有限公司 畫素電路及其驅動方法
CN113823239B (zh) * 2021-09-27 2023-02-28 惠州华星光电显示有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055892A (ko) * 2001-12-27 2003-07-04 엘지.필립스 엘시디 주식회사 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368515B2 (ja) * 2000-10-31 2009-11-18 シャープ株式会社 液晶表示パネル
CN1141693C (zh) * 2001-01-21 2004-03-10 达碁科技股份有限公司 一种低驱动电压的液晶显示器
JP3788259B2 (ja) * 2001-03-29 2006-06-21 株式会社日立製作所 液晶表示装置
JP4253521B2 (ja) * 2003-03-20 2009-04-15 富士フイルム株式会社 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055892A (ko) * 2001-12-27 2003-07-04 엘지.필립스 엘시디 주식회사 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20060145987A1 (en) 2006-07-06
KR20060078575A (ko) 2006-07-05
US7705813B2 (en) 2010-04-27
CN1797085A (zh) 2006-07-05
CN100416352C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
US7705813B2 (en) Liquid crystal display panel and method of driving the same
CN107255895B (zh) 阵列基板和液晶显示装置及驱动方法
US9348188B2 (en) Liquid crystal display
US7319448B2 (en) Liquid crystal display device and method for driving the same
KR101607702B1 (ko) 액정 표시 장치
US8848151B2 (en) Liquid crystal display device
KR101354406B1 (ko) 액정표시장치
KR101623593B1 (ko) 액정표시장치
KR101641958B1 (ko) 액정 표시 장치
KR101725341B1 (ko) 액정 표시 장치
US6654075B1 (en) Liquid crystal display device and method for fabricating the same
JP4728045B2 (ja) 液晶表示装置
US20080284708A1 (en) Liquid Crystal Display Device
KR20020052137A (ko) 액정표시장치
US20060139543A1 (en) In-plane switching mode liquid crystal display device
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
CN109164611B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
KR100218041B1 (ko) 액정표시소자 및 액정표시소자의 구동방법
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR20120008381A (ko) 액정 표시 장치
KR100637062B1 (ko) 액정 표시 장치 및 그 구동 방법
CN108873415B (zh) 液晶显示装置及驱动方法
JP5159687B2 (ja) 液晶表示装置
KR101689849B1 (ko) 액정 표시 장치
KR20040059067A (ko) 액정 패널의 구조 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 9