JP2856172B2 - アクティブマトリックス液晶表示パネル - Google Patents

アクティブマトリックス液晶表示パネル

Info

Publication number
JP2856172B2
JP2856172B2 JP24304496A JP24304496A JP2856172B2 JP 2856172 B2 JP2856172 B2 JP 2856172B2 JP 24304496 A JP24304496 A JP 24304496A JP 24304496 A JP24304496 A JP 24304496A JP 2856172 B2 JP2856172 B2 JP 2856172B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
parallel
electrode
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24304496A
Other languages
English (en)
Other versions
JPH1090682A (ja
Inventor
真一 西田
照晃 鈴木
成嘉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP24304496A priority Critical patent/JP2856172B2/ja
Publication of JPH1090682A publication Critical patent/JPH1090682A/ja
Application granted granted Critical
Publication of JP2856172B2 publication Critical patent/JP2856172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、透明絶縁性基板で
液晶を挟んだ構造のアクティブマトリックス液晶表示パ
ネルに関する。
【0002】
【従来の技術】図8(a)は、従来例の説明図、
(b),(c)は、(a)を作成するプロセスの説明図
である。
【0003】薄膜電界効果型トランジスタ(以下TFT
と記す)を画素のスイッチング素子として用いるアクテ
ィブマトリックス液晶表示パネル(以下AMLCDと記
す)は高品位の画質を有し、携帯型コンピュータの表示
デバイスあるいは最近では省スペースのデスクトップコ
ンピュータのモニターとして幅広く用いられている。
【0004】近年、液晶表示の高画質化を目的として、
視野角特性を向上させるために、横方向電界を利用した
いわゆるインプレインスイッチングモードと呼ばれる表
示方法が提案されている(例えばアジアディスプレイ’
96)。これは、各画素でTFTに櫛歯形状の画素電極
3を形成し、同じ面内に同様な櫛歯形状を有する対向電
極4を形成し、これらの間に電圧を印加して、液晶層面
内に平行な電界を形成することにより、液晶のダイレク
タの向きを変化させ、これによって透過光量を制御する
ものである。
【0005】この液晶表示方式では、ダイレクタが液晶
層面内にほぼ平行な向きにのみ動くので、TNモードの
場合のように、ダイレクタが液晶面内からはずれて立ち
上がり、ダイレクタの方向から見込んだときと、液晶層
法線方向から見込んだときで、透過光量と印加電圧の関
係が大きく異なってしまうという問題は発生せず、非常
に広い視角から見て、ほぼ同様な画像を得ることができ
る。
【0006】このような表示方式は、画面サイズが大き
くなったときに特に有効であるが、画面サイズを大きく
していった場合の問題点の一つは、基板サイズの増大に
伴って装置コストが増大し、それが液晶パネルのコスト
として大きな比重を占めるため、価格が高くなる点にあ
る。したがって、大面積になればなるほど、液晶パネル
の作成プロセスを簡略化し、これを低コスト化すること
が求められる。
【0007】TFT工程を簡略化するためには、例えば
図8(a)に示す構造を有するTFTアレイが提案され
ている。この方法によれば、横方向電界を形成するTF
Tアレイを形成するのに、図(b),(c)に示すよう
に、2回のみの露光により作成することができる。
【0008】
【発明が解決しようとする課題】しかし、図8(a)の
構造の場合、工程が短縮されるものの、画素電極と対向
電極とを同層で形成することになるので、画素電極の電
位を安定化させ画質を向上させるために必要な蓄積容量
を構成する際に、通常行うように、画素電極と対向電極
とをオーバーラップさせることができない。したがっ
て、液晶を駆動する横方向電界を発生させるように互い
に平行に設けられた画素電極と対向電極との間に存在す
る表示部の容量のみによって、画素の電荷保持を行うこ
とになる。この場合、画素電極−対向電極間の容量は、
両者の間の電位差に伴って大きく変化し、かつ、これら
の間の距離が一定に設計されるため、容量値を大きくと
ることができない。この結果、画質が不安定となり、し
み,むら等が発生しやすい状態となる。
【0009】本発明の目的は、上述のようにTFT工程
を簡略化し、画素電極と対向電極とを同層で形成した場
合でも、画素電極と対向電極との電位差にほとんど依存
せず安定で、かつ大きな容量を得ることのできる構造を
有するアクティブマトリックス液晶表示パネルを提供す
ることにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明によるアクティブマトリックス液晶表示
パネルは、絶縁性基板上に、格子状に配置して交差させ
た平行な複数の走査線および平行な複数の信号線と、走
査線と信号線の各交点近傍に設けた能動素子と、能動素
子に接続された画素電極と、画素電極との間に電圧を印
加することのできる対向電極とが配置され、もう一つの
透明絶縁性基板との間に挟持した液晶層を、画素電極と
対向電極の間に印加した電圧によって発生させる液晶層
にほぼ平行な電界によって表示を制御する構造の液晶表
示パネルにおいて、この液晶が正の誘電率異方性を有
し、電圧無印加の状態で基板に平行でかつ、画素電極に
平行でないある一定の方向に均一に配向させ、かつ前記
画素電極の一部と前記対向電極の一部とが、互いに平行
に、かつ、液晶の配向方向に垂直に配置されていること
を特徴とする。
【0011】また、第2の発明によるアクティブマトリ
ックス液晶表示パネルは、この液晶が負の誘電率異方性
を有し、電圧無印加の状態で基板に平行でかつ、画素電
極に垂直でないある一定の方向に均一に配向させ、かつ
前記画素電極の一部と前記対向電極の一部とが、互いに
平行に、かつ、液晶の配向方向に平行に配置されている
ことを特徴とする。
【0012】ここで、本発明のアクティブマトリックス
液晶表示パネルの好ましい態様では、画素電極、対向電
極およびこの対向電極に電位を供給するバスラインが、
同層で形成されている。これにより、工程を簡略化する
ことができる。
【0013】以下、本発明のもたらす作用について説明
する(後述の図1参照)。以下の説明では、正の誘電率
異方性を有する液晶についてのみ説明を行うが、負の誘
電率異方性を有する液晶の場合でも、ほぼ同様のことが
云える。
【0014】横方向電界を利用するアクティブマトリッ
クス液晶表示パネルでは、液晶を一方向に均一に配向さ
せ、これと0度よりも大きく45度以下の一定の角度を
有する方向に、画素電極と対向電極とを平行に形成し、
両電極間に横方向電界を発生させ、これにより液晶分子
を回転させて、透過光を制御する。
【0015】本発明では、表示部の他に、液晶の配向方
向に対して垂直な方向に、画素電極および対向電極を互
いに平行に対向させた構造を有する。この部分では、画
素電極と対向電極間に電圧が印加されても、この間に形
成される電界は、電極に垂直で液晶層にほぼ平行に形成
されるので、液晶の初期配向の方向に一致する。したが
って、電圧を変化させても、液晶のダイレクタの向きは
変化せず、この部分の画素電極と対向電極との間の容量
は、電圧に依存せず一定となる。また、電圧を印加して
も常に黒表示が維持されるので、この領域を遮光するよ
うな構造は不要であるという利点もある。
【0016】また、画素電極と対向電極との間の距離
は、両者の間で短絡が起きない程度まで狭めても、動作
上なんら支障を与えないので、この部分で形成する蓄積
容量値を大きく確保することができる。
【0017】以上のようにして、本発明による構造を用
いれば、限られた面積で、安定な蓄積容量を効率よくア
クティブマトリックス液晶表示素子内に作り込むことが
できる。
【0018】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
【0019】図1は、本発明のアクティブマトリックス
表示パネルの第1の実施の形態の説明図である。図1を
参照すると、画素を構成する画素電極3は、走査線1を
ゲート電極とする薄膜トランジスタのソース電極に接続
されている。この薄膜トランジスタのドレイン電極5は
信号線2に接続される。画素電極3は、信号線2と平行
に長手方向を有する部分3aと、一方向に定められたラ
ビング方向6に垂直な方向に長手方向を有する部分3b
とからなる。一方、対向電極4は対向電極バスライン4
0 に接続されており、信号線2と平行に長手方向を有す
る部分4aと、ラビング方向6に垂直な方向に長手方向
を有する部分4bからなる。
【0020】実際のアクティブマトリックス表示パネル
は、図1で表される画素が一定数マトリックス状に配置
された透明絶縁性基板と、カラーフィルターが形成され
たもう一方の透明絶縁性基板とを一定の間隔で張り合わ
せ、この間に正の誘電率異方性を有する液晶を挟持さ
せ、両方の透明絶縁性基板の外側に、各々偏光フィルム
を添付してなるものである。
【0021】ここで、ラビング方向6は、信号線に対し
て0度よりも大きく45度よりも小さい一定の角度をな
す向きに設定される。
【0022】画素電極3のうち信号線2と平行に長手方
向を有する部分3aは、対向電極4のうち信号線2と平
行に長手方向を有する部分4aと互いに平行に対向し、
画素電極3に薄膜トランジスタを介して一定の電位を書
き込みこれを保持する際に、対向電極4との間に発生す
る電界は、平行な両部分3aと4aに垂直な方向、すな
わち信号線2に対して垂直な方向に発生する。この電界
により、平行な部分3aと4aの間の正の誘電率異方性
を有する液晶のダイレクタの向きは信号線2となす角が
大きくなる方向に回転し、この回転角を制御することに
より、透過する光量を制御することができる構造となっ
ている。
【0023】一方、画素電極3のうちラビング方向6に
垂直な方向に長手方向を有する部分3bは、対向電極4
のうちラビング方向6に垂直な方向に長手方向を有する
部分4bと互いに平行に対向している。画素電極3に如
何なる電位が印加された場合でも、対向電極4との間に
発生する電界は、3bおよび4bに垂直な方向、すなわ
ちラビング方向6に平行な方向に発生する。この時、電
界の向きは初期配向の向きに一致するので、電界印加に
伴うダイレクタの向きの変化は殆どない。
【0024】電極3aと電極4aとは、この間の液晶の
回転を制御するため、ある程度両者の電極間隔を広くと
る必要がある。このため、電極3aと電極4aとの間の
容量は、画素電極3の電位によって変化するのに加え
て、十分大きな容量を形成することができない。
【0025】これに対して、電極3bおよび電極4bの
間隔は、これらの間に短絡が起きない範囲で十分に狭く
とることができる。したがって、十分に大きく、かつ画
素電極3の容量によって殆ど変化することなく安定な容
量が、この間に形成される。したがって、電極3bおよ
び電極4bの間の容量は、従来例に示す蓄積容量の役割
を果たすことができ、これによって、画素電極3に蓄積
された電荷がリーク電流によって失われることがなく、
ディスプレイの画質および信頼性が向上する。
【0026】次に、本発明の第2の実施の形態について
説明する。
【0027】図2は、第2の実施形態の説明図である。
図2を参照すると、第1の実施形態との差異は、画素電
極3は、ラビング方向6に対し垂直な方向でなく平行な
方向に長手方向を有する部分3cを有し、対向電極4
は、同様にラビング方向6に対し垂直な方向でなく平行
な方向に長手方向を有する部分4cを有することであ
る。
【0028】実際のアクティブマトリックス表示パネル
は、図2で表される画素が図1と同様に配置されるが、
張り合わされた透明絶縁性基板間に負の誘電率異方性を
有する液晶を挟持させてある点が異なる。
【0029】ここで、ラビング方向6は、信号線に対し
て45度よりも大きく90度よりも小さい一定の角度を
なす向きに設定されることも異なる。
【0030】画素電極3に薄膜トランジスタを介して一
定の電位を書き込みこれを保持する際に、対向電極4と
の間に発生する電界は、信号線2に対して垂直な方向に
発生することは第1の実施の形態の場合と同じである。
しかし、この電界により、3aと4aの間の負の誘電率
異方性を有する液晶のダイレクタの向きは信号線2とな
す角が小さくなる方向に回転し、この回転角を制御する
ことにより、透過する光量を制御することができる構造
となっている。
【0031】一方、画素電極3のうちラビング方向6に
平行な方向に長手方向を有する部分3cは、対向電極4
のうちラビング方向6に垂直な方向に長手方向を有する
部分4cと互いに平行に対向している。画素電極3に如
何なる電位が印加された場合でも、対向電極4との間に
発生する電界は、電極3cおよび4cに垂直な方向、す
なわちラビング方向6に平行な方向に発生する。この
時、電界の向きは初期配向の向きに垂直であるので、電
界印加に伴うダイレクタの向きの変化は殆どない。
【0032】電極3aと電極4aとの電極間隔を広くと
る必要があること、および大きな容量を形成できないこ
とは同様である。
【0033】これに対して、電極3cおよび電極4cの
間隔は、同様にこれらの間に短絡が起きない範囲で十分
に狭くとることができ、したがって同様な経緯により、
ディスプレイの画質および信頼性が向上する。
【0034】次に、本発明の第3の実施の形態について
説明する。
【0035】図3は、第3の実施の形態の説明図であ
る。図3を参照すると、画素を構成する画素電極3は、
走査線1を一方の電極とする薄膜ダイオードの他方の電
極に接続され、対向電極4は信号線2に接続されている
点は、第1の実施形態と異なる。しかし、画素電極3の
構成部分3aと3bおよび対向電極4の構成部分4aと
4bの方向は、いずれも第1の実施の形態の場合と同じ
である。
【0036】一定の間隔で張り合わせた透明絶縁性基板
の間に正の誘電率異方性を有する液晶を挟持させる点も
第1の実施の形態の場合と同じである。
【0037】ここで、ラビング方向6の信号線に対する
角度設定も第1の実施の場合と同じである。
【0038】画素電極3と対向電極4の間に発生する電
界の方向、正の誘電率異方性を有する液晶のダイレクタ
の向き、この回転角および透過する光量の制御構造も、
第1の実施例の場合と同じである。
【0039】画素電極3と対向電極4の間に発生するる
電界は、ラビング方向6に平行な方向で、初期配向の向
きに平行であるので、電界印加に伴うダイレクタの向き
の変化は殆どない点も同じである。
【0040】電極3aと電極4aとの間の容量は、画素
電極3の電位によって変化するのに加えて、十分大きな
容量を形成することができない点も同じである。
【0041】これに対して、電極3bと電極4bの間隔
は、これらの間に短絡が起きない範囲で十分に狭くとる
ことができ、この結果ディスプレイの画質および信頼性
が向上する点も同様である。
【0042】次に、本発明の第4の実施の形態について
説明する。
【0043】図4は、第4の実施の形態の説明図であ
る。図4を参照すると、画素を構成する画素電極3は、
信号線2を一方の電極とする薄膜ダイオードの他方の電
極に接続され、対向電極4は、走査線1に接続されてい
るは第3の実施の形態場合と異なる。しかし、画素電極
3の部分3a、3bおよび対向電極4の部分4a、4b
の各方向は、第3の実施の形態の場合と同じである。
【0044】その他構造、機能については、第3の実施
形態の場合と全く同じであるので、説明を省略する。
【0045】
【実施例】以下、本発明の各実施の形態の一実施例の作
成プロセスについて説明する。
【0046】図5(a),(b)は、第1の実施の形態
の一実施例を作成するプロセスの説明図、(c)は、
(b)の線CーC’断面図である。
【0047】図5(a),(b)は本実施例のAMLC
Dの作成方法における、AMLCDの工程段階を順に示
す平面図である。
【0048】まず、透光性絶縁基板11上に、10nm
の酸化シリコン膜17をスパッタ法により形成した後、
さらにスパッタ法によりクロム膜12を150nm、プ
ラズマCVD法によりn型非晶質シリコン層13を極め
て薄く堆積し、これらを端面がテーパ形状になるように
ドライエッチし、これを信号線2とドレイン電極5およ
び画素電極3,3a,3bおよび対向電極バスライン4
0 からなる形状でパターニングし、図5(a)に示す構
造を得る。
【0049】さらに、プラズマCVD法で非晶質シリコ
ン膜14を50nm、ゲート絶縁膜となる非晶質窒化シ
リコン膜15を400nm連続的に推積し、これに引き
続き、走査線1となるクロム膜16を150nmスパッ
タ法により堆積させる。これに、走査線1からなるレジ
ストパタンを形成し、クロム膜16、ゲート絶縁膜15
および非晶質シリコン膜14をエッチングによりパタン
形成を行い、図5(b)に示す構造を得る。
【0050】上述の方法では、信号線2となるクロム膜
12を形成後、n型非晶質シリコン膜13を形成し、こ
れを一括でパタン形成した後、非晶質シリコン膜14,
窒化シリコン膜15を形成したが、クロム膜12を形成
後、これをパタン形成し、プラズマCVDで非晶質シリ
コン膜を形成する前にPH3 を含むガス雰囲気中でプラ
ズマ放電を行うことにより、クロム膜12上に選択的に
燐をデポさせることによっても、同様な構造を形成する
ことができる。
【0051】以上のプロセスによりTFTアレイを形成
した透明絶縁性基板11を用いて、通常の液晶セル組立
を行い、アクティブマトリックス液晶表示パネルを得
る。
【0052】本構造からなるアクティブマトリックス液
晶表示パネルでは、2回のみの露光回数でTFTアレイ
を作成できるため、作成プロセスが短くでき、コストが
非常に少なくてすむ。従来の方法では、このようにして
TFTアレイを作成した場合、画素電極3の電荷を保持
させる容量は、通常の信号線に平行な画素電極3aと対
向電極4aとによって形成されるため、書き込まれる画
素電位によって容量が変化すると同時に、容量自体も小
さいため、保持期間中に電荷がリークし、画素電位の時
間変化が生じ、クロストークおよびコントラストの低下
を招いていた。しかし、本発明によれば、画素電極3の
一部3bおよび対向電極4の一部4bをラビング方向6
に垂直に対向させることにより、十分に大きくかつ画素
電位に対して安定な蓄積容量をプロセス数を増加させる
ことなく形成することができ、低コストで高画質なアク
ティブマトリックス表示パネルを得ることができる。
【0053】次に、第2の実施の形態の一実施例の作成
プロセスについて説明する。
【0054】本実施例の作成プロセスの説明図は省略す
る。
【0055】本発明の第2の実施の形態は、本発明の第
1の実施の形態と同様のTFTアレイ工程を経ることに
よって形成される。両者の基本的な相違は、第1の実施
の形態では、正の誘電率異方性を有する液晶を用いるの
に対して、第2の実施の形態では、負の誘電率異方性を
有する液晶を用いる。これによって、安定な蓄積容量を
形成するための画素電極3および対向電極4の長手方向
の向きが図2のように変わる。
【0056】次に、第3の実施の形態の一実施例の作成
プロセスについて説明する。
【0057】図6(a),(b)は、第3の実施の形態
の一実施例を作成するプロセスの説明図、(c)は、
(b)の線CーC’断面図である。
【0058】図6(a),(b)は本実施例のAMLC
Dの作成方法における、工程段階を順に示す平面図であ
る。
【0059】まず、透光性絶縁基板11上に150nm
の厚さのタンタル膜18をスパッタ法により形成する。
この時、スパッタガスとしてアルゴンに窒素を添加した
ガスを用いるとよい。ここで、走査線1からなる形状で
レジストパタンを形成し、これによりタンタル膜18を
パターニングする。これにより、図6(a)に示す構造
を得る。
【0060】次に、0.1wt%のクエン酸水溶液中
で、前記タンタル膜18の表面および端面を陽極酸化
し、60nm厚の酸化タンタル膜19を形成する。乾燥
後、デバイス特性を安定化させるために、200℃で1
時間アニールを行う。
【0061】次に、100nm厚のクロム膜20をスパ
ッタ法により形成する。これを、画素電極3,3a,3
bおよび対向電極4a,4bおよび信号線2からなる形
状でレジストパタンを形成し、これによりクロム膜20
をエッチングし、図6(b)に示す構造を得る。
【0062】以上のプロセスにより薄膜ダイオードアレ
イを形成した透光性絶縁基板11を用いて、通常の液晶
セル組立を行い、アクティブマトリックス液晶表示パネ
ルを得る。
【0063】以上、本発明の第3の実施の形態は、本発
明の第1の実施の形態と同様2回のみの露光回数により
作成することができる。この場合、スイッチング素子と
していわゆるMIM素子を用いるので、コントラスト等
の面で第1の実施例に比ベて性能的には劣るものの、プ
ラズマCVDを用いることなく作成することができるの
で、さらに低コストでアクティブマトリックス液晶表示
パネルを実現することができる。
【0064】次に、本発明の第4の実施の形態の一実施
例の作成プロセスについて説明する。
【0065】図7(a),(b)は、第4の実施の形態
の一実施例を作成するプロセスの説明図、(c)は、
(b)の線CーC’断面図である。
【0066】図7(a),(b)は本実施例のAMLC
Dの作成方法における、工程段階を順に示す平面図であ
る。
【0067】まず、透光性絶縁基板11上に150nm
の厚さのタンタル膜18をスパッタ法により形成する。
この時、スパッタガスとしてアルゴンに窒素を添加した
ガスを用いるとよい。ここで、信号線2からなる形状で
レジストパタンを形成し、これによりタンタル膜18を
パターニングする。これにより、図7(a)に示す構造
を得る。
【0068】次に、0.1wt%のクエン酸水溶液中
で、タンタル膜18の表面および端面を陽極酸化し、6
0nm厚の酸化タンタル膜19を形成する。乾燥後、デ
バイス特性を安定化させるために、200℃で1時間ア
ニールを行う。
【0069】次に、100nm厚のクロム膜20をスパ
ッタ法により形成する。これを、画素電極3,3a,3
bおよび対向電極4a,4bおよび走査線1からなる形
状でレジストパタンを形成し、これによりクロム膜20
をエッチングし、図7(b)に示す構造を得る。
【0070】以上、本発明の第4の実施の形態は、本発
明の第3の実施の形態とほぼ同様に作成することができ
る。また、性能的にも同等であり、どちらの方法を選択
してもよい。
【0071】
【発明の効果】以上説明したように本発明は、アクティ
ブマトリックス液晶表示パネルが、画素電極の一部と、
対向電極の一部とを、ラビング方向に平行もしくは垂直
とする構造とすることにより、この部分で画素電位によ
らずほぼ一定で十分に大きい蓄積容量を形成することが
でき、これにより低コストで高画質のアクティブマトリ
ックス液晶表示パネルを提供できる効果がある。
【図面の簡単な説明】
【図1】本発明のアクティブマトリックスの第1の実施
の形態の説明図である。
【図2】第2の実施の形態の説明図である。
【図3】第3の実施の形態の説明図である。
【図4】第4の実施の形態の説明図である。
【図5】(a),(b)は、第1の実施の形態の一実施
例を作成するプロセスの説明図、(c)は、(b)の線
CーC’断面図である。
【図6】(a),(b)は、第3の実施の形態の一実施
例を作成するプロセスの説明図、(c)は、(b)の線
CーC’断面図である。
【図7】(a),(b)は、第4の実施の形態の一実施
例を作成するプロセスの説明図、(c)は、(b)の線
CーC’断面図である。
【図8】(a)は、従来例の説明図、(b),(c)
は、(a)を作成するプロセスの説明図である。
【符号の説明】
1 走査線 2 信号線 3 画素電極 3a 画素電極(信号線平行部) 3b 画素電極(ラビング方向垂直部) 3c 画素電極(ラビング方向平行部) 4 対向電極 40 対向電極バスライン 4a 対向通電極(信号線平行部) 4b 対向電極(ラビング方向垂直部) 4c 対向電極(ラビング方向平行部) 5 ドレイン電極 6 ラビング方向 7 2端子素子 11 透光性絶縁基板 12 TFTのソースとドレインになるクロム膜 13 n型非晶質シリコン膜 14 非晶質シリコン膜 15 非晶質窒化シリコン膜 16 走査線となるクロム膜 17 酸化シリコン膜 18 タンタル膜 19 酸化タンタル膜 20 クロム膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−191336(JP,A) 特開 平7−134301(JP,A) 特開 平9−105908(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/1343 G02F 1/136 G02F 1/1337

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に、格子状に配置して交差
    させた平行な複数の走査線および平行な複数の信号線
    と、前記走査線と信号線の各交点近傍に設けた能動素子
    と、前記能動素子に接続された画素電極と、前記画素電
    極との間に電圧を印加することのできる対向電極とが配
    置され、もう一つの透明絶縁性基板との間に挟持した液
    晶層を、前記画素電極と前記対向電極の間に印加した電
    圧によって発生させる液晶層にほぼ平行な電界によって
    表示を制御する構造の液晶表示パネルにおいて、 該液晶が正の誘電率異方性を有し、電圧無印加の状態で
    基板に平行でかつ画素電極に平行でないある一定の方向
    に均一に配向させ、かつ前記画素電極の一部と前記対向
    電極の一部とが、互いに平行に、かつ、液晶の配向方向
    に垂直に配置されていることを特徴とするアクティブマ
    トリックス液晶表示パネル。
  2. 【請求項2】 絶縁性基板上に、格子状に配置して交差
    させた平行な複数の走査線および平行な複数の信号線
    と、前記走査線と信号線の各交点近傍に設けた能動素子
    と、前記能動素子に接続された画素電極と、前記画素電
    極との間に電圧を印加することのできる対向電極とが配
    置され、もう一つの透明絶縁性基板との間に挟持した液
    晶層を、前記画素電極と前記対向電極の間に印加した電
    圧によって発生させる液晶層にほぼ平行な電界によって
    表示を制御する構造の液晶表示パネルにおいて、 該液晶が負の誘電率異方性を有し、電圧無印加の状態で
    基板に平行でかつ画素電極に垂直でないある一定の方向
    に均一に配向させ、かつ前記画素電極の一部と前記対向
    電極の一部とが、互いに平行に、かつ、液晶の配向方向
    に平行に配置されていることを特徴とするアクティブマ
    トリックス液晶表示パネル。
  3. 【請求項3】 前記画素電極、前記対向電極および該対
    向電極に電位を供給するバスラインが、同層で形成され
    ている、請求項1または2記載のアクティブマトリック
    ス液晶表示パネル。
JP24304496A 1996-09-13 1996-09-13 アクティブマトリックス液晶表示パネル Expired - Lifetime JP2856172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24304496A JP2856172B2 (ja) 1996-09-13 1996-09-13 アクティブマトリックス液晶表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24304496A JP2856172B2 (ja) 1996-09-13 1996-09-13 アクティブマトリックス液晶表示パネル

Publications (2)

Publication Number Publication Date
JPH1090682A JPH1090682A (ja) 1998-04-10
JP2856172B2 true JP2856172B2 (ja) 1999-02-10

Family

ID=17097998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24304496A Expired - Lifetime JP2856172B2 (ja) 1996-09-13 1996-09-13 アクティブマトリックス液晶表示パネル

Country Status (1)

Country Link
JP (1) JP2856172B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417865B1 (ko) * 1998-12-17 2004-05-31 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치어레이구조
US6459464B1 (en) 2000-08-14 2002-10-01 Kabushiki Kaisha Advanced Display Liquid crystal display device with reduced weighting trace defects
JP4997624B2 (ja) * 2006-03-14 2012-08-08 Nltテクノロジー株式会社 横電界型液晶表示装置
JP2009276402A (ja) * 2008-05-12 2009-11-26 Seiko Epson Corp 検出装置、表示装置および電子機器
JP2009276403A (ja) * 2008-05-12 2009-11-26 Seiko Epson Corp 検出装置、表示装置および電子機器
JP2010145871A (ja) 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
JP5755710B2 (ja) * 2013-11-29 2015-07-29 株式会社ジャパンディスプレイ 液晶パネル及び電子機器

Also Published As

Publication number Publication date
JPH1090682A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
US6400436B1 (en) In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode
US6747712B2 (en) Fringe field switching liquid crystal display device and method for manufacturing the same
JP3433779B2 (ja) アクティブマトリクス基板およびその製造方法
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
JP2797972B2 (ja) アクティブマトリクス型液晶表示装置
KR101157386B1 (ko) 액정표시장치 및 그 제조방법
JP3174497B2 (ja) 液晶表示装置
US7349052B2 (en) Pixel structure for liquid crystal display
JP2673739B2 (ja) 液晶素子
JP2856172B2 (ja) アクティブマトリックス液晶表示パネル
JPH10123482A (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
JPH0954341A (ja) アクティブマトリックス型液晶表示素子
CN102227678A (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
JP5664102B2 (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JPH05249494A (ja) 液晶表示装置
JP2755683B2 (ja) アクテブマトリクス型液晶表示装置
JP2003029283A (ja) 液晶表示装置
JP3662316B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
JP3071648B2 (ja) 液晶表示素子
JP3164987B2 (ja) アクティブマトリックス型液晶表示素子
JP3346354B2 (ja) 液晶表示パネル
JPH10253982A (ja) 横電界方式アクティブマトリクス型液晶表示装置
JP2002098966A (ja) 液晶表示装置
JPH10104644A (ja) 液晶表示装置用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 15

EXPY Cancellation because of completion of term