JPH05249494A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05249494A
JPH05249494A JP8453992A JP8453992A JPH05249494A JP H05249494 A JPH05249494 A JP H05249494A JP 8453992 A JP8453992 A JP 8453992A JP 8453992 A JP8453992 A JP 8453992A JP H05249494 A JPH05249494 A JP H05249494A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
display device
crystal display
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8453992A
Other languages
English (en)
Inventor
Takuo Sato
拓生 佐藤
Osamu Noguchi
修 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8453992A priority Critical patent/JPH05249494A/ja
Publication of JPH05249494A publication Critical patent/JPH05249494A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス型液晶表示装置のリバ
ースティルトを防止する。 【構成】 アクティブマトリクス型液晶表示装置は、信
号ライン4とゲートライン3との交差部分に配置された
薄膜トランジスタ2とこの薄膜トランジスタ2に接続さ
れた画素電極1とを有する一方の基板と、対向電極9を
有し前記一方の基板5に対向配置された他方の基板10
と、両方の基板5,10に保持された液晶層11とを備
えている。画素電極1の周囲に沿って形成された画素電
極1と信号ライン4及びゲートライン3との間に位置す
る段差斜面のうち少なくとも一辺は最大傾斜角θ1 が6
0°以下に設定されている。TFT基板5の表面段差を
緩斜面化する事によりリバースティルトを抑制できる。
この緩斜面化は、例えば層間絶縁膜8をリフロー処理す
る事により行なわれる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は個々の薄膜トランジスタ
によりスイッチング駆動される複数の画素がマトリクス
状に配列された構造を有するアクティブマトリクス型液
晶表示装置に関する。より詳しくは、液晶の所謂リバー
スティルトによって生じるディスクリネーションライン
と呼ばれる表示欠陥の抑制除去構造に関する。
【0002】
【従来の技術】先ず最初に、本発明の背景を明らかにす
る為に、図3を参照して従来のアクティブマトリクス型
液晶表示装置の一般的な構造を簡潔に説明する。図示す
る様に、ガラス基板20上に液晶セルを駆動する為の薄
膜トランジスタ(TFT)21が形成されている。個々
の薄膜トランジスタ21は互いに直交するゲートライン
22と信号ライン23との交点に配置されている。ガラ
ス基板20にはさらに画素電極24が形成されており、
所謂TFT基板25を構成している。このTFT基板2
5には液晶層26を介して対向基板27が対面配置して
いる。液晶層26は例えば捩れ配向されたツイストネマ
ティック液晶等からなる。加えて、対向基板27と液晶
層26との界面には透明導電材料からなる対向電極28
が形成されている。かかる構成を有する液晶表示装置に
おいては、個々の薄膜トランジスタ21はゲートライン
から供給される選択信号によりスイッチングされ且つ信
号ラインから供給される画像信号をサンプリングして対
応する画素電極24に書き込む。
【0003】図3に示す様に、TFT基板25の表面に
はパタニングされた各種の薄膜が積層されており、表面
は凹凸を有する。例えばゲートライン22及び信号ライ
ン23が形成された部位の頂面は画素電極24の上面よ
り0.1〜1.5μm程度突出しており、画素電極24
との間に斜面Sが形成されている。これらゲートライン
22及び信号ライン23を含めてTFT基板25の表面
には、図示しないが液晶分子の配向方向を規定する為に
配向膜が塗布されている。同様に、対向基板27の内表
面にも配向膜が塗布されている。
【0004】図4に示す様に、対向基板27と液晶層2
6との界面に設けられた配向膜は実線矢印で示す方向に
ラビング処理を施されている。同様に、液晶層26と下
側のTFT基板25との界面に設けられた配向膜は点線
矢印で示す方向にラビング処理を施されている。ラビン
グ方向即ち配向方向は互いに直交しており、夫々の基板
表面近傍に位置する液晶分子はラビング方向に沿って配
向し所謂ツイストネマティック液晶層が実現できる。こ
の時、液晶分子はラビング方向前方に向かって僅かにテ
ィルトし液晶分子の先端が上を向く様なプレティルト状
態を保つ。
【0005】この様な配向状態を有する液晶層26に電
界を印加すると、プレティルト状態の液晶分子は上を向
いた先端部分がさらに立ち上がり、旋光能を失なう為入
射光の偏光面を回転させないので透過率が変化する。液
晶表示装置はかかる原理に基き、画像信号に応じて画素
電極電位を変化させ液晶層に印加する電界を制御する事
により画像表示を行なうものである。
【0006】
【発明が解決しようとする課題】しかしながら上述した
従来構造においては、個々の画素電極とゲートライン及
び信号ラインとの間に残された斜面Sの存在によりその
部分近傍の表示コントラストが悪化するという課題ある
いは問題点があった。この点につき、図5を参照して簡
潔に説明する。ゲートライン22や信号ライン23の近
傍では前述した斜面に沿って液晶分子26Mが立ち上が
る為、プレティルト状態に乱れを生じる。この乱れは斜
面が高いほど且つ傾斜角が大きいほど顕著になる。しか
も、ラビング方向前方に立ちはだかる形に見える前方斜
面SAと、ラビング処理の影となって後方にのみ見える
後方斜面SBとで、その近傍のプレティルト状態の乱れ
に相違が生じる。一方、斜面以外の部位、例えば画素電
極24の表面上ではラビング処理によって定まるプレテ
ィルト角を呈しており、これは正常な順ティルトであ
る。しかし、後方斜面SBの近傍領域において、液晶分
子は斜面に沿う様に正常な順ティルトとは反対方向に立
ち上がり逆ティルトあるいはリバースティルト状態にな
る。この為、順ティルト状態と逆ティルト状態との境界
に沿って、液晶分子がどちらの方向にも立ち上がってい
ないディスクリネーション領域が発生する。このディス
クリネーション領域は電圧印加時においても旋光能を失
わない為、特にノーマリホワイト表示の場合には線状に
表われ表示品質が悪化するという問題点がある。
【0007】従来この様な問題点を解決する為に様々な
対応策が提案されている。例えば、特開昭63−702
30号公報に示された対応策では、画素電極下部にゲー
ト絶縁膜及び層間絶縁膜を延設して堆積し、TFT基板
表面の平坦化を図っている。しかしながら、この様な構
造では、依然としてゲートライン及び信号ラインの厚み
分に起因する高低差は軽減されず斜面が残されている。
従って、リバースティルトドメインの発生を防止するに
は不十分であった。
【0008】又、例えば特開平2−134620号公報
には、ゲートライン及び信号ラインの側面部あるいは端
面部を階段状に形成する方法が提案されている。しかし
ながら、この対応策でも、ゲートライン及び信号ライン
の厚み分に起因する高低差はさほど改善されず、リバー
スティルトドメインの発生を十分に防止する事は困難で
あった。
【0009】
【課題を解決するための手段】上述した従来の技術の問
題点あるいは課題に鑑み、本発明はリバースティルトド
メインを抑制し、ディスクリネーションラインを除去し
て表示画像のコントラストを大幅に向上し得る液晶表示
装置を提供する事を目的とする。
【0010】かかる目的を達成する為に、信号ラインと
ゲートラインとの交差部分に配置された薄膜トランジス
タとこの薄膜トランジスタに接続された画素電極とを有
する一方の基板と、対向電極を有し前記一方の基板に対
向配置された他方の基板と、両方の基板に保持された液
晶層とを備えた液晶表示装置において、前記画素電極の
周囲に沿って形成された画素電極と信号ライン及びゲー
トラインとの間に位置する段差斜面のうち少なくとも一
辺は最大傾斜角を60度以下に抑えるという手段を講じ
た。
【0011】又、画素電極の周囲ばかりでなく、画素電
極の下に所謂蓄積容量ライン等が形成されている場合に
は段差斜面が生じる。この場合には、画素電極の下に少
なくとも1層リフローされた層間絶縁膜を形成するとと
もに、該層間絶縁膜の段差斜面の最大傾斜角を60度以
下に制御するという手段を講じた。
【0012】
【作用】図6を参照して本発明の作用を説明する。図6
のグラフは段差領域の寸法形状と、リバースティルトあ
るいはディスクリネーションの発生程度との相関を示す
グラフである。縦軸に段差斜面の最大傾斜角をとってお
り、横軸に段差高さをとってある。グラフから明らかな
様に、段差斜面の最大傾斜角が小さくなるほどディスク
リネーションの発生は抑制できる。又、段差の高さ自体
を小さくする事によりディスクリネーションの発生を抑
制できる。しかしながら、信号ラインやゲートラインを
構成する薄膜の厚みを無制限に小さくする事は不可能で
あり、実際上300nm程度の膜厚を有する。この場合に
は、最大傾斜角が80°程度の略垂直端面に近い場合に
はディスクリネーションが多発する。一方、最大傾斜角
を60°以下に制御した場合にはディスクリネーション
を少なくする事ができる。さらに、最大傾斜角を45°
以下に抑えた場合には事実上ディスクリネーションを除
去できる。
【0013】上述したディスクリネーション発生率の段
差斜面傾斜角依存性に鑑み、本発明では、例えば画素電
極1とゲートライン及び信号ラインとの間に形成される
斜面の傾斜角を緩やかにする事により、リバースティル
トドメインを誘起する力を弱められる。この為、実際上
リバースティルトドメインの発生領域を極限化する事が
できる。さらには、周囲の正常ティルト領域に存在する
液晶分子の配向力の影響を受け、リバースティルトドメ
イン自体を消滅させる事が可能である。この様にリバー
スティルトドメインが抑制される為、ディスクリネーシ
ョンラインが殆ど発生せず、これに起因する漏れ光によ
る表示コントラストの低下を防止できる。
【0014】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型液晶表示装置の第1実施例を示す模式的な要部
断面図である。図示する様に、画素電極1の近傍には対
応する薄膜トランジスタ2が形成されている。マトリク
ス状に配列された画素電極1の各行間には行毎に液晶画
素を選択する為のゲートライン3が配置されており、そ
の一部は薄膜トランジスタ2のゲート電極2Gを構成す
る。又、画素電極1の各列間には画像信号を供給する為
の信号ライン4が配置されている。薄膜トランジスタ2
のソース/ドレインの一方が画素電極1に接続され、他
方が信号ライン4に接続されている。薄膜トランジスタ
2は、絶縁基板5の表面に堆積された多結晶シリコン膜
6を用いて形成される。活性領域を構成する多結晶シリ
コン膜6の上にはゲート絶縁膜7を介して前述したゲー
ト電極2Gが設けられている。かかる構成を有する薄膜
トランジスタ2は層間絶縁膜8により被覆されていると
ともに、前述した画素電極1及び信号ライン4は層間絶
縁膜8の上に形成されている。
【0015】絶縁基板5に対面して対向電極9の形成さ
れた対向基板10が貼り合わされている。両基板の間隙
には液晶層11が封入されておりアクティブマトリクス
型液晶表示装置を構成する。この液晶層11は例えばネ
マティック液晶からなる。一対の基板5,10の内表面
は、図4に示した従来例と全く同様に、ラビング配向処
理を施されており、ネマティック液晶分子は所定のプリ
ティルト状態でツイスト配向される。
【0016】次に図1に示す液晶表示装置の製造方法を
説明する。先ず、ガラス又は石英等からなる絶縁基板5
の上に多結晶シリコン膜6をLP−CVD法により50
nmの厚みで堆積し且つパタニングする。この多結晶シリ
コン膜6上にSiO2 からなるゲート絶縁膜7を成膜し
た後、ゲート電極2Gを含むゲートライン3をLP−C
VD法により形成する。このゲートライン3は、例えば
不純物をドーピングした膜厚350nmの多結晶シリコン
膜からなる。この様にして薄膜トランジスタ2が形成さ
れる。その上に、AP−CVD法を用いて層間絶縁膜8
を成膜する。この層間絶縁膜8はPSGからなり例えば
600nmの膜厚を有する。さらに、スパッタリングによ
りアルミニウムからなる厚み600nmの信号ライン4を
形成する。最後に、スパッタリングを用いITO等から
なる透明導電材料を膜厚150nmで成膜し且つパタニン
グして画素電極1を形成する。この後、配向処理を施さ
れた基板5と同じく配向処理を施された対向基板10と
を貼り合わせ両者の間に液晶層11を封入してアクティ
ブマトリクス型液晶表示装置が完成する。
【0017】次に、本実施例の要部をなす層間絶縁膜8
について詳細に説明する。この層間絶縁膜8はPSGか
らなり成膜した後所謂リフロー処理が施されている。層
間絶縁膜8は比較的鋭い傾斜端面を有するゲート電極2
Gを被覆している。リフロー処理を施すと層間絶縁膜8
が流動変形しゲート電極2Gの端面部あるいは段差部に
対する被覆性が改善され、表面に現れた段差斜面がなだ
らかになる。例えば、リン濃度が7重量%のPSG膜
(厚み600nm)を1000℃で10分間アニールしリ
フロー処理を施すと、厚み350nmの多結晶シリコン膜
からなるゲート電極2Gの段差部上方において、層間絶
縁膜8表面の最大傾斜角θ1 を55°程度に抑える事が
できる。
【0018】この様にリフロー処理を施した層間絶縁膜
を用いる事によって、リバースティルトドメインを誘起
する力を弱くする事ができ、さらには周囲の正常ティル
ト領域の配向力により、リバースティルトドメインを消
滅させる事が可能になる。つまり、リバースティルトド
メインが発生しないので、ディスクリネーションライン
も発生せず、これに起因する漏れ光によるコントラスト
の低下を防止する事ができる。
【0019】なお図1に示す実施例では、信号ライン4
は層間絶縁膜8の上に形成されている。この信号ライン
4を含む領域についても平坦化が必要な場合には、第2
の層間絶縁膜を被覆し同様にリフロー処理を施せば良
い。
【0020】又、上述した実施例においては、層間絶縁
膜8はリン濃度が7重量%で膜厚が600nmのPSG膜
を用いてリフロー処理を行なっていた。しかしながら、
本発明はこれらの数値に限られるものではなく、PSG
膜より下方に位置する段差部の斜面を最大傾斜角60°
以下で被覆できれば良い。例えば、350nmの高低差を
有する段差斜面を600nmの膜厚のPSG膜で被覆する
場合、リン濃度が6重量%のPSG材料を用いた場合に
は1000℃で20分以上アニールすれば良い。又、前
述した様に7重量%のリン濃度を有するPSG材料の場
合には1000℃の加熱温度で10分間以上アニールを
行なえば良い。さらに、リン濃度が8重量%のPSG材
料を用いた時には1000℃の加熱温度で2分間以上ア
ニールを行なえば良い。この様に、PSG膜のリン濃度
を高める事により、流動性が増すので短時間で緩斜面化
を達成できる。又、層間絶縁膜の材料としてPSG膜に
限らず例えばBPSG膜を用いても良い。BPSG膜は
PSG膜よりリフローし易いので、アニール温度を低く
抑える事ができる。
【0021】なお、リフロー処理が不十分な場合には十
分な緩斜面化が行なえないのでリバースティルトドメイ
ンを有効に防止できない。例えば、比較例として、リン
濃度が4.5重量%の膜厚600nmを有するPSG膜を
用いて層間絶縁膜を形成したところ、1000℃で10
分間のアニール条件では不十分であった。厚み350nm
の多結晶シリコン膜からなるゲート電極の段差部を被覆
しているPSG膜の斜面の最大傾斜角θ1 は68°であ
った。この場合、図1に示す実施例と同一の条件で液晶
表示装置を組み立てると、この斜面近傍においてリバー
スティルトドメインが出現し、周囲の正常ティルト領域
との境界でディスクリネーションラインが発生した。
【0022】本実施例においては、段差部の膜厚寸法が
350nmのゲート電極あるいはゲートラインに対して緩
斜面化処理を行なっているが、本発明の効果はかかる寸
法を有する段差に限定されるものではない。この段差寸
法より厚くてもあるいは薄くても同様の効果が得られ
る。但し、60°以下の範囲での緩斜面化処理により十
分な効果を得る為には、段差寸法は2μm以下である事
が好ましい。さらに好ましくは1μm(1000nm)以
下である。
【0023】次に、図2を参照して本発明にかかるアク
ティブマトリクス型液晶表示装置の第2実施例を詳細に
説明する。なお、図1に示す実施例と同一の構成要素に
ついては同一の参照番号を付して理解を容易にしてい
る。第1実施例と異なる点は、画素電極1の直下に層間
絶縁膜8を介して蓄積容量素子12が設けられている事
である。この蓄積容量素子12は液晶セルの画像信号保
持機能を改善する為に設けられており、薄膜トランジス
タ2のゲート電極2G及びゲートライン3と同一の材料
からなる蓄積容量ライン12CSを備えている。従っ
て、この蓄積容量ライン12CSも一般に切り立った段
差部を有している。この蓄積容量ライン12CSを被覆
する層間絶縁膜8に対して同様にリフロー処理を施す事
により、画素電極1の表面に現われる斜面の最大傾斜角
θ2 をやはり60°以下に抑える事ができる。この様に
すれば、画素電極1内においてリバースティルトドメイ
ンの発生を防止できる。
【0024】上述した第1実施例及び第2実施例では、
TFT基板表面の緩斜面化を図る為にリフロー処理を利
用していた。しかしながら、本発明はこれに限られるも
のではなく、段差を有する下地膜の斜面自体をなだらか
に形成する様にしても良い。これにより、段差部領域表
面における最大傾斜角を60°以下に制御できる。かか
る例を図7に示す。なお理解を容易にする為に図2に示
す第2実施例と同一の構成要素については同一の参照番
号を付している。本例においては、ゲート電極2Gを含
むゲートライン3及び蓄積容量ライン12CSをテーパ
状にパタニング形成している。具体的には、これらのラ
インを形成する材料として金属Taを用い所謂テーパエ
ッチングを行なえば良い。なお、この材料としてはTa
に限られず、多結晶シリコン,Al,シリサイド,ポリ
サイド,Mo,Cr,Cu,Tiや、これらの合金を用
いる事ができる。
【0025】以上に説明した各実施例においては段差部
領域の表面最大傾斜角を60°以下に制御している。し
かしながら、図6から明らかな様に、傾斜角は小さい方
がより効果は大きく、最大傾斜角を45°以下に制御す
ると一層効果的である。
【0026】加えて、本発明はプレーナ型,正スタガ
型,逆スタガ型の何れの薄膜トランジスタに対しても適
用可能である。又、薄膜トランジスタの半導体材料とし
てアモルファスシリコンと多結晶シリコンの何れを用い
た場合にも本発明は適用可能である。
【0027】
【発明の効果】以上説明した様に、本発明によれば、画
素電極の周囲に存在する、画素電極と信号ライン,デー
タライン及び蓄積容量ラインとの間の段差斜面のうち少
なくともラビング処理の影になる一辺は、最大傾斜角が
60°以下となる様に緩斜面化処理を施しており、リバ
ースティルトドメインを誘起する力を弱めている。この
為、リバースティルトドメインの発生領域を極限化する
事ができる。さらには、周囲の正常ティルト領域の配向
力によりリバースティルトドメイン自体を消滅させる事
ができる。この様に、本発明によればリバースティルト
ドメインが発生しない為ディスクリネーションラインを
除去でき、これに起因する漏れ光による表示コントラス
トの低下を防ぐ事ができるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかる液晶表示装置の第1実施例を示
す要部断面図である。
【図2】本発明にかかる液晶表示装置の第2実施例を示
す要部断面図である。
【図3】従来の液晶表示装置の一例を示す断面図であ
る。
【図4】一般的なラビング処理を示す説明図である。
【図5】リバースティルトの発生状態を示す説明図であ
る。
【図6】段差寸法形状とリバースティルト発生との関係
を示すグラフである。
【図7】本発明にかかる液晶表示装置の変形例を示す要
部部分断面図である。
【符号の説明】
1 画素電極 2 薄膜トランジスタ 2G ゲート電極 3 ゲートライン 4 信号ライン 5 絶縁基板 6 多結晶シリコン膜 7 ゲート絶縁膜 8 層間絶縁膜 9 対向電極 10 絶縁基板 11 液晶層 12 蓄積容量素子 12CS 蓄積容量ライン S 段差斜面

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 信号ラインとゲートラインとの交差部分
    に配置された薄膜トランジスタとこの薄膜トランジスタ
    に接続された画素電極とを有する一方の基板と、対向電
    極を有し前記一方の基板に対向配置された他方の基板
    と、両方の基板に保持された液晶層とを備えた液晶表示
    装置において、 前記画素電極の周囲に沿って形成された前記画素電極と
    信号ライン及びゲートラインとの間に位置する段差斜面
    のうち少なくとも一辺は最大傾斜角が60度以下である
    事を特徴とする液晶表示装置。
  2. 【請求項2】 信号ラインとゲートラインとの交差部分
    に配置された薄膜トランジスタとこの薄膜トランジスタ
    に接続された画素電極とを有する一方の基板と、対向電
    極を有し前記一方の基板に対向配置された他方の基板
    と、両方の基板に保持された液晶層とを備えた液晶表示
    装置において、 前記画素電極の下に少なくとも1層はリフローされた層
    間絶縁膜が形成されており該層間絶縁膜の段差斜面は最
    大傾斜角が60度以下である事を特徴とする液晶表示装
    置。
JP8453992A 1992-03-06 1992-03-06 液晶表示装置 Pending JPH05249494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8453992A JPH05249494A (ja) 1992-03-06 1992-03-06 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8453992A JPH05249494A (ja) 1992-03-06 1992-03-06 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05249494A true JPH05249494A (ja) 1993-09-28

Family

ID=13833457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8453992A Pending JPH05249494A (ja) 1992-03-06 1992-03-06 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05249494A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907376A (en) * 1996-04-17 1999-05-25 Sharp Kabushiki Kaisha Liquid crystal display having an active matrix substrate with thermosetting inter-layer insulating film with a thickness of greater than 2 μm
US5943105A (en) * 1996-06-28 1999-08-24 Sharp Kabushiki Kaisha Liquid crystal display device having specified structure for contact hole connecting pixel electrode with source/drain electrodes via a connecting electrode
US6147722A (en) * 1996-08-05 2000-11-14 Sharp Kabushiki Kaisha Liquid crystal display device with contact hole over shading line but offset from center
US6534789B2 (en) * 1998-07-31 2003-03-18 Fujitsu Limited Thin film transistor matrix having TFT with LDD regions
KR100435819B1 (ko) * 1999-12-20 2004-06-12 엔이씨 엘씨디 테크놀로지스, 엘티디. 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2006058845A (ja) * 2004-07-21 2006-03-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2015034998A (ja) * 2010-12-20 2015-02-19 株式会社ジャパンディスプレイ 画素アレイ基板構造、画素アレイ基板構造の製造方法、表示装置、及び、電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907376A (en) * 1996-04-17 1999-05-25 Sharp Kabushiki Kaisha Liquid crystal display having an active matrix substrate with thermosetting inter-layer insulating film with a thickness of greater than 2 μm
US6084653A (en) * 1996-04-17 2000-07-04 Sharp Kabushiki Kaisha Liquid crystal display having an active matrix substrate with thermosetting inter-layer insulating film with a thickness of greater than 2 μM
US5943105A (en) * 1996-06-28 1999-08-24 Sharp Kabushiki Kaisha Liquid crystal display device having specified structure for contact hole connecting pixel electrode with source/drain electrodes via a connecting electrode
US6147722A (en) * 1996-08-05 2000-11-14 Sharp Kabushiki Kaisha Liquid crystal display device with contact hole over shading line but offset from center
US6603524B1 (en) 1996-08-05 2003-08-05 Sharp Kabushiki Kaisha LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines
US6534789B2 (en) * 1998-07-31 2003-03-18 Fujitsu Limited Thin film transistor matrix having TFT with LDD regions
KR100435819B1 (ko) * 1999-12-20 2004-06-12 엔이씨 엘씨디 테크놀로지스, 엘티디. 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2006058845A (ja) * 2004-07-21 2006-03-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2015034998A (ja) * 2010-12-20 2015-02-19 株式会社ジャパンディスプレイ 画素アレイ基板構造、画素アレイ基板構造の製造方法、表示装置、及び、電子機器

Similar Documents

Publication Publication Date Title
JP2701698B2 (ja) 液晶表示装置
JP3567183B2 (ja) 液晶表示装置
KR100257369B1 (ko) 횡전계방식액정표시장치
JP4171145B2 (ja) マルチドメイン液晶表示素子
US6400436B1 (en) In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode
KR100257370B1 (ko) 횡전계방식액정표시장치
JP2701832B2 (ja) 液晶表示装置
US8174658B2 (en) Thin film transistor substrate including a horizontal part passing through a central region between the gate lines and dividing each of the pixel regions into an upper half and a lower half
US7551254B2 (en) Displaying device with predetermined pattern for repairing electrical defects having slit region in TFT controlled electrode in which a first slit therein corresponds to a space separating first and second capacitor electrodes
JP3514219B2 (ja) マルチドメイン液晶表示装置
JP3420201B2 (ja) 液晶表示装置
JP2749624B2 (ja) アクティブマトリクス液晶表示素子の液晶分子配向処理方法
JPH05249494A (ja) 液晶表示装置
JPH09281497A (ja) 液晶表示装置
JPH04305625A (ja) 液晶表示装置
JP2001201749A (ja) マルチドメイン液晶表示素子
JP2856172B2 (ja) アクティブマトリックス液晶表示パネル
JP2005010721A (ja) 液晶表示装置
JP3157186B2 (ja) アクティブマトリクス型液晶表示装置
KR20020054909A (ko) 프린지필드구동 액정표시장치 및 그 제조방법
JP3282542B2 (ja) アクティブマトリックス型液晶表示装置
US6163355A (en) In-plane switching array of TFT liquid crystal display in which an electrode on the same side of an insulating layer is made thinner than the source and drain
JPH04323625A (ja) 液晶表示装置
JP3123250B2 (ja) 液晶表示パネル
KR100595297B1 (ko) 멀티 도메인 액정표시소자 및 그 제조방법