KR100202230B1 - 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치 - Google Patents

Abstract

투명유리기판의 동일면상에 위치하는 서로 직교하는 게이트라인과 소스라인과, 사기 게이트라인으로부터 소스라인을 전기적으로 분리하기 위해 상기 게이트라인 양 측면에 형성된 트랜치부와, 상기 트랜치부 양쪽으로 일정거리 떨어진 컨택부를 제외하고는 상기 게이트라인 및 상기 소스라인 위에 형성된 양극산화막과, 상기 양극산화막 위에 형성된 절연층과, 상기 절연층 위에 형성된 보호막과, 게이트라인 위에 형성된 보호막위에 형성되고 상기 컨택부분을 통해 상기 소스라인과 접속되어 양쪽의 소스라인을 전기적으로 연결하는 도전층으로 된 배선구조를 갖는다.

Description

액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치

제1도는 액정표시장치의 일부 표시부분을 나타내는 회로도이고,

제2도는 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이고,

제3도는 제2도에서 서로 교차하는 배선부분인 A-A'을 입체적으로 나타내는 모식도이고,

제4도는 평면배선구조를 갖는 액정표시장치를 나타내는 평면도이다.

제5도는 평면배선구조를 갖는 액정표시장치를 제조하는 공정을 순서대로 나타내는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

11 : 투명유리기판 13 : 게이트라인

14 : 소스라인 20 : 금속층

25 : 양극산화막 26 : 절연막

27 : 보호막 28 : 도전층

본 발명은 평면배선구조를 갖는 액정표시장치의 제조하는 방법에 관한 것이다. 또 본 발명은 이러한 방법에 의해 제조되는 평면배선구조를 갖는 액정표시장치에 관한 것이다.

액티브 매트릭스형 액정표시장치에는 각 화소를 구동 및 제어하기 위해 박막 트랜지스터(Thin Film Transistor: 이하 'TFT'라 함)와 같은 능동소자를 집적한 스위칭 장치가 이용되고 있다.

TFT 어레이를 갖춘 일반적인 액정표시장치는 제1도에 도시된 바와 같이 투명기판(11)상에 대략 장방형의 화소전극(12)이 행과 열로 근접 배열되어 있는데, 화소전극(12)의 각 행배열과 근접하고 또한 이들을 따라 다수의 게이트선(어드레스선)(13)이, 화소전극(12)의 각 열배열과 근접해서 그것을 따라 소스선(14)이 각각 형성되어 있다.

제2도는 TFT 어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이고, 제3도는 제2도에서 서로 교차하는 배선부분을 나타내는 도면이다. 먼저 제2도를 참조하면, 투명기판(11)상에 게이트를 덮는 절연막이 형성되고, 이 절연막 상에 각 게이트선(13)과 교차하는 다수의 소스선(14)이 평행하게 형성되어 있다. 그리고 전술한 각 게이트선(13)과 각 소스선(14)와 교점 부근에서 전술한 게이트선(13)와 일체의 게이트전극상에 절연막을 끼워서 반도체층이 형성되고, 이 반도체층상에 일체의 드레인전극 및 소스전극이 대향하도록 형성되어 비선형 능동소자로서의 TFT가 구성되어 있다.

그리고, TFT의 드레인전극은 절연막상에 형성된 투명화소전극으로 도통되도록 형성되고, 또 전술한 반도체층, 드레인전극, 소스전극은 절연 보호막으로 덮히는데, 이러한 TFT는 기본적으로 게이트전극, 절연막, 반도체층, 드레인전극 및 소스전극으로 구성되고, 이들은 막형성 공정 및 포토에칭공정을 반복해서 만들어진다.

이러한 구조에서, 게이트라인(어드레스라인)(13)과 소스라인(14)은 제3도와 같이 서로 다른 평면상에 위치하게 된다. 여기서 25는 양극산화막이고, 26은 절연막이다.

따라서 게이트라인을 형성한 다음 소스라인을 형성하기 위한 과정을 필요한다.

소스라인이 게이트라인의 단차를 넘어 가는데 있어 게이트라인을 이루는 금속층의 테이퍼(Taper)불량 및, 소스라인을 이루는 금속층의 스트레스(stress)등에 의한 불량은 소스라인의 콘택불량 및 크로스오버부분의 단선, 절연막 에지에서의 단선 등(이하 open 불량이라한다)을 야기시키고, 단차 부분의 기생용량은 회로적으로 게이트라인의 지연문제를 야기시킨다.

따라서 본 발명은 오픈불량을 최소화시킬 수 있는 평면배선구조를 갖는 액정표시장치의 제조방법을 제공하는데 있다.

본 발명의 또 다른 목적은 TFT의 제조공정중에 평면으로 배선을 제조할 수 있는 액정표시장치의 제조방법을 제공하는데 있다.

본 발명의 또 다른 목적은 이러한 제조방법에 의해 제조되는 평면배선구조를 액정표시장치를 제공하는데 있다.

이와 같은 문제점을 해결하기 위한 본 발명은, 투명유리기판상에 금속층을 증착하고, 상기 금속층을 패턴닝하여 게이트라인과, 상기 게이트라인과 직교하는 소스라인을 형성하고, 상기 게이트라인으로부터 양쪽으로 일정거리 떨어진 상기 소스라인상의 제1부분 및 제2부분을 제외하고 상기 게이트라인 및 상기 소스라인을 양극산화하고, 양극 산화된 게이트라인 및 상기 소스라인 위에 절연막을 형성하고, 양극산화가 되지 않은 상기 소스라인의 제1 부분 위의 절연막 및 상기 소스라인의 제1 부분을 제거하여 게이트라인 양쪽으로부터 소스라인을 전기적으로 분리하고, 상기 절연막 및 제거된 제1 부분에 보호막을 형성하고, 상기 소스라인의 제2 부분 위의 보호막 및 절연막을 제거하여 소스라인에서 양극산화되지 않은 부분을 노출하고, 상기 보호막 및 노출된 소스라인 부분 위에 도전층을 형성하여 게이트라인에 의해 양쪽으로 분리된 소스라인을 전기적으로 연결하는 과정을 포함한다.

특히 본 제조방법에서, 도전층을 형성하는 상기 과정은 화소전극을 형성하는 과정과 동시에 수행되어 한번의 공정으로 이루어질 수 있다. 이를 위해 상기 도전층은 화소전극과 동일 재료로 하는 것이 바람직하다.

이러한 방법에 의해 제조되는 액정표시장치는 제4도와 같이 투명유리기판의 동일면상에 위치하고 서로 직교하는 게이트라인과 소스라인과, 상기 게이트라인으로부터 소스라인을 전기적으로 분리하기 위해 상기 게이트라인 양 측면에 형성된 트랜치부와, 상기 트랜치부 양쪽으로 일정거리 떨어진 컨택부를 제외하고는 상기 게이트라인 및 상기 소스라인 위에 형성된 양극산화막과, 상기 양극산화막 위에 형성된 절연층과, 상기 트랜치부에 채워지고 상기 절연층위에 형성된 보호막과, 상기 게이트라인 위에 형성된 상기 보호막위에 형성되고 상기 컨택부분을 통해 상기 소스라인과 접속되어 양쪽의 소스라인을 전기적으로 연결하는 도전층으로 된 배선구조를 갖는다.

제5도를 참조하여 본 발명에 따른 평면배선구조를 갖는 액정표시장치의 제조방법을 설명한다.

먼저 투명유리기판(11) 상에 양극산화가 가능한 금속, 예를 들면, AlTa 및 또는 Ti를 증착하여 금속층(20)을 형성한다(제5도 a)

소스라인 상에서 게이트라인과 붙여있는 양쪽의 제1 부분(21), 및 소스라인상에서 게이트라인으로부터 일정거리 떨어져 있는 제2 부분(22)을 제외하고는, 게이트라인 및 상기 소스라인을 양극산화하여 내열성, 내화학성 및 내구성을 좋게 하고, 그위에 형성되는 절연막과 함께 층간절연성이 좋아지도록 한다.(제5도 b)

제5도B와 같이 기판위에 SiNx 또는 SiNx와의 화합물로 된 절연막(26)을 형성한다.(제5도 c)

양극산화가 되지 않은 소스라인의 제1 부분(21)위에 절연막 및 제1 부분(21)을 제거하여 트랜치를 만들어 게이트라인(13)으로부터 소스라인(14)을 전기적으로 분리한다.(제5도 d,e)

절연막위에 보호막(27)을 형성하는데, 보호막(27)을 형성하는 이 공정은 TFT상에 보호막을 형성하는 공정과 동일하다. 이때 트랜치는 보호막으로 채워진다.(제5도 f)

소스라인의 제2 부분(22) 위의 보호막(27) 및 절연막을 제거하여 소스라인으로부터 양극산화되지 않은 부분을 노출시켜 컨택부를 만든다.(제5도 g)

보호막 및 컨택부에 도전층(28)을 형성하여 게이트라인(13)에 의해 양쪽으로 분리된 소스라인(14)을 전기적으로 연결하여 게이트라인과 소스라인의 교차부를 형성한다.(제5도 h)

이러한 과정은 박막트랜지스터를 제조하는 과정과 함께 수행될 수 있는데, 게이트라인에 의해 양쪽으로 분리된 소스라인을 연결하기 위해 도전층을 형성하는 과정은 화소전극을 형성하는 과정과 동시에 수행될 수 있고, 이를 위해 도전층과 화소전극은 동일 재료로 선택될 수 있다.

따라서 이러한 제조방법에 의해 제조되는 액정표시장치에서는, 제4도와 같이 서로 직교하는 게이트라인과 소스라인은, 동일평면상에 위치하는 배선구조를 갖는데, 소스라인은 게이트라인 양 측면에 형성된 트랜치부에 의해 전기적으로 분리되어 있다. 또, 트랜치부 양쪽으로 일정거리 떨어진 컨택부를 제외하고는 게이트라인 및 소스라인 위에는 양극산화막, 절연층이 차례로 형성되어 있다. 보호막은 절연막 및 트랜치 위에 형성되어 있는데, 트랜치에 의해 분리된 소스라인은 보호층 위에 형성되고 콘택트부를 통해 양쪽 소스라인과 접속되어 전기적으로 연결되어 있다.

이러한 제조방법에서, 게이트라인과 소스라인이 한 번의 패턴닝에 의해 형성되므로, 소스라인을 형성하기 위한 과정을 필요없게 되어 제조시간이 단축되고, 재료가 절감되는 효과를 가져온다. 더욱이 소스라인은 게이트라인을 크로스오버하지 않고 그 위에 형성된 금속배선에 의해 콘택부를 통해 연결되므로 게이트라인을 크로스오버함으로써 발생되는 단차를 없앨 수 있어, 단차에 의해 발생되는 소스라인의 오픈불량을 방지할 수 있다. 더욱이 크로스오버되는 게이트라인과 소스라인 사이에는 보호막이 더 들어가게 되어 그 만큼 두께가 두꺼워지므로 기생용량이 그 만큼 적어지는 효과를 가져오게 되어 신호의 지연을 그 만큼 개선할 수 있게 된다.

Claims (4)

1. 투명유리기판상에 금속층을 증착하고, 상기 금속층을 패턴닝하여 게이트라인과, 상기 게이트라인과 직교하는 소스라인을 형성하고, 상기 게이트라인으로부터 양쪽으로 일정거리 떨어진 상기 소스라인상의 제1 부분 및 제2부분을 제외하고 상기 게이트라인 및 상기 소스라인을 양극산화하고, 양극 산화된 게이트라인 및 상기 소스라인 위에 절연막을 형성하고, 양극산화가 되지 않은 상기 소스라인의 제1 부분위의 절연막 및 상기 소스라인의 제1 부분을 제거하여 게이트라인 양쪽으로부터 소스라인을 전기적으로 분리하고, 상기 절연막 및 제거된 제1 부분에 보호막을 형성하고, 상기 소스라인의 제2 부분 위의 보호막 및 절연막을 제거하여 소스라인에서 양극산화되지 않은 부분을 노출하고, 상기 보호막 및 노출된 소스라인 부분 위에 도전층을 형성하여 게이트라인에 의해 양쪽으로 분리된 소스라인을 전기적으로 연결하는 과정을 포함하는 박막 트랜지스터의 제조방법.
2. 제1항에 있어서, 도전층을 형성하는 상기 과정은 화소전극을 형성하는 과정과 동시에 수행되는 박막트랜지스터의 제조방법.
3. 제1항에 있어서, 상기 도전층은 화소전극과 동일 재료인 것을 특징으로 하는 박막트랜지스터의 제조방법.
4. 투명유리기판의 동일면상에 위치하고 서로 직교하는 게이트라인과 소스라인과, 상기 게이트라인으로부터 소스라인을 전기적으로 분리하기 위해 상기 게이트라인 양 측면에 형성된 트랜치부와, 상기 트랜치부 양쪽으로 일정거리 떨어진 컨택부분을 제외하고는 상기 게이트라인 및 상기 소스라인 위에 형성된 양극산화막과, 상기 양극산화막 위에 형성된 절연층과, 상기 트랜치부에 채워지며 상기 절연층위에 형성된 보호막과, 상기 게이트라인 위에 형성된 상기 보호막위에 형성되고 상기 컨택부분을 통해 상기 소스라인과 접속되어 양쪽의 소스라인을 전기적으로 연결하는 도전층으로 된 배선구조를 갖는 액정표시장치.