JPH07199222A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07199222A JPH07199222A JP35174293A JP35174293A JPH07199222A JP H07199222 A JPH07199222 A JP H07199222A JP 35174293 A JP35174293 A JP 35174293A JP 35174293 A JP35174293 A JP 35174293A JP H07199222 A JPH07199222 A JP H07199222A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- metal wiring
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶表示装置の主基
板に形成される金属配線の腐食断線を防止する。 【構成】 液晶表示装置は主基板3と対向基板12を組
み合わせたフラットパネル構造を有する。主基板3には
マトリクス状の画素電極11、金属配線8及び薄膜トラ
ンジスタ4が集積形成されている。対向基板12は対向
電極13を有しており、主基板3に所定の間隙を介して
接合している。該間隙に液晶層14が保持されている。
薄膜トランジスタ4が属する下側層と画素電極11が属
する上側層との間に平坦化層15が介在している。平坦
化層15はさらにオーバパッシベーションとして金属配
線8を被覆している。主基板3は画素電極11及びスイ
ッチング用の薄膜トランジスタ4を含む表示領域1と、
薄膜トランジスタ4の群を含む周辺駆動領域2とを有し
ている。平坦化層15は周辺駆動領域2にまで延在して
おり、薄膜トランジスタ4の群を相互接続する金属配線
8を被覆している。
板に形成される金属配線の腐食断線を防止する。 【構成】 液晶表示装置は主基板3と対向基板12を組
み合わせたフラットパネル構造を有する。主基板3には
マトリクス状の画素電極11、金属配線8及び薄膜トラ
ンジスタ4が集積形成されている。対向基板12は対向
電極13を有しており、主基板3に所定の間隙を介して
接合している。該間隙に液晶層14が保持されている。
薄膜トランジスタ4が属する下側層と画素電極11が属
する上側層との間に平坦化層15が介在している。平坦
化層15はさらにオーバパッシベーションとして金属配
線8を被覆している。主基板3は画素電極11及びスイ
ッチング用の薄膜トランジスタ4を含む表示領域1と、
薄膜トランジスタ4の群を含む周辺駆動領域2とを有し
ている。平坦化層15は周辺駆動領域2にまで延在して
おり、薄膜トランジスタ4の群を相互接続する金属配線
8を被覆している。
Description
【0001】
【産業上の利用分野】本発明は画素電極や薄膜トランジ
スタが集積的に形成された主基板と、対向電極が形成さ
れた対向基板とを互いに接合したフラットパネル構造を
有するアクティブマトリクス型の液晶表示装置に関す
る。より詳しくは、主基板上に形成される金属配線の保
護構造に関する。
スタが集積的に形成された主基板と、対向電極が形成さ
れた対向基板とを互いに接合したフラットパネル構造を
有するアクティブマトリクス型の液晶表示装置に関す
る。より詳しくは、主基板上に形成される金属配線の保
護構造に関する。
【0002】
【従来の技術】図7を参照して従来のアクティブマトリ
クス型液晶表示装置の一般的な構成を簡潔に説明する。
主基板101の表面には画素電極102がマトリクス状
に形成されている。個々の画素電極102にはスイッチ
ング用の薄膜トランジスタ103が対応して設けられて
いる。各薄膜トランジスタ103のゲート電極はゲート
ライン104に接続している。ソース電極は信号ライン
105に接続している。ドレイン電極は対応する画素電
極102に接続している。この例では薄膜トランジスタ
を構成要素とする垂直駆動回路106及び水平駆動回路
107も主基板101上に形成されている。垂直駆動回
路106はゲートライン104を介してスイッチング用
の薄膜トランジスタ103を行毎に線順次で選択する。
一方水平駆動回路107は信号ライン105を介して、
選択状態にある薄膜トランジスタ103を通じ各画素電
極102に画像信号を供給する。かかる構成を有する主
基板101に対し所定の間隙を介して対向基板108が
接合している。対向基板108の内表面には対向電極が
形成されている。両基板101,108の間には液晶層
109が封入保持されている。
クス型液晶表示装置の一般的な構成を簡潔に説明する。
主基板101の表面には画素電極102がマトリクス状
に形成されている。個々の画素電極102にはスイッチ
ング用の薄膜トランジスタ103が対応して設けられて
いる。各薄膜トランジスタ103のゲート電極はゲート
ライン104に接続している。ソース電極は信号ライン
105に接続している。ドレイン電極は対応する画素電
極102に接続している。この例では薄膜トランジスタ
を構成要素とする垂直駆動回路106及び水平駆動回路
107も主基板101上に形成されている。垂直駆動回
路106はゲートライン104を介してスイッチング用
の薄膜トランジスタ103を行毎に線順次で選択する。
一方水平駆動回路107は信号ライン105を介して、
選択状態にある薄膜トランジスタ103を通じ各画素電
極102に画像信号を供給する。かかる構成を有する主
基板101に対し所定の間隙を介して対向基板108が
接合している。対向基板108の内表面には対向電極が
形成されている。両基板101,108の間には液晶層
109が封入保持されている。
【0003】
【発明が解決しようとする課題】図8は、図7に示した
液晶表示装置の模式的な断面構造を表わしている。本図
は主基板101を表示領域110と周辺駆動領域111
に区分して示している。表示領域110は画素電極10
2とスイッチング用の薄膜トランジスタ103を含んで
いる。一方周辺駆動領域111には前述した垂直駆動回
路及び水平駆動回路の構成要素となる薄膜トランジスタ
112,113が含まれている。この例では一対の相補
型薄膜トランジスタ112,113を例として示してい
る。一方対向基板108側では、表示領域110と整合
する部分に対向電極114が設けられている。
液晶表示装置の模式的な断面構造を表わしている。本図
は主基板101を表示領域110と周辺駆動領域111
に区分して示している。表示領域110は画素電極10
2とスイッチング用の薄膜トランジスタ103を含んで
いる。一方周辺駆動領域111には前述した垂直駆動回
路及び水平駆動回路の構成要素となる薄膜トランジスタ
112,113が含まれている。この例では一対の相補
型薄膜トランジスタ112,113を例として示してい
る。一方対向基板108側では、表示領域110と整合
する部分に対向電極114が設けられている。
【0004】スイッチング用の薄膜トランジスタ103
には第1層間絶縁膜115を介して金属配線116が電
気接続されている。この金属配線116は第2層間絶縁
膜117により被覆されており、その上には前述した画
素電極102がパタニング形成されている。同様に、周
辺駆動領域111においても第1層間絶縁膜115を介
して金属配線116が薄膜トランジスタ112,113
に電気接続している。金属配線116は第2層間絶縁膜
117により被覆されている。この第2層間絶縁膜11
7はPSG等からなる無機膜で構成されており、オーバ
パッシベーションとして機能する。しかしながら無機材
料を使用している為膜応力等により第2層間絶縁膜11
7にクラック118が多発していた。このクラック11
8は特に段差部等に集中し不良原因の1つになってい
た。例えば、第2層間絶縁膜117の表面に画素電極1
02をパタニング形成する場合等、エッチング液がクラ
ック118から内部に浸入し、金属配線116の断線故
障等を招いていた。
には第1層間絶縁膜115を介して金属配線116が電
気接続されている。この金属配線116は第2層間絶縁
膜117により被覆されており、その上には前述した画
素電極102がパタニング形成されている。同様に、周
辺駆動領域111においても第1層間絶縁膜115を介
して金属配線116が薄膜トランジスタ112,113
に電気接続している。金属配線116は第2層間絶縁膜
117により被覆されている。この第2層間絶縁膜11
7はPSG等からなる無機膜で構成されており、オーバ
パッシベーションとして機能する。しかしながら無機材
料を使用している為膜応力等により第2層間絶縁膜11
7にクラック118が多発していた。このクラック11
8は特に段差部等に集中し不良原因の1つになってい
た。例えば、第2層間絶縁膜117の表面に画素電極1
02をパタニング形成する場合等、エッチング液がクラ
ック118から内部に浸入し、金属配線116の断線故
障等を招いていた。
【0005】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス型液晶表示装
置の主基板上に形成された金属配線の保護を図る事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち本発明にかかる液晶表示装置は基本的に、主基
板と対向基板の組み合わせからなるフラットパネル構造
を有している。主基板にはマトリクス状の画素電極、金
属配線及び薄膜トランジスタが集積形成されている。対
向基板は対向電極を有しており、主基板に所定の間隙を
介して接合される。該間隙には液晶層が保持されてい
る。本発明の特徴事項として、該薄膜トランジスタが属
する下側層と該画素電極が属する上側層との間に平坦化
層が介在している。この平坦化層はさらにオーバパッシ
ベーションとして金属配線を被覆している。この金属配
線は例えばアルミニウムからなる。又、平坦化層は写真
蝕刻加工可能な有機膜を用いる事が好ましい。
題に鑑み、本発明はアクティブマトリクス型液晶表示装
置の主基板上に形成された金属配線の保護を図る事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち本発明にかかる液晶表示装置は基本的に、主基
板と対向基板の組み合わせからなるフラットパネル構造
を有している。主基板にはマトリクス状の画素電極、金
属配線及び薄膜トランジスタが集積形成されている。対
向基板は対向電極を有しており、主基板に所定の間隙を
介して接合される。該間隙には液晶層が保持されてい
る。本発明の特徴事項として、該薄膜トランジスタが属
する下側層と該画素電極が属する上側層との間に平坦化
層が介在している。この平坦化層はさらにオーバパッシ
ベーションとして金属配線を被覆している。この金属配
線は例えばアルミニウムからなる。又、平坦化層は写真
蝕刻加工可能な有機膜を用いる事が好ましい。
【0006】本発明の一側面によれば、主基板は画素電
極及びスイッチング用の薄膜トランジスタを含む表示領
域と、薄膜トランジスタ群を含む周辺駆動領域とを有し
ている。この場合、平坦化層は周辺駆動領域にまで延在
しており、薄膜トランジスタ群を相互接続する金属配線
を被覆する。本発明の他の側面によれば、主基板は画素
電極及びスイッチング用の薄膜トランジスタを含む表示
領域と、表示領域から延設した金属配線を含む端子領域
とを有している。この場合、平坦化層は端子領域にまで
延在しており金属配線を被覆する。本発明の別の側面に
よれば、主基板は画素電極及びスイッチング用の薄膜ト
ランジスタを含む表示領域と、表示領域を囲む枠状の金
属配線からなる遮光領域とを有している。この場合、平
坦化層は遮光領域にまで延在しており金属配線を被覆す
る。
極及びスイッチング用の薄膜トランジスタを含む表示領
域と、薄膜トランジスタ群を含む周辺駆動領域とを有し
ている。この場合、平坦化層は周辺駆動領域にまで延在
しており、薄膜トランジスタ群を相互接続する金属配線
を被覆する。本発明の他の側面によれば、主基板は画素
電極及びスイッチング用の薄膜トランジスタを含む表示
領域と、表示領域から延設した金属配線を含む端子領域
とを有している。この場合、平坦化層は端子領域にまで
延在しており金属配線を被覆する。本発明の別の側面に
よれば、主基板は画素電極及びスイッチング用の薄膜ト
ランジスタを含む表示領域と、表示領域を囲む枠状の金
属配線からなる遮光領域とを有している。この場合、平
坦化層は遮光領域にまで延在しており金属配線を被覆す
る。
【0007】
【作用】本発明においては平坦化層が設けられており表
示領域表面の平坦化を図っている。この平坦化層は表示
領域のみならず周辺の駆動領域、遮光領域、端子領域に
まで延在しており金属配線を被覆している。この平坦化
層は樹脂等の有機材料で構成されており、従来の無機材
料からなる層間絶縁膜に比べ膜応力が少なくクラックも
入りにくい。従って、オーバパッシベーションとして極
めて有効であり、金属配線の腐食や劣化を有効に防止す
る事ができる。これにより、周辺駆動領域に含まれる薄
膜トランジスタ群を相互接続する金属配線や、表示領域
から延設した外部接続用の金属配線の断線故障を防ぐ事
ができる。又、表示領域を囲む遮光領域に設けられた枠
状の金属配線の光漏れを防止できる。なお、表示領域に
おいては平坦化層の上に画素電極が設けられる。画素電
極には凹凸が含まれておらず均一な配光処理が可能にな
り、液晶層のリバースチルトドメインを低減可能であ
る。又、画素電極周囲には盛り上がった部分が存在しな
い為、横方向の電界の影響を受ける事がなく、安定した
液晶層のオン/オフ制御を行なう事ができる。
示領域表面の平坦化を図っている。この平坦化層は表示
領域のみならず周辺の駆動領域、遮光領域、端子領域に
まで延在しており金属配線を被覆している。この平坦化
層は樹脂等の有機材料で構成されており、従来の無機材
料からなる層間絶縁膜に比べ膜応力が少なくクラックも
入りにくい。従って、オーバパッシベーションとして極
めて有効であり、金属配線の腐食や劣化を有効に防止す
る事ができる。これにより、周辺駆動領域に含まれる薄
膜トランジスタ群を相互接続する金属配線や、表示領域
から延設した外部接続用の金属配線の断線故障を防ぐ事
ができる。又、表示領域を囲む遮光領域に設けられた枠
状の金属配線の光漏れを防止できる。なお、表示領域に
おいては平坦化層の上に画素電極が設けられる。画素電
極には凹凸が含まれておらず均一な配光処理が可能にな
り、液晶層のリバースチルトドメインを低減可能であ
る。又、画素電極周囲には盛り上がった部分が存在しな
い為、横方向の電界の影響を受ける事がなく、安定した
液晶層のオン/オフ制御を行なう事ができる。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型液晶表示装置の第1実施例を示す模式的な部分
断面図であり、表示領域1と周辺駆動領域2を区分して
示してある。先ず最初に表示領域1の構成を説明する。
石英ガラス等の絶縁材料からなる主基板3の表面にはス
イッチング用の薄膜トランジスタ(TFT)4が集積的
に形成されている。TFT4は所定の形状にパタニング
された半導体薄膜5を素子領域として利用している。こ
の半導体薄膜5は例えば多結晶シリコンからなり比較的
大きな移動度を有している。この為、同一基板上に垂直
駆動回路や水平駆動回路等の周辺駆動領域2を形成する
事が可能である。半導体薄膜5の上にはゲート絶縁膜を
介してゲート電極Gがパタニング形成されている。TF
T4のソース領域Sには第1層間絶縁膜6に設けられた
第1コンタクトホール7を通じ、金属配線8が電気接続
している。第1層間絶縁膜6は例えば燐がドーピングさ
れたガラス(PSG)からなる。金属配線8は例えばア
ルミニウムからなり画像信号ラインを構成する。一方、
TFT4のドレイン領域Dには第1層間絶縁膜6及び第
2層間絶縁膜9を介して設けられた第2コンタクトホー
ル10を通じ、画素電極11が電気接続している。この
第2層間絶縁膜9は金属配線8を被覆する様に成膜され
ており例えばPSGからなる。かかる構成を有する主基
板3に対し、所定の間隙を介して対向基板12が接合し
ている。対向基板12の内面には対向電極13が形成さ
れている。両基板3,12の間隙には液晶層14が保持
されている。
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型液晶表示装置の第1実施例を示す模式的な部分
断面図であり、表示領域1と周辺駆動領域2を区分して
示してある。先ず最初に表示領域1の構成を説明する。
石英ガラス等の絶縁材料からなる主基板3の表面にはス
イッチング用の薄膜トランジスタ(TFT)4が集積的
に形成されている。TFT4は所定の形状にパタニング
された半導体薄膜5を素子領域として利用している。こ
の半導体薄膜5は例えば多結晶シリコンからなり比較的
大きな移動度を有している。この為、同一基板上に垂直
駆動回路や水平駆動回路等の周辺駆動領域2を形成する
事が可能である。半導体薄膜5の上にはゲート絶縁膜を
介してゲート電極Gがパタニング形成されている。TF
T4のソース領域Sには第1層間絶縁膜6に設けられた
第1コンタクトホール7を通じ、金属配線8が電気接続
している。第1層間絶縁膜6は例えば燐がドーピングさ
れたガラス(PSG)からなる。金属配線8は例えばア
ルミニウムからなり画像信号ラインを構成する。一方、
TFT4のドレイン領域Dには第1層間絶縁膜6及び第
2層間絶縁膜9を介して設けられた第2コンタクトホー
ル10を通じ、画素電極11が電気接続している。この
第2層間絶縁膜9は金属配線8を被覆する様に成膜され
ており例えばPSGからなる。かかる構成を有する主基
板3に対し、所定の間隙を介して対向基板12が接合し
ている。対向基板12の内面には対向電極13が形成さ
れている。両基板3,12の間隙には液晶層14が保持
されている。
【0009】第2層間絶縁膜9と画素電極11との間に
平坦化層15が介在している。平坦化層15はTFT4
や金属配線8の凹凸を埋め平坦化する為に十分な厚みを
有している。平坦化層15の表面は略完全な平面状態に
あり、その上に画素電極11がパタニング形成される。
従って、画素電極11のレベルには何ら凹凸が存在しな
い。平坦化層15は一般に無色透明である事が要求され
る。又、第2コンタクトホール10を設ける必要がある
為、微細加工が可能でなければならない。さらに、画素
電極11のエッチング等に薬品を用いる為、所望の耐薬
品性が要求される。加えて、後工程で高温にさらされる
為、所定の耐熱性を要求される。かかる要求特性を満た
す為所望の有機材料が選択される。例えば、アクリル樹
脂やポリイミド樹脂があげられる。ポリイミドは耐熱性
に優れているが若干着色がある。これに対してアクリル
樹脂は略完全に無色透明である。これらの樹脂は、例え
ばスピンコート法や転写法等により塗布される。本実施
例では、所定の粘性を有し凹凸を埋めるのに好適なアク
リル樹脂を用いている。以上説明した様に、本発明では
集積形成されたTFT4や金属配線8を含む下側層と、
マトリクス状に配列した画素電極11を含む上側層との
間に、平坦化層15を介在させている。個々の画素電極
11は平坦化層15を介して設けられた第2コンタクト
ホール10を通じて対応するスイッチング用TFT4の
半導体薄膜5に電気接続している。コンタクトホール1
0は平坦化層15を部分的にエッチングして開口する。
平坦化層15が介在している。平坦化層15はTFT4
や金属配線8の凹凸を埋め平坦化する為に十分な厚みを
有している。平坦化層15の表面は略完全な平面状態に
あり、その上に画素電極11がパタニング形成される。
従って、画素電極11のレベルには何ら凹凸が存在しな
い。平坦化層15は一般に無色透明である事が要求され
る。又、第2コンタクトホール10を設ける必要がある
為、微細加工が可能でなければならない。さらに、画素
電極11のエッチング等に薬品を用いる為、所望の耐薬
品性が要求される。加えて、後工程で高温にさらされる
為、所定の耐熱性を要求される。かかる要求特性を満た
す為所望の有機材料が選択される。例えば、アクリル樹
脂やポリイミド樹脂があげられる。ポリイミドは耐熱性
に優れているが若干着色がある。これに対してアクリル
樹脂は略完全に無色透明である。これらの樹脂は、例え
ばスピンコート法や転写法等により塗布される。本実施
例では、所定の粘性を有し凹凸を埋めるのに好適なアク
リル樹脂を用いている。以上説明した様に、本発明では
集積形成されたTFT4や金属配線8を含む下側層と、
マトリクス状に配列した画素電極11を含む上側層との
間に、平坦化層15を介在させている。個々の画素電極
11は平坦化層15を介して設けられた第2コンタクト
ホール10を通じて対応するスイッチング用TFT4の
半導体薄膜5に電気接続している。コンタクトホール1
0は平坦化層15を部分的にエッチングして開口する。
【0010】一方周辺駆動領域2にもTFT4が集積形
成されており、本例では図示を簡略化する為一対の相補
型TFTのみを示している。これらのTFT4は周辺駆
動領域2に含まれる垂直駆動回路や水平駆動回路の構成
要素となる。TFT4は多結晶シリコンからなる半導体
薄膜5を素子領域として集積形成される。基本的な構成
は表示領域1に設けられたスイッチング用TFTと同様
である。即ち、第1層間絶縁膜6を介して金属配線8が
各TFT4のソース領域やドレイン領域に電気接続して
おり相互に結線され回路を構成する。金属配線8の表面
は第2層間絶縁膜9により被覆されている。
成されており、本例では図示を簡略化する為一対の相補
型TFTのみを示している。これらのTFT4は周辺駆
動領域2に含まれる垂直駆動回路や水平駆動回路の構成
要素となる。TFT4は多結晶シリコンからなる半導体
薄膜5を素子領域として集積形成される。基本的な構成
は表示領域1に設けられたスイッチング用TFTと同様
である。即ち、第1層間絶縁膜6を介して金属配線8が
各TFT4のソース領域やドレイン領域に電気接続して
おり相互に結線され回路を構成する。金属配線8の表面
は第2層間絶縁膜9により被覆されている。
【0011】本発明の特徴事項として平坦化層15は周
辺駆動領域2にまで延在しており、複数の薄膜トランジ
スタ4を相互接続する金属配線8を被覆している。この
平坦化層15はオーバパッシベーションとして機能し、
エッチング液の浸入等による金属配線8の腐食を防止し
ている。有機材料からなる平坦化層15は無機材料から
なる層間絶縁膜に比べ応力が小さくクラックも生じにく
い。この為、下地の金属配線8を効果的に保護できる。
この様に、平坦化層15を周辺駆動領域2にまで延在さ
せる事により、垂直駆動回路及び水平駆動回路の製造歩
留りを約93%まで上げる事ができた。これに対し、周
辺駆動領域2を平坦化層15で被覆しない場合には、垂
直駆動回路及び水平駆動回路等からなるスキャナの歩留
りは約50%程度であった。
辺駆動領域2にまで延在しており、複数の薄膜トランジ
スタ4を相互接続する金属配線8を被覆している。この
平坦化層15はオーバパッシベーションとして機能し、
エッチング液の浸入等による金属配線8の腐食を防止し
ている。有機材料からなる平坦化層15は無機材料から
なる層間絶縁膜に比べ応力が小さくクラックも生じにく
い。この為、下地の金属配線8を効果的に保護できる。
この様に、平坦化層15を周辺駆動領域2にまで延在さ
せる事により、垂直駆動回路及び水平駆動回路の製造歩
留りを約93%まで上げる事ができた。これに対し、周
辺駆動領域2を平坦化層15で被覆しない場合には、垂
直駆動回路及び水平駆動回路等からなるスキャナの歩留
りは約50%程度であった。
【0012】図2は、図1に示した実施例の変形を表わ
す模式的な部分断面図である。理解を容易にする為対応
する部分には対応する参照番号を付してある。図1に示
した実施例と異なる点は、周辺駆動領域2において平坦
化層15を選択的にエッチングし金属配線8のみを被覆
している事である。この平坦化層15は表示領域1にお
いて本来の平坦化機能を要求されるが、周辺駆動領域2
ではそのパッシベーション機能を利用している。この点
に鑑み、この変形例では平坦化層15を選択的にエッチ
ングし必要とされる部分のみに残す様にした。なお、平
坦化層15のエッチングはコンタクトホール10の開口
と同時に行なえる為、特に工程増加をもたらさない。
す模式的な部分断面図である。理解を容易にする為対応
する部分には対応する参照番号を付してある。図1に示
した実施例と異なる点は、周辺駆動領域2において平坦
化層15を選択的にエッチングし金属配線8のみを被覆
している事である。この平坦化層15は表示領域1にお
いて本来の平坦化機能を要求されるが、周辺駆動領域2
ではそのパッシベーション機能を利用している。この点
に鑑み、この変形例では平坦化層15を選択的にエッチ
ングし必要とされる部分のみに残す様にした。なお、平
坦化層15のエッチングはコンタクトホール10の開口
と同時に行なえる為、特に工程増加をもたらさない。
【0013】図3は、図2に示した周辺駆動領域2の模
式的な平面パタン形状を表わしている。図示する様に、
所定の形状にパタニングされた半導体薄膜5と交差する
様に2本のゲート電極Gが設けられている。又、3本の
金属配線8がコンタクトホールを介して半導体薄膜5に
導通している。本発明においては、平坦化層は少なくと
も金属配線8の上部を被覆していれば所望のオーバパッ
シベーション効果を得る事ができる。
式的な平面パタン形状を表わしている。図示する様に、
所定の形状にパタニングされた半導体薄膜5と交差する
様に2本のゲート電極Gが設けられている。又、3本の
金属配線8がコンタクトホールを介して半導体薄膜5に
導通している。本発明においては、平坦化層は少なくと
も金属配線8の上部を被覆していれば所望のオーバパッ
シベーション効果を得る事ができる。
【0014】図4は本発明にかかる液晶表示装置の第2
実施例を示す模式的な平面図であり、特に主基板のみを
表わしている。図示する様に主基板21の表面には画素
を駆動するスイッチング素子として薄膜トランジスタ2
2が形成されている。又、薄膜トランジスタ22に選択
信号を供給する為のゲートライン23、同じく画像信号
を供給する為の信号ライン24、画素電極25等が形成
されている。これらスイッチング用の薄膜トランジスタ
22及び画素電極25を含む表示領域を囲む様に、枠状
の金属配線26からなる遮光領域が設けられている。こ
の遮光領域は液晶表示装置の光漏れを防止するととも
に、内部回路の静電破壊を防止するガードリングとして
機能する。遮光領域26によって囲まれた内部には垂直
駆動回路27が形成されておりゲートライン23を介し
て個々のスイッチング用薄膜トランジスタ22に接続し
ている。水平駆動回路28も形成されており信号ライン
24を介して個々のスイッチング用薄膜トランジスタ2
2に接続している。これら垂直駆動回路27及び水平駆
動回路28も薄膜トランジスタを構成要素としており、
前述した周辺駆動領域となる。なお、主基板21の上端
側には外部接続用の金属配線29が形成されており、遮
光領域となる金属配線26と交差して垂直駆動回路27
や水平駆動回路28と接続している。本実施例では、平
坦化層は表示領域及び周辺駆動領域に加え、遮光領域に
まで延在しており枠状の金属配線26を被覆保護してい
る。エッチング液の滲み込み等による金属配線26の腐
食や溶解を防止でき光漏れがなくなる。なお、外部接続
用の金属配線29については線幅が比較的広い為、特に
平坦化層で被覆保護しなくても良い。
実施例を示す模式的な平面図であり、特に主基板のみを
表わしている。図示する様に主基板21の表面には画素
を駆動するスイッチング素子として薄膜トランジスタ2
2が形成されている。又、薄膜トランジスタ22に選択
信号を供給する為のゲートライン23、同じく画像信号
を供給する為の信号ライン24、画素電極25等が形成
されている。これらスイッチング用の薄膜トランジスタ
22及び画素電極25を含む表示領域を囲む様に、枠状
の金属配線26からなる遮光領域が設けられている。こ
の遮光領域は液晶表示装置の光漏れを防止するととも
に、内部回路の静電破壊を防止するガードリングとして
機能する。遮光領域26によって囲まれた内部には垂直
駆動回路27が形成されておりゲートライン23を介し
て個々のスイッチング用薄膜トランジスタ22に接続し
ている。水平駆動回路28も形成されており信号ライン
24を介して個々のスイッチング用薄膜トランジスタ2
2に接続している。これら垂直駆動回路27及び水平駆
動回路28も薄膜トランジスタを構成要素としており、
前述した周辺駆動領域となる。なお、主基板21の上端
側には外部接続用の金属配線29が形成されており、遮
光領域となる金属配線26と交差して垂直駆動回路27
や水平駆動回路28と接続している。本実施例では、平
坦化層は表示領域及び周辺駆動領域に加え、遮光領域に
まで延在しており枠状の金属配線26を被覆保護してい
る。エッチング液の滲み込み等による金属配線26の腐
食や溶解を防止でき光漏れがなくなる。なお、外部接続
用の金属配線29については線幅が比較的広い為、特に
平坦化層で被覆保護しなくても良い。
【0015】図5は、図4に示した直線X−Xに沿って
切断した主基板21の断面構造を模式的に表わしてい
る。図では、周辺駆動領域、表示領域、遮光領域が現わ
れている。周辺駆動領域には主基板21の上に回路結線
用の金属配線30がパタニング形成されている。表示領
域では主基板21の上に信号ライン24等からなる金属
配線がパタニング形成されている。又、遮光領域には前
述した様に枠状の金属配線26がパタニング形成されて
いる。これらの金属配線は層間絶縁膜31により被覆さ
れており、さらにその上を平坦化層32が保護してい
る。表示領域において平坦化層32の上面に前述した画
素電極25がパタニング形成される。図示する様に、周
辺駆動領域、表示領域、遮光領域に含まれる全ての金属
配線が平坦化層32により保護されており、その腐食断
線を防止できる。特に、遮光領域においても枠状の金属
配線26を平坦化層32で被覆する事により、従来問題
となっていたアルミニウムの腐食による光漏れが効果的
に防止できる。
切断した主基板21の断面構造を模式的に表わしてい
る。図では、周辺駆動領域、表示領域、遮光領域が現わ
れている。周辺駆動領域には主基板21の上に回路結線
用の金属配線30がパタニング形成されている。表示領
域では主基板21の上に信号ライン24等からなる金属
配線がパタニング形成されている。又、遮光領域には前
述した様に枠状の金属配線26がパタニング形成されて
いる。これらの金属配線は層間絶縁膜31により被覆さ
れており、さらにその上を平坦化層32が保護してい
る。表示領域において平坦化層32の上面に前述した画
素電極25がパタニング形成される。図示する様に、周
辺駆動領域、表示領域、遮光領域に含まれる全ての金属
配線が平坦化層32により保護されており、その腐食断
線を防止できる。特に、遮光領域においても枠状の金属
配線26を平坦化層32で被覆する事により、従来問題
となっていたアルミニウムの腐食による光漏れが効果的
に防止できる。
【0016】図6は、本発明にかかるアクティブマトリ
クス型液晶表示装置の第3実施例を示す模式的な平面図
であり、特に主基板のみを表わしている。主基板51の
表面にはマトリクス状に交差配列した行電極52及び列
電極53がパタニング形成されている。各行電極52と
列電極53の交点には薄膜トランジスタ54及び対応す
る画素電極55が集積形成されている。本例では薄膜ト
ランジスタ54はアモルファスシリコンを素子領域とし
ている。アモルファスシリコンは比較的移動度が小さい
ので、先に示した実施例と異なり本例では周辺駆動回路
は主基板51上に設けられていない。各薄膜トランジス
タ54のゲート電極は対応する行電極52に接続されて
おり、ソース電極は対応する列電極53に接続されてお
り、ドレイン電極は対応する画素電極55に接続されて
いる。これら行電極52、列電極53、スイッチング用
の薄膜トランジスタ54、画素電極55が集積的に形成
された部分が表示領域56を構成する。行電極52及び
列電極53は表示領域56から延設されており、直接外
部との接続をとる為の金属配線57となっており、周辺
端子領域に含まれる。本実施例では平坦化層は表示領域
56のみならず、端子領域にまで延在しており金属配線
57を被覆する。垂直駆動回路及び水平駆動回路等のス
キャナを内蔵しない本実施例では、行電極52及び列電
極53は金属配線57を介して直接外部に接続され、そ
の本数は数百本に及ぶ。従って、個々の金属配線57は
極めて狭い線幅を有しており、腐食等により容易に断線
故障が起きる。この点に鑑み、本実施例では平坦化層を
端子領域にまで延在させており、微細な金属配線57を
被覆保護している。
クス型液晶表示装置の第3実施例を示す模式的な平面図
であり、特に主基板のみを表わしている。主基板51の
表面にはマトリクス状に交差配列した行電極52及び列
電極53がパタニング形成されている。各行電極52と
列電極53の交点には薄膜トランジスタ54及び対応す
る画素電極55が集積形成されている。本例では薄膜ト
ランジスタ54はアモルファスシリコンを素子領域とし
ている。アモルファスシリコンは比較的移動度が小さい
ので、先に示した実施例と異なり本例では周辺駆動回路
は主基板51上に設けられていない。各薄膜トランジス
タ54のゲート電極は対応する行電極52に接続されて
おり、ソース電極は対応する列電極53に接続されてお
り、ドレイン電極は対応する画素電極55に接続されて
いる。これら行電極52、列電極53、スイッチング用
の薄膜トランジスタ54、画素電極55が集積的に形成
された部分が表示領域56を構成する。行電極52及び
列電極53は表示領域56から延設されており、直接外
部との接続をとる為の金属配線57となっており、周辺
端子領域に含まれる。本実施例では平坦化層は表示領域
56のみならず、端子領域にまで延在しており金属配線
57を被覆する。垂直駆動回路及び水平駆動回路等のス
キャナを内蔵しない本実施例では、行電極52及び列電
極53は金属配線57を介して直接外部に接続され、そ
の本数は数百本に及ぶ。従って、個々の金属配線57は
極めて狭い線幅を有しており、腐食等により容易に断線
故障が起きる。この点に鑑み、本実施例では平坦化層を
端子領域にまで延在させており、微細な金属配線57を
被覆保護している。
【0017】
【発明の効果】以上説明した様に、本発明によれば、薄
膜トランジスタが属する下側層と画素電極が属する上側
層との間に平坦化層を介在させているとともに、この平
坦化層はさらにオーバパッシベーションとして金属配線
を被覆保護している。平坦化層は有機膜からなりクラッ
クが入りにくい構造となっている。従って、下地の金属
配線をエッチング液等の薬品から有効に保護でき、腐食
による断線故障を防止できるという効果がある。又、金
属配線が遮光機能を備えている場合には、腐食溶解によ
る光漏れ不良を防止する事ができるという効果がある。
膜トランジスタが属する下側層と画素電極が属する上側
層との間に平坦化層を介在させているとともに、この平
坦化層はさらにオーバパッシベーションとして金属配線
を被覆保護している。平坦化層は有機膜からなりクラッ
クが入りにくい構造となっている。従って、下地の金属
配線をエッチング液等の薬品から有効に保護でき、腐食
による断線故障を防止できるという効果がある。又、金
属配線が遮光機能を備えている場合には、腐食溶解によ
る光漏れ不良を防止する事ができるという効果がある。
【図1】本発明にかかる液晶表示装置の第1実施例を示
す断面図である。
す断面図である。
【図2】図1に示した第1実施例の変形を示す断面図で
ある。
ある。
【図3】図2に示した実施例の要部平面図である。
【図4】本発明にかかる液晶表示装置の第2実施例を示
す平面図である。
す平面図である。
【図5】図4に示したX−X線に沿って切断した断面図
である。
である。
【図6】本発明にかかる液晶表示装置の第3実施例を示
す模式的な平面図である。
す模式的な平面図である。
【図7】従来の液晶表示装置の一般的な構成を示す斜視
図である。
図である。
【図8】従来の液晶表示装置の構成を示す断面図であ
る。
る。
1 表示領域 2 周辺駆動領域 3 主基板 4 薄膜トランジスタ 5 半導体薄膜 6 第1層間絶縁膜 8 金属配線 9 第2層間絶縁膜 11 画素電極 12 対向基板 13 対向電極 14 液晶層 15 平坦化層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 門田 久志 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 中村 真治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 林 久雄 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内
Claims (6)
- 【請求項1】 マトリクス状の画素電極、金属配線及び
薄膜トランジスタが集積形成された主基板と、対向電極
を有し該主基板に所定の間隙を介して接合した対向基板
と、該間隙に保持された液晶層とからなる液晶表示装置
であって、 該薄膜トランジスタが属する下側層と該画素電極が属す
る上側層との間に平坦化層が介在しており、 該平坦化層はさらにオーバパッシベーションとして該金
属配線を被覆している事を特徴とする液晶表示装置。 - 【請求項2】 前記主基板は画素電極及びスイッチング
用の薄膜トランジスタを含む表示領域と、薄膜トランジ
スタ群を含む周辺駆動領域を有しており、 前記平坦化層は該周辺駆動領域にまで延在しており、該
薄膜トランジスタ群を相互接続する金属配線を被覆して
いる事を特徴とする請求項1記載の液晶表示装置。 - 【請求項3】 前記主基板は画素電極及びスイッチング
用の薄膜トランジスタを含む表示領域と、該表示領域か
ら延設した金属配線を含む端子領域とを有しており、 前記平坦化層は該端子領域にまで延在しており該金属配
線を被覆している事を特徴とする請求項1記載の液晶表
示装置。 - 【請求項4】 前記主基板は画素電極及びスイッチング
用の薄膜トランジスタを含む表示領域と、該表示領域を
囲む枠状の金属配線からなる遮光領域とを有しており、 前記平坦化層は該遮光領域にまで延在しており該金属配
線を被覆している事を特徴とする請求項1記載の液晶表
示装置。 - 【請求項5】 前記金属配線はアルミニウムからなる事
を特徴とする請求項1記載の液晶表示装置。 - 【請求項6】 前記平坦化層は写真蝕刻加工可能な有機
膜からなる事を特徴とする請求項1記載の液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35174293A JPH07199222A (ja) | 1993-12-29 | 1993-12-29 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35174293A JPH07199222A (ja) | 1993-12-29 | 1993-12-29 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07199222A true JPH07199222A (ja) | 1995-08-04 |
Family
ID=18419297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35174293A Pending JPH07199222A (ja) | 1993-12-29 | 1993-12-29 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07199222A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980039626A (ko) * | 1996-11-28 | 1998-08-17 | 김영환 | 액정 표시소자 및 그 제조방법 |
JP2009230152A (ja) * | 2009-06-04 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の作製方法 |
JP2010072663A (ja) * | 2009-12-28 | 2010-04-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2011103001A (ja) * | 2011-01-05 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1993
- 1993-12-29 JP JP35174293A patent/JPH07199222A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980039626A (ko) * | 1996-11-28 | 1998-08-17 | 김영환 | 액정 표시소자 및 그 제조방법 |
US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
JP2009230152A (ja) * | 2009-06-04 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の作製方法 |
JP2010072663A (ja) * | 2009-12-28 | 2010-04-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2011103001A (ja) * | 2011-01-05 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
JP4477552B2 (ja) | 画素領域外郭部の光漏れを防止するcot構造液晶表示装置及びその製造方法 | |
KR100262953B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
US5854663A (en) | LCD device and method of forming the same in which a black matrix is formed on the orientation layer and covers the active semiconductor layer of a TFT | |
JP4947510B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
US7538846B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
JPH07199222A (ja) | 液晶表示装置 | |
US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
JP4090594B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
US20050179132A1 (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
JPH08234225A (ja) | 液晶表示装置 | |
KR100959366B1 (ko) | 씨오티 구조 액정표시장치용 기판 및 그 제조방법 | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
JP3294509B2 (ja) | 液晶表示装置 | |
KR100612993B1 (ko) | 광시야각 액정 표시 장치 및 그에 사용되는 기판 | |
JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
JPH06250224A (ja) | 液晶表示装置 |