DE112018000893T5

DE112018000893T5 - Anzeigevorrichtung

Info

Publication number: DE112018000893T5
Application number: DE112018000893.2T
Authority: DE
Inventors: Shunpei Yamazaki; Hajime Kimura
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-02-17
Filing date: 2018-02-06
Publication date: 2019-10-24
Also published as: KR20190116983A; CN114594636A; KR20230164749A; WO2018150293A1; US11176900B2; TW201835889A; TW202242839A; US10573261B2; CN110301001B; US20220068232A1; TW202405786A; CN110301001A; JP2024075611A; KR20230119740A; US20210210035A1; US20230402018A1; KR102567126B1; US20180240421A1; US11735131B2; TWI758417B

Abstract

Eine Anzeigevorrichtung, die zur Erhöhung der Größe geeignet ist, wird erhalten. Drei oder mehr Source-Leitungen werden für jede Pixelspalte bereitgestellt. Videosignale mit der gleichen Polarität werden während einer Bildperiode in benachbarte Source-Leitungen eingegeben. Die Pixelinversionsansteuerung wird verwendet, um ein Flackern, ein Nebensprechen oder dergleichen zu verringern.

Description

Technisches Gebiet
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Anzeigevorrichtung.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, umfassen eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein elektronisches Gerät, eine Beleuchtungsvorrichtung, eine Eingabevorrichtung, eine Eingabe-/Ausgabevorrichtung, ein Betriebsverfahren dafür und ein Herstellungsverfahren dafür.
In dieser Beschreibung und dergleichen bezieht sich eine Halbleitervorrichtung auf eine Vorrichtung, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung, eine Speichervorrichtung und dergleichen sind jeweils eine Ausführungsform der Halbleitervorrichtung. Außerdem können eine Abbildungsvorrichtung, eine elektrooptische Vorrichtung, eine Energieerzeugungsvorrichtung (z. B. eine Dünnschichtsolarzelle und eine organische Dünnschichtsolarzelle) und ein elektronisches Gerät jeweils eine Halbleitervorrichtung beinhalten.
Stand der Technik
In den letzten Jahren ist eine hochauflösende Anzeigevorrichtung nachgefragt worden. Beispielsweise ist Full HD (die Anzahl von Pixeln ist 1920 × 1080) hauptsächlich bei Fernsehgeräten (auch als Fernseher oder Fernsehempfänger bezeichnet) für den Heimgebrauch zum Einsatz gekommen, während hochauflösende Anzeigevorrichtungen, wie z. B. eine 4K- (die Anzahl von Pixeln ist 3840 × 2160) Anzeige und eine 8K- (die Anzahl von Pixeln ist 7680 × 4320) Anzeige entwickelt worden sind.
Eine Flüssigkristallanzeigevorrichtung ist als eine Art von Anzeigevorrichtungen bekannt. Bei einer transmissiven Flüssigkristallanzeigevorrichtung wird die Durchlassmenge an Licht von einer Hintergrundbeleuchtung angepasst, und sie zeigt einen Kontrast unter Nutzung einer optischen Modulationsaktion eines Flüssigkristalls, um ein Bild anzuzeigen.
Als eine Art von Feldeffekttransistoren ist ein Dünnschichttransistor bekannt, dessen Kanalbildungsbereich unter Verwendung eines Halbleiterfilms gebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist. Patentdokument 1 offenbart eine Technik, bei der amorphes Silizium für einen Halbleiterfilm verwendet wird, der in einem Kanalbildungsbereich eines Dünnschichttransistors verwendet wird. Bei einer Flüssigkristallanzeigevorrichtung wird beispielsweise ein Dünnschichttransistor als Schalttransistor in jedem Pixel verwendet.
[Referenz]
[Patentdokument]
[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2001-053283
Offenbarung der Erfindung
Eine Erhöhung der Auflösung oder der Bildschirmgröße einer Anzeigevorrichtung, wie z. B. eines Fernsehgeräts oder eines Monitorgeräts, verursacht einen signifikanten Anstieg der Last eines Transistors oder dergleichen, der in der Anzeigevorrichtung enthalten ist. Dies könnte den Betrieb mit hoher Betriebsfrequenz erschweren, insbesondere dann, wenn die Feldeffektbeweglichkeit des Transistors niedrig ist.
Eine Aufgabe ist, eine hochauflösende Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine Anzeigevorrichtung, die zur Erhöhung der Größe geeignet ist, und ein Verfahren zum Herstellen der Anzeigevorrichtung zu realisieren. Eine weitere Aufgabe ist, eine günstige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine sehr zuverlässige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine Anzeigevorrichtung, bei der ein Metalloxid oder dergleichen verwendet wird, und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine neuartige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitzustellen.
Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche Aufgaben zu erfüllen. Es sei angemerkt, dass weitere Aufgaben von der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen abgeleitet werden können.
Eine Ausführungsform der vorliegenden Erfindung ist eine Anzeigevorrichtung, die eine Vielzahl von Gate-Leitungen, eine Vielzahl von Source-Leitungen und einen Anzeigeabschnitt beinhaltet. Der Anzeigeabschnitt beinhaltet eine Vielzahl von Pixeln, die in m Zeilen und n Spalten (m und n sind jeweils eine ganze Zahl von größer als oder gleich 2) angeordnet sind. Eine Vielzahl von Pixeln beinhaltet jeweils einen Transistor und ein Anzeigeelement. Die Vielzahl von Pixeln, die in einer i-ten Zeile angeordnet sind, ist elektrisch mit einer i-ten Gate-Leitung verbunden (i ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich m). Die Anzeigevorrichtung beinhaltet g Source-Leitungen für jede Spalte. Unter den g Source-Leitungen, die in einer j-ten Spalte angeordnet sind, und den g Source-Leitungen, die in einer j+1-ten Spalte angeordnet sind, sind die g Source-Leitungen, die Signale mit der gleichen Polarität zuführen, einander benachbart bereitgestellt. Es sei angemerkt, dass g vorzugsweise größer als oder gleich 3 ist.
Im Vorstehenden ist mindestens eine der benachbarten g Source-Leitungen elektrisch mit einem oder mehreren der Vielzahl von Pixeln in der j-ten Spalte verbunden. Mindestens eine andere der benachbarten g Source-Leitungen ist elektrisch mit einem oder mehreren der Vielzahl von Pixeln in der y+1-ten Spalte verbunden. Signale mit der gleichen Polarität werden während einer Bildperiode den benachbarten g Source-Leitungen zugeführt. Signale werden gleichzeitig jeder f-ten Gate-Leitung der Vielzahl von Gate-Leitungen zugeführt. Es sei angemerkt, dass f vorzugsweise größer als oder gleich 3 ist.
Die vorstehende Anzeigevorrichtung wird vorzugsweise durch Pixelinversionsansteuerung (dot inversion driving) betrieben.
Die Halbleiterschicht in dem Transistor kann amorphes Silizium oder ein Metalloxid enthalten.
Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Anzeigevorrichtung, die zur Erhöhung der Größe geeignet ist, und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden. Es können eine hochauflösende Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden. Es können eine günstige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden. Es können eine sehr zuverlässige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden. Es können eine Anzeigevorrichtung, bei der ein Metalloxid oder dergleichen verwendet wird, und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden. Es können eine neuartige Anzeigevorrichtung und ein Verfahren zum Herstellen der Anzeigevorrichtung bereitgestellt werden.
Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht unbedingt alle oben genannten Wirkungen zeigen. Weitere Wirkungen können von der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen abgeleitet werden.
Figurenliste

1A und 1 B stellen Strukturbeispiele einer Anzeigevorrichtung dar.
2 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
3 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
4 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
5 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
6 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
7 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
8A und 8B stellen jeweils ein Strukturbeispiel einer Anzeigevorrichtung dar.
9A und 9B stellen jeweils ein Strukturbeispiel einer Anzeigevorrichtung dar.
10 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
11A und 11B stellen jeweils ein Strukturbeispiel einer Anzeigevorrichtung dar.
12 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
13 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
14 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
15 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
16 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
17 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
18 stellt ein Strukturbeispiel einer Anzeigevorrichtung dar.
19A bis 19C stellen ein Beispiel für ein Verfahren zum Herstellen der Anzeigevorrichtung dar.
20A und 20B stellen ein Beispiel für ein Verfahren zum Herstellen der Anzeigevorrichtung dar.
21A und 21B stellen ein Beispiel für ein Verfahren zum Herstellen der Anzeigevorrichtung dar.
22A und 22B stellen jeweils ein Strukturbeispiel einer Anzeigevorrichtung dar.
23A und 23B stellen jeweils ein Strukturbeispiel eines Anzeigeabschnitts dar.
24 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
25 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
26 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
27 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
28 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
29 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
30 stellt ein Strukturbeispiel eines Anzeigeabschnitts dar.
31A und 31 B stellen jeweils ein Strukturbeispiel eines Anzeigeabschnitts dar.
32A und 32B stellen jeweils ein Strukturbeispiel einer Treiberschaltung dar.
33A und 33B stellen jeweils ein Strukturbeispiel einer Treiberschaltung dar.
34 stellt ein Beispiel für eine Verbindung zwischen einem Demultiplexer und einem Anzeigeabschnitt dar.
35 stellt ein Beispiel für eine Verbindung zwischen einem Demultiplexer und einem Anzeigeabschnitt dar.
36 stellt ein Beispiel für eine Verbindung zwischen einem Demultiplexer und einem Anzeigeabschnitt dar.
37 stellt ein Beispiel für eine Verbindung zwischen einem Demultiplexer und einem Anzeigeabschnitt dar.
38A bis 38D stellen jeweils ein Beispiel für eine Speicherschaltung dar.
39A bis 39F stellen jeweils ein Strukturbeispiel eines Transistors dar.
40A bis 40C stellen ein Strukturbeispiel eines Transistors dar.
41A bis 41 C stellen ein Strukturbeispiel eines Transistors dar.
42A bis 42C stellen ein Strukturbeispiel eines Transistors dar.
43A bis 43D stellen Strukturbeispiele von Transistoren dar.
44A bis 44C stellen ein Strukturbeispiel eines Transistors dar.
45 stellt ein Strukturbeispiel eines Anzeigefeldes dar.
46A und 46B stellen ein Laserbestrahlungsverfahren und eine Laserkristallisationsvorrichtung dar.
47A und 47B stellen ein Laserbestrahlungsverfahren dar.
48A bis 48D stellen jeweils ein Beispiel für ein elektronisches Gerät dar.

Beste Art zur Ausführung der Erfindung
Ausführungsformen werden unter Bezugnahme auf die Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachfolgende Beschreibung beschränkt ist. Es erschließt sich einem Fachmann ohne Weiteres, dass Modi und Details der vorliegenden Erfindung auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht als auf die Beschreibung der folgenden Ausführungsformen beschränkt angesehen werden.
Es sei angemerkt, dass bei den Strukturen der nachstehend beschriebenen vorliegenden Erfindung gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen mit den gleichen Bezugszeichen versehen sind und dass ihre Beschreibung nicht wiederholt wird. Das gleiche Schraffurmuster wird bei Abschnitten mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht eigens mit Bezugszeichen versehen.
Es sei angemerkt, dass in jeder Zeichnung, die in dieser Beschreibung beschrieben wird, die Größe, die Schichtdicke oder der Bereich jeder Komponente in einigen Fällen der Klarheit wegen übertrieben dargestellt wird. Deshalb ist die Größe, die Schichtdicke oder der Bereich nicht auf das dargestellte Größenverhältnis beschränkt.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen Ordnungszahlen, wie z. B. „erstes“, „zweites“ und dergleichen, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und sie schränken die Anzahl nicht ein.
Ein Transistor ist eine Art von Halbleiterelementen und kann eine Verstärkung eines Stroms oder einer Spannung, einen Schaltvorgang zum Steuern des Leitens oder Nichtleitens oder dergleichen erzielen. Ein Transistor in dieser Beschreibung umfasst in seiner Kategorie einen Feldeffekttransistor mit isoliertem Gate (insulated-gate field effect transistor, IGFET) und einen Dünnschichttransistor (thin film transistor, TFT).
Des Weiteren könnten dann, wenn beispielsweise ein Transistor mit einer entgegengesetzten Polarität zum Einsatz kommt oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, Funktionen einer Source und eines Drains miteinander vertauscht werden. Somit können die Begriffe „Source“ und „Drain“ in dieser Beschreibung miteinander vertauscht werden.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Begriff „elektrisch verbunden“ den Fall umfasst, in dem Komponenten über ein „Objekt mit einer elektrischen Funktion“ verbunden sind. Es gibt keine besondere Einschränkung hinsichtlich des „Objekts mit einer elektrischen Funktion“, solange zwischen Komponenten, die über das Objekt verbunden sind, elektrische Signale übertragen und empfangen werden können. Beispiele für ein „Objekt mit einer elektrischen Funktion“ sind ein Schaltelement, wie z. B. ein Transistor, ein Widerstand, eine Spule, ein Kondensator und ein Element mit verschiedenen Funktionen sowie eine Elektrode und eine Leitung.
In dieser Beschreibung und dergleichen weist ein Anzeigefeld als eine Ausführungsform der Anzeigevorrichtung eine Funktion zum Anzeigen (Ausgeben) eines Bildes oder dergleichen auf einer (an eine) Anzeigeoberfläche auf; das Anzeigefeld ist also eine Ausführungsform einer Ausgabevorrichtung.
In dieser Beschreibung und dergleichen wird in einigen Fällen eine Struktur, bei der ein Verbinder, wie z. B. eine flexible gedruckte Schaltung (flexible printed circuit, FPC) oder ein Tape Carrier Package (TCP), an einem Substrat eines Anzeigefeldes befestigt ist, oder eine Struktur, bei der eine integrierte Schaltung (integrated circuit, IC) durch ein Chip-on-Glass- (COG-) Verfahren oder dergleichen auf einem Substrat montiert ist, als Anzeigefeld-Modul bzw. Anzeigemodul oder einfach als Anzeigefeld oder dergleichen bezeichnet.
In dieser Beschreibung und dergleichen weist ein Berührungssensor eine Funktion zum Erfassen des Kontakts, des Drucks, der Annäherung oder dergleichen eines Objekts, wie z. B. eines Fingers oder eines Stifts, auf. Zusätzlich kann der Berührungssensor eine Funktion zum Erfassen von Informationen über die Position aufweisen. Der Berührungssensor ist deshalb eine Ausführungsform einer Eingabevorrichtung. Beispielsweise kann der Berührungssensor ein oder mehrere Sensorelement/e beinhalten.
In dieser Beschreibung und dergleichen wird ein Substrat, das mit einem Berührungssensor versehen ist, in einigen Fällen als Berührungssensorfeld oder einfach als Berührungssensor oder dergleichen bezeichnet. Des Weiteren wird in dieser Beschreibung und dergleichen eine Struktur, bei der ein Verbinder, wie z. B. eine FPC oder ein TCP an einem Substrat eines Berührungssensorfeldes befestigt ist, oder eine Struktur, bei der eine IC durch ein COG-Verfahren oder dergleichen auf einem Substrat montiert ist, in einigen Fällen als Berührungssensorfeldmodul, Berührungssensormodul bzw. Sensormodul oder einfach als Berührungssensor oder dergleichen bezeichnet.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Touchscreen, der eine Ausführungsform der Anzeigevorrichtung ist, eine Funktion zum Anzeigen (Ausgeben) eines Bildes oder dergleichen auf einer (an eine) Anzeigeoberfläche und eine Funktion als Berührungssensor aufweist, der einen Kontakt, einen Druck, eine Annäherung oder dergleichen eines Objekts, wie z. B. eines Fingers oder eines Stifts, mit der bzw. auf/an die Anzeigeoberfläche erfassen kann. Der Touchscreen ist deshalb eine Ausführungsform einer Eingabe-/Ausgabevorrichtung.
Ein Touchscreen kann beispielsweise als Anzeigefeld (oder Anzeigevorrichtung) mit einem Berührungssensor oder als Anzeigefeld (oder Anzeigevorrichtung) mit einer Berührungssensorfunktion bezeichnet werden.
Ein Touchscreen kann ein Anzeigefeld und ein Berührungssensorfeld beinhalten. Alternativ kann ein Touchscreen eine Funktion eines Berührungssensors innerhalb eines Anzeigefeldes oder an einer Oberfläche des Anzeigefeldes aufweisen.
In dieser Beschreibung und dergleichen wird in einigen Fällen eine Struktur, bei der ein Verbinder, wie z. B. ein TCP, an einem Substrat eines Touchscreens befestigt ist, oder eine Struktur, bei der eine IC durch ein COG-Verfahren oder dergleichen auf einem Substrat montiert ist, als Touchscreen-Modul bzw. Anzeigemodul oder einfach als Touchscreen oder dergleichen bezeichnet.
(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
Eine Ausführungsform der vorliegenden Erfindung ist eine Anzeigevorrichtung, die einen Anzeigeabschnitt beinhaltet, in dem eine Vielzahl von Pixeln in einer Matrix bereitgestellt ist. In dem Anzeigeabschnitt sind eine Vielzahl von Leitungen, denen Auswahlsignale zugeführt werden (auch als Gate-Leitungen oder Abtastleitungen bezeichnet), und eine Vielzahl von Leitungen bereitgestellt, denen Signale, die in Pixel geschrieben werden (auch als Videosignale oder dergleichen bezeichnet) zugeführt werden (auch als Source-Leitungen, Signalleitungen, Datenleitungen oder dergleichen bezeichnet).
Die Vielzahl von Gate-Leitungen erstreckt sich in die Zeilenrichtung (auch als „erste Richtung“ bezeichnet), und die Vielzahl von Source-Leitungen erstreckt sich in die Spaltenrichtung (auch als „zweite Richtung“ bezeichnet). In einem Anzeigeabschnitt 17 umfassen mindestens eine der Vielzahl von Gate-Leitungen und mindestens eine der Vielzahl von Source-Leitungen einen Bereich, in dem sie einander überlappen.
Ein Pixel beinhaltet mindestens einen Transistor und ein Anzeigeelement. Das Anzeigeelement beinhaltet eine leitende Schicht mit einer Funktion als Pixelelektrode. Die leitende Schicht ist elektrisch mit einem Anschluss von Source und Drain des Transistors verbunden. Ein Gate des Transistors ist elektrisch mit der Gate-Leitung verbunden. Der andere Anschluss von Source und Drain ist elektrisch mit einer Source-Leitung verbunden.
Die gleichen Auswahlsignale werden vorzugsweise zwei benachbarten Gate-Leitungen zugeführt. Das heißt, dass die Auswahlperioden dieser Gate-Leitungen vorzugsweise gleich sind. Insbesondere werden drei Gate-Leitungen vorzugsweise als eine Gruppe angesehen, wobei in diesem Fall die Struktur einer Treiberschaltung vereinfacht werden kann.
In dem Fall, in dem die gleichen Auswahlsignale zwei Gate-Leitungen zugeführt werden, werden zwei Pixel, die in der Spaltenrichtung einander benachbart sind, gleichzeitig ausgewählt. Dazu sind unterschiedliche Source-Leitungen mit den zwei Pixeln verbunden. Das heißt, dass zwei Source-Leitungen für jede Spalte bereitgestellt sind.
Bei der Struktur, bei der zwei Source-Leitungen für jede Spalte bereitgestellt sind, kann eine horizontale Periode länger sein als die herkömmliche. Beispielsweise kann in dem Fall, in dem zwei Gate-Leitungen mit den gleichen Auswahlsignalen versorgt werden, die Länge einer horizontalen Periode zweimal so lang wie die herkömmliche sein. In dem Fall, in dem drei Gate-Leitungen mit den gleichen Auswahlsignalen versorgt werden, kann die Länge einer horizontalen Periode dreimal so lang wie die herkömmliche sein. Da die Anzahl von Pixeln 11 abnimmt, die elektrisch mit einer Source-Leitung verbunden sind, kann ferner eine Ausgangslast eines Source-Treibers verringert werden.
Folglich kann auch eine äußerst hochauflösende Anzeigevorrichtung, wie z. B. eine 4K-Anzeige oder eine 8K-Anzeige, unter Verwendung eines Transistors mit niedriger Feldeffektbeweglichkeit betrieben werden. Selbstverständlich kann auch eine Anzeigevorrichtung mit einer Auflösung, die 8K übertrifft (beispielsweise 10K, 12K oder 16K) gemäß einer Ausführungsform der vorliegenden Erfindung betrieben werden. Es kann auch eine große Anzeigevorrichtung mit einer Bildschirmdiagonale von 50 Zoll oder größer, 60 Zoll oder größer oder 70 Zoll oder größer gemäß einer Ausführungsform der vorliegenden Erfindung leicht erhalten werden.
In dem Fall, in dem vier Source-Leitungen für jede Spalte bereitgestellt werden, können zwei Source-Leitungen auf der linken Seite eines Pixels und zwei Source-Leitungen auf der rechten Seite des Pixels bereitgestellt werden. Mit anderen Worten: Eine Source-Leitung kann jeweils auf der linken Außenseite, der linken Innenseite, der rechten Innenseite und der rechten Außenseite eines Pixels bereitgestellt werden. Bei dieser Struktur kreuzt eine Source eines Transistors, der elektrisch mit der Source-Leitung auf der linken Außenseite eines Pixels verbunden ist, die Source-Leitung auf der linken Innenseite des Pixels. Bei dieser Struktur kreuzt auch eine Source eines Transistors, der elektrisch mit der Source-Leitung auf der rechten Außenseite eines Pixels verbunden ist, die Source-Leitung auf der rechten Innenseite des Pixels. Einer Ausführungsform der vorliegenden Erfindung entsprechend wird ein Kurzschluss zwischen der Source eines Transistors, der elektrisch mit der Source-Leitung auf der linken Außenseite eines Pixels verbunden ist, und der Source-Leitung auf der linken Innenseite des Pixels verhindert, indem eine leitende Schicht, die im gleichen Schritt wie eine Pixelelektrode ausgebildet werden kann, und eine leitende Schicht, die im gleichen Schritt wie ein Gate des Transistors ausgebildet werden kann, verwendet werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend wird auch ein Kurzschluss zwischen der Source eines Transistors, der elektrisch mit der Source-Leitung auf der rechten Außenseite eines Pixels verbunden ist, und der Source-Leitung auf der rechten Innenseite des Pixels verhindert, indem eine leitende Schicht, die im gleichen Schritt wie eine Pixelelektrode ausgebildet werden kann, und eine leitende Schicht, die im gleichen Schritt wie ein Gate des Transistors ausgebildet werden kann, verwendet werden. Folglich kann auch die Struktur, die vier Source-Leitungen für jede Spalte beinhaltet, mit einer ähnlichen Anzahl von Schritten wie die Struktur erhalten werden, die eine oder zwei Source-Leitung/en für jede Spalte beinhaltet; insbesondere können die vier Source-Leitungen ohne Zunahme der Anzahl von Photolithographieschritten bereitgestellt werden. Das heißt, dass die vier Source-Leitungen ohne Zunahme der Anzahl von Photomasken bereitgestellt werden können. Demzufolge kann ein Anstieg der Herstellungskosten der Anzeigevorrichtung unterdrückt werden.
Konkretere Beispiele für die Anzeigevorrichtung werden nachstehend unter Bezugnahme auf Zeichnungen beschrieben.
<Strukturbeispiele einer Anzeigevorrichtung>
1A ist ein Blockdiagramm einer Anzeigevorrichtung 10 einer Ausführungsform der vorliegenden Erfindung. Die Anzeigevorrichtung 10 beinhaltet den Anzeigeabschnitt 17, einen Gate-Treiber 12a, einen Gate-Treiber 12b, einen Source-Treiber 13a und einen Source-Treiber 13b. In dem Anzeigeabschnitt 17 ist eine Vielzahl von Pixeln 11 in einer Matrix von m Zeilen und n Spalten angeordnet. Es sei angemerkt, dass m und n jeweils eine ganze Zahl von größer als oder gleich 2 sind. In dieser Beschreibung und dergleichen wird das Pixel 11 in der i-ten Zeile und der j-ten Spalte als Pixel 11(i, j) bezeichnet. Es sei angemerkt, dass i eine ganze Zahl von größer als oder gleich 2 und kleiner als oder gleich m ist. Es sei angemerkt, dass j eine ganze Zahl von größer als oder gleich 2 und kleiner als oder gleich n ist. Ein Gate-Treiber und/oder ein Source-Treiber werden/wird in einigen Fällen als „Treiberschaltung“ bezeichnet.
1A zeigt ein Beispiel, in dem der Gate-Treiber 12a und der Gate-Treiber 12b einander zugewandt bereitgestellt sind, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist. Eine Vielzahl von Gate-Leitungen GL₀ ist mit dem Gate-Treiber 12a und dem Gate-Treiber 12b verbunden. In dieser Beschreibung und dergleichen wird eine k-te Leitung GL₀ als Leitung GL₀(k) bezeichnet. Es sei angemerkt, dass k eine ganze Zahl von größer als oder gleich 1 ist.
In 1A ist die Leitung GL₀(k) elektrisch mit zwei Leitungen GL (einer Leitung GL(i) und einer Leitung GL(i+1)) verbunden. Dementsprechend werden die zwei Leitungen GL mit den gleichen Auswahlsignalen versorgt. Es sei angemerkt, dass die Leitung GL₀ und die Leitung GL jeweils eine Funktion als Gate-Leitung aufweisen. In dieser Beschreibung und dergleichen wird eine i-te Leitung GL als Leitung GL(i) bezeichnet.
Der Gate-Treiber 12a und der Gate-Treiber 12b weisen eine Funktion zum Zuführen des gleichen Auswahlsignals zu einer Leitung GL₀ auf. Somit kann die Lade- und Entladezeit der Leitungen GL₀ im Vergleich zu derjenigen in der Anzeigevorrichtung 10, die nur einen Gate-Treiber beinhaltet, verringert werden. Folglich kann auch eine äußerst hochauflösende Anzeigevorrichtung, wie z. B. eine 4K-Anzeige oder eine 8K-Anzeige, unter Verwendung eines Transistors mit niedriger Feldeffektbeweglichkeit betrieben werden. Außerdem kann eine große Anzeigevorrichtung mit einer Bildschirmdiagonale von 50 Zoll oder größer, 60 Zoll oder größer oder 70 Zoll oder größer leicht erhalten werden.
1A zeigt ein Beispiel, in dem der Source-Treiber 13a und der Source-Treiber 13b einander zugewandt bereitgestellt sind, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist. Zusätzlich sind 2×n Leitungen SL mit dem Source-Treiber 13a und dem Source-Treiber 13b verbunden. In 1A sind zwei Leitungen SL für jede Pixelspalte bereitgestellt. In dem Fall, in dem g Leitungen SL für jede Pixelspalte bereitgestellt werden (g ist eine ganze Zahl von größer als oder gleich 2), werden g×n Leitungen SL mit dem Source-Treiber 13a und dem Source-Treiber 13b verbunden.
In 1A sind zwei Leitungen SL für die Pixelspalte in der j-ten Spalte durch eine Leitung SL₁(j) und eine Leitung SL₂(j) gekennzeichnet. Unterschiedliche Signale können unterschiedlichen Leitungen SL zugeführt werden. Beispielsweise können der Leitung SL₁(j) und der Leitung SL₂(j) unterschiedliche Signale zugeführt werden. Es sei angemerkt, dass jede Leitung SL eine Funktion als Source-Leitung aufweist.
Der Source-Treiber 13a und der Source-Treiber 13b weisen eine Funktion zum Zuführen des gleichen Auswahlsignals zu einer Leitung SL auf. Somit kann die Lade- und Entladezeit der Leitungen SL im Vergleich zu derjenigen in der Anzeigevorrichtung 10, die nur einen Souce-Treiber beinhaltet, verringert werden. Folglich kann auch eine äußerst hochauflösende Anzeigevorrichtung, wie z. B. eine 4K-Anzeige oder eine 8K-Anzeige, unter Verwendung eines Transistors mit niedriger Feldeffektbeweglichkeit betrieben werden. Außerdem kann eine große Anzeigevorrichtung mit einer Bildschirmdiagonale von 50 Zoll oder größer, 60 Zoll oder größer oder 70 Zoll oder größer leicht erhalten werden.
Obwohl zwei Gate-Treiber und zwei Source-Treiber im Beispiel in 1A angeordnet sind, kann die Anzahl von Gate-Treibern und/oder Source-Treibern eins sein.
Ein Pixel 11 entspricht einer Farbe. In dem Fall, in dem eine Farbanzeige unter Nutzung einer Mischung von Licht erfolgt, das von einer Vielzahl von Pixeln emittiert wird, kann das Pixel 11 als Subpixel bezeichnet werden.
Eine Vollfarbanzeige kann erzielt werden, indem das Pixel 11, das rotes Licht steuert, das Pixel 11, das grünes Licht steuert, und das Pixel 11, das blaues Licht steuert, gemeinsam als ein Pixel dienen und die Menge an Licht (Emissionsleuchtdichte), das von jedem Pixel 11 emittiert wird, gesteuert wird. Daher dienen die drei Pixel 11 jeweils als Subpixel. Das heißt, dass drei Subpixel beispielsweise die Menge an rotem Licht, grünem Licht und blauem Licht steuern. Die Lichtfarben, die durch die drei Subpixel gesteuert werden, sind nicht auf Rot (R), Grün (G) und Blau B beschränkt und können auch Zyan (C), Magenta (M) und Gelb (Y) sein.
Vier Subpixel können gemeinsam als ein Pixel dienen. Beispielsweise kann ein Subpixel, das weißes Licht steuert, den drei Subpixeln hinzugefügt werden, die rotes Licht, grünes Licht und blaues Licht steuern. Das Hinzufügen des Subpixels, das weißes Licht steuert, kann die Leuchtdichte eines Anzeigebereiches erhöhen. Alternativ kann ein Subpixel, das gelbes Licht steuert, den drei Subpixeln hinzugefügt werden, die rotes Licht, grünes Licht und blaues Licht steuern. Alternativ kann ein Subpixel, das weißes Licht steuert, den drei Subpixeln hinzugefügt werden, die zyanfarbenes Licht, magentafarbenes Licht und gelbes Licht steuern.
Wenn Subpixel, die Licht in Farben, wie z. B. Rot, Grün, Blau, Zyan, Magenta und Gelb, steuern, angemessen mit weiteren Subpixeln, die als ein Pixel dienen, kombiniert werden, kann die Reproduzierbarkeit von Halbtönen erhöht werden. Somit kann die Anzeigequalität verbessert werden.
Unter Verwendung der Pixel, die in einer Matrix von 1920 × 1080 angeordnet sind, kann die Anzeigevorrichtung 10 eine Vollfarbanzeige mit Full HD (auch als 2K-Auflösung, 2K1K, 2K und dergleichen bezeichnet) erzielen. Unter Verwendung der Pixel, die in einer Matrix von 3840 × 2160 angeordnet sind, kann die Anzeigevorrichtung 10 eine Vollfarbanzeige mit Ultra High Definition (auch als 4K-Auflösung, 4K2K, 4K und dergleichen bezeichnet) erzielen. Unter Verwendung der Pixel, die in einer Matrix von 7680 × 4320 angeordnet sind, kann die Anzeigevorrichtung 10 eine Vollfarbanzeige mit Super High Definition (auch als 8K-Auflösung, 8K4K, 8K und dergleichen bezeichnet) erzielen. Unter Verwendung einer größeren Anzahl von Pixeln kann die Anzeigevorrichtung 10 eine Vollfarbanzeige mit 16K- oder 32K-Auflösung erzielen.
Des Weiteren emittieren Pixel, die in der Spaltenrichtung bereitgestellt werden, vorzugsweise Licht der gleichen Farbe. In dem Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, werden die in der Spaltenrichtung bereitgestellten Pixel vorzugsweise derart mit Farbschichten, die Licht der gleichen Farbe durchlassen, versehen, dass sie die Flüssigkristallelemente überlappen.
In dem Fall, in dem ein Transistor mit niedriger Feldeffektbeweglichkeit verwendet wird, kann ein Anzeigeabschnitt einer Anzeigevorrichtung in eine Vielzahl von Anzeigebereichen unterteilt und betrieben werden. Beim vorstehenden Verfahren könnte ein Grenzabschnitt zwischen unterteilten Pixelbereichen infolge von beispielsweise Schwankungen der Eigenschaften einer Treiberschaltung visuell wahrgenommen werden, was in einigen Fällen die Sichtbarkeit reduziert. Darüber hinaus ist eine Bildverarbeitung oder dergleichen zur Aufteilung der einzugebenden Bilddaten im Voraus erforderlich; daher ist eine großformatige Bildverarbeitungsvorrichtung erforderlich, die mit hoher Geschwindigkeit arbeiten kann.
Im Gegensatz dazu kann die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung selbst dann, wenn sie einen Transistor mit relativ niedriger Feldeffektbeweglichkeit beinhaltet, betrieben werden, ohne dass der Anzeigebereich in eine Vielzahl von Anzeigebereichen unterteilt wird.
Wie in 1B dargestellt, können der Gate-Treiber 12a und der Gate-Treiber 12b mit den Leitungen GL verbunden werden, wobei die Leitungen GL₀ weggelassen werden.
Eine Schutzschaltung kann in der Anzeigevorrichtung 10 bereitgestellt werden. 2 ist ein Blockdiagramm, das den Fall zeigt, in dem eine Schutzschaltung 18a, eine Schutzschaltung 18b, eine Schutzschaltung 19a und eine Schutzschaltung 19b in der Anzeigevorrichtung 10 mit der Struktur in 1A bereitgestellt werden. Die Leitungen GL₀ sind elektrisch mit der Schutzschaltung 18a oder der Schutzschaltung 18b verbunden. Die Schutzschaltung 19a und die Schutzschaltung 19b sind elektrisch mit den Leitungen SL (den Leitungen SL₁ und SL₂ ) verbunden.
Die Schutzschaltung 18a kann auf der Seite des Gate-Treibers 12a bereitgestellt werden, und die Schutzschaltung 18b kann auf der Seite des Gate-Treibers 12b bereitgestellt werden. Mit anderen Worten: Die Schutzschaltung 18a und die Schutzschaltung 18b können einander zugewandt bereitgestellt werden, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist. Die Schutzschaltung 19a kann auf der Seite des Source-Treibers 13a bereitgestellt werden, und die Schutzschaltung 19b kann auf der Seite des Source-Treibers 13b bereitgestellt werden. Mit anderen Worten: Die Schutzschaltung 19a und die Schutzschaltung 19b können einander zugewandt bereitgestellt werden, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist.
Mit der in der Anzeigevorrichtung 10 bereitgestellten Schutzschaltung können die Pixel 11 vor Rauschen, Überspannung, elektrostatischer Entladung und dergleichen geschützt werden. Dies führt zu einer höheren Zuverlässigkeit der Anzeigevorrichtung 10.
Obwohl im Beispiel in 1A zwei Source-Leitungen für jede Pixelspalte bereitgestellt sind, ist eine Ausführungsform der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt. 3 stellt eine Struktur dar, bei der drei Source-Leitungen (Leitungen SL₁ , SL₂ und SL₃ ) für jede Pixelspalte bereitgestellt sind. Bei der Anzeigevorrichtung 10 in 3 ist die Leitung GL₀(k) elektrisch mit drei Leitungen GL (Leitungen GL(i), GL(i+1) und GL(i+2)) verbunden, und die gleichen Auswahlsignale werden diesen drei Leitungen zugeführt.
4 stellt eine Struktur dar, bei der vier Source-Leitungen (Leitungen SL₁ , SL₂ , SL₃ und SL₄ ) für jede Pixelspalte bereitgestellt sind. Bei der Anzeigevorrichtung 10 in 4 ist die Leitung GL₀(k) elektrisch mit vier Leitungen GL (Leitungen GL(i), GL(i+1), GL(i+2) und GL(i+3)) verbunden, und die gleichen Auswahlsignale werden diesen vier Leitungen zugeführt. Selbstverständlich können fünf oder mehr Source-Leitungen für jede Pixelspalte einer Ausführungsform der vorliegenden Erfindung bereitgestellt werden.
5 zeigt ein Beispiel, in dem ein Source-Treiber 13a und ein Source-Treiber 13b für jede Pixelspalte bereitgestellt sind. Mit anderen Worten: Die Source-Treiber 13a sind in gleicher Anzahl wie die Pixelspalten entlang einer Seite des rechteckigen Anzeigeabschnitts 17 bereitgestellt, und die Source-Treiber 13b sind in gleicher Anzahl wie die Pixelspalten bereitgestellt, wobei der Anzeigeabschnitt 17 zwischen den Source-Treibern 13a und 13b bereitgestellt ist. Im Beispiel in 5 sind ein Gate-Treiber 12a und ein Gate-Treiber 12b für jede Leitung GL₀ bereitgestellt. Bei der Anzeigevorrichtung 10 des in 5 gezeigten Beispiels, in dem vier Source-Leitungen für jede Pixelspalte bereitgestellt sind, sind die Gate-Treiber 12a, deren Anzahl durch Teilen der Anzahl von Pixelzeilen durch 4 erhalten wird, entlang einer Seite des rechteckigen Anzeigeabschnitts 17 bereitgestellt, und die Gate-Treiber 12b, deren Anzahl durch Teilen der Anzahl von Pixelzeilen durch 4 erhalten wird, sind bereitgestellt, wobei der Anzeigeabschnitt 17 zwischen den Gate-Treibern 12a und 12b bereitgestellt ist. Eine derartige in 5 dargestellte Struktur kann die Last der Gate-Treiber verringern, so dass eine Anzeigeungleichmäßigkeit infolge eines Spannungsabfalls, der auf einen Leitungswiderstand zurückzuführen ist, auch bei einer großen Anzeigevorrichtung unterdrückt werden kann.
Bei der Anzeigevorrichtung 10 kann eine Referenzspannungserzeugungsschaltung bereitgestellt werden. Die Referenzspannungserzeugungsschaltung weist eine Funktion zum Erzeugen einer Referenzspannung für Signale auf, die von den Source-Treiber zugeführt werden. Die Referenzspannungserzeugungsschaltung kann beispielsweise eine Gamma-Referenzerzeugungsschaltung sein.
6 zeigt ein Beispiel, in dem eine Referenzspannungserzeugungsschaltung 16a, die eine Funktion zum Zuführen einer Referenzspannung zu den Source-Treibern 13a aufweist, und eine Referenzspannungserzeugungsschaltung 16b, die eine Funktion zum Erzeugen einer Referenzspannung für die Source-Treiber 13b aufweist, in der Anzeigevorrichtung 10 mit der in 5 dargestellten Struktur bereitgestellt sind. Bei der Anzeigevorrichtung 10 mit der in 6 dargestellten Struktur können die Genauigkeit einer Spannung des Signals, das von jedem Source-Treiber 13a erzeugt wird, und die Genauigkeit einer Spannung des Signals, das von jedem Source-Treiber 13b erzeugt wird, verbessert werden.
7 zeigt ein Beispiel, in dem eine Referenzspannungserzeugungsschaltung 16, die eine Funktion zum Zuführen einer Referenzspannung zu den Source-Treibern 13a und den Source-Treibern 13b aufweist, in der Anzeigevorrichtung 10 mit der in 5 dargestellten Struktur bereitgestellt ist. Auch bei der Anzeigevorrichtung 10 mit der in 7 dargestellten Struktur können die Genauigkeit einer Spannung des Signals, das von jedem Source-Treiber 13a erzeugt wird, und die Genauigkeit einer Spannung des Signals, das von jedem Source-Treiber 13b erzeugt wird, verbessert werden.
Eine Erhöhung der Bildschirmgröße oder der Auflösung einer Anzeigevorrichtung neigt dazu, einen Anstieg des Leitungswiderstandes und der parasitären Kapazität zu verursachen. Der Anstieg des Leitungswiderstandes verursacht eine Verzögerung der Signalübertragung auf ein Ende einer Leitung, eine Verzerrung einer Signalwellenform oder dergleichen, was eine Abnahme der Anzeigequalität, wie z. B. eine Anzeigeungleichmäßigkeit oder fehlerhafte Graustufen, eine Erhöhung des Stromverbrauchs oder dergleichen zur Folge hat. Der Anstieg der parasitären Kapazität, die in einer Leitung erzeugt wird, verursacht auch eine Abnahme der Anzeigequalität, eine Erhöhung des Stromverbrauchs oder dergleichen.
Um den Leitungswiderstand und die parasitäre Kapazität zu verringern, kann eine Leitung SL in eine Leitung SLa und eine Leitung SLb halbiert werden (siehe 8A). Im Blockdiagramm in 8A sind ein Bereich mit der Leitung SLa und ein Bereich mit der Leitung SLb in dem Anzeigeabschnitt 17 durch einen Anzeigeabschnitt 17_1 bzw. einen Anzeigeabschnitt 17_2 gekennzeichnet.
Die Leitung SLa ist elektrisch mit dem Source-Treiber 13a verbunden, und die Leitung SLb ist elektrisch mit dem Source-Treiber 13b verbunden. Der Source-Treiber 13a führt der Leitung SLa ein Signal zu, und der Source-Treiber 13b führt der Leitung SLb ein Signal zu.
Wenn eine Leitung SL in zwei Hälfte unterteilt wird, können sowohl der Leitungswiderstand als auch die parasitäre Kapazität um die Hälfte verringert werden. Demzufolge kann der Einfluss auf die Signalverzögerung und die Signalverzerrung auf ein Viertel verringert werden. Folglich kann die Anzeigequalität der Anzeigevorrichtung verbessert werden. Überdies kann die Last des Source-Treibers verringert werden, so dass der Stromverbrauch der Anzeigevorrichtung verringert werden kann.
Des Weiteren kann eine Leitung GL in eine Leitung GLa und eine Leitung GLb halbiert werden (siehe 8B). Im Blockdiagramm in 8B sind ein Bereich mit den Leitungen SLa und GLa, ein Bereich mit den Leitungen SLb und GLa, ein Bereich mit den Leitungen SLa und GLb sowie ein Bereich mit den Leitungen SLb und GLb in dem Anzeigeabschnitt 17 durch den Anzeigeabschnitt 17_1, den Anzeigeabschnitt 17_2, einen Anzeigeabschnitt 17_3 bzw. einen Anzeigeabschnitt 17_4 gekennzeichnet.
Die Leitung GLa ist elektrisch mit dem Gate-Treiber 12a verbunden, und die Leitung GLb ist elektrisch mit dem Gate-Treiber 12b verbunden. Der Gate-Treiber 12a führt der Leitung SLa ein Signal zu, und der Gate-Treiber 12b führt der Leitung GLb ein Signal zu.
Wenn der Anzeigeabschnitt 17, wie in 8A und 8B dargestellt, unterteilt wird, wird ein Grenzabschnitt in einigen Fällen von einem Betrachter der Anzeigevorrichtung als Streifen wahrgenommen. Angesichts des Vorstehenden können, wie in 9A dargestellt, die Leitungen SL in alternierenden Spalten oder einer alternierenden Vielzahl von Spalten mit dem Source-Treiber 13a oder 13b verbunden werden. Beispielsweise werden die Leitungen SL, die elektrisch mit den Pixeln 11 in einer ungeradzahligen Spalte verbunden sind, elektrisch mit dem Source-Treiber 13a verbunden, und die Leitungen SL, die elektrisch mit den Pixeln 11 in einer geradzahligen Spalte verbunden sind, werden elektrisch mit dem Source-Treiber 13b verbunden.
Die in 9A dargestellte Struktur kann den Streifen entfernen und die Abnahme der Anzeigequalität verringern, die durch eine Verzögerung der Signalübertragung auf ein Ende einer Leitung, eine Verzerrung einer Signalwellenform oder dergleichen hervorgerufen wird.
Wie in 9B dargestellt, können die Leitungen GL in alternativen Zeilen oder alternativen mehreren Zeilen mit dem Gate-Treiber 12a oder 12b verbunden werden. Beispielsweise werden die Leitungen GL, die elektrisch mit den Pixeln 11 in einer ungeradzahligen Spalte verbunden sind, elektrisch mit dem Gate-Treiber 12a verbunden, und die Leitungen GL, die elektrisch mit den Pixeln 11 in einer geradzahligen Spalte verbunden sind, werden elektrisch mit dem Gate-Treiber 12b verbunden.
[Beispiele für die Planstruktur der Pixel]
Im Folgenden werden Beispiele für die Planstruktur der Pixel beschrieben, die in dem Anzeigeabschnitt 17 der Anzeigevorrichtung 10 in 5 angeordnet sind.
10 ist ein Schaltplan, der in der Spaltenrichtung angeordnete vier Pixel umfasst, nämlich das Pixel 11(i, j), ein Pixel 11(i+1, j), ein Pixel 11(i+2, j) und ein Pixel 11(i+3, j).
Jedes Pixel 11 beinhaltet einen Transistor 30, ein Flüssigkristallelement 20 und einen Kondensator 60.
Leitungen S1 bis S4 entsprechen Source-Leitungen, und Leitungen G1 bis G4 entsprechen Gate-Leitungen. Die Leitungen S1, S2, S3 und S4 in 10 entsprechen beispielsweise Leitungen SL₁(j), SL₂(j), SL₃(j) bzw. SL₄(j). Die Leitungen G1, G2, G3 und G4 in 10 entsprechen Leitungen GL(i), GL(i+1), GL(i+2) bzw. GL(i+3). Eine Leitung CS ist elektrisch mit einer Elektrode des Kondensators 60 verbunden, und ein bestimmtes Potential wird an die Leitung CS angelegt.
Die Leitung S1 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 30 verbunden, der in dem Pixel 11(i, j) enthalten ist, und die Leitung G1 ist elektrisch mit einem Gate des Transistors 30 verbunden, der in dem Pixel 11(i, j) enthalten ist. Die Leitung S3 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 30 verbunden, der in dem Pixel 11(i+1, j) enthalten ist, und die Leitung G2 ist elektrisch mit dem Gate des Transistors 30 verbunden, der in dem Pixel 11(i+1, j) enthalten ist. Die Leitung S2 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 30 verbunden, der in dem Pixel 11(i+2, j) enthalten ist, und die Leitung G3 ist elektrisch mit dem Gate des Transistors 30 verbunden, der in dem Pixel 11(i+2, j) enthalten ist. Die Leitung S4 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 30 verbunden, der in dem Pixel 11(i+3, j) enthalten ist, und die Leitung G4 ist elektrisch mit dem Gate des Transistors 30 verbunden, der in dem Pixel 11(i+3, j) enthalten ist.
Der andere Anschluss von Source und Drain des Transistors 30 ist elektrisch mit einer Elektrode des Kondensators 60 und einer Elektrode (Pixelelektrode) des Flüssigkristallelements 20 verbunden. Ein gemeinsames Potential wird der anderen Elektrode des Kondensators 60 zugeführt.
Der Transistor 30 weist eine Funktion zum Steuern auf, ob das von der Source-Leitung zugeführte Signal in das Pixel 11 geschrieben wird, indem der Durchlass- und Sperrzustand umgeschaltet werden. Insbesondere kann, indem der Transistor 30 eingeschaltet wird, eine Ladung, die dem von der Source-Leitung zugeführten Signal entspricht, in den Kondensator 60 geschrieben werden, der elektrisch mit dem Transistor 30 verbunden ist. Durch Ausschalten des Transistors 30 kann die Ladung, die in den Kondensator 60 geschrieben worden ist, gehalten werden.
11A stellt ein Layoutbeispiel des Pixels 11(i+2, j) und des Pixels 11(i+3, j) dar.
In 11A und dergleichen sind die Komponenten, die in der gleichen Schicht bereitgestellt sind, mit dem gleichen Schraffurmuster dargestellt. Es können auch in den Zeichnungen, auf die nachstehend Bezug genommen wird, die Komponenten, die in der gleichen Schicht bereitgestellt sind, mit dem gleichen Schraffurmuster dargestellt werden.
Wie in 11A dargestellt, erstrecken sich die Leitung G3, die Leitung G4 und die Leitung CS in die Zeilenrichtung (die Querrichtung), und die Leitungen S1 bis S4 erstrecken sich in die Spaltenrichtung (die Längsrichtung).
Als Nächstes wird eine Struktur des Pixels 11(i+2, j) beschrieben. Bei dem Transistor 30, der in dem Pixel 11(i+2, j) enthalten ist, ist eine Halbleiterschicht 32 über der Leitung G3 bereitgestellt, und ein Teil der Leitung G3 weist eine Funktion als Gate-Elektrode auf. Ein Teil der Leitung S2 weist eine Funktion als Source-Elektrode oder Drain-Elektrode auf. Die Halbleiterschicht 32 umfasst einen Bereich, der sich zwischen der Leitung S2 und der Leitung S3 befindet.
Eine leitende Schicht 33a, die eine Funktion als der andere Anschluss von Source und Drain des Transistors 30 und als eine Elektrode des Kondensators 60 aufweist, ist derart bereitgestellt, dass die leitende Schicht 33a elektrisch mit der Halbleiterschicht 32 verbunden ist. Eine leitende Schicht 21, die eine Funktion als Pixelelektrode aufweist, ist bereitgestellt, und die leitende Schicht 33a und die leitende Schicht 21 sind in einem Öffnungsabschnitt 38 elektrisch miteinander verbunden.
Als Nächstes wird eine Struktur des Pixels 11(i+3, j) beschrieben. Bei dem Transistor 30, der in dem Pixel 11(i+3, j) enthalten ist, ist die Halbleiterschicht 32 über der Leitung G4 bereitgestellt, und ein Teil der Leitung G4 weist eine Funktion als Gate-Elektrode auf. Die Halbleiterschicht 32 umfasst einen Bereich, der sich zwischen der Leitung S2 und der Leitung S3 befindet.
Eine leitende Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, ist derart bereitgestellt, dass sie elektrisch mit der Halbleiterschicht 32 verbunden ist. In einem Öffnungsabschnitt 71 ist die leitende Schicht 51 elektrisch mit einer leitenden Schicht 52 verbunden, die in der gleichen Schicht wie die leitende Schicht 21 ausgebildet ist. In einem Öffnungsabschnitt 72 ist die leitende Schicht 52 elektrisch mit einer leitenden Schicht 53 verbunden, die in der gleichen Schicht wie die Leitung G4 ausgebildet ist. In einem Öffnungsabschnitt 73 ist die leitende Schicht 53 elektrisch mit einer leitenden Schicht 54 verbunden, die in der gleichen Schicht wie die leitende Schicht 21 ausgebildet ist. In einem Öffnungsabschnitt 74 ist die leitende Schicht 54 elektrisch mit der Leitung S4 verbunden.
In dem Pixel 11(i+3, j) ist daher die leitende Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, über die leitenden Schichten 52, 53 und 54 elektrisch mit der Leitung S4 verbunden. In dem Fall, in dem das Pixel 11(i+3, j) eine in 11A dargestellte Struktur aufweist, sind die leitende Schicht 51 und die Leitungen S3 und S4 in der gleichen Schicht bereitgestellt, und die leitende Schicht 53 weist einen Bereich auf, der die Leitung S3 überlappt; jedoch kann ein Kurzschluss zwischen einem Anschluss von Source und Drain des Transistors 30 und der Leitung S3 verhindert werden. Darüber hinaus können die leitenden Schichten 52 und 54 im gleichen Schritt wie die leitende Schicht 21 mit einer Funktion als Pixelelektrode ausgebildet werden, und die leitende Schicht 53 kann im gleichen Schritt wie die Leitung G4 ausgebildet werden. Folglich kann auch die Struktur, die vier Source-Leitungen für jede Spalte beinhaltet, mit einer ähnlichen Anzahl von Schritten wie die Struktur erhalten werden, die eine oder zwei Source-Leitung/en für jede Spalte beinhaltet; insbesondere können die vier Source-Leitungen ohne Zunahme der Anzahl von Photolithographieschritten bereitgestellt werden. Das heißt, dass die vier Source-Leitungen ohne Zunahme der Anzahl von Photomasken bereitgestellt werden können. Demzufolge kann ein Anstieg der Herstellungskosten der Anzeigevorrichtung unterdrückt werden.
11B stellt ein Layoutbeispiel des Pixels 11(i, j) und des Pixels 11(i+1, j) dar. Wie in 11B dargestellt, erstrecken sich die Leitung G1 und die Leitung G2 in die Zeilenrichtung.
In dem Pixel 11(i, j) ist die leitende Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, über die leitenden Schichten 52, 53 und 54 elektrisch mit der Leitung S1 verbunden. Die Strukturen des Pixels 11(i, j) und des Pixels 11(i+3, j) sind abgesehen davon gleich.
In dem Pixel 11(i, j) weist ein Teil der Leitung S3 eine Funktion als ein Anschluss von Source und Drain des Transistors 30 auf. Die Strukturen des Pixels 11(i+1, j) und des Pixels 11(i+2, j) sind abgesehen davon gleich.
Das Vorstehende ist die Beschreibung der Beispiele für die Planstruktur der Pixel.
[Beispiele für die Querschnittsstruktur der Pixel]
Im Folgenden werden Beispiele für die Querschnittsstruktur der Pixel beschrieben, die in dem Anzeigeabschnitt 17 der Anzeigevorrichtung 10 in 5 angeordnet sind.
[Beispiel 1 für die Querschnittsstruktur]
12 stellt ein Beispiel für einen Querschnitt entlang der Linie A1-A2 in 11A dar. Hier wird ein Beispiel gezeigt, in dem das transmissive Flüssigkristallelement 20 als Anzeigeelement verwendet wird. In 12 handelt es sich bei einer Seite eines Substrats 15 um eine Anzeigeoberflächenseite.
Bei der Anzeigevorrichtung 10 ist ein Flüssigkristall 22 zwischen einem Substrat 14 und dem Substrat 15 bereitgestellt. Das Flüssigkristallelement 20 beinhaltet die leitende Schicht 21, die auf der Seite des Substrats 14 bereitgestellt ist, eine leitende Schicht 23, die auf der Seite des Substrats 15 bereitgestellt ist, und den Flüssigkristall 22, der zwischen den leitenden Schichten 21 und 23 bereitgestellt ist. Außerdem ist ein Ausrichtungsfilm 24a zwischen dem Flüssigkristall 22 und der leitenden Schicht 21 bereitgestellt, und ein Ausrichtungsfilm 24b ist zwischen dem Flüssigkristall 22 und der leitenden Schicht 23 bereitgestellt.
Die leitende Schicht 21 weist eine Funktion als Pixelelektrode auf. Die leitende Schicht 23 weist eine Funktion als gemeinsame Elektrode oder dergleichen auf. Die leitende Schicht 21 und die leitende Schicht 23 weisen jeweils eine Funktion zum Durchlassen von sichtbarem Licht auf. Daher handelt es sich bei dem Flüssigkristallelement 20 um ein transmissives Flüssigkristallelement.
Eine Farbschicht 41 und eine lichtundurchlässige Schicht 42 sind auf einer dem Substrat 14 zugewandten Oberfläche des Substrats 15 bereitgestellt. Eine isolierende Schicht 26 ist bereitgestellt, um die Farbschicht 41 und die lichtundurchlässige Schicht 42 zu bedecken, und die leitende Schicht 23 ist bereitgestellt, um die isolierende Schicht 26 zu bedecken. Die Farbschicht 41 ist in einem Bereich bereitgestellt, der die leitende Schicht 21 überlappt. Die lichtundurchlässige Schicht 42 ist bereitgestellt, um den Transistor 30, den Öffnungsabschnitt 38 und dergleichen zu bedecken.
Eine polarisierende Platte 39a ist weiter außen angeordnet als das Substrat 14, und eine polarisierende Platte 39b ist weiter außen angeordnet als das Substrat 15. Des Weiteren ist eine Hintergrundbeleuchtungseinheit 90 weiter außen angeordnet als die polarisierende Platte 39a. Die Anzeigeoberfläche der in 12 dargestellten Anzeigevorrichtung 10 befindet sich auf der Seite des Substrats 15.
Der Transistor 30, der Kondensator 60 und dergleichen sind über dem Substrat 14 bereitgestellt. Der Transistor 30 weist eine Funktion als Auswahltransistor des Pixels 11 auf. Der Transistor 30 ist in dem Öffnungsabschnitt 38 elektrisch mit dem Flüssigkristallelement 20 verbunden.
Der in 12 dargestellte Transistor 30 ist ein sogenannter kanalgeätzter Bottom-Gate-Transistor. Der Transistor 30 beinhaltet eine leitende Schicht 31 mit einer Funktion als Gate, eine isolierende Schicht 34, die als Gate-Isolierschicht dient, die Halbleiterschicht 32 und das Paar von leitenden Schichten 33a und 33b mit einer Funktion als Source und Drain. Ein Bereich der Halbleiterschicht 32, der die leitende Schicht 31 überlappt, weist eine Funktion als Kanalbildungsbereich auf.
Es sei angemerkt, dass die leitende Schicht 31 einem Teil der Leitung G3 in 11A entspricht und dass die leitende Schicht 33b einem Teil der Leitung S3 entspricht. Des Weiteren sind eine leitende Schicht 31a und eine leitende Schicht 33c, welche später beschrieben werden, ein Teil der Leitung CS bzw. ein Teil der Leitung S4.
Ein Material, das für die Halbleiterschicht 32 verwendet werden kann, wird später beschrieben. Beispielsweise wird ein Halbleiter, der ein Metalloxid enthält, für die Halbleiterschicht 32 verwendet: das heißt, dass ein später beschriebener OS-Transistor als Transistor 30 verwendet wird, wodurch, wie vorstehend beschrieben, eine Ladung, die dem von der Source-Leitung zugeführten Signal entspricht, über einen langen Zeitraum in dem Kondensator 60 gehalten werden. Folglich kann die Häufigkeit eines Vorgangs zum Schreiben der Ladung in den Kondensator 60, d. h. eines Aktualisierungsvorgangs, verringert werden, was zu einem reduzierten Stromverbrauch der Anzeigevorrichtung 10 führt.
Der Kondensator 60 beinhaltet die leitende Schicht 31a, die isolierende Schicht 34 und die leitende Schicht 33a. Des Weiteren ist die leitende Schicht 33c über der leitenden Schicht 31 bereitgestellt, wobei die isolierende Schicht 34 dazwischen bereitgestellt ist.
Eine isolierende Schicht 82 und eine isolierende Schicht 81 sind übereinander angeordnet, um den Transistor 30 und dergleichen zu bedecken. Die leitende Schicht 21, die eine Funktion als Pixelelektrode aufweist, ist über der isolierenden Schicht 81 bereitgestellt. Die leitende Schicht 21 und die leitende Schicht 33a sind in dem Öffnungsabschnitt 38, der in den isolierenden Schichten 81 und 82 bereitgestellt ist, elektrisch miteinander verbunden. Die isolierende Schicht 81 weist vorzugsweise eine Funktion als Planarisierungsschicht auf. Die isolierende Schicht 82 weist vorzugsweise eine Funktion als Schutzfilm auf, der eine Diffusion von Verunreinigungen oder dergleichen in den Transistor 30 und dergleichen verhindert. Beispielsweise kann die isolierende Schicht 82 unter Verwendung eines anorganischen isolierenden Materials ausgebildet werden, und die isolierende Schicht 81 kann unter Verwendung eines organischen isolierenden Materials ausgebildet werden.
In dieser Beschreibung und dergleichen können die isolierende Schicht 82 und die isolierende Schicht 81 gemeinsam als isolierende Schicht bezeichnet werden.
[Beispiel 2 für die Querschnittsstruktur]
13 stellt ein Beispiel für einen Querschnitt entlang der Linie B1-B2 in 11A dar. Der Transistor 30, der in 13 dargestellt ist, beinhaltet die leitende Schicht 31 mit einer Funktion als Gate-Elektrode, die isolierende Schicht 34 mit einer Funktion als Gate-Isolierschicht, die Halbleiterschicht 32 und das Paar von leitenden Schichten 33a und 51 mit einer Funktion als Source und Drain. Ein Bereich der Halbleiterschicht 32, der die leitende Schicht 31 überlappt, weist eine Funktion als Kanalbildungsbereich auf.
Es sei angemerkt, dass die leitende Schicht 31 einem Teil der Leitung G4 in 11A entspricht. Wie im Falle in 12 entsprechen die leitende Schicht 31a, die leitende Schicht 33b und die leitende Schicht 33c einem Teil der Leitung CS, einem Teil der Leitung S3 bzw. einem Teil der Leitung S4. Die leitende Schicht 33b ist derart bereitgestellt, dass sie einen Bereich aufweist, der die leitende Schicht 53 überlappt, wobei die isolierende Schicht 34 dazwischen bereitgestellt ist.
Wie vorstehend beschrieben, sind die leitende Schicht 51 und die leitende Schicht 52 in dem Öffnungsabschnitt 71, der in den isolierenden Schichten 81 und 82 bereitgestellt ist, elektrisch miteinander verbunden. Die leitende Schicht 52 und die leitende Schicht 53 sind in dem Öffnungsabschnitt 72, der in den isolierenden Schichten 81, 82 und 34 bereitgestellt ist, elektrisch miteinander verbunden. Die leitende Schicht 53 und die leitende Schicht 54 sind in dem Öffnungsabschnitt 73, der in den isolierenden Schichten 81, 82 und 34 bereitgestellt ist, elektrisch miteinander verbunden. Die leitende Schicht 54 und die leitende Schicht 33c sind in dem Öffnungsabschnitt 74, der in den isolierenden Schichten 81 und 82 bereitgestellt ist, elektrisch miteinander verbunden. Wie vorstehend beschrieben, ist daher die leitende Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, elektrisch mit der leitenden Schicht 33c, die einem Teil der Leitung S4 entspricht, verbunden, wobei die leitenden Schichten 52, 53 und 54 zwischen den leitenden Schichten 51 und 33c bereitgestellt sind. Die Öffnungsabschnitte 72 und 73 sind ausgebildet, wobei die leitende Schicht 33b dazwischen bereitgestellt ist. Demzufolge wird ein Kurzschluss zwischen der leitenden Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, und der leitenden Schicht 33b unterdrückt, die einem Teil der Leitung S3 entspricht. Wie in 13 dargestellt, sind die leitenden Schichten 52 und 54 in der gleichen Schicht wie die leitende Schicht 21 ausgebildet, und die leitende Schicht 53 ist in der gleichen Schicht wie die leitenden Schichten 31 und 31a ausgebildet.
Es sei angemerkt, dass die Komponenten, die in der gleichen Schicht ausgebildet sind, das gleiche Material enthalten. Mit anderen Worten: Beispielsweise können die leitenden Schichten 21, 52 und 54 das gleiche Material enthalten. Beispielsweise können die leitenden Schichten 31, 31a und 53 das gleiche Material enthalten.
[Beispiel 3 für die Querschnittsstruktur]
14 stellt ein Modifikationsbeispiel der in 13 dargestellten Struktur dar. 14 stellt ein Beispiel dar, in dem die Farbschicht 41 auf der Seite des Substrats 14 bereitgestellt ist. Daher kann die Struktur auf der Seite des Substrats 15 vereinfacht werden.
Es sei angemerkt, dass in dem Fall, in dem die Farbschicht 41 ein Planarisierungsfilm ist, die isolierende Schicht 81 nicht notwendigerweise bereitgestellt wird. In diesem Fall können die Anzahl von Herstellungsschritten der Anzeigevorrichtung 10 und die Herstellungskosten der Anzeigevorrichtung 10 verringert werden.
[Beispiel 4 für die Querschnittsstruktur]
15 stellt ein Modifikationsbeispiel der in 14 dargestellten Struktur dar. Im Beispiel in 15 sind die leitenden Schichten 52, 53 und 54 sowie die Öffnungsabschnitte 72 und 73 weggelassen. In diesem Fall sind die leitenden Schichten 51 und 33c elektrisch miteinander verbunden, wobei eine leitende Schicht 55 dazwischen bereitgestellt ist, die in der gleichen Schicht wie die leitende Schicht 21 ausgebildet ist. Insbesondere sind die leitenden Schichten 51 und 55 in dem Öffnungsabschnitt 71 elektrisch miteinander verbunden, und die leitenden Schichten 33c und 55 sind in dem Öffnungsabschnitt 74 elektrisch miteinander verbunden. Die in 15 dargestellte Struktur kann ebenfalls einen Kurzschluss zwischen den leitenden Schichten 51 und 33b unterdrücken.
[Beispiel 5 für die Querschnittsstruktur]
16 stellt ein Modifikationsbeispiel der in 15 dargestellten Struktur dar. In 16 ist eine leitende Schicht 55a anstelle der leitenden Schicht 55 bereitgestellt. Die leitende Schicht 55a ist in der gleichen Schicht wie die leitenden Schichten 31 und 31a ausgebildet. Die leitenden Schichten 51 und 55a sind in dem Öffnungsabschnitt 71, der in der isolierenden Schicht 34 bereitgestellt ist, elektrisch miteinander verbunden. Die leitenden Schichten 33c und 55a sind in dem Öffnungsabschnitt 74, der in der isolierenden Schicht 34 bereitgestellt ist, elektrisch miteinander verbunden.
[Beispiel 6 für die Querschnittsstruktur]
17 und 18 stellen jeweils ein Strukturbeispiel eines Top-Gate-Transistors dar, der als Transistor 30 verwendet wird. 17 ist eine Draufsicht, die 11A entspricht. 18 zeigt ein Beispiel für einen Querschnitt entlang der Linie C1-C2 in 17. Der Querschnitt in 18 entspricht dem Querschnitt in 15.
In 18 ist der Transistor 30 über dem Substrat 14 bereitgestellt. Die Halbleiterschicht 32, die in dem Transistor 30 in 18 enthalten ist, ist über dem Substrat 14 bereitgestellt. Die Halbleiterschicht 32 umfasst einen Source-Bereich 32s, einen Drain-Bereich 32d und einen Kanalbildungsbereich 32c. Über dem Kanalbildungsbereich 32c in der Halbleiterschicht 32 ist die leitende Schicht 31 bereitgestellt, wobei die isolierende Schicht 34 dazwischen bereitgestellt ist. Der Kanalbildungsbereich 32c und die leitende Schicht 31 umfassen einen Bereich, in dem sie einander überlappen, wobei die isolierende Schicht 34 dazwischen bereitgestellt ist. Die leitende Schicht 31 kann als Gate dienen. Die isolierende Schicht 34 kann als Gate-Isolierschicht dienen.
Bei der in 18 dargestellten Querschnittsstruktur sind die leitenden Schichten 33a, 51, 33b und 33c über der isolierenden Schicht 82 bereitgestellt. Die leitende Schicht 51 dient als ein Anschluss von Source und Drain des Transistors 30, und die leitende Schicht 33a weist eine Funktion als der andere Anschluss von Source und Drain des Transistors 30 und als eine Elektrode des Kondensators 60 auf. Bei der in 18 dargestellten Querschnittsstruktur dient ein Bereich als Kondensator 60, in dem die leitenden Schichten 31a und 33a einander überlappen, wobei die isolierende Schicht 82 dazwischen bereitgestellt ist.
Der Öffnungsabschnitt 38 ist in einem Teil der isolierenden Schicht 81 bereitgestellt. In dem Öffnungsabschnitt 38 sind die leitenden Schichten 33a und 21 elektrisch miteinander verbunden. Die Öffnungsabschnitte 72 und 74 sind in Teilen der isolierenden Schicht 82 bereitgestellt. In dem Öffnungsabschnitt 72 sind die leitenden Schichten 53 und 51 elektrisch miteinander verbunden. In dem Öffnungsabschnitt 74 sind die leitenden Schichten 53 und 33c elektrisch miteinander verbunden. Die leitenden Schichten 51 und 33c sind elektrisch miteinander verbunden, wobei die leitende Schicht 53 dazwischen bereitgestellt ist.
Das Vorstehende ist die Beschreibung des Beispiels für die Querschnittsstruktur des Pixels.
[Komponenten]
Die vorstehend beschriebenen Komponenten werden im Folgenden beschrieben.
[Substrat]
Ein Material mit einer ebenen Oberfläche kann als Substrat verwendet werden, das im Anzeigefeld enthalten ist. Das Substrat auf der Seite, von der Licht vom Anzeigeelement extrahiert wird, wird unter Verwendung eines Materials ausgebildet, das das Licht durchlässt. Beispielsweise kann ein Material, wie z. B. Glas, Quarz, Keramik, Saphir oder ein organisches Harz, verwendet werden.
Das Gewicht und die Dicke des Anzeigefeldes können unter Verwendung eines dünnen Substrats verringert werden. Ein flexibles Anzeigefeld kann unter Verwendung eines Substrats erhalten werden, das dünn genug ist, um Flexibilität aufzuweisen. Alternativ kann als Substrat Glas oder dergleichen verwendet werden, das dünn genug ist, um Flexibilität aufzuweisen. Alternativ kann ein Verbundmaterial verwendet werden, bei dem Glas und ein Harzmaterial durch eine Klebeschicht miteinander verbunden sind.
[Transistor]
Der Transistor beinhaltet eine leitende Schicht mit einer Funktion als Gate, eine Halbleiterschicht, eine leitende Schicht mit einer Funktion als Source, eine leitende Schicht mit einer Funktion als Drain und eine isolierende Schicht mit einer Funktion als Gate-Isolierschicht.
Es sei angemerkt, dass es keine besondere Einschränkung hinsichtlich der Struktur des Transistors gibt, der in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist. Beispielsweise kann ein Planartransistor, ein Staggered-Transistor oder ein Inverted-Staggered-Transistor verwendet werden. Es kann auch ein Top-Gate-Transistor oder ein Bottom-Gate-Transistor verwendet werden. Gates können oberhalb und unterhalb eines Kanals bereitgestellt sein.
[Halbleiterschicht]
Es gibt keine besondere Einschränkung hinsichtlich der Kristallinität der Halbleiterschicht, die für den Transistor verwendet wird, und man kann einen amorphen Halbleiter oder einen Halbleiter mit Kristallinität (einen mikrokristallinen Halbleiter, einen polykristallinen Halbleiter, einen einkristallinen Halbleiter oder einen Halbleiter, der teilweise Kristallbereiche enthält) verwenden. Vorzugsweise wird ein Halbleiter mit Kristallinität verwendet, wobei in diesem Fall eine Verschlechterung der Transistoreigenschaften unterdrückt werden kann.
Als Halbleitermaterial, das für den Transistor verwendet wird, kann beispielsweise ein Element der Gruppe 14 (z. B. Silizium oder Germanium), ein Verbindungshalbleiter, wie z. B. ein Siliziumcarbid, ein Galliumarsenid, ein Metalloxid oder ein Nitridhalbleiter, ein organischer Halbleiter oder dergleichen verwendet werden.
Beispielsweise kann amorphes Silizium als Halbleitermaterial verwendet werden, das für den Transistor verwendet wird. Insbesondere lässt sich amorphes Silizium leicht in Massen produzieren und wird leicht über einem großen Substrat bereitgestellt. Es sei angemerkt, dass im Allgemeinen amorphes Silizium, das für einen Transistor verwendet wird, eine große Menge an Wasserstoff enthält; deshalb wird amorphes Silizium, das eine große Menge an Wasserstoff enthält, in einigen Fällen als hydriertes amorphes Silizium oder a-Si:H bezeichnet. Außerdem kann amorphes Silizium bei Temperaturen ausgebildet werden, die niedriger sind als Temperaturen, bei denen polykristallines Silizium ausgebildet wird, und somit kann die höchste Temperatur im Herstellungsprozess reduziert werden. Folglich können Materialien mit niedriger Wärmebeständigkeit für ein Substrat, eine leitende Schicht, eine isolierende Schicht und dergleichen verwendet werden.
Des Weiteren kann Silizium mit Kristallinität, wie z. B. mikrokristallines Silizium, polykristallines Silizium oder einkristallines Silizium, als Halbleitermaterial verwendet werden, das für den Transistor verwendet wird. Im Besonderen kann polykristallines Silizium bei einer niedrigeren Temperatur ausgebildet werden als einkristallines Silizium und weist eine höhere Feldeffektbeweglichkeit und eine höhere Zuverlässigkeit auf als amorphes Silizium.
Des Weiteren kann ein Oxidhalbleiter, der eine Art Metalloxid ist, als Halbleitermaterial verwendet werden, das für den Transistor verwendet wird. Als typisches Beispiel kann ein Oxidhalbleiter, der Indium enthält, angegeben werden. Ein Oxidhalbleiter ermöglicht eine höhere Feldeffektbeweglichkeit und eine höhere Zuverlässigkeit als amorphes Silizium. Überdies lässt sich ein Oxidhalbleiter leicht in Massen produzieren und wird über einem großen Substrat bereitgestellt.
Ein Oxidhalbleiter, der eine Art Metalloxid ist, weist eine größere Bandlücke und eine niedrigere Ladungsträgerdichte auf als Silizium; daher wird ein Oxidhalbleiter vorzugsweise für die Halbleiterschicht des Transistors verwendet. Die Verwendung eines Oxidhalbleiters für die Halbleiterschicht des Transistors wird in Hinblick auf die Verringerung des Stroms bevorzugt, der zwischen einer Source und einem Drain des Transistors im Sperrzustand fließt.
Ein Oxidhalbleiter, der eine Art Metalloxid ist, weist bevorzugt eine Energielücke von 2 eV oder mehr, bevorzugter 2,5 eV oder mehr, noch bevorzugter 3 eV oder mehr auf. Die Verwendung eines derartigen Oxidhalbleiters mit einer großen Energielücke führt zu einer Verringerung des Sperrstroms des Transistors. Ein Transistor, bei dem ein Oxidhalbleiter, der eine Art eines Metalloxids ist, in einer Halbleiterschicht verwendet wird, in der ein Kanal gebildet wird, wird auch als OS-Transistor bezeichnet.
Dank eines niedrigen Sperrstroms eines OS-Transistors kann der Transistor Ladungen, die in einem Kondensator gespeichert sind, der in Reihe mit dem Transistor geschaltet ist, lange Zeit halten. Wenn ein derartiger Transistor in Pixeln verwendet wird, kann der Betrieb einer Treiberschaltung unterbrochen werden, während die Graustufe eines Bildes, das auf Anzeigeabschnitten angezeigt wird, aufrechterhalten wird. Folglich kann eine Anzeigevorrichtung mit sehr geringem Stromverbrauch erhalten werden.
Ein Oxidhalbleiter, der eine Art Metalloxid ist, enthält vorzugsweise zum Beispiel ein Material, das durch ein Oxid auf In-M-Zn-Basis repräsentiert wird, das mindestens Indium, Zink und M (ein Metall, wie z. B. Aluminium, Titan, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Cer, Zinn, Neodym oder Hafnium) enthält. Um Schwankungen der elektrischen Eigenschaften des Transistors, der die Halbleiterschicht beinhaltet, zu verringern, enthält der Oxidhalbleiter zusätzlich zu Indium, Zink und M vorzugsweise einen Stabilisator.
Beispiele für den Stabilisator, einschließlich der Metalle, die als M verwendet werden können, sind Gallium, Zinn, Hafnium, Aluminium und Zirconium. Als weiterer Stabilisator kann ein Lanthanoid, wie z. B. Lanthan, Cer, Praseodym, Neodym, Samarium, Europium, Gadolinium, Terbium, Dysprosium, Holmium, Erbium, Thulium, Ytterbium oder Lutetium, angegeben werden.
Als Metalloxid, das in der Halbleiterschicht enthalten ist, kann beispielsweise ein beliebiges der folgenden Oxide verwendet werden: ein Oxid auf In-Ga-Zn-Basis, ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Pr-Zn-Basis, ein Oxid auf In-Nd-Zn-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis, ein Oxid auf In-Lu-Zn-Basis, ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis und ein Oxid auf In-Hf-Al-Zn-Basis.
Es sei angemerkt, dass „ein Oxid auf In-Ga-Zn-Basis“ hier beispielsweise ein Oxid meint, das In, Ga und Zn als seine Hauptkomponenten enthält, und es gibt keine Einschränkung hinsichtlich des Atomverhältnisses von In:Ga:Zn. Das Verhältnis In:Ga:Zn kann beispielsweise bei 1:1:1, 2:2:1, 3:1:2, 4:2:3, 5:1:6 oder in der Umgebung davon liegen. Des Weiteren kann ein Metallelement zusätzlich zu In, Ga und Zn enthalten sein.
Die Halbleiterschicht und die leitende Schicht können die gleichen Metallelemente enthalten, die in den vorstehenden Oxiden enthalten sind. Die Verwendung der gleichen Metallelemente für die Halbleiterschicht und die leitende Schicht kann die Herstellungskosten verringern. Wenn beispielsweise Metalloxidtargets mit der gleichen Metallzusammensetzung verwendet werden, können die Herstellungskosten verringert werden. Zusätzlich kann das gleiche Ätzgas oder das gleiche Ätzmittel beim Verarbeiten der Halbleiterschicht und der leitenden Schicht verwendet werden. Es sei angemerkt, dass die Halbleiterschicht und die leitende Schicht selbst dann, wenn sie die gleichen Metallelemente enthalten, in einigen Fällen unterschiedliche Zusammensetzungen aufweisen. Beispielsweise wird ein Metallelement in einem Film während des Herstellungsprozesses des Transistors und des Kondensators freigesetzt, was zu unterschiedlichen Metallzusammensetzungen führen könnte.
In dem Fall, in dem das in der Halbleiterschicht enthaltene Metalloxid ein Oxid auf In-M-Zn-Basis enthält, erfüllt das Atomverhältnis der Metallelemente eines Sputtertargets, das zum Ausbilden eines Films des In-M-Zn-Oxids verwendet wird, vorzugsweise In ≥ M. Als Atomverhältnis der Metallelemente eines derartigen Sputtertargets werden In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2, In:M:Zn = 3:1:2, In:M:Zn = 4:2:4,1, In:M:Zn = 2:1 :3, In:M:Zn = 3:1:2, In:M:Zn = 5:1:6, In:M:Zn = 5:1:7, In:M:Zn = 5:1:8, In:M:Zn = 6:1:6, In:M:Zn = 5:2:5 und dergleichen bevorzugt. Es sei angemerkt, dass das Atomverhältnis der Metallelemente in der ausgebildeten Halbleiterschicht innerhalb eines Fehlerbereiches von ±40 % vom vorstehenden Atomverhältnis der Metallelemente des Sputtertargets abweicht.
Das Metalloxid, das in der Halbleiterschicht enthalten ist, ist vorzugsweise ein später beschriebener CAC-OS oder ein später beschriebenes CAC-Metalloxid. Folglich kann die Feldeffektbeweglichkeit des Transistors erhöht werden.
Ein Metalloxid mit niedriger Ladungsträgerdichte wird vorzugsweise für die Halbleiterschicht verwendet. Zum Beispiel handelt es sich bei der Halbleiterschicht um ein Metalloxid, dessen Ladungsträgerdichte niedriger als oder gleich 1 × 10¹⁷ /cm³, bevorzugt niedriger als oder gleich 1 × 10¹⁵ /cm³, bevorzugter niedriger als oder gleich 1 × 10¹³ /cm³, noch bevorzugter niedriger als oder gleich 1 × 10¹¹ /cm³, sogar bevorzugter niedriger als 1 × 10¹⁰ /cm³ und höher als oder gleich 1 × 10^-9/cm³ ist. Eine derartige Halbleiterschicht weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände und somit stabile Eigenschaften auf. Es sei angemerkt, dass dann, wenn es sich bei der Halbleiterschicht um das Metalloxid handelt, Beispiele für Verunreinigungen Wasser, Wasserstoff und dergleichen sind.
In dieser Beschreibung und dergleichen wird ein Metalloxid mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände in einigen Fällen als hochreines intrinsisches Metalloxid oder im Wesentlichen hochreines intrinsisches Metalloxid bezeichnet.
Ein hochreines intrinsisches oder im Wesentlichen hochreines intrinsisches Metalloxid weist nur wenige Ladungsträgererzeugungsquellen auf, und es weist daher eine niedrige Ladungsträgerdichte auf. Daher weist ein Transistor, der das Metalloxid enthält, selten eine negative Schwellenspannung auf (er verhält sich selten selbstleitend). Das hochreine intrinsische oder im Wesentlichen hochreine intrinsische Metalloxid weist in einigen Fällen eine niedrige Dichte der Defektzustände und dementsprechend nur wenige Einfangstellen auf. Ferner weist das hochreine intrinsische oder im Wesentlichen hochreine intrinsische Metalloxid einen sehr niedrigen Sperrstrom auf; selbst wenn ein Element eine Kanalbreite von 1 × 10⁶ µm und eine Kanallänge L von 10 µm aufweist, kann der Sperrstrom niedriger als oder gleich der Messgrenze eines Halbleiterparameter-Analysators sein, d. h. niedriger als oder gleich 1 × 10^-13 A bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis 10 V.
Es sei angemerkt, dass die Halbleiterschicht, die bei einer Ausführungsform der vorliegenden Erfindung verwendet werden kann, nicht auf die vorstehend beschriebenen Zusammensetzungen und Materialien beschränkt ist; jedoch kann je nach erforderlichen Halbleitereigenschaften und elektrischen Eigenschaften (z. B. Feldeffektbeweglichkeit und Schwellenspannung) eines Transistors ein Material mit einer geeigneten Zusammensetzung verwendet werden. Um die erforderlichen Halbleitereigenschaften des Transistors zu erhalten, werden vorzugsweise die Ladungsträgerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis zwischen einem Metallelement und Sauerstoff, der Atomabstand, die Dichte und dergleichen der Halbleiterschicht auf geeignete Werte eingestellt.
Wenn Silizium oder Kohlenstoff, die Elemente der Gruppe 14 sind, im in der Halbleiterschicht enthaltenen Metalloxid enthalten ist, nehmen Sauerstofffehlstellen in der Halbleiterschicht zu, und die Halbleiterschicht könnte zu einem n-Typ werden. Daher ist die Silizium- oder Kohlenstoffkonzentration (gemessen durch Sekundärionen-Massenspektrometrie) in der Halbleiterschicht bevorzugt niedriger als oder gleich 2 × 10¹⁸ Atome/cm³, bevorzugter niedriger als oder gleich 2 × 10¹⁷ Atome/cm³.
Ein Alkalimetall und ein Erdalkalimetall könnten Ladungsträger erzeugen, wenn sie an ein Metalloxid gebunden werden, wobei in diesem Falle der Sperrstrom des Transistors ansteigen könnte. Deshalb ist die Alkalimetall- oder Erdalkalimetallkonzentration in der Halbleiterschicht, die durch Sekundärionen-Massenspektrometrie gemessen wird, bevorzugt niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, bevorzugter niedriger als oder gleich 2 × 10¹⁶ Atome/cm³.
Die Halbleiterschicht kann beispielsweise eine nicht-einkristalline Struktur aufweisen. Nicht-einkristalline Strukturen umfassen beispielsweise eine polykristalline Struktur, eine mikrokristalline Struktur und eine amorphe Struktur. Unter den nichteinkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände auf.
Ein Metalloxid mit einer amorphen Struktur weist beispielsweise eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Alternativ weist ein Oxidfilm mit einer amorphen Struktur beispielsweise eine vollständig amorphe Struktur und keinen Kristallteil auf.
Es sei angemerkt, dass die Halbleiterschicht ein Mischfilm sein kann, der zwei oder mehr der folgenden Bereiche umfasst: einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur, einen Bereich mit einer polykristallinen Struktur und einen Bereich mit einer einkristallinen Struktur. Der Mischfilm weist beispielsweise in einigen Fällen eine einschichtige Struktur oder eine mehrschichtige Struktur auf, welche zwei oder mehr der vorstehenden Bereiche umfasst.
[Leitende Schicht]
Als Materialien, die für das Gate, die Source und den Drain des Transistors sowie für die leitenden Schichten, wie z. B. die Leitungen und die Elektroden, welche in der Anzeigevorrichtung enthalten sind, verwendet werden können, kann ein beliebiges der Metalle, wie z. B. Aluminium, Titan, Chrom, Nickel, Kupfer, Yttrium, Zirconium, Molybdän, Silber, Tantal und Wolfram, oder eine Legierung, die ein beliebiges dieser Metalle als ihre Hauptkomponente enthält, verwendet werden. Eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Film, der ein beliebiges dieser Materialien enthält, kann verwendet werden. Beispielsweise können die folgenden Strukturen angegeben werden: eine einschichtige Struktur eines Silizium enthaltenden Aluminiumfilms, eine zweischichtige Struktur, bei der ein Aluminiumfilm über einem Titanfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Aluminiumfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Aluminium-Legierungsfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Titanfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Wolframfilm angeordnet ist, eine dreischichtige Struktur, bei der ein Titanfilm oder ein Titannitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Titanfilm oder ein Titannitridfilm in dieser Reihenfolge übereinander angeordnet sind, und eine dreischichtige Struktur, bei der ein Molybdänfilm oder ein Molybdännitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Molybdänfilm oder ein Molybdännitridfilm in dieser Reihenfolge übereinander angeordnet sind. Es sei angemerkt, dass ein Oxid, wie z. B. Indiumoxid, Zinnoxid oder Zinkoxid, verwendet werden kann. Kupfer, das Mangan enthält, wird vorzugsweise verwendet, da dadurch die Formsteuerbarkeit beim Ätzen erhöht wird.
Als lichtdurchlässiges leitendes Material, das für das Gate, die Source und den Drain des Transistors sowie die leitenden Schichten, wie z. B. die Leitungen und Elektroden, welche in der Anzeigevorrichtung enthalten sind, verwendet werden kann, kann ein leitendes Oxid, wie z. B. Indiumoxid, Indiumzinnoxid, Indiumzinkoxid, Zinkoxid oder Zinkoxid, dem Gallium zugesetzt ist, oder Graphen verwendet werden. Alternativ kann ein Metallmaterial, wie z. B. Gold, Silber, Platin, Magnesium, Nickel, Wolfram, Chrom, Molybdän, Eisen, Kobalt, Kupfer, Palladium oder Titan, oder ein Legierungsmaterial, das das Metallmaterial enthält, verwendet werden. Als weitere Alternative kann ein Nitrid des Metallmaterials (z. B. Titannitrid) oder dergleichen verwendet werden. Im Falle der Verwendung des Metallmaterials oder des Legierungsmaterials (oder des Nitrids davon) wird die Dicke auf eine Dicke eingestellt, die klein genug ist, um lichtdurchlässig zu sein. Für die leitenden Schichten kann ein mehrschichtiger Film aus beliebigen der vorstehenden Materialien verwendet werden. Zum Beispiel wird vorzugsweise ein mehrschichtiger Film aus Indiumzinnoxid und einer Legierung aus Silber und Magnesium verwendet, da dadurch die Leitfähigkeit erhöht werden kann. Sie können auch für die leitenden Schichten, wie z. B. die Leitungen und die Elektroden, welche in der Anzeigevorrichtung enthalten sind, sowie für leitende Schichten (z. B. eine leitende Schicht, die eine Funktion als Pixel-Elektrode oder gemeinsame Elektrode aufweist), die im Anzeigeelement enthalten sind, verwendet werden.
[Isolierende Schicht]
Beispiele für ein isolierendes Material, das für die isolierenden Schichten verwendet werden kann, umfassen ein Harz, wie z. B. ein Acryl- oder Epoxidharz, ein Harz mit einer Siloxanbindung und ein anorganisches isolierendes Material, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid oder Aluminiumoxid.
Beispiele für den isolierenden Film mit niedriger Wasserdurchlässigkeit umfassen einen Film, der Stickstoff und Silizium enthält (z. B. einen Siliziumnitridfilm oder einen Siliziumnitridoxidfilm), und einen Film, der Stickstoff und Aluminium enthält (z. B. einen Aluminiumnitridfilm). Alternativ kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Aluminiumoxidfilm oder dergleichen verwendet werden.
In dem Fall, in dem die Halbleiterschicht ein Metalloxid enthält, umfasst eine isolierende Schicht, die einen Bereich in Kontakt mit der Halbleiterschicht umfasst, vorzugsweise einen Bereich, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung (einen Sauerstoffüberschussbereich). Beispielsweise umfassen die isolierenden Schichten 34 und 82, die einen Bereich in Kontakt mit der Halbleiterschicht 32 umfassen, vorzugsweise einen Sauerstoffüberschussbereich. Demzufolge kann der Halbleiterschicht Sauerstoff von den isolierenden Schichten zugeführt werden. In dem Fall, in dem die Halbleiterschicht 32 ein Metalloxid enthält und Sauerstofffehlstellen im Metalloxid gebildet werden, könnten Verunreinigungen, wie z. B. Wasserstoff, in die Sauerstofffehlstellen eindringen und ein Elektron erzeugen, das als Ladungsträger dient. Dies könnte die elektrischen Eigenschaften des Transistors verschlechtern. In dem Fall, in dem die isolierende Schicht, die einen Bereich in Kontakt mit der Halbleiterschicht umfasst, den Sauerstoffüberschussbereich umfasst, kann der Halbleiterschicht Sauerstoff von der isolierenden Schicht zugeführt werden, so dass die Sauerstofffehlstellen gefüllt werden können. Folglich kann die Verschlechterung der elektrischen Eigenschaften des Transistors unterdrückt werden. Um den Sauerstoffüberschussbereich in der isolierenden Schicht bereitzustellen, wird die isolierende Schicht in einer Sauerstoffatmosphäre ausgebildet; alternativ wird die ausgebildete isolierende Schicht einer Wärmebehandlung in einer Sauerstoffatmosphäre unterzogen.
[Anzeigeelement]
Bei der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung können verschiedene Modi zum Einsatz kommen, und sie kann verschiedene Anzeigeelemente beinhalten. Das Anzeigeelement umfasst ein Elektrolumineszenz-(EL-) Element (z. B. ein EL-Element, das organische und anorganische Materialien enthält, ein organisches EL-Element oder ein anorganisches EL-Element), darunter auch eine LED (z. B. eine weiße LED, eine rote LED, eine grüne LED oder eine blaue LED), einen Transistor (einen Transistor, das je nach einem Strom Licht emittiert), einen Plasmabildschirm (plasma display panel, PDP), einen Elektronenemitter, ein Flüssigkristallelement, ein elektrophoretisches Element, ein Anzeigeelement unter Verwendung von mikroelektromechanischen Systemen (micro electro mechanical systems, MEMS), wie z. B. ein Grating Light Valve (GLV), eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD), ein Digital Micro Shutter-(DMS-) Element, ein MIRASOL- (eingetragenes Warenzeichen) Display, ein Element für eine interferometrische Modulationsanzeige (interferometric modulator display, IMOD) und eine piezoelektrische Keramikanzeige, ein Elektrobenetzungselement und/oder dergleichen. Abgesehen von dem Vorstehenden können Anzeigemedien enthalten sein, deren Kontrast, Leuchtdichte, Reflektivität, Durchlässigkeit oder dergleichen durch einen elektrischen oder magnetischen Effekt verändert wird. Alternativ können als Anzeigeelement Quantenpunkte verwendet werden.
Es sei angemerkt, dass Beispiele für Anzeigevorrichtungen mit EL-Elementen eine EL-Anzeige umfassen. Beispiele für eine Anzeigevorrichtung, die einen Elektronen-Emitter beinhaltet, umfassen einen Feldemissionsbildschirm (field emission display, FED) und eine SED-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für eine Anzeigevorrichtung, die ein Flüssigkristallelement beinhaltet, umfassen eine Flüssigkristallanzeige (z. B. eine transmissive Flüssigkristallanzeige, eine transflektive Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktsicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für eine Anzeigevorrichtung, die ein elektrophoretisches Element beinhaltet, umfassen elektronisches Papier. Beispiele für eine Anzeigevorrichtung, die Quantenpunkte enthält, umfassen eine Quantenpunktanzeige.
Im Falle einer transflektiven Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder alle Pixelelektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixelelektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden bereitgestellt werden. Daher kann der Stromverbrauch weiter verringert werden.
[Flüssigkristallelement]
Beim Flüssigkristallelement kann beispielsweise ein Vertical Alignment- (VA-) Modus zum Einsatz kommen. Beispiele für den Vertical Alignment-Modus umfassen einen Multi-Domain Vertical Alignment- (MVA-) Modus, einen Patterned Vertical Alignment- (PVA-) Modus und einen Advanced Super View- (ASV-) Modus.
Bei dem Flüssigkristallelement können verschiedene Modi zum Einsatz kommen; beispielsweise kann, abgesehen vom VA-Modus, ein Twisted Nematic- (TN-) Modus, ein In-Plane-Switching- (IPS-) Modus, ein VA-IPS-Modus, ein Fringe-Field-Switching- (FFS-) Modus, ein achsensymmetrisch-ausgerichteter-Mikrozellen- (axially symmetric aligned micro-cell, ASM-) Modus, ein optisch kompensierter Doppelbrechungs- (optical compensated birefringence, OCB-) Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-) Modus, ein antiferroelektrischer Flüssigkristall-(antiferroelectric liquid crystal, AFLC-) Modus, ein elektrisch gesteuerter Doppelbrechungs- (electrically controlled birefringence, ECB-) Modus oder ein Gast-Wirt-Modus verwendet werden.
Das Flüssigkristallelement steuert unter Nutzung einer optischen Modulationsaktion eines Flüssigkristalls das Durchlassen oder Nichtdurchlassen von Licht. Es sei angemerkt, dass die optische Modulationsaktion des Flüssigkristalls durch ein elektrisches Feld (einschließlich eines horizontalen elektrischen Feldes, eines vertikalen elektrischen Feldes oder eines schrägen elektrischen Feldes) gesteuert wird, das an den Flüssigkristall angelegt wird. Als Flüssigkristall, der für das Flüssigkristallelement verwendet wird, kann ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein polymerdispergierter Flüssigkristall (polymer dispersed liquid crystal, PDLC), ein Polymernetz-Flüssigkristall (polymer network liquid crystal, PNLC), ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet werden. Diese Flüssigkristallmaterialien zeigen je nach Bedingungen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chiral nematische Phase, eine isotrope Phase oder dergleichen.
Als Flüssigkristallmaterial kann entweder ein positiver Flüssigkristall oder ein negativer Flüssigkristall verwendet werden, und ein geeignetes Flüssigkristallmaterial kann je nach dem zu verwendenden Modus oder Design verwendet werden.
Ein Ausrichtungsfilm kann bereitgestellt werden, um die Ausrichtung eines Flüssigkristalls anzupassen. In dem Fall, in dem ein Modus mit horizontalem elektrischem Feld zum Einsatz kommt, kann ein eine blaue Phase aufweisender Flüssigkristall verwendet werden, für den kein Ausrichtungsfilm notwendig ist. Die blaue Phase ist eine Flüssigkristallphase, die genau dann erzeugt wird, bevor sich eine cholesterische Phase zu einer isotropen Phase ändert, während die Temperatur eines cholesterischen Flüssigkristalls zunimmt. Da die blaue Phase nur in einem schmalen Temperaturbereich erscheint, wird eine Flüssigkristallzusammensetzung, der mehrere Gewichtsprozent oder mehr eines chiralen Materials beigemischt sind, für die Flüssigkristallschicht verwendet, um den Temperaturbereich zu verbessern. Die Flüssigkristallzusammensetzung, die einen eine blaue Phase aufweisenden Flüssigkristall und ein chirales Material enthält, weist eine kurze Ansprechzeit und optische Isotropie auf, was die Notwendigkeit eines Ausrichtungsprozesses beseitigt und die Betrachtungswinkelabhängigkeit verringert. Da der Ausrichtungsfilm nicht notwendigerweise bereitgestellt werden muss, ist eine Reibbehandlung nicht erforderlich; folglich kann eine durch die Reibbehandlung hervorgerufene Beschädigung infolge elektrostatischer Entladung verhindert werden, was Defekte und Schäden an einer Flüssigkristallanzeigevorrichtung im Herstellungsprozess verringert.
Es sei angemerkt, dass dann, wenn ein Flüssigkristallmaterial im Gast-Wirt-Modus für das Flüssigkristallelement verwendet wird, ein Funktionselement, wie z. B. eine Lichtdiffusionsschicht oder eine polarisierende Platte, nicht notwendigerweise bereitgestellt wird. Demgemäß kann die Produktivität der Anzeigevorrichtung verbessert werden. Da ein Funktionselement, wie z. B. eine polarisierende Platte, unnötig ist, kann außerdem die Leuchtdichte von reflektiertem Licht des Flüssigkristallelements erhöht werden. Folglich kann die Sichtbarkeit der Anzeigevorrichtung erhöht werden.
Die Durchlass- und Sperrzustände (helle und dunkle Zustände) einer reflektierenden Flüssigkristallanzeigevorrichtung, die eine zirkular polarisierende Platte beinhaltet, werden je nach der Ausrichtung der Hauptachsen von Flüssigkristallmolekülen umgeschaltet, nämlich einer Richtung, die im Wesentlichen senkrecht zu einem Substrat ist, oder einer Richtung, die im Wesentlichen parallel zum Substrat ist. Im Allgemeinen ist es schwierig, ein Flüssigkristallelement zu verwenden, das bei einer reflektierenden Flüssigkristallanzeigevorrichtung in einem Modus mit horizontalem elektrischem Feld, wie z. B. in einem IPS-Modus, arbeitet. Das liegt daran, dass die Hauptachsen von Flüssigkristallmolekülen des Flüssigkristallelements sowohl im Durchlass- als auch im Sperrzustand in einer Richtung ausgerichtet sind, die im Wesentlichen parallel zu einem Substrat ist.
Die Durchlass- und Sperrzustände eines Flüssigkristallelements, das in einem Modus mit horizontalem elektrischem Feld, wie z. B. in einem VA-IPS-Modus, arbeitet, werden je nach der Ausrichtung der Hauptachsen von Flüssigkristallmolekülen umgeschaltet, nämlich einer Richtung, die im Wesentlichen senkrecht zu einem Substrat ist, oder einer Richtung, die im Wesentlichen parallel zum Substrat ist. Wenn ein Flüssigkristallelement, das in einem Modus mit horizontalem elektrischem Feld arbeitet, in einer reflektierenden Flüssigkristallanzeigevorrichtung verwendet wird, arbeitet das Flüssigkristallelement also vorzugsweise in einem VA-IPS-Modus.
Bei einer Ausführungsform der vorliegenden Erfindung ist ein transmissives Flüssigkristallelement besonders vorteilhaft.
In dem Fall, in dem ein transmissives oder semi-transmissives Flüssigkristallelement verwendet wird, werden zwei polarisierende Platten derart bereitgestellt, dass ein Paar von Substraten dazwischen angeordnet ist. Ferner wird eine Hintergrundbeleuchtung auf der Außenseite der polarisierenden Platte bereitgestellt. Die Hintergrundbeleuchtung kann eine flächige Hintergrundbeleuchtung oder eine seitliche Hintergrundbeleuchtung sein. Die flächige Hintergrundbeleuchtung, die eine Leuchtdiode (LED) beinhaltet, wird vorzugsweise verwendet, da eine lokale Dimmung leicht durchgeführt wird, um den Kontrast zu verbessern. Die seitliche Hintergrundbeleuchtung wird vorzugsweise verwendet, da die Dicke eines Moduls, das die Hintergrundbeleuchtung beinhaltet, verringert werden kann.
Wenn die seitliche Hintergrundbeleuchtung ausgeschaltet wird, kann eine durchsichtige Anzeige durchgeführt werden.
[Farbschicht]
Beispiele für ein Material, das für die Farbschichten verwendet werden kann, umfassen ein Metallmaterial, ein Harzmaterial und ein Harzmaterial, das ein Pigment oder einen Farbstoff enthält.
[Lichtundurchlässige Schicht]
Beispiele für ein Material, das für die lichtundurchlässige Schicht verwendet werden kann, umfassen Kohlenschwarz, Titanschwarz, ein Metall, ein Metalloxid und ein Verbundoxid, das einen Mischkristall aus einer Vielzahl von Metalloxiden enthält. Die lichtundurchlässige Schicht kann ein Film, der ein Harzmaterial enthält, oder ein Dünnfilm aus einem anorganischen Material, wie z. B. einem Metall, sein. Mehrschichtige Filme, die das Material der Farbschicht enthalten, können auch für die lichtundurchlässige Schicht verwendet werden. Beispielsweise kann eine mehrschichtige Struktur, die einen Film, der ein Material einer Farbschicht enthält, die Licht in einer bestimmten Farbe durchlässt, und einen Film umfasst, der ein Material einer Farbschicht enthält, die Licht in einer anderen Farbe durchlässt, zum Einsatz kommen. Es wird bevorzugt, dass die Farbschicht und die lichtundurchlässige Schicht unter Verwendung des gleichen Materials ausgebildet werden, da die gleiche Herstellungseinrichtung verwendet werden kann und der Prozess vereinfacht werden kann.
Das Vorstehende ist die Beschreibungen der Komponenten.
[Beispiel für ein Verfahren zum Herstellen des Pixels und dergleichen]
Im Folgenden wird ein Beispiel für ein Verfahren zum Herstellen des Pixels 11(i+3, j), das die in 13 dargestellte Struktur aufweist, und dergleichen beschrieben.
Dünnfilme, die in der Anzeigevorrichtung enthalten sind (d. h. ein isolierender Film, ein Halbleiterfilm, ein leitender Film und dergleichen), können durch ein beliebiges der folgenden Verfahren ausgebildet werden: ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Vakuumverdampfungsverfahren und ein Laserstrahlverdampfungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren und dergleichen. Als Beispiele für das CVD-Verfahren können ein plasmaunterstütztes (plasma-enhanced) CVD- (PECVD-) Verfahren oder ein thermisches CVD-Verfahren angegeben werden. Als Beispiel für das thermische CVD-Verfahren kann ein metallorganisches CVD- (MOCVD-) Verfahren angegeben werden.
Alternativ können die Dünnfilme, die in der Anzeigevorrichtung enthalten sind (d. h. der isolierende Film, der Halbleiterfilm, der leitende Film und dergleichen), durch ein Verfahren, wie z. B. Rotationsbeschichtung, Tauchen, Sprühbeschichtung, Tintenstrahldruck, Dispensieren, Siebdruck oder Offsetdruck, oder mit einer Rakelschneide, einem Spaltbeschichter, einem Walzenbeschichter, einem Vorhangbeschichter oder einem Rakelbeschichter ausgebildet werden.
Die Dünnfilme, die in der Anzeigevorrichtung enthalten sind, können unter Verwendung eines Lithographieverfahrens oder dergleichen verarbeitet werden. Alternativ können inselförmige Dünnfilme durch ein Filmausbildungsverfahren unter Verwendung einer Abschirmungsmaske ausgebildet werden. Alternativ können die Dünnfilme durch ein Nanoprägeverfahren, ein Sandstrahlverfahren, ein Lift-off-Verfahren oder dergleichen verarbeitet werden.
Im Falle der Verarbeitung durch ein Photolithographieverfahren können Licht mit einer i-Linie (mit einer Wellenlänge von 365 nm), Licht mit einer g-Linie (mit einer Wellenlänge von 436 nm), Licht mit einer h-Linie (mit einer Wellenlänge von 405 nm) und Licht verwendet werden, in dem die i-Linie, die g-Linie und die h-Linie gemischt sind. Alternativ kann Ultraviolettlicht, KrF-Laserlicht, ArF-Laserlicht oder dergleichen verwendet werden. Die Belichtung kann durch eine Technik der Flüssigkeitsimmersionsbelichtung bzw. Immersionslithographie durchgeführt werden. Als Licht, das bei der Belichtung verwendet wird, kann extremes Ultraviolettlicht (EUV), Röntgenstrahlen oder dergleichen angegeben werden. Ein Elektronenstrahl kann anstelle von Licht verwendet werden, das bei der Belichtung verwendet wird. Vorzugsweise wird/werden extremes Ultraviolettlicht, Röntgenstrahlen oder ein Elektronenstrahl verwendet, da dadurch eine sehr feine Bearbeitung durchgeführt werden kann. Es sei angemerkt, dass dann, wenn die Belichtung durch Abtasten eines Strahls, wie z. B. eines Elektronenstrahls, durchgeführt wird, keine Photomaske erforderlich ist.
Zum Ätzen der Dünnfilme kann Trockenätzen, Nassätzen, ein Sandstrahlverfahren oder dergleichen verwendet werden.
Um die Anzeigevorrichtung 10 herzustellen, wird zuerst eine leitende Schicht über dem Substrat 14 ausgebildet. Als Nächstes wird eine Strukturierung durch ein Photolithographieverfahren oder dergleichen durchgeführt und die leitende Schicht wird durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch die leitende Schicht 31, die leitende Schicht 31a und die leitende Schicht 53 ausgebildet werden (19A). Wie vorstehend beschrieben, entspricht die leitende Schicht 31 einem Teil der Leitung G3, und die leitende Schicht 31a entspricht einem Teil der Leitung CS.
Als Nächstes wird die isolierende Schicht 34 ausgebildet. Wie vorstehend beschrieben, weist die isolierende Schicht 34 eine Funktion als Gate-Isolierschicht des Transistors auf, der in der Anzeigevorrichtung 10 bereitgestellt ist.
Als Nächstes wird die Halbleiterschicht über der isolierenden Schicht 34 ausgebildet. Beispielsweise kann in dem Fall, in dem ein Metalloxid für die Halbleiterschicht verwendet wird, das Ausbilden durch ein Sputterverfahren durchgeführt werden. Beispielsweise kann in dem Fall, in dem ein Oxid auf In-Ga-Zn-Basis für die Halbleiterschicht verwendet wird, das Ausbilden durch ein Sputterverfahren durchgeführt werden, bei dem ein Oxid auf In-Ga-Zn-Basis als Target verwendet wird.
Dann wird eine Strukturierung durch ein Photolithographieverfahren oder dergleichen durchgeführt und die ausgebildete Halbleiterschicht wird durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch die Halbleiterschicht 32 ausgebildet wird (19B).
Als Nächstes wird eine leitende Schicht über der isolierenden Schicht 34 und der Halbleiterschicht 32 ausgebildet. Danach wird eine Strukturierung durch ein Photolithographieverfahren oder dergleichen durchgeführt und die leitende Schicht wird durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch die leitenden Schichten 51, 33a, 33b und 33c ausgebildet werden (19C). Wie vorstehend beschrieben, dient die leitende Schicht 51 als ein Anschluss von Source und Drain des Transistors 30, und die leitende Schicht 33a weist eine Funktion als der andere Anschluss von Source und Drain des Transistors 30 und als eine Elektrode des Kondensators 60 auf. Des Weiteren entsprechen die leitende Schicht 33b und die leitende Schicht 33c einem Teil der Leitung S3 bzw. einem Teil der Leitung S4. Die leitende Schicht 33b wird derart bereitgestellt, dass sie einen Bereich aufweist, der die leitende Schicht 53 überlappt.
Als Nächstes wird die isolierende Schicht 82 ausgebildet, und dann wird die isolierende Schicht 81 ausgebildet. Nachdem die isolierende Schicht 81 ausgebildet worden ist, wird eine Planarisierungsbehandlung durch ein chemisch-mechanisches Polier- (CMP-) Verfahren oder dergleichen an der isolierenden Schicht 81 durchgeführt.
Als Nächstes wird eine Strukturierung durch ein Photolithographieverfahren oder dergleichen durchgeführt. Dann werden die isolierenden Schichten 81 und 82 durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch der Öffnungsabschnitt 71, der die leitende Schicht 51 erreicht, der Öffnungsabschnitt 38, der die leitende Schicht 33a erreicht, und der Öffnungsabschnitt 74, der die leitende Schicht 33c erreicht, ausgebildet werden. Des Weiteren werden die isolierenden Schichten 81, 82 und 34 durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch die Öffnungsabschnitte 72 und 73, die die leitende Schicht 53 erreichen, ausgebildet werden, wobei die leitende Schicht 33b zwischen den Öffnungsabschnitten 72 und 73 bereitgestellt ist (20A). Auf diese Weise werden die Öffnungsabschnitte 38 und 71 bis 74 ausgebildet.
Als Nächstes wird eine leitende Schicht über der isolierenden Schicht 81 und in den Öffnungsabschnitten 38 und 71 bis 74 ausgebildet. Danach wird eine Strukturierung durch ein Photolithographieverfahren oder dergleichen durchgeführt und die leitende Schicht wird durch ein Ätzverfahren oder dergleichen verarbeitet, wodurch die leitenden Schichten 21, 52 und 54 ausgebildet werden (20B). Die leitende Schicht 21 wird in dem Öffnungsabschnitt 38 elektrisch mit der leitenden Schicht 33a verbunden. Die leitende Schicht 52 wird in dem Öffnungsabschnitt 71 elektrisch mit der leitenden Schicht 51 verbunden und in dem Öffnungsabschnitt 72 elektrisch mit der leitenden Schicht 53 verbunden. Die leitende Schicht 54 wird in dem Öffnungsabschnitt 73 elektrisch mit der leitenden Schicht 53 verbunden und in dem Öffnungsabschnitt 74 elektrisch mit der leitenden Schicht 33c verbunden. Wie vorstehend beschrieben, dient die leitende Schicht 21 als Pixelelektrode des Flüssigkristallelements, das in der Anzeigevorrichtung 10 bereitgestellt ist. Außerdem ist die leitende Schicht 51, die eine Funktion als ein Anschluss von Source und Drain des Transistors 30 aufweist, elektrisch mit der leitenden Schicht 33c, die einem Teil der Leitung S4 entspricht, verbunden, wobei die leitenden Schichten 52, 53 und 54 zwischen der leitenden Schicht 51 und der leitenden Schicht 33c bereitgestellt sind.
Als Nächstes wird der Ausrichtungsfilm 24a ausgebildet (21A). Danach werden die lichtundurchlässige Schicht 42, die Farbschicht 41, die isolierende Schicht 26, die leitende Schicht 23 und der Ausrichtungsfilm 24b über dem Substrat 15 ausgebildet (21B). Die Farbschicht 41 kann durch ein Photolithographieverfahren, ein Druckverfahren oder ein Tintenstrahlverfahren ausgebildet werden. Unter Verwendung eines Tintenstrahlverfahrens kann beispielsweise die Farbschicht bei Raumtemperatur, in einem niedrigen Vakuum oder über einem großen Substrat ausgebildet werden. Deshalb kann die Farbschicht 41 selbst in einer äußerst hochauflösenden Anzeigevorrichtung, wie z. B. einer 4K-Anzeige oder einer 8K-Anzeige, ausgebildet werden. Die Farbschicht 41 kann auch in einer großen Anzeigevorrichtung mit einer Bildschirmdiagonale von 50 Zoll oder größer, 60 Zoll oder größer oder 70 Zoll oder größer ausgebildet werden. Da die Farbschicht 41 ohne Photolackmaske ausgebildet werden kann, können die Anzahl von Herstellungsschritten der Anzeigevorrichtung 10 und die Herstellungskosten der Anzeigevorrichtung 10 verringert werden.
Als Nächstes wird der Flüssigkristall 22 mit dem in 21A dargestellten Substrat 14, dem in 21B dargestellten Substrat 15 und einer Klebeschicht (nicht dargestellt) abgedichtet. Dann werden die polarisierende Platte 39a, die polarisierende Platte 39b und die Hintergrundbeleuchtungseinheit 90 ausgebildet. Durch die vorstehenden Schritte kann die Anzeigevorrichtung 10 mit der Struktur in 13 hergestellt werden.
Je kleiner dabei die Anzahl von Photolithographieschritten in einem Herstellungsprozess einer Anzeigevorrichtung ist, d. h. je kleiner die Anzahl von Photomasken ist, desto geringer können die Herstellungskosten sein.
Beispielsweise kann die Struktur auf der Seite des Substrats 14 durch die folgenden fünf Photolithographieschritte ausgebildet werden: einen Ausbildungsschritt der leitenden Schicht 31 und dergleichen (19A), einen Ausbildungsschritt der Halbleiterschicht 32 (19B), einen Ausbildungsschritt der leitenden Schicht 33a und dergleichen (19C), einen Ausbildungsschritt des Öffnungsabschnitts 38 und dergleichen (20A) sowie einen Ausbildungsschritt der leitenden Schicht 21 und dergleichen (20B) unter den in 19A bis 20B dargestellten Schritten (den Schritten zum Ausbilden der Struktur auf der Seite des Substrats 14). Das heißt, dass ein Backplane-Substrat mit fünf Photomasken ausgebildet werden kann.
In dem Fall, in dem die Anzeigevorrichtung eine Struktur aufweist, bei der eine oder zwei Source-Leitung/en für jede Pixelspalte bereitgestellt ist/sind, wird das Pixel 11 mit der in 13 dargestellten Struktur nicht notwendigerweise bereitgestellt und beispielsweise können sämtliche Pixel 11 die in 12 dargestellte Struktur aufweisen. Auch in diesem Fall erfordert die Herstellung des Backplane-Substrats insgesamt fünf Photolithographieschritte: das heißt, dass fünf Photomasken erforderlich sind. Daher kann in dem Fall, in dem vier Source-Leitungen für jede Pixelspalte bereitgestellt werden, die Anzeigevorrichtung mit der gleichen Anzahl von Photomasken wie in dem Fall hergestellt werden, in dem eine oder zwei Source-Leitung/en für jede Pixelspalte bereitgestellt wird/werden. Folglich kann verhindert werden, dass die Herstellungskosten der Anzeigevorrichtung mit einer Struktur, bei der vier Source-Leitungen für jede Pixelspalte bereitgestellt sind, diejenigen der Anzeigevorrichtung mit einer Struktur überschreiten, bei der eine oder zwei Source-Leitung/en für jede Pixelspalte bereitgestellt ist/sind.
Das Vorstehende ist die Beschreibung eines Beispiels für ein Verfahren zum Herstellen des Pixels und dergleichen.
[Form einer leitenden Schicht]
Für einen leitenden Film, der als Leitung, wie z. B. als Gate-Leitung oder Source-Leitung, verwendet werden kann, wird vorzugsweise ein niederohmiges Material, wie z. B. ein Metall oder eine Legierung, verwendet, da dadurch der Leitungswiderstand verringert werden kann. In dem Fall, in dem eine Anzeigevorrichtung mit einem großen Bildschirm hergestellt wird, ist auch die Erhöhung der Breite einer Leitung wirksam. Jedoch lässt ein solcher leitender Film sichtbares Licht nicht durch, und bei einer transmissiven Flüssigkristallanzeigevorrichtung entstehen in einigen Fällen die folgenden Probleme: Die Breite einer Leitung an sich ist groß; und das Öffnungsverhältnis wird infolge einer Zunahme der Anzahl von Leitungen verringert.
Es wurde die Form eines Endabschnitts des leitenden Films entworfen, mit der Licht von einer Hintergrundbeleuchtungseinheit effizient extrahiert werden kann.
22A ist eine Querschnittsansicht der leitenden Schicht 33, die eine Source-Leitung oder dergleichen bildet, und ihrer Umgebung. Die leitende Schicht 33 weist einen sich nach unten verjüngenden Endabschnitt auf. Die leitende Schicht 33 kann beispielsweise die leitenden Schichten 33a, 33b und 33c sein. Die leitende Schicht 33 kann beispielsweise die leitende Schicht 51 sein.
Hier bezieht sich ein Kegelwinkel auf einen an einem Endabschnitt des Dünnfilms gebildeten Winkel zwischen einer Unterseite (einer Oberfläche in Kontakt mit einer Oberfläche, auf der ein Dünnfilm ausgebildet ist) und einer Seitenfläche. Der Kegelwinkel ist größer als 0° und kleiner als 180°. Eine Kegel mit einem Winkel von kleiner als 90° wird als Verjüngung nach oben bezeichnet, während eine Verjüngung mit einem Winkel von größer als 90° als Verjüngung nach unten bezeichnet wird.
Wenn die leitende Schicht 33, wie in 22A dargestellt, eine sich nach unten verjüngende Form aufweist, wird ein Teil von Licht 50 der Hintergrundbeleuchtungseinheit von einer Seitenfläche der leitenden Schicht 33 reflektiert und erreicht den Flüssigkristall 22. Demzufolge kann die Lichtextraktionseffizienz im Vergleich zu dem Fall erhöht werden, in dem die leitende Schicht 33 eine senkrechte Seitenfläche oder eine nach hinten geneigte Seitenfläche aufweist.
Dabei ist der Kegelwinkel der leitenden Schicht 33 bevorzugt größer als 90° und kleiner als 135°, bevorzugter größer als oder gleich 91° und kleiner als oder gleich 120°, noch bevorzugter größer als oder gleich 95° und kleiner als oder gleich 110°.
22B stellt ein Beispiel dar, in dem die leitende Schicht 31, die eine Gate-Leitung oder dergleichen bildet, eine sich nach unten verjüngende Form aufweist. Wenn die leitende Schicht 31 wie die leitende Schicht 33 eine sich nach unten verjüngende Form aufweist, kann die Lichtextraktionseffizienz effizienter erhöht werden.
Das Vorstehende ist die Beschreibung der Leitungsform.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 2)
Bei dieser Ausführungsform wird eine Verbindungsbeziehung zwischen der Leitung SL und dem Pixel 11 in dem Anzeigeabschnitt 17 beschrieben. Als Beispiel wird der Fall beschrieben, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird. 23A und 23B, 24, 25, 27, 28 sowie 29 sind Blockdiagramme, die jeweils einen Teil des Anzeigeabschnitts 17 darstellen. In 23A und 23B, 24, 25, 27, 28 sowie 29 stellen „+“ und „-“ die Polaritäten von Signalen dar, die den Pixeln 11 zugeführt werden.
<Betriebsverfahren>
Im Allgemeinen neigt ein Flüssigkristallelement dazu, sich zu verschlechtern, wenn eine Gleichspannung kontinuierlich angelegt wird. Für eine Anzeigevorrichtung, die Flüssigkristallelemente als Anzeigeelemente beinhaltet, wird deshalb ein Betriebsverfahren verwendet, bei dem die Polarität von Signalen, die den Flüssigkristallelementen zugeführt werden, in jeder Bildperiode invertiert wird (das Betriebsverfahren wird auch als „Frame-Inversionsansteuerung“ bezeichnet). Beispielsweise werden während einer ungeradzahligen Bildperiode allen Pixeln positive Signale zugeführt, und während einer geradzahligen Bildperiode werden allen Pixeln negative Signale zugeführt. Die Polarität wird nicht notwendigerweise in jeder Bildperiode invertiert, sondern kann bei einigen Flüssigkristallelementen jedesmal für eine bestimmte Bildperiode invertiert werden.
Bei der Frame-Inversionsansteuerung, bei der allen Pixeln Potentiale mit der gleichen Polarität zugeführt werden, ist es wahrscheinlich, dass ein Phänomen, wie z. B. ein Flackern oder ein Nebensprechen, bei einer Bildanzeige auftritt, was die Anzeigequalität der Anzeigevorrichtung verschlechtern könnte. Um ein solches Phänomen zu verhindern, sind Betriebsverfahren, wie z. B. eine Source-Leitung-Inversionsansteuerung, eine Gate-Leitung-Inversionsansteuerung und eine Pixelinversionsansteuerung, vorgeschlagen worden.
[Source-Leitung-Inversionsansteuerung]
Die Source-Leitung-Inversionsansteuerung (auch als „Spalteninversionsansteuerung“ oder dergleichen bezeichnet) ist ein Betriebsverfahren, bei dem die Polarität der Signale, die den Pixeln zugeführt werden, jedesmal für eine bestimmte Bildperiode und eine bestimmte Anzahl von Signalleitungen (Source-Leitungen) invertiert wird.
[Gate-Leitung-Inversionsansteuerung]
Die Gate-Leitung-Inversionsansteuerung (auch als „Zeileninversionsansteuerung“ oder dergleichen bezeichnet) ist ein Betriebsverfahren, bei dem die Polarität der Signale, die den Pixeln zugeführt werden, jedesmal für eine bestimmte Bildperiode und eine bestimmte Anzahl von Abtastleitungen (Gate-Leitungen) invertiert wird.
[Pixelinversionsansteuerung]
Die Pixelinversionsansteuerung (auch als „Zeileninversionsansteuerung“ oder dergleichen bezeichnet) ist ein Betriebsverfahren, bei dem die Polarität der Signale, die den in der Zeilen- und Spaltenrichtung benachbarten Pixeln zugeführt werden, jedesmal für eine bestimmte Anzahl von Bildperiode invertiert wird. Bei der Pixelinversionsansteuerung kann die Polarität der Signale jedesmal für eine bestimmte Anzahl von Pixeln invertiert werden. Beispielsweise kann die Polarität der zugeführten Signale für jedes Pixel oder jede Vielzahl von Pixeln invertiert werden.
Die Pixelinversionsansteuerung ist zur Verhinderung des Phänomens, wie z. B. eines Flackerns oder eines Nebensprechens, wirksamer als die Source-Leitung-Inversionsansteuerung und die Gate-Leitung-Inversionsansteuerung. Daher wird die Pixelinversionsansteuerung oft als Betriebsverfahren einer Flüssigkristallanzeigevorrichtung verwendet.
<Verbindungsbeziehung zwischen der Leitung SL und dem Pixel 11>
Als Nächstes wird eine Verbindungsbeziehung zwischen der Leitung SL und dem Pixel 11 in dem Anzeigeabschnitt 17 beschrieben. Zuerst wird die Verbindungsbeziehung bei der Pixelinversionsansteuerung beschrieben, der für jedes Pixel ausgeführt wird.
[Verbindungsbeziehung bei der Pixelinversionsansteuerung]
[Anzeigeabschnitt, der zwei Source-Leitungen für jede Spalte beinhaltet]
23A und 23B stellen einen Teil des Anzeigeabschnitts 17 dar, in dem zwei Source-Leitungen für jede Spalte bereitgestellt sind. In 23A sind die Leitung SL₁(j) und die Leitung SL₂(j) zwischen Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt.
In 23A sind das Pixel 11(i, j) und das Pixel 11(i+2, j) elektrisch mit der Leitung SL₁(j) verbunden, und das Pixel 11(i+1, j) und das Pixel 11(i+3, j) sind elektrisch mit der Leitung SL₂(j) verbunden.
In 23A ist also das Pixel 11, das in der j-ten Spalte und einer i+2x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+2x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden.
Zur Pixelinversionsansteuerung in der in 23A dargestellten Verbindungsbeziehung müssen den benachbarten Leitungen SL₁(j) und SL₂(j) Signale mit unterschiedlichen Polaritäten zugeführt werden. Aufgrund einer parasitären Kapazität Cst, die zwischen den Leitungen SL₁(j) und SL₂(j) erzeugt wird, erhöht eine große Potentialdifferenz zwischen den Leitungen SL₁(j) und SL₂(j) die Last des Source-Treibers, was wahrscheinlich zu einem Anstieg des Stromverbrauchs führt.
Angesichts des Vorstehenden werden die Leitungen SL und die Pixel 11 vorzugsweise wie in 23B dargestellt angeordnet. In 23B sind die Pixel 11 in der j-ten Spalte zwischen der Leitung SL₁(j) und der Leitung SL₂(j) bereitgestellt. In 23B sind die Leitung SL₂(j) und die Leitung SL₁(j+1) zwischen Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt.
Es sei angemerkt, dass das Pixel 11, das in der j-ten Spalte und der i+2x-ten Zeile bereitgestellt ist, elektrisch mit der Leitung SL₁(j) verbunden ist. Das Pixel 11, das in der j-ten Spalte und der i+2x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden.
Zur Pixelinversionsansteuerung in der in 23B dargestellten Verbindungsbeziehung werden den benachbarten Leitungen SL₂(j) und SL₁(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch benachbarten Leitungen SL₂(j+1) und SL₁(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Anzeigeabschnitt, der drei Source-Leitungen für jede Spalte beinhaltet]
24 und 25 stellen einen Teil des Anzeigeabschnitts 17 dar, in dem drei Source-Leitungen für jede Spalte bereitgestellt sind. In 24 und 25 sind die Pixel 11 in der j-ten Spalte zwischen der Leitung SL₂(j) und der Leitung SL₃(j) bereitgestellt. Die Leitung SL₁(j) ist der Leitung SL₂(j) benachbart bereitgestellt.
In 24 ist das Pixel 11(i, j) elektrisch mit der Leitung SL₁(j) verbunden, das Pixel 11(i+1, j) und ein Pixel 11(i+5, j) sind elektrisch mit der Leitung SL₃(j) verbunden, das Pixel 11(i+2, j) und ein Pixel 11(i+4, j) sind elektrisch mit der Leitung SL₂(j) verbunden, und das Pixel 11(i+3, j) ist elektrisch mit der Leitung SL₁(j+1) verbunden.
In 24 ist also das Pixel 11, das in der j-ten Spalte und einer i+6x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+1-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+6x+5-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₃(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+2-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+6x+4-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+3-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₁(j+1) verbunden.
Die Leitungen SL und die Pixel 11 können, wie in 25 dargestellt, verbunden werden. In 25 sind das Pixel 11(i, j) und das Pixel 11(i+4, j) elektrisch mit der Leitung SL₂(j) verbunden, das Pixel 11(i+1, j) und das Pixel 11(i+3, j) sind elektrisch mit der Leitung SL₃(j) verbunden, das Pixel 11(i+2, j) ist elektrisch mit der Leitung SL₁(j) verbunden, und das Pixel 11(i+5, j) ist elektrisch mit der Leitung SL₁(j+1) verbunden.
In 25 sind also das Pixel 11, das in der j-ten Spalte und der i+6x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), und das Pixel 11, das in der j-ten Spalte und der i+6x+4-ten Zeile bereitgestellt ist, elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+1-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und der i+6x+3-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₃(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+2-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+5-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₁(j+1) verbunden.
In 24 und 25 sind die Leitung SL₃(j), die Leitung SL₁(j+1) und die Leitung SL₂(j+1) zwischen den Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt. Zusätzlich wird eine parasitäre Kapazität Cst zwischen den Leitungen SL₃(j), SL₁(j+1) und SL₂(j+1) erzeugt.
Insbesondere werden der Leitung SL₁(j+1), die zwischen der Leitung SL₃(j) und der Leitung SL₂(j+1) bereitgestellt ist, eine parasitäre Kapazität Cst zwischen den Leitungen SL₃(j) und SL₁(j+1) und eine parasitäre Kapazität Cst zwischen den Leitungen SL₂(j+1) und SL₁(j+1) hinzugefügt, wodurch wahrscheinlich die Last des Source-Treibers ansteigt. Deshalb werden den Leitungen SL₃(j), SL₁(j+1) und SL₂(j+1) vorzugsweise Signale mit der gleichen Polarität zugeführt.
Wie vorstehend beschrieben, ist eine Ausführungsform der vorliegenden Erfindung besonders wirksam, wenn die Anzahl von Source-Leitungen für jede Spalte größer als oder gleich drei ist. Mit anderen Worten: Wenn g Leitungen GL für jede Pixelspalte bereitgestellt werden, ist g vorzugsweise größer als oder gleich drei. In ähnlicher Weise ist dann, wenn die Leitung GLo elektrisch mit f Leitungen GL verbunden wird, f vorzugsweise größer als oder gleich drei.
Zur Pixelinversionsansteuerung in der in 24 und 25 dargestellten Verbindungsbeziehung werden den Leitungen SL₃(j), SL₁(j+1) und SL₂(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch den Leitungen SL₃(j+1), SL₁(j+2) und SL₂(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Betriebswellenform]
26 zeigt ein Beispiel für eine Betriebswellenform zur Pixelinversionsansteuerung des in 24 dargestellten Anzeigeabschnitts 17. Während einer bestimmten Bildperiode werden den Leitungen SL₁(j) und SL₂(j) positive Signale zugeführt, und ein negatives Signal wird der Leitung SL₃(j) zugeführt.
Während dieser Bildperiode werden auch Impulsauswahlsignale sequentiell allen Leitungen GL₀ zugeführt. Wenn beispielsweise der Leitung GL₀(k) ein Auswahlsignal zugeführt wird, wird das Auswahlsignal gleichzeitig drei Leitungen GL (den Leitungen GL(i), GL(i+1) und GL(i+2)) zugeführt. Anschließend wird den Pixeln, mit denen die Leitung GL(i) verbunden ist, ein positives Signal über die Leitung SL₁(j) zugeführt. Anschließend wird den Pixeln, mit denen die Leitung GL(i+1) verbunden ist, ein negatives Signal über die Leitung SL₃(j) zugeführt. Anschließend wird den Pixeln, mit denen die Leitung GL(i+2) verbunden ist, ein positives Signal über die Leitung SL₂(j) zugeführt.
Alle Leitungen GLo werden sequentiell ausgewählt, wodurch allen Pixeln 11 Signale zugeführt werden können. Während der nächsten Bildperiode werden den Leitungen SL₁(j) und SL₂(j) negative Signale zugeführt, und ein positives Signal wird der Leitung SL₃(j) zugeführt. Auf diese Weise können Signale mit unterschiedlichen Polaritäten in jeder Bildperiode Pixeln zugeführt werden, die in der Zeilen- und Spaltenrichtung benachbart sind.
Wenn beispielsweise bei der Pixelinversionsansteuerung die Polarität der Signale, die den Leitungen SL zugeführt werden, für jede Zeile invertiert wird, erhöht sich die den Leitungen SL zugeführte Spannungsamplitude, was die Last des Source-Treibers und den Stromverbrauch erhöht. Auch bei der Pixelinversionsansteuerung der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung können während einer Bildperiode den Leitungen SL Signale mit der gleichen Polarität zugeführt werden. Daher kann die den Leitungen SL zugeführte Spannungsamplitude gering sein, so dass die Last des Source-Treibers beim Neuschreiben der Signale und der Stromverbrauch verringert werden können.
Bei der Struktur in 24 können den Pixeln 11 in drei Zeilen durch den jeweiligen Zeilenauswahlschritt Signale zugeführt werden. Daher kann eine Auswahlperiode für eine Zeile verlängert werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend können Signale zuverlässig in die Pixel 11 geschrieben werden, und die Anzeigequalität der Anzeigevorrichtung kann verbessert werden.
[Anzeigeabschnitt, der vier Source-Leitungen für jede Spalte beinhaltet]
27 und 28 stellen einen Teil des Anzeigeabschnitts 17 dar, in dem vier Source-Leitungen für jede Spalte bereitgestellt sind. In 27 und 28 sind die Pixel 11 in der j-ten Spalte zwischen den Leitungen SL₁(j) und SL₂(j) und den Leitungen SL₃(j) und SL₄(j) bereitgestellt.
In 27 sind das Pixel 11(i, j) und das Pixel 11(i+4, j) elektrisch mit der Leitung SL₁(j) verbunden, das Pixel 11(i+1, j) und das Pixel 11(i+5, j) sind elektrisch mit der Leitung SL₃(j) verbunden, das Pixel 11(i+2, j) und das Pixel 11(i+6, j) sind elektrisch mit der Leitung SL₂(j) verbunden, und das Pixel 11(i+3, j) und das Pixel 11(i+7, j) sind elektrisch mit der Leitung SL₄(j) verbunden.
In 27 ist also das Pixel 11, das in der j-ten Spalte und einer i+4x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+4x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₃(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+4x+2-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+4x+3-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₄(j) verbunden.
In 28 sind das Pixel 11(i, j) und das Pixel 11(i+4, j) elektrisch mit der Leitung SL₂(j) verbunden, das Pixel 11(i+1, j) und das Pixel 11(i+5, j) sind elektrisch mit der Leitung SL₃(j) verbunden, das Pixel 11(i+2, j) und das Pixel 11(i+6, j) sind elektrisch mit der Leitung SL₁(j) verbunden, und das Pixel 11(i+3, j) und das Pixel 11(i+7, j) sind elektrisch mit der Leitung SL₄(j) verbunden.
In 27 und 28 sind die Leitung SL₃(j), die Leitung SL₄(j), die Leitung SL₁(j+1) und die Leitung SL₂(j+1) zwischen den Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt. Zusätzlich wird eine parasitäre Kapazität Cst zwischen den Leitungen SL₃(j), SL₄(j), SL₁(j+1) und SL₂(j+1) erzeugt.
Zur Pixelinversionsansteuerung in der in 27 und 28 dargestellten Verbindungsbeziehung werden den Leitungen SL₃(j), SL₄(j), SL₁(j+1) und SL₂(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch den Leitungen SL₃(j+1), SL₄(j+1), SL₁(j+2) und SL₂(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Anzeigeabschnitt, der fünf Source-Leitungen für jede Spalte beinhaltet]
29 stellt einen Teil des Anzeigeabschnitts 17 dar, in dem fünf Source-Leitungen für jede Spalte bereitgestellt sind. In 29 sind die Pixel 11 in der j-ten Spalte zwischen den Leitungen SL₁(j), SL₂(j) und SL₃(j) und den Leitungen SL₄(j) und SL₅(j) bereitgestellt.
In 29 ist das Pixel 11(i, j) elektrisch mit der Leitung SL₁(j) verbunden, das Pixel 11(i+1, j) und das Pixel 11(i+5, j) sind elektrisch mit der Leitung SL₄(j) verbunden, das Pixel 11(i+2, j) und das Pixel 11(i+6, j) sind elektrisch mit der Leitung SL₂(j) verbunden, das Pixel 11(i+3, j) und das Pixel 11(i+7, j) sind elektrisch mit der Leitung SL₅(j) verbunden, das Pixel 11(i+4, j) und das Pixel 11(i+8, j) sind elektrisch mit der Leitung SL₃(j) verbunden, und das Pixel 11(i+9, j) ist elektrisch mit der Leitung SL₁(j+1) verbunden.
In 29 ist also das Pixel 11, das in der j-ten Spalte und einer i+10x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+10x+1-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+10x+5-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₄(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+2-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+6x+6-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+3-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+6x+7-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL₅(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+4-ten Zeile bereitgestellt ist, und das Pixel 11, das in der j-ten Spalte und einer i+6x+8-ten Zeile bereitgestellt ist, sind elektrisch mit der Leitung SL ₃(j) verbunden. Das Pixel 11, das in der j-ten Spalte und einer i+6x+9-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₁(j+1) verbunden.
In 29 sind die Leitung SL₄(j), die Leitung SL₅(j), die Leitung SL₁(j+1), die Leitung SL₂(j+1) und die Leitung SL₃(j+1) zwischen den Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt.
Zur Pixelinversionsansteuerung in der in 29 dargestellten Verbindungsbeziehung werden den Leitungen SL₄(j), SL₅(j), SL₁(j+1), SL₂(j+1) und SL₃(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch den Leitungen SL₄(j+1), SL₅(j+1), SL₁(j+2), SL₂(j+2) und SL₃(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Anzeigeabschnitt, der sechs Source-Leitungen für jede Spalte beinhaltet]
30 stellt einen Teil des Anzeigeabschnitts 17 dar, in dem sechs Source-Leitungen für jede Spalte bereitgestellt sind. In 30 sind die Pixel 11 in der j-ten Spalte zwischen den Leitungen SL₁(j) bis SL₃(j) und den Leitungen SL₄(j) bis SL₆(j) bereitgestellt.
In 30 sind das Pixel 11(i, j) und das Pixel 11(i+6, j) elektrisch mit der Leitung SL₁(j) verbunden, das Pixel 11(i+1, j) und das Pixel 11(i+7, j) sind elektrisch mit der Leitung SL₄(j) verbunden, das Pixel 11(i+2, j) und das Pixel 11(i+8, j) sind elektrisch mit der Leitung SL₂(j) verbunden, das Pixel 11(i+3, j) und das Pixel 11(i+9, j) sind elektrisch mit der Leitung SL₅(j) verbunden, das Pixel 11(i+4, j) und das Pixel 11(i+10, j) sind elektrisch mit der Leitung SL₃(j) verbunden, und das Pixel 11(i+5, j) und das Pixel 11(i+11, j) sind elektrisch mit der Leitung SL₆(j) verbunden.
In 30 ist also das Pixel 11, das in der j-ten Spalte und der i+6x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₄(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+2-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+3-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₅(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+4-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₃(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+6x+5-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₆(j) verbunden.
In 30 sind die Leitungen SL₄(j), SL₅(j), SL₆(j), SL₁(j+1), SL₂(j+1) und SL₃(j+1) zwischen den Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der y+1-ten Spalte bereitgestellt.
Zur Pixelinversionsansteuerung in der in 30 dargestellten Verbindungsbeziehung werden den Leitungen SL₄(j), SL₅(j), SL₆(f), SL₁(j+1), SL₂(j+1) und SL₃(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch den Leitungen SL₄(j+1), SL₅(j+1), SL₆(j+1), SL₁(j+2), SL₂(j+2) und SL₃(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Verbindungsbeziehung bei der Source-Leitung-Inversionsansteuerung]
[Anzeigeabschnitt, der zwei Source-Leitungen für jede Spalte beinhaltet]
31A stellt einen Teil des Anzeigeabschnitts 17 dar, in dem zwei Source-Leitungen für jede Spalte bereitgestellt sind. In 31A sind die Leitung SL₁(j) und die Leitung SL₂(j) zwischen Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt.
In 31A sind das Pixel 11(i, j) und das Pixel 11(i+2, j) elektrisch mit der Leitung SL₁(j) verbunden, und das Pixel 11(i+1, j) und das Pixel 11(i+3, j) sind elektrisch mit der Leitung SL₂(j) verbunden.
In 31A ist also das Pixel 11, das in der j-ten Spalte und der i+2x-ten Zeile bereitgestellt ist (x ist eine ganze Zahl von größer als oder gleich 0), elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+2x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden.
Zur Source-Leitung-Inversionsansteuerung in der in 31A dargestellten Verbindungsbeziehung werden den benachbarten Leitungen SL₁(j) und SL₂(j) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch den benachbarten Leitungen SL₁(j+1) und SL₂(j+1) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
[Verbindungsbeziehung bei der Gate-Leitung-Inversionsansteuerung]
[Anzeigeabschnitt, der zwei Source-Leitungen für jede Spalte beinhaltet]
31B stellt einen Teil des Anzeigeabschnitts 17 dar, in dem zwei Source-Leitungen für jede Spalte bereitgestellt sind. In 31B sind die Pixel 11 in der j-ten Spalte zwischen der Leitung SL₁(j) und der Leitung SL₂(j) bereitgestellt. In 31B sind die Leitung SL₂(j) und die Leitung SL₁(j+1) zwischen Pixeln 11 in der j-ten Spalte und den Pixeln 11 in der j+1-ten Spalte bereitgestellt.
In 31B ist das Pixel 11, das in der j-ten Spalte und der i+2x-ten Zeile bereitgestellt ist, elektrisch mit der Leitung SL₁(j) verbunden. Das Pixel 11, das in der j-ten Spalte und der i+2x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j) verbunden. Das Pixel 11, das in der y+1-ten Spalte und der i+2x-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₂(j+1) verbunden. Das Pixel 11, das in der y+1-ten Spalte und der i+2x+1-ten Zeile bereitgestellt ist, ist elektrisch mit der Leitung SL₁(j+1) verbunden.
Zur Gate-Leitung-Inversionsansteuerung in der in 31B dargestellten Verbindungsbeziehung werden den benachbarten Leitungen SL₂(j) und SL₁(j+1) Signale mit der gleichen Polarität zugeführt. Signale mit der gleichen Polarität werden auch benachbarten Leitungen SL₂(j+1) und SL₁(j+2) zugeführt. Wenn die Signale mit der gleichen Polarität benachbarten Leitungen SL zugeführt werden, kann eine Potentialdifferenz zwischen diesen Leitungen verringert werden. Dementsprechend verringert sich die Last des Source-Treibers beim Neuschreiben der Signale, und der Stromverbrauch kann reduziert werden.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 3)
Bei dieser Ausführungsform werden Strukturbeispiele des Gate-Treibers 12a und des Source-Treibers 13a beschrieben.
[Strukturbeispiel des Gate-Treibers]
32A stellt ein Strukturbeispiel des Gate-Treibers 12a dar. Der Gate-Treiber 12a beinhaltet ein Schieberegister 511 und einen Pufferverstärker 514. Der Gate-Treiber 12a ist elektrisch mit der Vielzahl von Leitungen GL (oder der Vielzahl von Leitungen GL₀ ) verbunden.
Ein Startimpuls SP, ein Taktsignal CLK und dergleichen werden in das Schieberegister 511 eingegeben. Das Schieberegister 511 weist die Funktion auf, eine Leitung GL, der ein Auswahlsignal zugeführt wird, synchron mit dem Taktsignal CLK auszuwählen. Das Auswahlsignal wird von dem Pufferverstärker 514 verstärkt und der Leitung GL zugeführt. Der Pufferverstärker 514 weist eine Funktion zum Erhöhen der Stromversorgungsfähigkeit (eine Funktion zum Verstärken der Elektrizität) auf. Außerdem kann ein Pegelwandler, der eine Stromversorgungsspannung verändert, enthalten sein, um die Spannungsamplitude des Auswahlsignals zu erhöhen. Es sei angemerkt, dass der Gate-Treiber 12b eine Struktur aufweisen kann, die derjenigen des Gate-Treibers 12a ähnlich ist.
[Strukturbeispiel des Source-Treibers]
32B stellt ein Strukturbeispiel des Source-Treibers 13a dar. Der Source-Treiber 13a beinhaltet ein Schieberegister 521, einen Latch 522, einen DA-Wandler 523 und einen Pufferverstärker 524. Der Source-Treiber 13a ist elektrisch mit der Vielzahl von Leitungen SL verbunden.
Ein Startimpuls SP, ein Taktsignal CLK und dergleichen werden in das Schieberegister 521 eingegeben. Digitale Bilddaten „Video“ werden dem Latch 522 zugeführt. Der Latch 522 weist eine Funktion zum Speichern der Bilddaten „Video“ auf. Der DA-Wandler 523 weist die Funktion auf, ein analoges Bildsignal (Videosignal) unter Verwendung der Bilddaten „Video“ zu erzeugen, die in dem Latch 522 gespeichert sind. Es sei angemerkt, dass dann, wenn ein Videosignal in dem DA-Wandler 523 erzeugt wird, eine Gammakorrektur oder dergleichen durchgeführt werden kann.
Das Schieberegister 521 weist die Funktion auf, eine Leitung SL, der das Videosignal zugeführt wird, synchron mit dem Taktsignal CLK auszuwählen. Das Videosignal wird von dem Pufferverstärker 524 verstärkt und der Leitung SL zugeführt. Der Pufferverstärker 524 weist eine Funktion zum Erhöhen der Stromversorgungsfähigkeit auf. Außerdem kann ein Pegelwandler, der eine Stromversorgungsspannung verändert, enthalten sein, um die Spannungsamplitude des Videosignals zu erhöhen. Es sei angemerkt, dass der Source-Treiber 13b eine Struktur aufweisen kann, die derjenigen des Source-Treibers 13a ähnlich ist.
Wie in 33A dargestellt, kann ein Demultiplexer 525 zwischen dem Pufferverstärker 524 und den Leitungen SL bereitgestellt werden. Der Demultiplexer 525 weist die Funktion auf, je nach einem Steuersignal DMXc ein Eingangssignal einem von mehreren Ausgängen zuzuführen.
Mit dem Demultiplexer 525 kann die Anzahl von Signalleitungen zur Eingabe in den Source-Treiber 13a verringert werden. Dies verringert die Anzahl von Verbindungsanschlüssen der Anzeigevorrichtung und kann die Zuverlässigkeit der Anzeigevorrichtung verbessern.
Wie in 33B dargestellt, können der Demultiplexer 525 und ein analoger Latch 526 zwischen dem DA-Wandler 523 und dem Pufferverstärker 524 bereitgestellt werden. Bei der Struktur in 33B wird das Videosignal, das von dem Demultiplexer 525 zugeführt wird, in dem analogen Latch 526 gespeichert. Danach wird das Videosignal von dem Pufferverstärker 524 verstärkt und an die Leitung SL ausgegeben. Wenn der analoge Latch 526 bereitgestellt wird, kann die Ausgabe des Pufferverstärkers 524 stabilisiert werden. Folglich wird eine ungewollte Veränderung des Potentials der Leitung SL verhindert, und die Anzeigequalität der Anzeigevorrichtung kann verbessert werden.
34, 35 und 36 stellen jeweils ein Beispiel für eine Verbindung zwischen dem Demultiplexer 525 in dem Source-Treiber 13a in 33A und dem Anzeigeabschnitt 17 dar. Der Demultiplexer 525 beinhaltet eine Vielzahl von Demultiplexern 535. Der Demultiplexer 525 kann also als „Demultiplexer-Gruppe“ bezeichnet werden. In 34 bis 36 wird ein p-ter Demultiplexer 535 als Demultiplexer 535(p) bezeichnet (p ist eine ganze Zahl von größer als oder gleich 1).
34 und 35 stellen jeweils ein Beispiel für eine Verbindung zwischen dem Anzeigeabschnitt 17, der zwei Source-Leitungen für jede Spalte beinhaltet, und dem Demultiplexer 525 dar, der die Demultiplexer 535 mit einem Eingang und zwei Ausgängen beinhaltet.
In dem in 34 gezeigten Beispiel ist einer von Ausgangsanschlüssen des Demultiplexers 535(p) elektrisch mit der Leitung SL₁(j) verbunden und der andere ist elektrisch mit der Leitung SL₂(j) verbunden. In ähnlicher Weise ist einer von Ausgangsanschlüssen eines Demultiplexers 535(p+1) elektrisch mit der Leitung SL₁(j+1) verbunden und der andere ist elektrisch mit der Leitung SL₂(j+1) verbunden.
In dem in 35 gezeigten Beispiel ist einer von Ausgangsanschlüssen des Demultiplexers 535(p) elektrisch mit der Leitung SL₂(j-1) verbunden und der andere ist elektrisch mit der Leitung SL₁(j) verbunden. In ähnlicher Weise ist einer von Ausgangsanschlüssen des Demultiplexers 535(p+1) elektrisch mit der Leitung SL₂(j) verbunden und der andere ist elektrisch mit der Leitung SL₁(j+1) verbunden.
Wie bei der vorstehenden Ausführungsform beschrieben, können die Last des Source-Treibers beim Neuschreiben der Signale und der Stromverbrauch verringert werden, indem dafür gesorgt wird, dass benachbarte Leitungen SL die gleiche Polarität aufweisen. Deshalb wird in dem Fall, in dem der in 33A dargestellte Source-Treiber 13a mit dem Anzeigeabschnitt 17 verbunden wird, vorzugsweise das in 35 dargestellte Verbindungsverfahren verwendet.
36 stellt ein Beispiel für eine Verbindung zwischen dem Anzeigeabschnitt 17, der drei Source-Leitungen für jede Spalte beinhaltet, und dem Demultiplexer 525 dar, der die Demultiplexer 535 mit einem Eingang und drei Ausgängen beinhaltet.
In dem in 36 gezeigten Beispiel sind unter den Ausgangsanschlüssen des Demultiplexers 535(p) ein erster Ausgangsanschluss, ein zweiter Ausgangsanschluss und ein dritter Ausgangsanschluss elektrisch mit der Leitung SL₃(j-1), der Leitung SL₁(j) bzw. der Leitung SL₂(j) verbunden. In ähnlicher Weise sind unter den Ausgangsanschlüssen des Demultiplexers 535(p+1) ein erster Ausgangsanschluss, ein zweiter Ausgangsanschluss und ein dritter Ausgangsanschluss elektrisch mit der Leitung SL₃(j), der Leitung SL₁(j+1) bzw. der Leitung SL₂(j+1) verbunden.
37 stellt ein Beispiel für eine Verbindung zwischen dem Anzeigeabschnitt 17, der vier Source-Leitungen für jede Spalte beinhaltet, und dem Demultiplexer 525 dar, der die Demultiplexer 535 mit einem Eingang und vier Ausgängen beinhaltet.
In dem in 37 gezeigten Beispiel sind unter den Ausgangsanschlüssen des Demultiplexers 535(p) ein erster Ausgangsanschluss, ein zweiter Ausgangsanschluss, ein dritter Ausgangsanschluss und ein vierter Ausgangsanschluss elektrisch mit der Leitung SL₃(j-1), der Leitung SL₄(j-1), der Leitung SL₁(j) bzw. der Leitung SL₂(j) verbunden. In ähnlicher Weise sind unter den Ausgangsanschlüssen des Demultiplexers 535(p+1) ein erster Ausgangsanschluss, ein zweiter Ausgangsanschluss, ein dritter Ausgangsanschluss und ein vierter Ausgangsanschluss elektrisch mit der Leitung SL₃(j), der Leitung SL₄(j), der Leitung SL₁(j+1) bzw. der Leitung SL₂(j+1) verbunden.
[Analoger Latch]
Nun wird ein Beispiel für eine Halbleiterschaltung beschrieben, die für den analogen Latch 526 verwendet werden kann.
Eine Halbleiterschaltung, die in 38A dargestellt ist, weist eine Struktur einer Speicherschaltung 251a auf, in der ein Anschluss von Source und Drain eines Transistors 262 mit einem Gate eines Transistors 263 und einer Elektrode eines Kondensators 258 verbunden ist. Die Schaltung, die in 38B dargestellt ist, weist eine Struktur einer Speicherschaltung 261a auf, in der ein Anschluss von Source und Drain des Transistors 262 mit einer Elektrode des Kondensators 258 verbunden ist.
Der analoge Latch 526 beinhaltet eine Vielzahl von Latch-Schaltungen. Als Latch-Schaltungen können die Speicherschaltung 251a und die Speicherschaltung 261a verwendet werden.
In jeder der Speicherschaltungen 251a und 261a können Ladungen, die über einen Anschluss 254 und den Transistor 262 injiziert werden, an einem Knoten 257 gehalten werden. Der Knoten 257 kann ein gegebenes Potential (eine gegebene Ladungsmenge) halten.
Die Speicherschaltung 251 a beinhaltet den Transistor 263. Obwohl der Transistor 263 in 38A ein p-Kanal-Transistor ist, kann auch ein n-Kanal-Transistor als Transistor 263 verwendet werden. Ein OS-Transistor kann auch als Transistor 263 verwendet werden.
Die Speicherschaltung 251a und die Speicherschaltung 261a können jeweils ein analoges Signal halten. Die in 38A dargestellte Speicherschaltung 251a und die in 38B dargestellte Speicherschaltung 261a werden ausführlich beschrieben.
Die Speicherschaltung 251a beinhaltet den Transistor 263, bei dem ein erster Halbleiter verwendet wird, den Transistor 262, bei dem ein zweiter Halbleiter verwendet wird, und den Kondensator 258.
Als Transistor 262 wird vorzugsweise ein OS-Transistor verwendet. Indem ein Transistor mit niedrigem Sperrstrom als Transistor 262 verwendet wird, kann eine Veränderung der Ladungsmenge, die an dem Knoten 257 gehalten wird, unterdrückt werden. Demzufolge können Daten genauer gespeichert werden.
In 38A ist ein Anschluss 252 elektrisch mit einem Anschluss von Source und Drain des Transistors 263 verbunden, und ein Anschluss 253 ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 263 verbunden. Eine Leitung 255 ist elektrisch mit einem Gate des Transistors 262 verbunden, ein Anschluss von Source und Drain des Transistors 262 ist elektrisch mit dem Knoten 257 verbunden, und der andere Anschluss von Source und Drain des Transistors 262 ist elektrisch mit dem Anschluss 254 verbunden. Das Gate des Transistors 263 und eine Elektrode des Kondensators 258 sind elektrisch mit dem Knoten 257 verbunden. Eine Leitung 256 ist elektrisch mit der anderen Elektrode des Kondensators 258 verbunden.
In der Speicherschaltung 251a dient der Anschluss 254 als Eingangsanschluss und der Anschluss 253 dient als Ausgangsanschluss. In der Speicherschaltung 261a dient der Anschluss 254 als Eingangs-/Ausgangsanschluss.
Die Speicherschaltung 251a und die Speicherschaltung 261a weisen ein Merkmal auf, dass die Ladungen, die dem Knoten 257 zugeführt werden, gehalten werden können, was das Schreiben, Halten und Lesen von Daten wie folgt ermöglicht.
[Schreibvorgang und Haltevorgang]
Datenschreib- und Haltevorgänge der Speicherschaltung 251a und der Speicherschaltung 261a werden beschrieben. Zunächst wird das Potential der Leitung 255 auf ein Potential eingestellt, auf dem der Transistor 262 eingeschaltet ist. Demzufolge wird das Potential des Anschlusses 254 dem Knoten 257 zugeführt. Das heißt, dass dem Knoten 257 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine Ladung zugeführt, die einem gegebenen Potential entspricht. Danach wird das Potential der Leitung 255 auf ein Potential eingestellt, auf dem der Transistor 262 ausgeschaltet ist. Auf diese Weise wird die Ladung an dem Knoten 257 gehalten (Haltevorgang).
Wenn in der Speicherschaltung 251a ein p-Kanal-Transistor als Transistor 263 verwendet wird, wird das gegebene Potential auf ein Potential eingestellt, das höher ist als die Schwellenspannung des Transistors 263. In dem Fall, in dem ein n-Kanal-Transistor als Transistor 263 verwendet wird, wird das gegebene Potential auf ein Potential eingestellt, das niedriger ist als die Schwellenspannung des Transistors 263. Mit anderen Worten: Jedes der gegebenen Potentiale ist ein Potential, auf dem der Transistor 263 ausgeschaltet wird.
Die in 38B dargestellte Speicherschaltung 261a unterscheidet sich von der Speicherschaltung 251a dadurch, dass der Transistor 263 nicht bereitgestellt ist. Die andere Elektrode des Kondensators 258 ist elektrisch mit einer Leitung 264 verbunden. Das Potential der Leitung 264 kann ein beliebiges Potential sein, solange es ein festes Potential ist. Beispielsweise wird die Leitung 264 mit GND versorgt. Daten können auf eine ähnliche Weise wie bei der Speicherschaltung 251a in die Speicherschaltung 261a geschrieben werden.
[Lesevorgang in der Speicherschaltung 251a]
Es wird ein Vorgang zum Lesen von Daten beschrieben, die in der Speicherschaltung 251a gehalten werden. Während ein vorbestimmtes Potential (ein konstantes Potential) dem Anschluss 252 zugeführt wird, wird der Leitung 256 ein Lesepotential V_R zugeführt, wodurch das an dem Knoten 257 gehaltene Potential gelesen werden kann. Mit anderen Worten: Das Potential, das dem Anschluss 252 zugeführt wird, und das Lesepotential V_R werden angemessen eingestellt; ein Potential, das gleich dem an dem Knoten 257 gehaltenen Potential ist, kann an den Anschluss 253 ausgegeben werden.
[Lesevorgang in der Speicherschaltung 261a]
Es wird ein Vorgang zum Lesen von Daten beschrieben, die in der Speicherschaltung 261a gehalten werden. Wenn ein Potential, auf dem der Transistor 262 eingeschaltet wird, der Leitung 255 zugeführt wird, wird der Anschluss 254 elektrisch mit dem Knoten 257 verbunden, und das an dem Knoten 257 gehaltene Potential wird dem Anschluss 254 zugeführt. Je größer dabei der Kapazitätswert des Kondensators 258 ist, desto besser ist es. Wenn der Kapazitätswert des Kondensators 258 größer ist, kann das geschriebene Potential dem Anschluss 254 genauer zugeführt werden.
In den Speicherschaltungen 251a und 261a wird keine hohe Spannung zum Schreiben von Daten benötigt, und eine Verschlechterung von Elementen tritt mit geringer Wahrscheinlichkeit auf. Im Unterschied zu einem herkömmlichen nichtflüchtigen Speicher ist es beispielsweise nicht notwendig, Elektronen in ein flüchtiges Gate zu injizieren und aus ihm zu extrahieren; somit wird ein Problem, wie z. B. eine Verschlechterung eines Isolators, nicht verursacht. Das heißt: Das Speicherelement einer Ausführungsform der vorliegenden Erfindung hat keine Einschränkung dafür, wie viel Mal Daten neu geschrieben werden können, was bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und seine Zuverlässigkeit wird erheblich verbessert. Des Weiteren werden Daten je nach dem Zustand des Transistors (ein- oder ausgeschaltet) geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht erzielt werden kann.
Der Transistor 262 kann ein Transistor mit einem Rückgate sein. Durch Steuern des Potentials, das dem Rückgate zugeführt wird, kann die Schwellenspannung des Transistors 262 angemessen geändert werden. Die Speicherschaltung 251b, die in 38C dargestellt ist, unterscheidet sich von der Speicherschaltung 251a dadurch, dass ein Transistor mit einem Rückgate als Transistor 262 verwendet wird. Die Speicherschaltung 261b, die in 38D dargestellt ist, unterscheidet sich von dem Speicherelement 261a dadurch, dass ein Transistor mit einem Rückgate als Transistor 262 verwendet wird.
In jeder der Speicherschaltungen 251b und 261b ist das Rückgate des Transistors 262 elektrisch mit einer Leitung 259 verbunden. Durch Steuern des Potentials, das der Leitung 259 zugeführt wird, kann die Schwellenspannung des Transistors 262 angemessen geändert werden.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 4)
Bei dieser Ausführungsform wird ein Beispiel für einen Transistor, der für die Anzeigevorrichtung und dergleichen, welche bei den vorstehenden Ausführungsformen beschrieben worden sind, verwendet werden kann, unter Bezugnahme auf Zeichnungen beschrieben.
Ein Transistor, der in 39A dargestellt ist, beinhaltet eine Halbleiterschicht 37 zwischen der Halbleiterschicht 32 und der Verunreinigungshalbleiterschicht 35.
Die Halbleiterschicht 37 kann unter Verwendung des gleichen Halbleiterfilms wie die Halbleiterschicht 32 ausgebildet werden. Die Halbleiterschicht 37 kann als Ätzstopper dienen, um zu verhindern, dass die Halbleiterschicht 32 beim Ätzen der Verunreinigungshalbleiterschicht 35 entfernt wird. Obwohl 39A ein Beispiel darstellt, in dem die Halbleiterschicht 37 in einen rechten Abschnitt und einen linken Abschnitt unterteilt ist, kann ein Teil der Halbleiterschicht 37 einen Kanalbildungsbereich der Halbleiterschicht 32 bedecken.
Des Weiteren kann die Halbleiterschicht 37 eine Verunreinigung in einer Konzentration enthalten, die niedriger ist als diejenige in der Verunreinigungshalbleiterschicht 35. Daher kann die Halbleiterschicht 37 als leicht dotierter Drain- (LDD-) Bereich dienen und einen Hot-Carrier-Effekt unterdrücken, der beim Betrieb des Transistors entsteht.
Bei einem Transistor, der in 39B dargestellt ist, ist eine isolierende Schicht 84 über einem Kanalbildungsbereich der Halbleiterschicht 32 bereitgestellt. Die isolierende Schicht 84 dient als Ätzstopper beim Ätzen der leitenden Schichten 33a und 33b.
Ein Transistor, der in 39C dargestellt ist, beinhaltet anstelle der Halbleiterschicht 32 eine Halbleiterschicht 32p. Die Halbleiterschicht 32p umfasst einen Halbleiterfilm mit hoher Kristallinität. Die Halbleiterschicht 32p enthält beispielsweise einen polykristallinen Halbleiter oder einen einkristallinen Halbleiter. Somit kann ein Transistor mit hoher Feldeffektbeweglichkeit bereitgestellt werden.
Ein Transistor, der in 39D dargestellt ist, beinhaltet die Halbleiterschicht 32p in einem Kanalbildungsbereich der Halbleiterschicht 32. Der in 39D dargestellte Transistor kann beispielsweise durch Bestrahlen eines Halbleiterfilms, der zu der Halbleiterschicht 32 wird, mit Laserlicht oder dergleichen ausgebildet werden, so dass eine lokale Kristallisation hervorgerufen wird. Somit kann ein Transistor mit hoher Feldeffektbeweglichkeit bereitgestellt werden.
Ein Transistor, der in 39E dargestellt ist, beinhaltet die Halbleiterschicht 32p mit Kristallinität in einem Kanalbildungsbereich der Halbleiterschicht 32 des in 39A dargestellten Transistors.
Ein Transistor, der in 39F dargestellt ist, beinhaltet die Halbleiterschicht 32p mit Kristallinität in einem Kanalbildungsbereich der Halbleiterschicht 32 des in 39B dargestellten Transistors.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 5)
Bei dieser Ausführungsform wird ein Beispiel für einen Transistor, der für die Anzeigevorrichtung und dergleichen, welche bei den vorstehenden Ausführungsformen beschrieben worden sind, verwendet werden kann, unter Bezugnahme auf Zeichnungen beschrieben. Insbesondere werden Strukturbeispiele eines Transistors beschrieben, der bevorzugt als OS-Transistor verwendet werden kann.
<Strukturbeispiele des Transistors>
[Strukturbeispiel 1]
Um ein Strukturbeispiel des Transistors zu zeigen, wird ein Transistor 200a anhand von 40A bis 40C beschrieben. 40A ist eine Draufsicht auf den Transistor 200a. 40B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 40A, und 40C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 40A. Es sei angemerkt, dass in 40A einige Komponenten des Transistors 200a (z. B. eine isolierende Schicht mit einer Funktion als Gate-Isolierschicht) nicht abgebildet werden, um Komplexität zu vermeiden. Es sei angemerkt, dass nachstehend die Richtung der Strichpunktlinie X1-X2 als Kanallängsrichtung bezeichnet werden kann und die Richtung der Strichpunktlinie Y1-Y2 als Kanalbreitenrichtung bezeichnet werden kann. Wie in 40A könnten einige Komponenten in einigen Draufsichten auf die nachfolgend beschriebenen Transistoren nicht abgebildet werden.
Der Transistor 200a beinhaltet eine leitende Schicht 221 über einer isolierenden Schicht 224, eine isolierende Schicht 211 über der isolierenden Schicht 224 und der leitenden Schicht 221, eine Halbleiterschicht 231 über der isolierenden Schicht 211, eine leitende Schicht 222a über der Halbleiterschicht 231 und der isolierenden Schicht 211, eine leitende Schicht 222b über der Halbleiterschicht 231 und der isolierenden Schicht 211, eine isolierende Schicht 212 über der Halbleiterschicht 231 und den leitenden Schichten 222a und 222b sowie eine leitende Schicht 223 über der isolierenden Schicht 212.
Es sei angemerkt, dass es sich bei der isolierenden Schicht 224 um ein Substrat handeln kann. Wenn es sich bei der isolierenden Schicht 224 um ein Substrat handelt, kann das Substrat ein Material enthalten, das demjenigen des Substrats 14 ähnlich ist, das bei der Ausführungsform 1 beschrieben worden ist.
Die leitende Schicht 221 und die leitende Schicht 223 können ein Material enthalten, das beispielsweise demjenigen der leitenden Schicht 31 ähnlich ist, die bei der Ausführungsform 1 beschrieben worden ist. Die isolierende Schicht 211 kann ein Material enthalten, das beispielsweise demjenigen der isolierenden Schicht 34 ähnlich ist, die bei der Ausführungsform 1 beschrieben worden ist. Die leitende Schicht 222a und die leitende Schicht 222b können ein Material enthalten, das beispielsweise demjenigen der leitenden Schichten 33 und 51 ähnlich ist, die bei der Ausführungsform 1 beschrieben worden sind. Die isolierende Schicht 212 kann ein Material enthalten, das demjenigen der isolierenden Schicht 82 ähnlich ist, die bei der Ausführungsform 1 beschrieben worden ist.
Die Halbleiterschicht 231 kann ein Material enthalten, das beispielsweise demjenigen der Halbleiterschicht 32 ähnlich ist, die bei der Ausführungsform 1 beschrieben worden ist. Bei dieser Ausführungsform wird der Fall beschrieben, in dem die Halbleiterschicht 231 eine Halbleiterschicht ist, die ein Metalloxid enthält.
Die isolierende Schicht 211 und die isolierende Schicht 212 weisen einen Öffnungsabschnitt 235 auf. Die leitende Schicht 223 ist durch den Öffnungsabschnitt 235 elektrisch mit der leitenden Schicht 221 verbunden.
Die isolierende Schicht 211 weist eine Funktion als erste Gate-Isolierschicht des Transistors 200a auf, und die isolierende Schicht 212 weist eine Funktion als zweite Gate-Isolierschicht des Transistors 200a auf. Bei dem Transistor 200a weist die leitende Schicht 221 eine Funktion als erstes Gate auf. Die leitende Schicht 222a weist eine Funktion als ein Anschluss von Source und Drain auf, und die leitende Schicht 222b weist eine Funktion als der andere Anschluss von Source und Drain auf. Bei dem Transistor 200a weist die leitende Schicht 223 eine Funktion als zweites Gate auf.
Es sei angemerkt, dass der Transistor 200a ein kanalgeätzter Transistor ist und eine Dual-Gate-Struktur aufweist.
Bei dem Transistor 200a kann die leitende Schicht 223 weggelassen werden. In diesem Fall ist der Transistor 200a ein kanalgeätzter Transistor und weist eine Bottom-Gate-Struktur auf.
Wie in 40B und 40C dargestellt, ist die Halbleiterschicht 231 der leitenden Schicht 221 und der leitenden Schicht 223 zugewandt und befindet sich zwischen den leitenden Schichten, die eine Funktion als zwei Gates aufweisen. Die Länge der leitenden Schicht 223 in der Kanallängsrichtung ist länger als die Länge der Halbleiterschicht 231 in der Kanallängsrichtung. Die Länge der leitenden Schicht 223 in der Kanalbreitenrichtung ist länger als die Länge der Halbleiterschicht 231 in der Kanalbreitenrichtung. Die gesamte Halbleiterschicht 231 ist mit der leitenden Schicht 223 bedeckt, wobei die isolierende Schicht 212 dazwischen angeordnet ist.
Mit anderen Worten: Die leitenden Schichten 221 und 223 sind in dem Öffnungsabschnitt 235, der in den isolierenden Schichten 211 und 212 bereitgestellt ist, miteinander verbunden und weisen einen Bereich auf, der sich weiter außen befindet als ein Seitenendabschnitt der Halbleiterschicht 231 befindet.
Bei dieser Struktur kann die Halbleiterschicht 231, die in dem Transistor 200a enthalten ist, elektrisch von elektrischen Feldern der leitenden Schichten 221 und 223 umschlossen werden. Eine Bauteilstruktur eines Transistors, bei der, wie bei dem Transistor 200a, elektrische Felder eines ersten Gates und eines zweiten Gates eine Halbleiterschicht, in der ein Kanalbildungsbereich gebildet wird, elektrisch umschließen, kann als umschlossene Kanal- bzw. Surrounded-Channel- (S-Kanal-) Struktur bezeichnet werden.
Da der Transistor 200a die S-Kanal-Struktur aufweist, kann durch die leitende Schicht 221, die eine Funktion als erstes Gate aufweist, ein elektrisches Feld zum Induzieren eines Kanals effektiv an die Halbleiterschicht 231 angelegt werden; deshalb kann die Stromtreiberfähigkeit des Transistors 200a verbessert werden, und hohe Durchlassstromeigenschaften können erhalten werden. Da der Durchlassstrom erhöht werden kann, ist es möglich, die Größe des Transistors 200a zu verringern. Zudem kann die mechanische Festigkeit des Transistors 200a erhöht werden, da der Transistor 200a eine Struktur aufweist, bei der die Halbleiterschicht 231 von der leitenden Schicht 221, die eine Funktion als erstes Gate aufweist, und der leitenden Schicht 223 umschlossen ist, die eine Funktion als zweites Gate aufweist.
Da der Transistor 200a mit der S-Kanalstruktur eine hohe Feldeffektbeweglichkeit und eine hohe Treiberfähigkeit aufweist, ermöglicht die Verwendung des Transistors 200a in einer Treiberschaltung, für die ein Gate-Treiber ein typisches Beispiel ist, dass die Anzeigevorrichtung einen schmalen Rahmen aufweist.
[Strukturbeispiel 2]
Um ein Strukturbeispiel eines Transistors zu zeigen, wird als Nächstes ein Transistor 200b anhand von 41A bis 41C beschrieben. 41A ist eine Draufsicht auf den Transistor 200b. 41B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 41A, und 41C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 41A.
Der Transistor 200b unterscheidet sich von dem Transistor 200a dadurch, dass die Halbleiterschicht 231, die leitende Schicht 222a, die leitende Schicht 222b und die isolierende Schicht 212 jeweils eine mehrschichtige Struktur aufweisen.
Die isolierende Schicht 212 umfasst eine isolierende Schicht 212a über der Halbleiterschicht 231 und den leitenden Schichten 222a und 222b sowie eine isolierende Schicht 212b über der isolierenden Schicht 212a. Die isolierende Schicht 212 weist eine Funktion zum Zuführen von Sauerstoff zu der Halbleiterschicht 231 auf. Das heißt, dass die isolierende Schicht 212 Sauerstoff enthält. Die isolierende Schicht 212a ist eine isolierende Schicht, die Sauerstoff durchlassen kann. Es sei angemerkt, dass die isolierende Schicht 212a auch als Film dient, der Schäden an der Halbleiterschicht 231 beim Ausbilden der isolierenden Schicht 212b in einem späteren Schritt abmildert.
Als isolierende Schicht 212a kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von größer als oder gleich 5 nm und kleiner als oder gleich 150 nm, bevorzugt größer als oder gleich 5 nm und kleiner als oder gleich 50 nm verwendet werden.
Außerdem ist die Anzahl von Defekten in der isolierenden Schicht 212a vorzugsweise klein; typischerweise ist einer Elektronenspinresonanz- (ESR-) Messung zufolge die Spindichte entsprechend einem Signal, das aufgrund einer offenen Bindung von Silizium bei g = 2,001 erscheint, niedriger als oder gleich 3 × 10¹⁷ Spins/cm³. Das liegt daran, dass dann, wenn die Dichte der Defekte in der isolierenden Schicht 212a hoch ist, Sauerstoff an die Defekte gebunden wird und die Sauerstoffdurchlasseigenschaft der isolierenden Schicht 212a verringert wird.
Es sei angemerkt, dass nicht der gesamte Sauerstoff, der von außen in die isolierende Schicht 212a eindringt, von der isolierenden Schicht 212a nach außen wandert, sondern dass ein Teil des Sauerstoffs in der isolierenden Schicht 212a verbleibt. Des Weiteren findet in einigen Fällen die Wanderung von Sauerstoff in der isolierenden Schicht 212a derart statt, dass Sauerstoff in die isolierende Schicht 212a eindringt und Sauerstoff, der in der isolierenden Schicht 212a enthalten ist, von der isolierenden Schicht 212a nach außen wandert. Wenn eine isolierende Oxidschicht, die Sauerstoff durchlassen kann, als isolierende Schicht 212a ausgebildet wird, kann Sauerstoff, der von der isolierenden Schicht 212b abgegeben wird, die über der isolierenden 212a bereitgestellt ist, durch die isolierende Schicht 212a zu der Halbleiterschicht 231 wandern.
Es sei angemerkt, dass die isolierende Schicht 212a unter Verwendung einer isolierenden Oxidschicht ausgebildet werden kann, die eine niedrige Dichte der durch Stickstoffoxid hervorgerufenen Zustände aufweist. Es sei angemerkt, dass die Zustandsdichte aufgrund von Stickstoffoxid zwischen der Energie des Valenzbandmaximums und der Energie des Leitungsbandminimums der Metalloxidschicht gebildet werden kann. Als die vorstehende isolierende Oxidschicht kann ein Siliziumoxynitridfilm, der weniger Stickstoffoxid abgibt, ein Aluminiumoxynitridfilm, der weniger Stickstoffoxid abgibt, oder dergleichen verwendet werden.
Es sei angemerkt, dass es sich bei einem Siliziumoxynitridfilm, der weniger Stickstoffoxid abgibt, um einen Film handelt, der bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse mehr Ammoniak als Stickstoffoxid abgibt; die Menge an abgegebenem Ammoniak ist typischerweise größer als oder gleich 1 × 10¹⁸ /cm³ und kleiner als oder gleich 5 × 10¹⁹ /cm³. Es sei angemerkt, dass sich die Menge an abgegebenem Ammoniak auf die Menge an durch eine Wärmebehandlung abgegebenem Ammoniak bezieht, bei der die Oberflächentemperatur eines Films höher als oder gleich 50 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 50 °C und niedriger als oder gleich 550 °C wird.
Stickstoffoxid (NO_x; x ist größer als 0 und kleiner als oder gleich 2, bevorzugt größer als oder gleich 1 und kleiner als oder gleich 2), typischerweise NO₂ oder NO, bildet Niveaus beispielsweise in der isolierenden Schicht 212a. Das Niveau befindet sich in der Energielücke der Halbleiterschicht 231. Deshalb wird dann, wenn Stickstoffoxid in die Grenzfläche zwischen der isolierenden Schicht 212a und der Halbleiterschicht 231 diffundiert, ein Elektron in einigen Fällen von dem Niveau auf der Seite der isolierenden Schicht 212a eingefangen. Das eingefangene Elektron verbleibt folglich in der Nähe der Grenzfläche zwischen der isolierenden Schicht 212a und der Halbleiterschicht 231; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben.
Stickstoffoxid reagiert mit Ammoniak und Sauerstoff bei einer Wärmebehandlung. Da Stickstoffoxid, das in der isolierenden Schicht 212a enthalten ist, mit Ammoniak, das in der isolierenden Schicht 212b enthalten ist, bei einer Wärmebehandlung reagiert, wird Stickstoffoxid verringert, das in der isolierenden Schicht 212a enthalten ist. Deshalb wird kaum ein Elektron an der Grenzfläche zwischen der isolierenden Schicht 212a und der Halbleiterschicht 231 eingefangen.
Unter Verwendung einer derartigen isolierenden Oxidschicht für die isolierende Schicht 212a kann die Verschiebung der Schwellenspannung des Transistors verringert werden, was zu einer geringeren Veränderung der elektrischen Eigenschaften des Transistors führt.
Die durch SIMS gemessene Stickstoffkonzentration in der vorstehenden isolierenden Oxidschicht ist niedriger als oder gleich 6 × 10²⁰ Atome/cm³.
Die vorstehende isolierende Oxidschicht wird durch ein PECVD-Verfahren bei einer Substrattemperatur von höher als oder gleich 220 °C und niedriger als oder gleich 350 °C unter Verwendung von Silan und Distickstoffmonoxid ausgebildet, wodurch ein dichter und harter Film ausgebildet werden kann.
Bei der isolierenden Schicht 212b handelt es sich um eine isolierende Oxidschicht, die einen höheren Anteil an Sauerstoff enthält als die stöchiometrische Zusammensetzung. Ein Teil von Sauerstoff wird durch Erwärmen von der vorstehenden isolierenden Oxidschicht abgegeben. Die Sauerstoffmenge, die bei TDS von der isolierenden Oxidschicht abgegeben wird, ist größer als oder gleich 1,0 × 10¹⁹ Atome/cm³, bevorzugt größer als oder gleich 3,0 × 10²⁰ Atome/cm³. Es sei angemerkt, dass sich die Menge an abgegebenem Sauerstoff auf die Gesamtsauerstoffmenge bezieht, die bei TDS durch eine Wärmebehandlung in einem Temperaturbereich von 50 °C bis 650 °C oder 50 °C bis 550 °C abgegeben wird. Außerdem bezieht sich die Menge an abgegebenem Sauerstoff auf die Gesamtmenge an bei TDS abgegebenem Sauerstoff, die in Sauerstoffatome umgerechnet wird.
Als isolierende Schicht 212b kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von größer als oder gleich 30 nm und kleiner als oder gleich 500 nm, bevorzugt größer als oder gleich 50 nm und kleiner als oder gleich 400 nm verwendet werden.
Vorzugsweise ist die Anzahl von Defekten in der isolierenden Schicht 212b klein; typischerweise ist einer ESR-Messung zufolge die Spindichte entsprechend einem Signal, das aufgrund einer offenen Bindung von Silizium bei g = 2,001 erscheint, niedriger als 1,5 × 10¹⁸ Spins/cm³, bevorzugt niedriger als oder gleich 1 × 10¹⁸ Spins/cm³. Es sei angemerkt, dass die isolierende Schicht 212b mit einem größeren Abstand zu der Halbleiterschicht 231 bereitgestellt ist als die isolierende Schicht 212a; daher kann die isolierende Schicht 212b eine höhere Dichte der Defekte aufweisen als die isolierende Schicht 212a.
Ferner kann die isolierende Schicht 212 unter Verwendung von isolierenden Schichten, die aus den gleichen Materialarten ausgebildet werden, ausgebildet werden; daher kann eine Grenze zwischen den isolierenden Schichten 212a und 212b in einigen Fällen nicht deutlich beobachtet werden. Daher ist bei dieser Ausführungsform die Grenze zwischen den isolierenden Schichten 212a und 212b durch eine gestrichelte Linie gezeigt. Obwohl bei dieser Ausführungsform eine zweischichtige Struktur aus den isolierenden Schichten 212a und 212b beschrieben wird, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann auch eine einschichtige Struktur mit lediglich der isolierenden Schicht 212a oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
Die Halbleiterschicht 231 in dem Transistor 200b umfasst eine Halbleiterschicht 231 1 über der isolierenden Schicht 211 und eine Halbleiterschicht 231_2 über der Halbleiterschicht 231_1. Die Halbleiterschichten 231_1 und 231_2 enthalten die gleiche Art von Element. Vorzugsweise enthalten die Halbleiterschichten 231_1 und 231_2 jeweils unabhängig voneinander zum Beispiel das gleiche Element wie die vorstehend beschriebene Halbleiterschicht 231.
Jede der Halbleiterschichten 231_1 und 231_2 enthält vorzugsweise einen Bereich, in dem der Anteil an In-Atomen höher ist als der Anteil an M-Atomen. Zum Beispiel liegt das Atomverhältnis von In zu M und Zn in jeder der Halbleiterschichten 231_1 und 231_2 vorzugsweise bei In:M:Zn = 4:2:3 oder in der Nähe davon. Bezüglich des Bereichs, der hier durch den Begriff „Nähe“ ausgedrückt wird, sei gesagt, dass M zwischen 1,5 und 2,5 schwankt und Zn zwischen 2 und 4 schwankt, wenn In 4 ist. Alternativ liegt das Atomverhältnis von In zu M und Zn in jeder der Halbleiterschichten 231_1 und 231_2 vorzugsweise bei In:M:Zn = 5:1:6 oder in Nähe davon. Die Halbleiterschichten 231 1 und 231 2, die, wie vorstehend beschrieben, im Wesentlichen die gleiche Zusammensetzung aufweisen, können unter Verwendung des gleichen Sputtertargets ausgebildet werden; dadurch können die Herstellungskosten reduziert werden. Wenn das gleiche Sputtertarget verwendet wird, können die Halbleiterschichten 231_1 und 231_2 nacheinander in derselben Vakuumkammer ausgebildet werden. Dies kann ein Eindringen von Verunreinigungen in die Grenzfläche zwischen den Halbleiterschichten 231 1 und 231_2 unterdrücken.
Dabei kann die Halbleiterschicht 231 1 einen Bereich umfassen, dessen Kristallinität niedriger ist als diejenige der Halbleiterschicht 231_2. Es sei angemerkt, dass die Kristallinität der Halbleiterschichten 231_1 und 231_2 beispielsweise durch eine Analyse durch Röntgenbeugung (X-ray diffraction, XRD) oder mittels eines Transmissionselektronenmikroskops (TEM) bestimmt werden kann.
Der Bereich mit niedriger Kristallinität in der Halbleiterschicht 231_1 dient als Diffusionsweg von überschüssigem Sauerstoff, durch den überschüssiger Sauerstoff in die Halbleiterschicht 231 2 diffundieren kann, die eine höhere Kristallinität aufweist als die Halbleiterschicht 231_1. Wenn, wie vorstehend beschrieben, eine mehrschichtige Struktur, die die Halbleiterschichten mit unterschiedlichen Kristallstrukturen umfasst, zum Einsatz kommt und der Bereich mit niedriger Kristallinität als Diffusionsweg von überschüssigem Sauerstoff verwendet wird, kann der Transistor sehr zuverlässig sein.
Die Halbleiterschicht 231 2, die einen Bereich mit höherer Kristallinität als die Halbleiterschicht 231_1 aufweist, kann verhindern, dass Verunreinigungen in die Halbleiterschicht 231 eindringen. Insbesondere kann die erhöhte Kristallinität der Halbleiterschicht 231 2 Schäden beim Verarbeiten zu den leitenden Schichten 222a und 222b verringern. Die Oberfläche der Halbleiterschicht 231, d. h. die Oberfläche der Halbleiterschicht 231_2, wird einem Ätzmittel oder einem Ätzgas beim Verarbeiten zu den leitenden Schichten 222a und 222b ausgesetzt. Wenn die Halbleiterschicht 231_2 einen Bereich mit hoher Kristallinität aufweist, weist die Halbleiterschicht 231 2 jedoch eine höhere Ätzbeständigkeit auf als die Halbleiterschicht 231_1. Daher weist die Halbleiterschicht 231_2 eine Funktion als Ätzstopper auf.
Wenn die Halbleiterschicht 231_1 einen Bereich mit niedrigerer Kristallinität als die Halbleiterschicht 231 2 umfasst, weist die Halbleiterschicht 231 1 manchmal eine hohe Ladungsträgerdichte auf.
Wenn die Halbleiterschicht 231_1 eine hohe Ladungsträgerdichte aufweist, ist das Fermi-Niveau mitunter bezüglich des Leitungsbandes der Halbleiterschicht 231_1 hoch. Dies verringert das Leitungsbandminimum der Halbleiterschicht 231_1, so dass die Energiedifferenz zwischen dem Leitungsbandminimum der Halbleiterschicht 231_1 und dem Einfangniveau, das in einer Gate-Isolierschicht (hier der isolierenden Schicht 211) gebildet werden könnte, in einigen Fällen erhöht wird. Die Erhöhung der Energiedifferenz kann die Falle von Ladungen in der Gate-Isolierschicht verringern und in einigen Fällen Schwankungen der Schwellenspannung des Transistors verringern. Außerdem kann dann, wenn die Halbleiterschicht 231_1 eine hohe Ladungsträgerdichte aufweist, die Halbleiterschicht 231 eine hohe Feldeffektbeweglichkeit aufweisen.
Obwohl in diesem Beispiel die Halbleiterschicht 231 in dem Transistor 200b eine mehrschichtige Struktur aufweist, die zwei Schichten umfasst, ist die Struktur nicht darauf beschränkt, und die Halbleiterschicht 231 kann eine mehrschichtige Struktur aufweisen, die drei oder mehr Schichten umfasst.
Die leitende Schicht 222a in dem Transistor 200b umfasst eine leitende Schicht 222a 1, eine leitende Schicht 222a_2 über der leitenden Schicht 222a_1 und eine leitende Schicht 222a_3 über der leitenden Schicht 222a_2. Die leitende Schicht 222b in dem Transistor 200b umfasst eine leitende Schicht 222b_1, eine leitende Schicht 222b _2 über der leitenden Schicht 222b _1 und eine leitende Schicht 222b _3 über der leitenden Schicht 222b _2.
Zum Beispiel enthalten die leitenden Schichten 222a_1, 222b_1, 222a_3 und 222b_3 vorzugsweise ein oder mehrere Element/e, das/die aus Titan, Wolfram, Tantal, Molybdän, Indium, Gallium, Zinn und Zink ausgewählt wird/werden. Des Weiteren enthalten die leitenden Schichten 222a_2 und 222b_2 vorzugsweise ein oder mehrere Element/e, das/die aus Kupfer, Aluminium und Silber ausgewählt wird/werden.
Insbesondere können die leitenden Schichten 222a_1, 222b_1, 222a_3 und 222b 3 ein In-Sn-Oxid oder ein In-Zn-Oxid enthalten, und die leitenden Schichten 222a_2 und 222b_2 können Kupfer enthalten.
Ein Endabschnitt der leitenden Schicht 222a 1 weist einen Bereich auf, der sich weiter außen befindet als ein Endabschnitt der leitenden Schicht 222a 2. Die leitende Schicht 222a_3 bedeckt eine Oberseite und eine Seitenfläche der leitenden Schicht 222a_2 und weist einen Bereich auf, der in Kontakt mit der leitenden Schicht 222a_1 ist. Ein Endabschnitt der leitenden Schicht 222b_1 weist einen Bereich auf, der sich weiter außen befindet als ein Endabschnitt der leitenden Schicht 222b 2. Die leitende Schicht 222b_3 bedeckt eine Oberseite und eine Seitenfläche der leitenden Schicht 222b_2 und weist einen Bereich auf, der in Kontakt mit der leitenden Schicht 222b 1 ist.
Die vorstehende Struktur wird bevorzugt, da die Struktur den Leitungswiderstand der leitenden Schichten 222a und 222b verringern und eine Diffusion von Kupfer in die Halbleiterschicht 231 verhindern kann.
[Strukturbeispiel 3]
Um ein Strukturbeispiel eines Transistors zu zeigen, wird ein Transistor 200c anhand von 42A bis 42C beschrieben. 42A ist eine Draufsicht auf den Transistor 200c. 42B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 42A, und 42C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 42A.
Der Transistor 200c beinhaltet die leitende Schicht 221 über der isolierenden Schicht 224, die isolierende Schicht 211 über der leitenden Schicht 221 und der isolierenden Schicht 224, die Halbleiterschicht 231 über der isolierenden Schicht 211, eine isolierende Schicht 216 über der Halbleiterschicht 231 und der isolierenden Schicht 211, die leitende Schicht 222a über der Halbleiterschicht 231 und der isolierenden Schicht 216, die leitende Schicht 222b über der Halbleiterschicht 231 und der isolierenden Schicht 216, die isolierende Schicht 212 über der isolierenden Schicht 216 und den leitenden Schichten 222a und 222b sowie die leitende Schicht 223 über der isolierenden Schicht 212.
Die isolierenden Schichten 211, 216 und 212 weisen den Öffnungsabschnitt 235 auf. Die leitende Schicht 221, die eine Funktion als erstes Gate des Transistors 200c aufweist, ist durch den Öffnungsabschnitt 235 elektrisch mit der leitenden Schicht 223 verbunden, die eine Funktion als zweites Gate des Transistors 200c aufweist. Die isolierende Schicht 216 weist einen Öffnungsabschnitt 238a und einen Öffnungsabschnitt 238b auf. Die leitende Schicht 222a, die eine Funktion als ein Anschluss von Source und Drain des Transistors 200c aufweist, ist durch den Öffnungsabschnitt 238a elektrisch mit der Halbleiterschicht 231 verbunden. Die leitende Schicht 222b, die eine Funktion als der andere Anschluss von Source und Drain des Transistors 200c aufweist, ist durch den Öffnungsabschnitt 238b elektrisch mit der Halbleiterschicht 231 verbunden.
Die isolierende Schicht 216 weist eine Funktion als Kanalschutzschicht des Transistors 200c auf. Ohne die isolierende Schicht 216 könnte ein Kanalbildungsbereich der Halbleiterschicht 231 durch ein Ätzverfahren oder dergleichen beim Ausbilden der leitenden Schichten 222a und 222b beschädigt werden. Dies könnte zu instabilen elektrischen Eigenschaften des Transistors führen. Die Schäden am Kanalbildungsbereich der Halbleiterschicht 231 können verhindert werden, indem die isolierende Schicht 216 ausgebildet wird, die Öffnungsabschnitte 238a und 238b bereitgestellt werden und dann eine leitende Schicht ausgebildet und durch ein Ätzverfahren oder dergleichen verarbeitet wird, um die leitenden Schichten 222a und 222b auszubilden. Folglich können die elektrischen Eigenschaften des Transistors stabilisiert werden, um eine hohe Zuverlässigkeit des Transistors zu erzielen.
Die isolierende Schicht 216 kann beispielsweise ein Material enthalten, das demjenigen der isolierenden Schicht 212 ähnlich ist.
Die isolierende Schicht 216 umfasst vorzugsweise einen Sauerstoffüberschussbereich. Wenn die isolierende Schicht 216 einen Sauerstoffüberschussbereich umfasst, kann dem Kanalbildungsbereich in der Halbleiterschicht 231 Sauerstoff zugeführt werden. Als Ergebnis können Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet werden, mit überschüssigem Sauerstoff gefüllt werden, wodurch eine sehr zuverlässige Anzeigevorrichtung bereitgestellt werden kann.
Nachdem die Öffnungsabschnitte 238a und 238b ausgebildet worden sind, wird der Halbleiterschicht 231 vorzugsweise ein Verunreinigungselement zugesetzt. Insbesondere wird vorzugsweise ein Element, das eine Sauerstofffehlstelle bildet, oder ein Element zugesetzt, das an eine Sauerstofffehlstelle gebunden wird. Dies kann die Leitfähigkeit eine Bereichs der Halbleiterschicht 231, der die leitende Schicht 222a überlappt (eines Source-Bereichs oder eines Drain-Bereichs), und eines Bereichs der Halbleiterschicht 231, der die leitende Schicht 222b überlappt (des anderen Bereichs von Source-Bereich und Drain-Bereich), wie später ausführlich beschrieben, erhöhen. Demzufolge wird die Stromtreiberfähigkeit des Transistors 200c verbessert, so dass ein hoher Durchlassstrom erhalten werden kann.
Es sei angemerkt, dass der Transistor 200c ein kanalschützender Transistor ist und eine Dual-Gate-Struktur aufweist.
Der Transistor 200c weist genauso wie die Transistoren 200a und 200b die S-Kanal-Struktur auf. Bei dieser Struktur kann die Halbleiterschicht 231, die in dem Transistor 200c enthalten ist, elektrisch von elektrischen Feldern der leitenden Schichten 221 und 223 umschlossen werden.
Da der Transistor 200c die S-Kanal-Struktur aufweist, kann ein elektrisches Feld zum Induzieren eines Kanals effektiv von der leitenden Schicht 221 oder 223 an die Halbleiterschicht 231 angelegt werden. Demzufolge kann die Stromtreiberfähigkeit des Transistors 200c verbessert werden, und hohe Durchlassstromeigenschaften können erhalten werden. Der hohe Durchlassstrom hat zur Folge, dass es möglich ist, die Größe des Transistors 200c zu verringern. Zudem kann die mechanische Festigkeit des Transistors 200c erhöht werden, da der Transistor 200c eine Struktur aufweist, bei der die Halbleiterschicht 231 von den leitenden Schichten 221 und 223 umschlossen ist.
Bei dem Transistor 200c kann die leitende Schicht 223 weggelassen werden. In diesem Fall ist der Transistor 200c ein kanalschützender Transistor und weist eine Bottom-Gate-Struktur auf.
[Strukturbeispiel 4]
Als Nächstes wird ein Beispiel für einen Transistor anhand von 43A bis 43D beschrieben.
43A und 43B sind Querschnittsansichten eines Transistors 200d, und 43C und 43D sind Querschnittsansichten eines Transistors 200e. Der Transistor 200d ist ein Modifikationsbeispiel des vorstehend beschriebenen Transistors 200b, und der Transistor 200e ist ein Modifikationsbeispiel des vorstehend beschriebenen Transistors 200c. In 43A bis 43D werden deshalb gemeinsame Bezugszeichen für die Komponenten mit Funktionen verwendet, die denjenigen in dem Transistor 200b und dem Transistor 200c ähnlich sind, und es wird eine ausführliche Beschreibung der Komponenten weggelassen.
43A ist eine Querschnittsansicht des Transistors 200d in der Kanallängsrichtung, und 43B ist eine Querschnittsansicht des Transistors 200d in der Kanalbreitenrichtung. 43C ist eine Querschnittsansicht des Transistors 200e in der Kanallängsrichtung, und 43D ist eine Querschnittsansicht des Transistors 200e in der Kanalbreitenrichtung.
Der in 43A und 43B dargestellte Transistor 200d unterscheidet sich von dem Transistor 200b dadurch, dass die leitende Schicht 223 und der Öffnungsabschnitt 235 nicht bereitgestellt sind. Der Transistor 200d unterscheidet sich von dem Transistor 200b durch die Strukturen der isolierenden Schicht 212, der leitenden Schicht 222a und der leitenden Schicht 222b.
Die isolierende Schicht 212 des Transistors 200d umfasst eine isolierende Schicht 212c und eine isolierende Schicht 212d über der isolierenden Schicht 212c. Die isolierende Schicht 212c weist eine Funktion zum Zuführen von Sauerstoff zu der Halbleiterschicht 231 und eine Funktion zum Verhindern eines Eindringens von Verunreinigungen (typischerweise Wasser, Wasserstoff und dergleichen) in die Halbleiterschicht 231 auf. Als isolierende Schicht 212c kann ein Aluminiumoxidfilm, ein Aluminiumoxynitridfilm oder ein Aluminiumnitridoxidfilm verwendet werden. Insbesondere handelt es sich bei der isolierenden Schicht 212c vorzugsweise um einen Aluminiumoxidfilm, der durch ein reaktives Sputterverfahren ausgebildet wird. Als Beispiel für ein Verfahren zum Ausbilden eines Aluminiumoxids durch ein reaktives Sputterverfahren kann das folgende Verfahren angegeben werden.
Zuerst wird ein Gasgemisch aus einem Inertgas (typischerweise einem Ar-Gas) und einem Sauerstoffgas in eine Sputterkammer eingeleitet. Anschließend wird eine Spannung an ein Aluminiumtarget, das in der Sputterkammer bereitgestellt ist, angelegt, wodurch der Aluminiumoxidfilm abgeschieden werden kann. Eine elektrische Energie, die zur Anlegung einer Spannung an das Aluminiumtarget verwendet wird, wird von einer Gleichstromquelle, einer Wechselstromquelle oder einer Hochfrequenzstromquelle zugeführt. Insbesondere wird vorzugsweise die Gleichstromquelle verwendet, um die Produktivität zu verbessern.
Die isolierende Schicht 212d weist eine Funktion zum Verhindern des Eindringens von Verunreinigungen (typischerweise Wasser, Wasserstoff und dergleichen) auf. Als isolierende Schicht 212d kann ein Siliziumnitridfilm, ein Siliziumnitridoxidfilm oder ein Siliziumoxynitridfilm verwendet werden. Insbesondere wird vorzugsweise ein Siliziumnitridfilm, der durch ein PECVD-Verfahren ausgebildet wird, als isolierende Schicht 212d verwendet. Der Siliziumnitridfilm, der durch ein PECVD-Verfahren ausgebildet wird, wird bevorzugt, da es wahrscheinlich ist, dass der Film eine hohe Filmdichte aufweist. Es sei angemerkt, dass die Wasserstoffkonzentration in dem Siliziumnitridfilm, der durch ein PECVD-Verfahren ausgebildet wird, in einigen Fällen hoch ist.
Da bei dem Transistor 200d die isolierende Schicht 212c unterhalb der isolierenden Schicht 212d bereitgestellt ist, diffundiert Wasserstoff von der isolierenden Schicht 212d nicht in Richtung der Halbleiterschicht 231 oder die Wahrscheinlichkeit dafür ist gering.
Der Transistor 200d ist, im Unterschied zu dem Transistor 200b, ein Transistor mit einem einzelnen Gate. Die Verwendung eines Transistors mit einem einzelnen Gate kann die Anzahl von Masken verringern, was zur erhöhten Produktivität führt.
Der in 43C und 43D dargestellte Transistor 200e unterscheidet sich von dem Transistor 200c durch die Strukturen der isolierenden Schicht 216 und der isolierenden Schicht 212. Insbesondere beinhaltet der Transistor 200e eine isolierende Schicht 216a statt der isolierenden Schicht 216 und die isolierende Schicht 212d statt der isolierenden Schicht 212.
Die isolierende Schicht 216a weist eine Funktion auf, die derjenigen der isolierenden Schicht 212c ähnlich ist.
Die Struktur des Transistors 200d oder 200e kann unter Verwendung der bestehenden Produktionslinie ohne hohe Investition ausgebildet werden. Beispielsweise kann eine Fertigungsanlage für hydriertes amorphes Silizium einfach durch eine Fertigungsanlage für einen Oxidhalbleiter ersetzt werden.
[Strukturbeispiel 5]
Um ein Strukturbeispiel eines Transistors zu zeigen, wird ein Transistor 200f anhand von 44A bis 44C beschrieben. 44A ist eine Draufsicht auf den Transistor 200f. 44B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 44A, und 44C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 44A.
Der in 44A bis 44C dargestellte Transistor 200f beinhaltet die leitende Schicht 221 über der isolierenden Schicht 224, die isolierende Schicht 211 über der leitenden Schicht 221 und der isolierenden Schicht 224, die Halbleiterschicht 231 über der isolierenden Schicht 211, die isolierende Schicht 212 über der Halbleiterschicht 231, die leitende Schicht 223 über der isolierenden Schicht 212 sowie eine isolierende Schicht 215 über der isolierenden Schicht 211, der Halbleiterschicht 231 und der leitenden Schicht 223. Die Halbleiterschicht 231 umfasst einen Kanalbildungsbereich 231i, der die leitende Schicht 223 überlappt, einen Source-Bereich 231s in Kontakt mit der isolierenden Schicht 215 und einen Drain-Bereich 231d in Kontakt mit der isolierenden Schicht 215.
Die isolierende Schicht 215 enthält Stickstoff oder Wasserstoff. Die isolierende Schicht 215 ist in Kontakt mit dem Source-Bereich 231s und dem Drain-Bereich 231d, so dass Stickstoff oder Wasserstoff, welcher in der isolierenden Schicht 215 enthalten ist, dem Source-Bereich 231s und dem Drain-Bereich 231d zugesetzt wird. Der Source-Bereich 231s und der Drain-Bereich 231d weisen jeweils eine hohe Ladungsträgerdichte auf, wenn diesen Stickstoff oder Wasserstoff zugesetzt wird.
Der Transistor 200f kann die leitende Schicht 222a beinhalten, die durch einen Öffnungsabschnitt 236a, der in der isolierenden Schicht 215 bereitgestellt ist, elektrisch mit dem Source-Bereich 231s verbunden ist. Der Transistor 200f kann ferner die leitende Schicht 222b beinhalten, die durch einen Öffnungsabschnitt 236b, der in der isolierenden Schicht 215 bereitgestellt ist, elektrisch mit dem Drain-Bereich 231d verbunden ist.
Die isolierende Schicht 211 weist eine Funktion als erste Gate-Isolierschicht auf, und die isolierende Schicht 212 weist eine Funktion als zweite Gate-Isolierschicht auf. Die isolierende Schicht 215 dient als isolierende Schutzschicht.
Die isolierende Schicht 212 umfasst einen Sauerstoffüberschussbereich. Da die isolierende Schicht 212 den Sauerstoffüberschussbereich umfasst, kann dem Kanalbildungsbereich 231i, der in der Halbleiterschicht 231 enthalten ist, überschüssiger Sauerstoff zugeführt werden. Als Ergebnis können Sauerstofffehlstellen, die in dem Kanalbildungsbereich 231i gebildet werden könnten, mit überschüssigem Sauerstoff gefüllt werden, wodurch eine sehr zuverlässige Anzeigevorrichtung bereitgestellt werden kann.
Um der Halbleiterschicht 231 überschüssigen Sauerstoff zuzuführen, kann der isolierenden Schicht 211, die unterhalb der Halbleiterschicht 231 ausgebildet ist, überschüssiger Sauerstoff zugeführt werden. In diesem Fall könnte jedoch auch dem Source-Bereich 231s und dem Drain-Bereich 231d, welche in der Halbleiterschicht 231 enthalten sind, überschüssiger Sauerstoff zugeführt werden, der in isolierenden Schicht 211 enthalten ist. Wenn dem Source-Bereich 231s und dem Drain-Bereich 231d überschüssiger Sauerstoff zugeführt wird, könnte der Widerstand des Source-Bereichs 231s und des Drain-Bereichs 231d ansteigen.
Im Gegensatz dazu kann bei der Struktur, bei der die über der Halbleiterschicht 231 ausgebildete isolierende Schicht 212 überschüssigen Sauerstoff enthält, selektiv nur dem Kanalbildungsbereich 231i überschüssiger Sauerstoff zugeführt werden. Alternativ kann die Ladungsträgerdichte der Source- und Drain-Bereiche 231s und 231d selektiv erhöht werden, nachdem dem Kanalbildungsbereich 231i und den Source- und Drain-Bereichen 231s und 231d überschüssiger Sauerstoff zugeführt worden ist, wobei in diesem Fall ein Anstieg des Widerstands der Source- und Drain-Bereiche 231s und 231d verhindert werden kann.
Des Weiteren enthalten sowohl der Source-Bereich 231s als auch der Drain-Bereich 231d, welche in der Halbleiterschicht 231 enthalten sind, vorzugsweise ein Element, das eine Sauerstofffehlstelle bildet, oder ein Element, das an eine Sauerstofffehlstelle gebunden wird. Typische Beispiele für das Element, das eine Sauerstofffehlstelle bildet, oder das Element, das an eine Sauerstofffehlstelle gebunden ist, umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor, Titan und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon. In dem Fall, in dem ein Element oder eine Vielzahl von Elementen, das/die Sauerstofffehlstellen bildet/bilden, in der isolierenden Schicht 215 enthalten ist, diffundiert das eine Element oder die Vielzahl von Elementen von der isolierenden Schicht 215 in den Source-Bereich 231s und den Drain-Bereich 231d und/oder kann dem Source-Bereich 231s und dem Drain-Bereich 231d durch eine Verunreinigungszusatzbehandlung zugesetzt werden.
Ein Verunreinigungselement, das dem Metalloxid zugesetzt wird, trennt eine Bindung zwischen einem Metallelement und Sauerstoff in dem Metalloxid, so dass eine Sauerstofffehlstelle gebildet wird. Wenn das Verunreinigungselement alternativ dem Metalloxid zugesetzt wird, wird Sauerstoff, der an ein Metallelement in dem Metalloxid gebunden ist, an das Verunreinigungselement gebunden, und der Sauerstoff wird von dem Metallelement abgegeben, wodurch eine Sauerstofffehlstelle gebildet wird. Als Ergebnis weist der Metalloxid eine höhere Ladungsträgerdichte auf, wodurch seine Leitfähigkeit höher wird.
Die leitende Schicht 221 dient als erstes Gate, und die leitende Schicht 223 dient als zweites Gate. Die leitende Schicht 222a weist eine Funktion als Source auf, und die leitende Schicht 222b weist eine Funktion als Drain auf.
Wie in 44C dargestellt, ist ein Öffnungsabschnitt 237 in den isolierenden Schichten 211 und 212 ausgebildet. Die leitende Schicht 221 ist elektrisch mit der leitenden Schicht 223 in dem Öffnungsabschnitt 237 verbunden. Demzufolge werden die leitenden Schichten 221 und 223 mit dem gleichen Potential versorgt. Es sei angemerkt, dass unterschiedliche Potentiale an die leitenden Schichten 221 und 223 angelegt werden können, ohne den Öffnungsabschnitt 237 bereitzustellen. Alternativ kann die leitende Schicht 221 als lichtundurchlässiger Film verwendet werden, ohne den Öffnungsabschnitt 237 bereitzustellen. Beispielsweise kann Licht, mit dem der Kanalbildungsbereich 231i von unten bestrahlt wird, durch die leitende Schicht 221, die aus einem lichtundurchlässigen Material ausgebildet wird, verringert werden.
Wie in 44B und 44C dargestellt, ist die Halbleiterschicht 231 zwischen der leitenden Schicht 221, die eine Funktion als erstes Gate aufweist, und der leitenden Schicht 223, die eine Funktion als zweites Gate aufweist, angeordnet, wobei die Halbleiterschicht 231 den beiden leitenden Schichten mit Funktionen als Gates zugewandt ist.
Der Transistor 200f weist genauso wie die Transistoren 200a, 200b und 200c die S-Kanal-Struktur auf. Bei einer derartigen Struktur kann die Halbleiterschicht 231, die in dem Transistor 200f enthalten ist, elektrisch von elektrischen Feldern der als leitenden Schicht 221, die eine Funktion als erstes Gate aufweist, und der leitenden Schicht 223, die eine Funktion als zweites Gate aufweist, umschlossen werden.
Da der Transistor 200f die S-Kanal-Struktur aufweist, kann ein elektrisches Feld zum Induzieren eines Kanals effektiv von der leitenden Schicht 221 oder 223 an die Halbleiterschicht 231 angelegt werden. Demzufolge kann die Stromtreiberfähigkeit des Transistors 200f verbessert werden, und hohe Durchlassstromeigenschaften können erhalten werden. Der hohe Durchlassstrom hat zur Folge, dass es möglich ist, die Größe des Transistors 200f zu verringern. Zudem kann die mechanische Festigkeit des Transistors 200f erhöht werden, da der Transistor 200f eine Struktur aufweist, bei der die Halbleiterschicht 231 von den leitenden Schichten 221 und 223 umschlossen ist.
Der Transistor 200f kann je nach der relativen Position der leitenden Schicht 223 zu der Halbleiterschicht 231 oder je nach dem Ausbildungsverfahren der leitenden Schicht 223 Top-Gate-Self-Aligned (TGSA-) FET bezeichnet werden.
Die Halbleiterschicht 231 in dem Transistor 200f kann, wie bei dem Transistor 200b, eine mehrschichtige Struktur aufweisen, die zwei oder mehr Schichten umfasst.
Obwohl bei dem Transistor 200f die isolierende Schicht 212 nur in einem Abschnitt vorhanden ist, der die leitende Schicht 223 überlappt, ist die Struktur nicht darauf beschränkt, und die isolierende Schicht 212 kann die Halbleiterschicht 231 bedecken. Alternativ kann die leitende Schicht 221 weggelassen werden.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 6)
Im Folgenden wird die Zusammensetzung eines wolkenartig ausgerichteten Verbundoxid- (cloud-aligned composite, CAC-) OS beschrieben, der für einen Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart ist, verwendbar ist.
Zusammensetzung des CAC-OS>
Der CAC-OS weist beispielsweise eine Zusammensetzung auf, in der sich die in einem Metalloxid enthaltenen Elemente ungleichmäßig verteilen. Materialien, die ungleichmäßig verteilte Elemente enthalten, weisen jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf. Es sei angemerkt, dass in der folgenden Beschreibung eines Metalloxids ein Zustand, in dem sich ein oder mehrere Metallelement/e ungleichmäßig verteilt/verteilen und Bereiche, die die Metallelement/e enthalten, vermischt sind, als Mosaikmuster oder Flickenmuster bezeichnet wird. Der Bereich weist eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf.
Es sei angemerkt, dass ein Metalloxid vorzugsweise mindestens Indium enthält. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem kann/können eines oder mehrere von Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen enthalten sein.
Beispielsweise weist hinsichtlich des CAC-OS ein In-Ga-Zn-Oxid mit der CAC-Zusammensetzung (ein derartiges In-Ga-Zn-Oxid kann insbesondere als CAC-IGZO bezeichnet werden) eine Zusammensetzung auf, in der Materialien in Indiumoxid (InO_X1, wobei X1 eine reelle Zahl von größer als 0 ist) oder Indiumzinkoxid (In_X2Zr_Y2O_Z2, wobei X2, Y2 und Z2 reelle Zahlen von größer als 0 sind) und in Galliumoxid (GaO_X3, wobei X3 eine reelle Zahl von größer als 0 ist) oder Galliumzinkoxid (Ga_X4Zn_Y4O_Z4, wobei X4, Y4 und Z4 reelle Zahlen von größer als 0 sind) oder dergleichen geteilt werden, und ein Mosaikmuster wird gebildet. Dann wird InO_X1 oder In_X2Zr_Y2O_Z2, welches das Mosaikmuster bildet, in dem Film gleichmäßig verteilt. Diese Zusammensetzung wird auch als wolkenartige Zusammensetzung bezeichnet.
Das heißt, dass der CAC-OS ein Verbundmetalloxid mit einer Zusammensetzung ist, in der ein Bereich, der GaO_X3 als Hauptkomponente enthält, und ein Bereich, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, vermischt sind. Es sei angemerkt, dass in dieser Beschreibung dann, wenn beispielsweise das Atomverhältnis von In zu einem Element M in einem ersten Bereich größer ist als das Atomverhältnis von In zu einem Element M in einem zweiten Bereich, der erste Bereich eine höhere In-Konzentration aufweist als der zweite Bereich.
Es sei angemerkt, dass eine Verbindung, die In, Ga, Zn und O enthält, auch als IGZO bekannt ist. Typische Beispiele für IGZO umfassen eine kristalline Verbindung, die durch InGaO₃(ZnO)_m1 dargestellt wird (m1 ist eine natürliche Zahl) und eine kristalline Verbindung, die durch In_(1+x0)Ga_(1-x0)O₃(ZnO)_m0 dargestellt wird (-1 ≤ x0 ≤ 1; m0 ist eine gegebene Zahl).
Die vorstehenden kristallinen Verbindungen weisen eine einkristalline Struktur, eine polykristalline Struktur oder eine kristalline Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) auf. Es sei angemerkt, dass es sich bei der CAAC-Struktur um eine Kristallstruktur handelt, bei der mehrere IGZO-Nanokristallen eine Ausrichtung bezüglich der c-Achse aufweisen und in der Richtung der a-b-Ebene ohne Ausrichtung miteinander verbunden sind.
Andererseits betrifft der CAC-OS die Materialzusammensetzung eines Metalloxids. Bei einem CAC-OS-Material, das In, Ga, Zn und O enthält, sind Bereiche, in denen Nanoteilchen, die Ga als Hauptkomponente enthalten, teilweise beobachtet werden, und Bereiche, in denen Nanoteilchen, die In als Hauptkomponente enthalten, teilweise beobachtet werden, unregelmäßig dispergiert, um ein Mosaikmuster zu bilden. Folglich ist die Kristallstruktur für den CAC-OS ein Sekundärelement.
Es sei angemerkt, dass der CAC-OS keine mehrschichtige Struktur enthält, die zwei oder mehr Filme mit unterschiedlichen Atomverhältnissen umfasst. Beispielsweise ist eine zweischichtige Struktur aus einem Film, der In als Hauptkomponente enthält, und einem Film, der Ga als Hauptkomponente enthält, nicht enthalten.
Eine Grenze zwischen dem Bereich, der GaO_X3 als Hauptkomponente enthält, und dem Bereich, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, wird in einigen Fällen nicht deutlich beobachtet.
In dem Fall, in dem eines oder mehrere von Aluminium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen anstelle von Gallium in einem CAC-OS enthalten ist/sind, werden Bereiche mit Nanoteilchen, die das/die ausgewählte/n Metallelement/e als Hauptkomponente/n enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, wobei diese Bereiche mit Nanoteilchen unregelmäßig dispergiert sind, um in dem CAC-OS ein Mosaikmuster zu bilden.
Der CAC-OS kann beispielsweise durch ein Sputterverfahren unter Bedingungen ausgebildet werden, bei denen ein Substrat absichtlich nicht erwärmt wird. In dem Fall, in dem der CAC-OS durch ein Sputterverfahren ausgebildet wird, kann/können ein oder mehrere Gas/e, das/die aus einem Inertgas (typischerweise Argon), einem Sauerstoffgas und einem Stickstoffgas ausgewählt wird/werden, als Abscheidungsgas verwendet werden. Das Verhältnis der Durchflussmenge eines Sauerstoffgases zu der gesamten Durchflussmenge des Abscheidungsgases beim Abscheiden ist vorzugsweise möglichst niedrig, und beispielsweise ist das Durchflussverhältnis eines Sauerstoffgases bevorzugt höher als oder gleich 0 % und niedriger als 30 % bevorzugter höher als oder gleich 0 % und niedriger als oder gleich 10 %.
Der CAC-OS wird dadurch gekennzeichnet, dass kein deutlicher Peak bei einer Messung unter Verwendung eines θ/2θ-Scans durch ein Out-of-Plane-Verfahren, welches ein Messverfahren mit einer Röntgenbeugung (XRD) ist, beobachtet wird. Das heißt, dass die Röntgenbeugung in einem Messbereich in der Richtung der a-b-Ebene und in der Richtung der c-Achse keine Ausrichtung zeigt.
In einem Elektronenbeugungsbild des CAC-OS, das durch Bestrahlung mit einem Elektronenstrahl mit einem Sondendurchmesser von 1 nm (auch als nanometergroßer Elektronenstrahl bezeichnet) erhalten wird, werden ein ringförmiger Bereich mit hoher Leuchtdichte und eine Vielzahl von Leuchtpunkten im ringförmigen Bereich beobachtet. Folglich deutet das Elektronenbeugungsbild darauf hin, dass die Kristallstruktur des CAC-OS eine nanokristalline (nanocrystal, nc-) Struktur mit keiner Ausrichtung in Richtungen in einer Draufsicht und einer Querschnittsansicht aufweist.
Beispielsweise bestätigt ein energiedispersives Röntgenspektroskopie- (energy dispersive X-ray spectroscopy, EDX-) Verteilungsbild, dass ein In-Ga-Zn-Oxid mit der CAC-Zusammensetzung eine Struktur aufweist, bei der ein Bereich, der GaO_X3 als Hauptkomponente enthält, und ein Bereich, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, ungleichmäßig verteilt und vermischt sind.
Der CAC-OS weist eine Struktur auf, die sich von derjenigen einer IGZO-Verbindung unterscheidet, in der Metallelemente gleichmäßig verteilt sind, und er weist Eigenschaften auf, die sich von denjenigen der IGZO-Verbindung unterscheiden. Das heißt, dass in dem CAC-OS Bereiche, die GaO_X3 oder dergleichen als Hauptkomponente enthalten, und Bereiche, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, getrennt sind, um ein Mosaikmuster zu bilden.
Die Leitfähigkeit eines Bereichs, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, ist höher als diejenige eines Bereichs, der GaO_X3 oder dergleichen als Hauptkomponente enthält. Mit anderen Worten: Wenn Ladungsträger durch Bereiche fließen, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, wird die Leitfähigkeit eines Metalloxids gezeigt. Demzufolge kann dann, wenn Bereiche, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, in einem Metalloxid wie eine Wolke verteilt sind, eine hohe Feldeffektbeweglichkeit (µ) erzielt werden.
Im Gegensatz dazu ist die isolierende Eigenschaft eines Bereichs, der GaO_X3 oder dergleichen als Hauptkomponente enthält, höher als diejenige eines Bereichs, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält. Mit anderen Worten: Wenn Bereiche, die GaO_X3 oder dergleichen als Hauptkomponente enthalten, in einem Metalloxid verteilt sind, kann der Leckstrom unterdrückt werden, und es kann eine vorteilhafte Schaltfunktion erzielt werden.
Folglich komplementieren dann, wenn ein CAC-OS für ein Halbleiterelement verwendet wird, die isolierende Eigenschaft, die aus GaO_X3 oder dergleichen stammt, und die Leitfähigkeit, die aus In_X2Zn_Y2O_Z2 oder InO_X1 stammt, miteinander, wodurch ein hoher Durchlassstrom (I_on) und eine hohe Feldeffektbeweglichkeit (µ) erhalten werden können.
Ein Halbleiterelement, das einen CAC-OS enthält, weist eine hohe Zuverlässigkeit auf. Daher wird der CAC-OS in verschiedenen Halbleitervorrichtungen, typischerweise einer Anzeige, vorteilhaft verwendet.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 7)
Bei dieser Ausführungsform wird ein weiteres Strukturbeispiel der Anzeigevorrichtung beschrieben, die bei der vorstehenden Ausführungsform beschrieben worden ist.
45 stellt ein Strukturbeispiel der Anzeigevorrichtung 10 dar. Die Anzeigevorrichtung 10 beinhaltet den Anzeigeabschnitt 17, der über dem Substrat 14 bereitgestellt ist. Der Anzeigeabschnitt 17 beinhaltet die Vielzahl von Pixeln 11, die mit den Leitungen GL und den Leitungen SL verbunden sind.
Des Weiteren ist die Anzeigevorrichtung 10 mit einer Vielzahl von Tape Automated Bonding- (TAB-) Bändern 121a und einer Vielzahl von TAB-Bändern 121b versehen. Die TAB-Bänder 121a und die TAB-Bänder 121b sind einander zugewandt bereitgestellt, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist. Integrierte Schaltungen, in denen Gate-Treiber 12a und dergleichen ausgebildet sind, sind auf den TAB-Bändern 121a montiert, und integrierte Schaltungen, in denen die Gate-Treiber 12b und dergleichen ausgebildet sind, sind auf den TAB-Bändern 121b montiert. Die Gate-Treiber 12a und 12b sind mit der Vielzahl von Leitungen GL verbunden und dazu konfiguriert, den Leitungen GL Auswahlsignale zuzuführen.
Die Anzeigevorrichtung 10 ist zusätzlich mit einer Vielzahl von gedruckten Leiterplatten 131a und einer Vielzahl von TAB-Bändern 132a sowie einer Vielzahl von gedruckten Leiterplatten 131b und einer Vielzahl von TAB-Bändern 132b versehen. Die gedruckten Leiterplatten 131a und die TAB-Bänder 132a sind den gedruckten Leiterplatten 131b und den TAB-Bändern 132b zugewandt, wobei der Anzeigeabschnitt 17 dazwischen bereitgestellt ist.
Die gedruckten Leiterplatten 131a sind mit der Vielzahl von TAB-Bändern 132a verbunden und weisen die Funktion auf, externe Eingangssignale an die TAB-Bänder 132a zu verteilen. Die gedruckten Leiterplatten 131b sind mit der Vielzahl von TAB-Bändern 132b verbunden und weisen die Funktion auf, externe Eingangssignale an die TAB-Bänder 132b zu verteilen. Integrierte Schaltungen, in denen Source-Treiber 13a und dergleichen ausgebildet sind, sind auf den TAB-Bändern 132a montiert, und integrierte Schaltungen, in denen die Source-Treiber 13b und dergleichen ausgebildet sind, sind auf den TAB-Bändern 132b montiert. Die Source-Treiber 13a und die Source-Treiber 13b sind mit der Vielzahl von Leitungen SL verbunden und weisen eine Funktion zum Zuführen von Auswahlsignale zu den Leitungen SL auf.
In dem Fall, in dem ein großes Anzeigefeld, das für 2K-, 4K- oder 8K-Rundfunksendungen oder dergleichen geeignet ist, ausgebildet wird, wird das Anzeigefeld vorzugsweise mit der Vielzahl von gedruckten Leiterplatten 131a und der Vielzahl von gedruckten Leiterplatten 131b versehen, wie in 45 dargestellt. Demzufolge wird die Eingabe von Bilddaten in die Anzeigevorrichtung 10 vereinfacht.
Es sei angemerkt, dass der Gate-Treiber 12a, der Gate-Treiber 12b, der Source-Treiber 13a und der Source-Treiber 13b auch durch ein Chip-on-Glass- (COG-) Verfahren, ein Chip-on-Film- (COF-) Verfahren oder dergleichen über dem Substrat 14 bereitgestellt werden können.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 8)
Bei dieser Ausführungsform werden Beispiele für ein Verfahren zur Kristallisation für polykristallines Silizium, das für eine Halbleiterschicht eines Transistors verwendet werden kann, und eine Laserkristallisationsvorrichtung beschrieben.
Um polykristalline Siliziumschichten mit vorteilhafter Kristallinität auszubilden, wird vorzugsweise eine amorphe Siliziumschicht über einem Substrat bereitgestellt und durch Laserbestrahlung kristallisiert. Beispielsweise wird das Substrat bewegt, während die amorphe Siliziumschicht mit einem linearen Strahl bestrahlt wird, so dass polykristalline Siliziumschichten in gewünschten Bereichen über dem Substrat ausgebildet werden können.
Das Verfahren mit einem linearen Strahl weist eine relativ vorteilhafte Ausbeute auf. Anderseits neigt das Verfahren dazu, Schwankungen der Kristallinität infolge einer Veränderung der Ausgabe von Laserlicht und einer Veränderung des Strahlprofils, die durch die Ausgabeveränderung hervorgerufen wird, zu erzeugen, da Laserlicht relativ zu einem Bereich bewegt und mehrmals auf den Bereich emittiert wird. Beispielsweise könnte eine Anzeigevorrichtung, bei der ein Transistor mit einer Halbleiterschicht, die durch dieses Verfahren kristallisiert wird, in einem Pixel verwendet wird, ein durch Schwankungen der Kristallinität hervorgerufenes zufälliges Streifenmuster anzeigen.
Die Länge des linearen Strahls ist idealerweise größer als oder gleich der Länge einer Seite des Substrats; jedoch ist die Länge des linearen Strahls durch eine Ausgabe eines Lasers und die Struktur eines optischen Systems begrenzt. Daher ist es praktisch, ein großes Substrat mit dem Laserlicht zu bestrahlen, wobei dabei das Laserlicht in einer Substratebene zurückgedreht wird. Deswegen gibt es einen Bereich, der mit dem Laserlicht mehrmals bestrahlt wird. Da sich die Kristallinität eines solchen Bereichs wahrscheinlich von derjenigen des anderen Bereichs unterscheidet, tritt eine Anzeigeungleichmäßigkeit mitunter in dem Bereich auf.
Um ein solches Problem zu vermeiden, kann eine amorphe Siliziumschicht, die über einem Substrat ausgebildet worden ist, durch lokale Laserbestrahlung kristallisiert werden. Durch lokale Laserbestrahlung werden polykristalline Siliziumschichten mit geringen Schwankungen der Kristallinität leicht ausgebildet.
46A stellt ein Verfahren dar, bei dem eine amorphe Siliziumschicht, die über einem Substrat ausgebildet ist, mit Laserlicht lokal bestrahlt wird.
Laserlicht 826, das von einer optischen Systemeinheit 821 emittiert wird, wird von einem Spiegel 822 reflektiert und fällt auf ein Mikrolinsenarray 823 ein. Das Mikrolinsenarray 823 sammelt das Laserlicht 826, um eine Vielzahl von Laserstrahlen 827 auszubilden.
Ein Substrat 830, über dem eine amorphe Siliziumschicht 840 ausgebildet ist, wird auf einem Tisch 815 befestigt. Die amorphe Siliziumschicht 840 wird mit der Vielzahl von Laserstrahlen 827 bestrahlt, so dass eine Vielzahl von polykristallinen Siliziumschichten 841 gleichzeitig ausgebildet werden kann.
Mikrolinsen des Mikrolinsenarrays 823 werden vorzugsweise in einem Pixelabstand einer Anzeigevorrichtung bereitgestellt. Alternativ können sie in Abständen eines ganzzahligen Vielfaches des Pixelabstandes bereitgestellt werden. In beiden Fällen können polykristalline Siliziumschichten in Bereichen, die allen Pixeln entsprechen, ausgebildet werden, indem die Laserbestrahlung und die Bewegung des Tisches 815 in der X-Richtung oder der Y-Richtung wiederholt werden.
Wenn beispielsweise das Mikrolinsenarray 823 M Zeilen und N Spalten (M und N sind natürliche Zahlen) von Mikrolinsen beinhaltet, die in einem Pixelabstand angeordnet sind, wird die Laserbestrahlung zunächst an einer vorbestimmten Startposition durchgeführt, so dass M Zeilen und N Spalten von polykristallinen Siliziumschichten 841 ausgebildet werden können. Dann wird der Tisch 815 um N Spalten in der Zeilenrichtung bewegt und eine Laserbestrahlung wird durchgeführt, so dass weitere M Zeilen und N Spalten von polykristallinen Siliziumschichten 841 ausgebildet werden können. Somit können M Zeilen und 2N Spalten von polykristallinen Siliziumschichten 841 erhalten werden. Durch Wiederholung dieser Schritte kann eine Vielzahl von polykristallinen Siliziumschichten 841 in gewünschten Bereichen ausgebildet werden. In dem Fall, in dem die Laserbestrahlung durch Zurückdrehen des Laserlichts durchgeführt wird, werden die folgenden Schritte wiederholt: Der Tisch 815 wird um N Spalten in Zeilenrichtung bewegt; eine Laserbestrahlung wird durchgeführt; der Tisch 815 wird um M Zeilen in Spaltenrichtung bewegt: und eine Laserbestrahlung wird durchgeführt.
Es sei angemerkt, dass selbst dann, wenn ein Verfahren, bei dem eine Laserbestrahlung durchgeführt wird, während der Tisch 815 in einer Richtung bewegt wird, zum Einsatz kommt, polykristalline Siliziumschichten in einem Pixelabstand ausgebildet werden können, indem die Schwingungsfrequenz des Laserlichts und die Bewegungsgeschwindigkeit des Tisches 815 angemessen eingestellt werden.
Die Größe des Laserstrahls 827 kann beispielsweise einer Fläche entsprechen, die die gesamte Halbleiterschicht eines Transistors enthält. Alternativ kann die Größe einer Fläche entsprechen, die den gesamten Kanalbildungsbereich eines Transistors enthält. Als weitere Alternative kann die Größe einer Fläche entsprechen, die einen Teil des Kanalbildungsbereichs eines Transistors enthält. Die Größe kann je nach erforderlichen elektrischen Eigenschaften eines Transistors aus diesen ausgewählt werden.
Es sei angemerkt, dass im Falle einer Anzeigevorrichtung, die eine Vielzahl von Transistoren in einem Pixel beinhaltet, die Größe des Laserstrahls 827 einer Fläche entsprechen kann, die die gesamte Halbleiterschicht jedes Transistors in einem Pixel enthält. Alternativ kann die Größe des Laserstrahls 827 einer Fläche entsprechen, die sämtliche Halbleiterschichten der Transistoren in einer Vielzahl von Pixeln enthält.
Wie in 47A dargestellt, kann eine Maske 824 zwischen dem Spiegel 822 und dem Mikrolinsenarray 823 bereitgestellt werden. Die Maske 824 umfasst eine Vielzahl von Öffnungsabschnitten, die den jeweiligen Mikrolinsen entsprechen. Die Form des Öffnungsabschnitts kann die Form des Laserstrahls 827 widerspiegeln; wie in 47A dargestellt, kann der kreisförmige Laserstrahl 827 in dem Fall erhalten werden, in dem die Maske 824 kreisförmige Öffnungsabschnitte umfasst. Der rechteckige Laserstrahl 827 kann in dem Fall erhalten werden, in dem die Maske 824 rechteckige Öffnungsabschnitte umfasst. Die Maske 824 ist wirksam, wenn beispielsweise lediglich ein Kanalbildungsbereich eines Transistors kristallisiert wird. Es sei angemerkt, dass die Maske 824, wie in 47B dargestellt, zwischen der optischen Systemeinheit 821 und dem Spiegel 822 bereitgestellt werden kann.
46B ist eine perspektivische Ansicht, die eine Hauptstruktur einer Laserkristallisationsvorrichtung darstellt, die im vorstehenden lokalen Laserbestrahlungsschritt verwendet werden kann. Die Laserkristallisationsvorrichtung beinhaltet einen Bewegungsmechanismus 812, einen Bewegungsmechanismus 813 und den Tisch 815, welche Komponenten eines X-Y-Tisches sind. Die Kristallisationsvorrichtung beinhaltet ferner einen Laser 820, die optische Systemeinheit 821, den Spiegel 822 und das Mikrolinsenarray 823, um den Laserstrahl 827 zu formen.
Der Bewegungsmechanismus 812 und der Bewegungsmechanismus 813 weisen jeweils die Funktion auf, eine hin- und hergehende Linearbewegung in horizontaler Richtung durchzuführen. Als Mechanismus zur Stromversorgung des Bewegungsmechanismus 812 und des Bewegungsmechanismus 813 kann beispielsweise ein Kugelumlaufspindelmechanismus 816, der von einem Motor angetrieben wird, verwendet werden. Die Bewegungsrichtungen des Bewegungsmechanismus 812 und des Bewegungsmechanismus 813 schneiden sich rechtwinklig; daher kann der Tisch 815, der an dem Bewegungsmechanismus 813 befestigt ist, in der X-Richtung und in der Y-Richtung frei bewegt werden.
Der Tisch 815 beinhaltet einen Befestigungsmechanismus, wie z. B. einen Vakuumsaugmechanismus und kann das Substrat 830 oder dergleichen befestigen. Des Weiteren kann der Tisch 815 nach Bedarf einen Heizmechanismus beinhalten. Obwohl nicht dargestellt, kann der Tisch 815 einen Druckbolzen und einen vertikalen Bewegungsmechanismus dafür beinhalten, und das Substrat 830 oder dergleichen kann beim Transport auf und ab bewegt werden.
Der Laser 820 ist vorzugsweise ein Pulslaser; jedoch kann er auch ein CW-Laser sein, solange er Licht mit einer Wellenlänge und einer Intensität ausgibt, welche zum Zwecke der Verarbeitung geeignet sind. Typischerweise kann ein Excimer-Laser verwendet werden, der Ultraviolettlicht mit einer Wellenlänge von 351 nm bis 353 nm (XeF), einer Wellenlänge von 308 nm (XeCI) oder dergleichen emittiert. Alternativ kann auch eine zweite harmonische Wellenlänge (515 nm, 532 nm oder dergleichen) oder eine dritte harmonische Wellenlänge (343 nm, 355 nm oder dergleichen) eines Festkörperlaser, wie z. B. eines YAG-Lasers oder eines Faserlasers, verwendet werden. Eine Vielzahl von Lasern 820 kann bereitgestellt werden.
Die optische Systemeinheit 821 beinhaltet beispielsweise einen Spiegel, einen Strahlaufweiter, einen Strahlhomogenisierer oder dergleichen und kann die Energieverteilung des von dem Laser 820 emittierten Laserlichts 825 in der Ebene homogenisieren und erweitern.
Als Spiegel 822 kann beispielsweise ein mehrschichtiger dielektrischer Spiegel verwendet werden und wird derart bereitgestellt, dass der Einfallswinkel des Laserlichts im Wesentlichen 45° beträgt. Das Mikrolinsenarray 823 kann beispielsweise eine Form aufweisen, bei der eine Vielzahl von konvexen Linsen auf der Oberseite oder auf den Ober- und Unterseiten einer Quarzplatte bereitgestellt sind.
Mit der vorstehend beschriebenen Laserkristallisationsvorrichtung können polykristalline Siliziumschichten mit geringen Schwankungen der Kristallinität ausgebildet werden.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
(Ausführungsform 9)
Bei dieser Ausführungsform werden elektronische Geräte der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen beschrieben.
Jedes der nachfolgend beschriebenen elektronischen Geräte ist mit einer Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung in einem Anzeigeabschnitt versehen. Dadurch erreichen die elektronischen Geräte eine hohe Auflösung. Darüber hinaus können die elektronischen Geräte sowohl eine hohe Auflösung als auch einen großen Bildschirm erhalten.
Der Anzeigeabschnitt des elektronischen Geräts einer Ausführungsform der vorliegenden Erfindung kann beispielsweise ein Bild mit einer Auflösung von Full HD, 4K2K, 8K4K, 16K8K oder mehr anzeigen. Als Bildschirmgröße des Anzeigeabschnitts kann die Diagonale größer als oder gleich 20 Zoll, größer als oder gleich 30 Zoll, größer als oder gleich 50 Zoll, größer als oder gleich 60 Zoll oder größer als oder gleich 70 Zoll sein.
Beispiele für die elektronischen Geräte umfassen elektronische Geräte mit einem relativ großen Bildschirm, wie z. B. ein Fernsehgerät, einen Desktop oder Laptop, einen Monitor eines Computers oder dergleichen, eine digitale Beschilderung und einen großen Spielautomaten (z. B. einen Flipperautomaten), eine Kamera, wie z. B. eine Digitalkamera oder eine digitale Videokamera, einen digitalen Fotorahmen, ein Mobiltelefon, eine tragbare Spielkonsole, ein tragbares Informationsendgerät und ein Audiowiedergabegerät.
Das elektronische Gerät oder eine Beleuchtungsvorrichtung einer Ausführungsform der vorliegenden Erfindung weist Flexibilität auf und kann deshalb entlang einer gekrümmten Innen-/Außenwandfläche eines Hauses oder eines Gebäudes oder entlang einer gekrümmten Innen-/Außenfläche eines Autos integriert werden.
Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn ein Signal von der Antenne empfangen wird, kann das elektronische Gerät ein Bild, eine Information oder dergleichen auf einem Anzeigeabschnitt anzeigen. Wenn das elektronische Gerät die Antenne und eine Sekundärbatterie beinhaltet, kann die Antenne für kontaktlose Energieübertragung verwendet werden.
Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann einen Sensor (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, elektrischem Strom, Spannung, elektrischer Leistung, Strahlung, Durchflussrate, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahlen) beinhalten.
Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann verschiedene Funktionen aufweisen, wie z. B. eine Funktion zum Anzeigen verschiedener Informationen (z. B. eines Standbildes, eines bewegten Bildes und eines Textbildes) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Ausführen diverser Software (Programmen), eine drahtlose Kommunikationsfunktion und eine Funktion zum Auslesen eines Programms oder Daten, das/die in einem Speichermedium gespeichert ist/sind.
48A stellt ein Beispiel für ein Fernsehgerät dar. Bei einem Fernsehgerät 7100 ist ein Anzeigeabschnitt 7000 in einem Gehäuse 7101 eingebaut. Hier wird das Gehäuse 7101 von einem Fuß 7103 getragen.
Die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann in dem Anzeigeabschnitt 7000 verwendet werden. Das Fernsehgerät 7100, bei dem die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, kann ein hochauflösendes Bild anzeigen. Das Fernsehgerät 7100 kann auch ein hochauflösendes Bild auf einem großen Bildschirm anzeigen. Die Verwendung der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Anzeigequalität des Fernsehgeräts 7100 verbessern.
Das in 48A dargestellte Fernsehgerät 7100 kann mit einem in dem Gehäuse 7101 bereitgestellten Bedienschalter oder einer separaten Fernbedienung 7111 betrieben werden. Des Weiteren kann der Anzeigeabschnitt 7000 einen Berührungssensor beinhalten. Man kann das Fernsehgerät 7100 bedienen, indem man den Anzeigeabschnitt 7000 mit einem Finger oder dergleichen berührt. Des Weiteren kann die Fernbedienung 7111 mit einem Anzeigeabschnitt versehen sein, um Informationen, die von der Fernbedienung 7111 ausgegeben werden, anzuzeigen. Durch Bedientasten oder einen Touchscreen der Fernbedienung 7111 können die Fernsehsender und die Lautstärke gesteuert werden, und Bilder, die auf dem Anzeigeabschnitt 7000 angezeigt werden, können gesteuert werden.
Es sei angemerkt, dass das Fernsehgerät 7100 mit einem Empfänger, einem Modem und dergleichen ausgestattet ist. Unter Verwendung des Empfängers kann allgemeiner Fernsehrundfunk empfangen werden. Wenn das Fernsehgerät über das Modem drahtlos oder nicht drahtlos mit einem Kommunikationsnetzwerk verbunden ist, kann eine unidirektionale (von einem Sender zu einem Empfänger) oder eine bidirektionale (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) Informationskommunikation durchgeführt werden.
48B stellt einen Laptop 7200 dar. Der Laptop 7200 beinhaltet ein Gehäuse 7211, eine Tastatur 7212, eine Zeigevorrichtung 7213, einen externen Verbindungsanschluss 7214 und dergleichen. In dem Gehäuse 7211 ist der Anzeigeabschnitt 7000 eingebaut.
Die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann in dem Anzeigeabschnitt 7000 verwendet werden. Der Laptop 7200, bei dem die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, kann ein hochauflösendes Bild anzeigen. Der Laptop 7200 kann auch ein hochauflösendes Bild auf einem großen Bildschirm anzeigen. Die Verwendung der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Anzeigequalität des Laptops 7200 verbessern.
48C und 48D stellen Beispiele für die digitale Beschilderung dar.
Eine digitale Beschilderung 7300, die in 48C dargestellt ist, beinhaltet ein Gehäuse 7301, den Anzeigeabschnitt 7000, einen Lautsprecher 7303 und dergleichen. Die digital Beschilderung 7300 kann auch eine LED-Lampe, Bedientasten (einschließlich eines Netzschalters oder eines Bedienschalters), einen Verbindungsanschluss, verschiedene Sensoren, ein Mikrofon und dergleichen beinhalten.
48D stellt eine digitale Beschilderung 7400 dar, die auf einer zylindrischen Säule 7401 montiert ist. Die digitale Beschilderung 7400 beinhaltet den Anzeigeabschnitt 7000, der entlang einer gekrümmten Oberfläche der Säule 7401 bereitgestellt ist.
Die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann in jedem der in 48C und 48D dargestellten Anzeigeabschnitte 7000 verwendet werden. Die digitalen Beschilderungen 7300 und 7400, bei denen die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, können ein hochauflösendes Bild anzeigen. Die digitalen Beschilderungen 7300 und 7400 können auch ein hochauflösendes Bild auf einem großen Bildschirm anzeigen. Die Verwendung der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Anzeigequalität der digitalen Beschilderungen 7300 und 7400 verbessern.
Eine größere Fläche des Anzeigeabschnitts 7000 ermöglicht, dass mehr Informationen gleichzeitig bereitgestellt werden. Außerdem erregt der größere Anzeigeabschnitt 7000 mehr Aufmerksamkeit, so dass sich beispielsweise der Werbeeffekt erhöhen kann.
Die Verwendung des Touchscreens in dem Anzeigeabschnitt 7000 wird bevorzugt, da neben der Anzeige eines Standbildes oder eines bewegten Bildes auf dem Anzeigeabschnitt 7000 eine intuitive Bedienung durch einen Benutzer möglich ist. In dem Fall, in dem die Anzeigevorrichtung zur Lieferung von Informationen, wie z. B. Routeninformationen oder Verkehrsinformationen, verwendet wird, kann die Nutzbarkeit durch die intuitive Bedienung verbessert werden.
Wie in 48C und 48D dargestellt, arbeitet die digitale Beschilderung 7300 oder die digitale Beschilderung 7400 ferner vorzugsweise über drahtlose Kommunikation mit einem Informationsendgerät 7311 oder einem Informationsendgerät 7411, wie z. B. einem Smartphone, das ein Benutzer trägt. Beispielsweise können Informationen über eine Werbung, die auf dem Anzeigeabschnitt 7000 angezeigt wird, auf einem Bildschirm des Informationsendgeräts 7311 oder 7411 angezeigt werden. Überdies kann ein angezeigtes Bild auf dem Anzeigeabschnitt 7000 durch Bedienung des Informationsendgeräts 7311 oder 7411 umgeschaltet werden.
Des Weiteren kann ermöglicht werden, dass die digitale Beschilderung 7300 oder 7400 ein Spiel ausführt, indem der Bildschirm des Informationsendgeräts 7311 oder 7411 als Bedienmittel (Steuerung) verwendet wird. So kann eine unbestimmte Anzahl von Personen gleichzeitig am Spiel teilnehmen und es genießen.
Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
Bezugszeichenliste
10: Anzeigevorrichtung, 11: Pixel, 14: Substrat, 15: Substrat, 16: Referenzspannungserzeugungsschaltung, 17: Anzeigeabschnitt, 20: Flüssigkristallelement, 21: leitende Schicht, 22: Flüssigkristall, 23: leitende Schicht, 26: isolierende Schicht, 30: Transistor, 31: leitende Schicht, 32: Halbleiterschicht, 33: leitende Schicht, 34: isolierende Schicht, 35: Verunreinigungshalbleiterschicht, 37: Halbleiterschicht, 38: Öffnungsabschnitt, 41: Farbschicht, 42: lichtundurchlässige Schicht, 50: Licht, 51: leitende Schicht, 52: leitende Schicht, 53: leitende Schicht, 54: leitende Schicht, 55: leitende Schicht
Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2017-027901 , eingereicht beim japanischen Patentamt am 17. Februar 2017, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2017027901 [0465]

Claims

Anzeigevorrichtung, die umfasst: eine Vielzahl von Source-Leitungen; und einen Anzeigeabschnitt, der eine Vielzahl von Pixeln umfasst, die in m Zeilen und n Spalten angeordnet sind, wobei m und n jeweils eine ganze Zahl von größer als oder gleich 2 sind, wobei g Source-Leitungen für jede Spalte bereitgestellt sind, wobei g eine ganze Zahl von größer als oder gleich 3 ist, und wobei unter den g Source-Leitungen, die in einer j-ten Spalte angeordnet sind, und den g Source-Leitungen, die in einer y+1-ten Spalte angeordnet sind, g Source-Leitungen Signale mit der gleichen Polarität zuführen und einander benachbart bereitgestellt sind, wobei j eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich n ist.
Anzeigevorrichtung nach Anspruch 1, wobei die Vielzahl von Pixeln jeweils einen Transistor umfasst, der eine Oxidhalbleiterschicht umfasst.
Anzeigevorrichtung nach Anspruch 1, wobei die Vielzahl von Pixeln jeweils ein Flüssigkristallelement umfasst.
Anzeigevorrichtung nach Anspruch 1, die ferner eine Vielzahl von Gate-Leitungen umfasst, wobei eine Vielzahl von Pixeln, die in einer i-ten Zeile angeordnet sind, elektrisch mit einer i-ten Gate-Leitung verbunden sind, wobei i eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich m ist.
Anzeigevorrichtung nach Anspruch 1, wobei mindestens eine der benachbarten g Source-Leitungen elektrisch mit einer oder mehreren der Vielzahl von Pixeln in der j-ten Spalte verbunden ist, und wobei mindestens eine andere der benachbarten g Source-Leitungen elektrisch mit einer oder mehreren der Vielzahl von Pixeln in der j+-ten Spalte verbunden ist.
Anzeigevorrichtung nach Anspruch 1, wobei die Signale mit der gleichen Polarität während einer Bildperiode den benachbarten g Source-Leitungen zugeführt werden.
Anzeigevorrichtung nach Anspruch 1, die ferner eine Vielzahl von Gate-Leitungen umfasst, wobei jeder f-ten Gate-Leitung der Vielzahl von Gate-Leitungen Signale gleichzeitig zugeführt werden, wobei f eine ganze Zahl von größer als oder gleich 3 ist.
Anzeigevorrichtung nach Anspruch 1, wobei die Anzeigevorrichtung durch Pixelinversionsansteuerung betrieben wird.
Anzeigevorrichtung, die umfasst: eine Vielzahl von Source-Leitungen; und einen Anzeigeabschnitt, der eine Vielzahl von Pixeln umfasst, die in einer Matrix von Zeilen und Spalten angeordnet sind, wobei vier oder mehr Source-Leitungen für jede Spalte bereitgestellt sind, wobei ein erstes Pixel zwischen ersten und zweiten Source-Leitungen in einer ersten Spalte und dritten und vierten Source-Leitungen in der ersten Spalte angeordnet ist, wobei ein zweites Pixel zwischen ersten und zweiten Source-Leitungen in einer zweiten Spalte und dritten und vierten Source-Leitungen in der zweiten Spalte angeordnet ist, und wobei die dritten und vierten Source-Leitungen in der ersten Spalte und die ersten und zweiten Source-Leitungen in der zweiten Spalte Signale mit der gleichen Polarität zuführen und einander benachbart bereitgestellt sind.
Anzeigevorrichtung nach Anspruch 9, wobei die Vielzahl von Pixeln jeweils einen Transistor umfasst, der eine Oxidhalbleiterschicht umfasst.
Anzeigevorrichtung nach Anspruch 9, wobei die Vielzahl von Pixeln jeweils ein Flüssigkristallelement umfasst.
Anzeigevorrichtung nach Anspruch 9, die ferner eine Vielzahl von Gate-Leitungen umfasst, wobei das erste Pixel und das zweite Pixel in einer ersten Zeile angeordnet sind und elektrisch mit einer ersten Gate-Leitung der Vielzahl von Gate-Leitungen verbunden sind.
Anzeigevorrichtung nach Anspruch 9, wobei die erste Source-Leitung in der ersten Spalte elektrisch mit dem ersten Pixel verbunden ist, und wobei die erste Source-Leitung in der zweiten Spalte elektrisch mit dem zweiten Pixel verbunden ist.
Anzeigevorrichtung nach Anspruch 9, wobei die Signale mit der gleichen Polarität während einer Bildperiode zugeführt werden.
Anzeigevorrichtung nach Anspruch 9, die ferner eine Vielzahl von Gate-Leitungen umfasst, wobei jeder dritten oder weiteren Gate-Leitung der Vielzahl von Gate-Leitungen Signale gleichzeitig zugeführt werden.
Anzeigevorrichtung nach Anspruch 9, wobei die Anzeigevorrichtung durch Pixelinversionsansteuerung betrieben wird.