CN113096579B - 显示面板、显示装置及显示面板的驱动方法 - Google Patents
显示面板、显示装置及显示面板的驱动方法 Download PDFInfo
- Publication number
- CN113096579B CN113096579B CN202110369364.7A CN202110369364A CN113096579B CN 113096579 B CN113096579 B CN 113096579B CN 202110369364 A CN202110369364 A CN 202110369364A CN 113096579 B CN113096579 B CN 113096579B
- Authority
- CN
- China
- Prior art keywords
- sub
- gate line
- source
- pixel driving
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 38
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 claims description 27
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 27
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 claims description 27
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 23
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 claims description 23
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 23
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 101100069049 Caenorhabditis elegans goa-1 gene Proteins 0.000 description 3
- 201000005569 Gout Diseases 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100306202 Escherichia coli (strain K12) rpoB gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
Abstract
本申请实施例提供了显示面板、显示装置及显示面板的驱动方法，对于3N列的子像素驱动电路，对应有6N条源极线，每一列子像素驱动电路对应两条源极线，针对每一列子像素驱动电路，该列子像素驱动电路对应的一条源极线为该列子像素驱动电路中一半的子像素驱动电路提供源极电压，该列子像素驱动电路对应的另一条源极线为该列子像素驱动电路中另一半的子像素驱动电路提供源极电压。每一条源极线仅为M/2个子像素驱动电路提供源极电压，相比于现有技术中每条源极线为M个子像素驱动电路提供源极电压，可以提升1.5倍以上的刷新频率。
Description
技术领域
本申请涉及电子技术领域，特别是涉及显示面板、显示装置及显示面板的驱动方法。
背景技术
随着电子技术的不断发展，针对显示屏显示效果的要求也越来越高。显示面板的刷新频率是指显示面板上单位时间内的图像刷新的次数。刷新频率越高，显示面板显示的图像稳定性就越好。尤其是针对电竞显示器，刷新频率的高低对用户的体验起着决定性的作用，所以如何提升显示面板的刷新频率成为了亟待解决的问题。
发明内容
本申请实施例的目的在于提供一种显示面板、显示装置及显示面板的驱动方法，以实现提升显示面板的刷新频率。具体技术方案如下：
第一方面，本申请实施例提供了一种显示面板，包括：
M行、3N列的子像素驱动电路、栅极驱动电路及源极驱动电路，所述栅极驱动电路包括M条栅极线，每一行子像素驱动电路对应一条栅极线，所述源极驱动电路包括6N条源极线，每一列子像素驱动电路对应两条源极线，其中，M及N均为正整数；
针对每一行子像素驱动电路，该行子像素驱动电路对应的栅极线为该行子像素驱动电路中的各子像素驱动电路提供栅极电压；
针对每一列子像素驱动电路，该列子像素驱动电路对应的一条源极线为该列子像素驱动电路中一半的子像素驱动电路提供源极电压，该列子像素驱动电路对应的另一条源极线为该列子像素驱动电路中另一半的子像素驱动电路提供源极电压。
在一种可能的实施方式中，每两列相邻的子像素驱动电路之间均设置有两条源极线，最左侧列的子像素驱动电路的左侧设置有一条源极线，最右侧列的子像素驱动电路的右侧设置有一条源极线。
在一种可能的实施方式中，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j-1条源极线提供源极电压，在/>为偶数的情况下，通过第2j条源极线提供源极电压，其中/>表示向上取整。
在一种可能的实施方式中，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j条源极线提供源极电压，在/>为偶数的情况下，通过第2j-1条源极线提供源极电压，其中/>表示向上取整。
在一种可能的实施方式中，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j条源极线提供源极电压，在i为偶数的情况下，通过第2j-1条源极线提供源极电压。
在一种可能的实施方式中，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j-1条源极线提供源极电压，在i为偶数的情况下，通过第2j条源极线提供源极电压。
在一种可能的实施方式中，所述显示面板还包括时钟CLK电路及行驱动时钟信号STV线路，所述CLK电路包括八个时钟源输入线路CLK1-CLK8，所述栅极驱动电路还包括M个阵列基板栅极驱动GOA电路单元，第i个GOA电路单元用于控制第i条栅极线的栅极电压；
第8k+1个GOA电路单元的CLK端口与CLK1连接，第8k+2个GOA电路单元的CLK端口与CLK2连接，第8k+3个GOA电路单元的CLK端口与CLK3连接，第8k+4个GOA电路单元的CLK端口与CLK4连接，第8k+5个GOA电路单元的CLK端口与CLK5连接，第8k+6个GOA电路单元的CLK端口与CLK6连接，第8k+7个GOA电路单元的CLK端口与CLK7连接，第8k+8个GOA电路单元的CLK端口与CLK8连接，其中，k为非负整数；
针对第i个GOA电路单元，该GOA电路单元的OUTPUT端口与第i条栅极线连接；
针对第i个GOA电路单元，在i为奇数时，该GOA电路单元的RESET端口与第i+5条栅极线连接；在i为偶数时，该GOA电路单元的RESET端口与第i+7条栅极线连接；
所述STV线路分别与第1个至第5个GOA电路单元的INPUT端口连接；
针对第x个GOA电路单元，在x为奇数时，该GOA电路单元的INPUT端口与第x-7条栅极线连接；在x为偶数时，该GOA电路单元的RESET端口与第x-5条栅极线连接，其中，X为大于5的正整数，且x不等于7。
第二方面，本申请实施例提供了一种显示装置，包括本申请中任一所述的显示面板。
第三方面，本申请实施例提供了一种显示面板的驱动方法，所述方法包括：
初始单位时段内，CLK1-CLK8信号均无输出，其中，初始单位时段为STV的第一个H时间，其中，所述H时间为GOA时序的单位时间；
针对第6w+1个单位时段，CLK1及CLK3预充电，其中，w为非负整数，第1个单位时段为STV的第二个H时间；
针对第6w+2个单位时段，CLK1及CLK3继续预充电中，CLK2及CLK4预充电，其中，第2个单位时段为STV的第三个H时间；
针对第6w+3个单位时段，CLK1及CLK3实际充电中，此时第8a+1条源极线送第8a+1行数据，第8a+3条源极线送第8a+3行数据，CLK2及CLK4继续预充电中，CLK5及CLK7预充电，其中， 表示向下取整；
针对第6w+4个单位时段，CLK1及CLK3无输出，CLK2及CLK4实际充电中，此时第8a+2条源极线送第8a+2行数据，第8a+4条源极线送第8a+4行数据，CLK5及CLK7继续预充电中，CLK6及CLK8预充电；
针对第6w+5个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7实际充电中，此时第8a+5条源极线送第8a+5行数据，第8a+7条源极线送第8a+7行数据，CLK6及CLK8继续预充电；
针对第6w+6个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7无输出，CLK6及CLK8实际充电中，此时第8a+6条源极线送第8a+6行数据，第8a+8条源极线送第8a+8行数据。
在一种可能的实施方式中，所述方法还包括：
初始单位时段内，各条栅极线均不充电；
针对第4n+1个单位时段，第8n+1条栅极线及第8n+3条栅极线预充电，其中，
针对第1个单位时段，第1条栅极线及第3条栅极线预充电；
针对第2个单位时段，第1条栅极线及第3条栅极线继续预充电，第2条栅极线及第4条栅极线预充电；
针对第n个单位时段，第2n-5条栅极线及第2n-3条栅极线实际充电，第2n-4条栅极线及第2n-2条栅极线继续预充电中，第2n-1条栅极线及第2n+1条栅极线预充电，其中n为大于2的奇数；
针对第m个单位时段，第2m-6条栅极线及第2m-4条栅极线实际充电，第2m-3条栅极线及第2m-1条栅极线继续预充电中，第2m-2条栅极线及第2m条栅极线预充电，其中m为大于3的偶数。
本申请实施例有益效果：
本申请实施例提供的显示面板、显示装置及显示面板的驱动方法，对于3N列的子像素驱动电路，对应有6N条源极线，每一列子像素驱动电路对应两条源极线，针对每一列子像素驱动电路，该列子像素驱动电路对应的一条源极线为该列子像素驱动电路中一半的子像素驱动电路提供源极电压，该列子像素驱动电路对应的另一条源极线为该列子像素驱动电路中另一半的子像素驱动电路提供源极电压。每一条源极线仅为M/2个子像素驱动电路提供源极电压，相比于现有技术中每条源极线为M个子像素驱动电路提供源极电压，可以提升1.5倍以上的刷新频率。当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为相关技术中显示面板的一种示意图；
图2为相关技术中显示面板的驱动时序的一种示意图；
图3为本申请实施例的显示面板的第一种示意图；
图4a为本申请实施例的显示面板的第二示意图；
图4b为本申请实施例的显示面板的第三示意图；
图4c为本申请实施例的显示面板的第四示意图；
图4d为本申请实施例的显示面板的第五示意图；
图5为本申请实施例的GOA电路单元连线方案的一种示意图；
图6为本申请实施例显示面板的驱动时序的一种示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中，显示面板中电路布局如图1所示，针对一包括M行3N列个子像素驱动电路的显示面板(三个子像素对应一个像素，也即分辨率为N×M的显示面板)，设置有M条Gate(栅极)线，3N条source(源极)线，每条栅极线为3N个子像素驱动电路提供栅极电压，每条源极线为M个子像素驱动电路提供源极电压。以扫描8行子像素为例，其GOA(Gate Driveron Array，基板行驱动技术)时序图如图2所示，其中，STV表示行驱动时钟信号，CLK1-CLK8分别表示八个时钟线路的时钟信号，GOUT1-GOUT 8分别表示第一条至第八条栅极线的信号，S1-S8分别表示第一条至第八条源极线的信号，扫描8行子像素的时间为10H(H为STV的单位时间)，从而显示面板的刷新频率为240Hz。
为了提高显示面板的刷新频率，本申请实施例提供了一种显示面板，包括：
M行、3N列的子像素驱动电路、栅极驱动电路及源极驱动电路，上述栅极驱动电路包括M条栅极线，每一行子像素驱动电路对应一条栅极线，上述源极驱动电路包括6N条源极线，每一列子像素驱动电路对应两条源极线，其中，M及N均为正整数；
针对每一行子像素驱动电路，该行子像素驱动电路对应的栅极线为该行子像素驱动电路中的各子像素驱动电路提供栅极电压；
针对每一列子像素驱动电路，该列子像素驱动电路对应的一条源极线为该列子像素驱动电路中一半的子像素驱动电路提供源极电压，该列子像素驱动电路对应的另一条源极线为该列子像素驱动电路中另一半的子像素驱动电路提供源极电压。
与现有技术中的3N条源极线不同，本申请实施例中采用6N条源极线，每一列子像素驱动电路对应两条源极线，每一条源极线仅为M/2个子像素驱动电路提供源极电压，相比于现有技术中每条源极线为M个子像素驱动电路提供源极电压，可以提升1.5倍以上的刷新频率。
源极线的布局可以根据实际情况自义定设置，在一种可能的实施方式中，参见图3，每两列相邻的子像素驱动电路之间均设置有两条源极线，最左侧列的子像素驱动电路的左侧设置有一条源极线，最右侧列的子像素驱动电路的右侧设置有一条源极线。可以理解的是，此处的像素架构仅为示意，除了图3中的像素架构外，显示面板还包括外围电路等，例如，TCON(逻辑板)，Source IC(源极芯片)等，具体可以参见相关的显示面板技术中的外围电路等，此处不作具体限定。此外，本申请中并不对每个子像素驱动电路的具体结构进行限定，可以直接使用相关技术中的子像素驱动电路。
每一条源极线为M/2个子像素驱动电路提供源极电压，具体的源极线与子像素驱动电路的连接关系可以根据实际情况自定义设置。在一种可能的实施方式中，参见图4a，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j-1条源极线提供源极电压，在/>为偶数的情况下，通过第2j条源极线提供源极电压，其中/>表示向上取整。
在一种可能的实施方式中，参见图4b，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j条源极线提供源极电压，在/>为偶数的情况下，通过第2j-1条源极线提供源极电压，其中/>表示向上取整。
在一种可能的实施方式中，参见图4c，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j条源极线提供源极电压，在i为偶数的情况下，通过第2j-1条源极线提供源极电压。
在一种可能的实施方式中，参见图4d，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j-1条源极线提供源极电压，在i为偶数的情况下，通过第2j条源极线提供源极电压。
下面，以图4a所示的源极线与子像素驱动电路的对应关系为例，对时钟源输入信号的连接方式进行说明，在一种可能的实施方式中，上述显示面板还包括CLK(时钟)电路及STV线路，上述CLK电路包括八个时钟源输入线路CLK1-CLK8，上述栅极驱动电路还包括M个阵列基板栅极驱动GOA电路单元，第i个GOA电路单元用于控制第i条栅极线的栅极电压；
第8k+1个GOA电路单元的CLK端口与CLK1连接，第8k+2个GOA电路单元的CLK端口与CLK2连接，第8k+3个GOA电路单元的CLK端口与CLK3连接，第8k+4个GOA电路单元的CLK端口与CLK4连接，第8k+5个GOA电路单元的CLK端口与CLK5连接，第8k+6个GOA电路单元的CLK端口与CLK6连接，第8k+7个GOA电路单元的CLK端口与CLK7连接，第8k+8个GOA电路单元的CLK端口与CLK8连接，其中，k为非负整数；
针对第i个GOA电路单元，该GOA电路单元的OUTPUT端口与第i条栅极线连接；
针对第i个GOA电路单元，在i为奇数时，该GOA电路单元的RESET端口与第i+5条栅极线连接；在i为偶数时，该GOA电路单元的RESET端口与第i+7条栅极线连接；
上述STV线路分别与第1个至第5个GOA电路单元的INPUT端口连接；
针对第x个GOA电路单元，在x为奇数时，该GOA电路单元的INPUT端口与第x-7条栅极线连接；在x为偶数时，该GOA电路单元的RESET端口与第x-5条栅极线连接，其中，X为大于5的正整数，且x不等于7。
此外，每个GOA电路单元均需要连接VDD(表示工作电压的输入端)1、VDD2及VSS(表示电路公共接地端电压)等。一个例子中，参见图5，CLK1～CLK8分别连接GOA1单元～GOA8单元(即第1个GOA电路单元～第8个GOA电路单元)，STV同时连接到GOA1单元、GOA2单元、GOA3单元、GOA4单元及GOA5单元，给这5个GOA单元做INPUT；GOUT6给GOA1单元做RESET，GOUT9给GOA2单元做RESET，GOUT8给GOA3单元做RESET，GOUT11给GOA4单元做RESET，GOUT10给GOA5单元做RESET，GOUT13给GOA6单元做RESET，GOUT12给GOA7单元做RESET，GOUT15给GOA8单元做RESET，以此类推；GOUT1作为GOA6单元的INPUT，GOUT3作为GOA8单元的INPUT，GOUT2作为GOA9单元的INPUT，GOUT4作为GOA11单元的INPUT，以此类推。
可以理解的是，图5所示的GOA电路单元连线方案，是针对图4a所示的源极线与子像素驱动电路的对应关系所设计的，针对图4b-图4d所示的源极线与子像素驱动电路的对应关系，本领域技术人员可以在图5所示的GOA电路单元连线方案的基础上进行相应的调整，这些调整均在本申请的保护范围内。
下面针对图5所示的GOA电路单元连线方案的显示面板的驱动方法进行说面，该方法包括：
初始单位时段内，CLK1-CLK8信号均无输出，其中，初始单位时段为STV的第一个H时间，其中，上述H时间为GOA时序的单位时间；
针对第6w+1个单位时段，CLK1及CLK3预充电，其中，w为非负整数，第1个单位时段为STV的第二个H时间；
针对第6w+2个单位时段，CLK1及CLK3继续预充电中，CLK2及CLK4预充电，其中，第2个单位时段为STV的第三个H时间；
针对第6w+3个单位时段，CLK1及CLK3实际充电中，此时第8a+1条源极线送第8a+1行数据，第8a+3条源极线送第8a+3行数据，CLK2及CLK4继续预充电中，CLK5及CLK7预充电，其中， 表示向下取整；
针对第6w+4个单位时段，CLK1及CLK3无输出，CLK2及CLK4实际充电中，此时第8a+2条源极线送第8a+2行数据，第8a+4条源极线送第8a+4行数据，CLK5及CLK7继续预充电中，CLK6及CLK8预充电；
针对第6w+5个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7实际充电中，此时第8a+5条源极线送第8a+5行数据，第8a+7条源极线送第8a+7行数据，CLK6及CLK8继续预充电；
针对第6w+6个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7无输出，CLK6及CLK8实际充电中，此时第8a+6条源极线送第8a+6行数据，第8a+8条源极线送第8a+8行数据。
其中，一个H时间的时长即为GOA时序的一个单位时间的时长，不同型号产品中H时间的时长可能不同，具体根据实际产品进行确定。初始单位时段可以视为第0个单位时段，一个例子中，以W＝0为例，参见图6：
a时间段(即初始单位时段)，为STV的第一个H时间，CLK1-CLK8信号均无输出；
b时间段(即第1个单位时段)，为STV的第二个H时间，CLK1及CLK3预充电；
c时间段(即第2个单位时段)，为STV的第三个H时间，CLK1及CLK3继续预充电中，CLK2及CLK4预充电；
d时间段(即第3个单位时段)，CLK1及CLK3实际充电中，此时S1(第1条源极线)送第一行数据，S3(第3条源极线)送第三行数据，CLK2及CLK4继续预充电中，CLK5及CLK7预充电；
e时间段(即第4个单位时段)，CLK1及CLK3无输出，CLK2及CLK4实际充电中，此时S2(第2条源极线)送第二行数据，S4(第4条源极线)送第四行数据，CLK5及CLK7继续预充电中，CLK6及CLK8预充电；
f时间段(即第5个单位时段)，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7实际充电中，此时S5(第5条源极线)送第五行数据，S7(第7条源极线)送第七行数据，CLK6及CLK8继续预充电中；
g时间段(即第6个单位时段)，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7无输出，CLK6及CLK8实际充电中，此时S6(第6条源极线)送第六行数据，S8(第8条源极线)送第八行数据；
其他单位时段内的输出情况以此类推，此处不再赘述。
下面，对栅极线的充电时序进行说明，在一种可能的实施方式中，上述方法还包括：
初始单位时段内，各条栅极线均不充电；
针对第4n+1个单位时段，第8n+1条栅极线及第8n+3条栅极线预充电，其中，
针对第1个单位时段，第1条栅极线及第3条栅极线预充电；
针对第2个单位时段，第1条栅极线及第3条栅极线继续预充电，第2条栅极线及第4条栅极线预充电；
针对第n个单位时段，第2n-5条栅极线及第2n-3条栅极线实际充电，第2n-4条栅极线及第2n-2条栅极线继续预充电中，第2n-1条栅极线及第2n+1条栅极线预充电，其中n为大于2的奇数；
针对第m个单位时段，第2m-6条栅极线及第2m-4条栅极线实际充电，第2m-3条栅极线及第2m-1条栅极线继续预充电中，第2m-2条栅极线及第2m条栅极线预充电，其中m为大于3的偶数。
其中，初始单位时段可以视为第0个单位时段，一个例子中，以W＝0为例，参见图6，
a时间段(即初始单位时段)，为STV的第一个H时间，各GOUT均无输出；
b时间段(即第1个单位时段)，为STV的第二个H时间，GOUT1及GOUT3预充电；
c时间段(即第2个单位时段)，为STV的第三个H时间，GOUT1及GOUT3继续预充电中，GOUT2及GOUT4预充电；
d时间段(即第3个单位时段)，GOUT1及GOUT3实际充电中，GOUT2及GOUT4继续预充电中，GOUT5及GOUT7预充电；
e时间段(即第4个单位时段)，GOUT1及GOUT3无输出，GOUT2及GOUT4实际充电中，GOUT5及GOUT7继续预充电中，GOUT6及GOUT8预充电；
f时间段(即第5个单位时段)，GOUT1及GOUT3无输出，GOUT2及GOUT4无输出，GOUT5及GOUT7实际充电中，GOUT6及GOUT8继续预充电中，GOUT9及GOUT11预充电；
g时间段(即第6个单位时段)，GOUT1及GOUT3无输出，GOUT2及GOUT4无输出，GOUT5及GOUT7无输出，GOUT6及GOUT8实际充电中，GOUT9及GOUT11继续预充电中，GOUT10及GOUT12预充电；
h时间段(即第7个单位时段)，GOUT1及GOUT3无输出，GOUT2及GOUT4无输出，GOUT5及GOUT7无输出，GOUT6及GOUT8无输出，GOUT9及GOUT11实际充电中，GOUT10及GOUT12继续预充电中，GOUT13及GOUT15预充电；
i时间段(即第8个单位时段)，GOUT1及GOUT3无输出，GOUT2及GOUT4无输出，GOUT5及GOUT7无输出，GOUT6及GOUT8无输出，GOUT9及GOUT11无输出，GOUT10及GOUT12实际充电中，GOUT13及GOUT15继续预充电，GOUT14及GOUT16预充电。
其中，GOUTn表示第n条栅极线，其他单位时段内的输出情况以此类推，此处不再赘述。
采用图1所示显示面板及图2所示显示面板的驱动方法，其刷新频率为240Hz，而采用本申请实施例的显示面板的驱动方法，刷新频率可以达到360Hz左右，大大增加了显示面板的刷新频率。
可以理解的是，图6所示的显示面板的驱动方法，是针对图4a所示的源极线与子像素驱动电路的对应关系所设计的，针对图4b-图4d所示的源极线与子像素驱动电路的对应关系，本领域技术人员可以在图6所示的显示面板的驱动方法的基础上进行相应的调整，这些调整均在本申请的保护范围内。
本申请实施例中还提供了一种显示装置，该显示装置包括上述实施例中任一显示面板，上述实施例中的显示面板的驱动方法也适用于本申请实施例提供的显示装置，在本申请实施例中不再重复描述。上述实施例和随之带来的有益效果同样适用于本申请实施例，相同的部分不再赘述。一个例子中，该显示装置还可以包括外壳等结构。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘SolidState Disk(SSD))等。
需要说明的是，在本文中，各个可选方案中的技术特征只要不矛盾均可组合来形成方案，这些方案均在本申请公开的范围内。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。
Claims (7)
1.一种显示面板，其特征在于，包括：
M行、3N列的子像素驱动电路、栅极驱动电路及源极驱动电路，所述栅极驱动电路包括M条栅极线，每一行子像素驱动电路对应一条栅极线，所述源极驱动电路包括6N条源极线，每一列子像素驱动电路对应两条源极线，其中，M及N均为正整数；
针对每一行子像素驱动电路，该行子像素驱动电路对应的栅极线为该行子像素驱动电路中的各子像素驱动电路提供栅极电压；
针对每一列子像素驱动电路，该列子像素驱动电路对应的一条源极线为该列子像素驱动电路中一半的子像素驱动电路提供源极电压，该列子像素驱动电路对应的另一条源极线为该列子像素驱动电路中另一半的子像素驱动电路提供源极电压；
每两列相邻的子像素驱动电路之间均设置有两条源极线，最左侧列的子像素驱动电路的左侧设置有一条源极线，最右侧列的子像素驱动电路的右侧设置有一条源极线；
针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j-1条源极线提供源极电压，在/>为偶数的情况下，通过第2j条源极线提供源极电压，其中/>表示向上取整；
所述显示面板还包括时钟CLK电路及行驱动时钟信号STV线路，所述CLK电路包括八个时钟源输入线路CLK1-CLK8，所述栅极驱动电路还包括M个阵列基板栅极驱动GOA电路单元，第i个GOA电路单元用于控制第i条栅极线的栅极电压；
第8k+1个GOA电路单元的CLK端口与CLK1连接，第8k+2个GOA电路单元的CLK端口与CLK2连接，第8k+3个GOA电路单元的CLK端口与CLK3连接，第8k+4个GOA电路单元的CLK端口与CLK4连接，第8k+5个GOA电路单元的CLK端口与CLK5连接，第8k+6个GOA电路单元的CLK端口与CLK6连接，第8k+7个GOA电路单元的CLK端口与CLK7连接，第8k+8个GOA电路单元的CLK端口与CLK8连接，其中，k为非负整数；
针对第i个GOA电路单元，该GOA电路单元的OUTPUT端口与第i条栅极线连接；
针对第i个GOA电路单元，在i为奇数时，该GOA电路单元的RESET端口与第i+5条栅极线连接；在i为偶数时，该GOA电路单元的RESET端口与第i+7条栅极线连接；
所述STV线路分别与第1个至第5个GOA电路单元的INPUT端口连接；
针对第x个GOA电路单元，在x为奇数时，该GOA电路单元的INPUT端口与第x-7条栅极线连接；在x为偶数时，该GOA电路单元的RESET端口与第x-5条栅极线连接，其中，X为大于5的正整数，且x不等于7。
2.根据权利要求1所述的显示面板，其特征在于，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在为奇数的情况下，通过第2j条源极线提供源极电压，在/>为偶数的情况下，通过第2j-1条源极线提供源极电压，其中/>表示向上取整。
3.根据权利要求1所述的显示面板，其特征在于，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j条源极线提供源极电压，在i为偶数的情况下，通过第2j-1条源极线提供源极电压。
4.根据权利要求1所述的显示面板，其特征在于，针对第i行第j列的子像素驱动电路，通过第i条栅极线提供栅极电压，其中，i∈[1,2……,M]；j∈[1,2……,3N]；
针对第i行第j列的子像素驱动电路，在i为奇数的情况下，通过第2j-1条源极线提供源极电压，在i为偶数的情况下，通过第2j条源极线提供源极电压。
5.一种显示装置，其特征在于，包括权利要求1-4任一所述的显示面板。
6.一种采用如权利要求1所述的显示面板的显示面板的驱动方法，其特征在于，所述方法包括：
初始单位时段内，CLK1-CLK8信号均无输出，其中，初始单位时段为STV的第一个H时间，其中，所述H时间为GOA时序的单位时间；
针对第6w+1个单位时段，CLK1及CLK3预充电，其中，w为非负整数，第1个单位时段为STV的第二个H时间；
针对第6w+2个单位时段，CLK1及CLK3继续预充电中，CLK2及CLK4预充电，其中，第2个单位时段为STV的第三个H时间；
针对第6w+3个单位时段，CLK1及CLK3实际充电中，此时第8a+1条源极线送第8a+1行数据，第8a+3条源极线送第8a+3行数据，CLK2及CLK4继续预充电中，CLK5及CLK7预充电，其中，a＝0,1,2,……, 表示向下取整；
针对第6w+4个单位时段，CLK1及CLK3无输出，CLK2及CLK4实际充电中，此时第8a+2条源极线送第8a+2行数据，第8a+4条源极线送第8a+4行数据，CLK5及CLK7继续预充电中，CLK6及CLK8预充电；
针对第6w+5个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7实际充电中，此时第8a+5条源极线送第8a+5行数据，第8a+7条源极线送第8a+7行数据，CLK6及CLK8继续预充电；
针对第6w+6个单位时段，CLK1及CLK3无输出，CLK2及CLK4无输出，CLK5及CLK7无输出，CLK6及CLK8实际充电中，此时第8a+6条源极线送第8a+6行数据，第8a+8条源极线送第8a+8行数据。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
初始单位时段内，各条栅极线均不充电；
针对第4n+1个单位时段，第8n+1条栅极线及第8n+3条栅极线预充电，其中，
针对第1个单位时段，第1条栅极线及第3条栅极线预充电；
针对第2个单位时段，第1条栅极线及第3条栅极线继续预充电，第2条栅极线及第4条栅极线预充电；
针对第n个单位时段，第2n-5条栅极线及第2n-3条栅极线实际充电，第2n-4条栅极线及第2n-2条栅极线继续预充电中，第2n-1条栅极线及第2n+1条栅极线预充电，其中n为大于2的奇数；
针对第m个单位时段，第2m-6条栅极线及第2m-4条栅极线实际充电，第2m-3条栅极线及第2m-1条栅极线继续预充电中，第2m-2条栅极线及第2m条栅极线预充电，其中m为大于3的偶数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110369364.7A CN113096579B (zh) | 2021-04-06 | 2021-04-06 | 显示面板、显示装置及显示面板的驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110369364.7A CN113096579B (zh) | 2021-04-06 | 2021-04-06 | 显示面板、显示装置及显示面板的驱动方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113096579A CN113096579A (zh) | 2021-07-09 |
| CN113096579B true CN113096579B (zh) | 2024-04-12 |
Family
ID=76674706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110369364.7A Active CN113096579B (zh) | 2021-04-06 | 2021-04-06 | 显示面板、显示装置及显示面板的驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113096579B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113485046B (zh) * | 2021-07-23 | 2022-08-02 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531165A (zh) * | 2013-09-29 | 2014-01-22 | 华映视讯（吴江）有限公司 | 用以降低液晶显示系统功耗的方法 |
| CN107564483A (zh) * | 2017-09-12 | 2018-01-09 | 惠科股份有限公司 | 一种显示面板的驱动装置、驱动方法及显示装置 |
| CN110728959A (zh) * | 2018-07-17 | 2020-01-24 | 夏普株式会社 | 液晶显示装置 |
| CN112509529A (zh) * | 2020-11-04 | 2021-03-16 | 重庆惠科金渝光电科技有限公司 | 一种显示面板和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110100203B (zh) * | 2017-01-11 | 2023-04-21 | 株式会社半导体能源研究所 | 显示装置 |
| KR20230164749A (ko) * | 2017-02-17 | 2023-12-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
-
2021
- 2021-04-06 CN CN202110369364.7A patent/CN113096579B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531165A (zh) * | 2013-09-29 | 2014-01-22 | 华映视讯（吴江）有限公司 | 用以降低液晶显示系统功耗的方法 |
| CN107564483A (zh) * | 2017-09-12 | 2018-01-09 | 惠科股份有限公司 | 一种显示面板的驱动装置、驱动方法及显示装置 |
| CN110728959A (zh) * | 2018-07-17 | 2020-01-24 | 夏普株式会社 | 液晶显示装置 |
| CN112509529A (zh) * | 2020-11-04 | 2021-03-16 | 重庆惠科金渝光电科技有限公司 | 一种显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113096579A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107967888B (zh) | 栅极驱动电路及其驱动方法、显示面板 | |
| US8803862B2 (en) | Gamma resistor sharing for VCOM generation | |
| CN108022562B (zh) | 栅极驱动器和使用其的显示装置 | |
| KR20170038606A (ko) | 터치 구동 신호 생성 장치와 이를 포함하는 터치 구동 장치, 디스플레이 장치 및 이의 구동 방법 | |
| JP5289761B2 (ja) | 液晶表示装置 | |
| US8872749B2 (en) | Display device | |
| KR20090023205A (ko) | 표시장치 및 전자기기 | |
| JP2014032396A (ja) | 表示装置の駆動方法、及び表示装置 | |
| EP3086309B1 (en) | Ramp signal generation circuit and signal generator, array substrate and display device | |
| KR20180039196A (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
| WO2019134450A1 (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| KR20190036461A (ko) | Oled 표시패널과 이를 이용한 oled 표시 장치 | |
| KR20140147203A (ko) | 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치 | |
| CN113096579B (zh) | 显示面板、显示装置及显示面板的驱动方法 | |
| US10354607B2 (en) | Clock and signal distribution circuitry for displays | |
| US10937357B2 (en) | Gate driving circuit, display apparatus, and method of driving gate driving circuit | |
| US9755624B2 (en) | Ramp signal generating circuit and signal generator, array substrate and display apparatus | |
| CN107644604B (zh) | 显示装置 | |
| JP2007094262A (ja) | 電気光学装置及び電子機器 | |
| KR102542141B1 (ko) | 표시패널과 이를 이용한 표시장치 | |
| CN105609081B (zh) | 扫描驱动电路及具有该扫描驱动电路的显示装置 | |
| KR20150078262A (ko) | 표시 패널 | |
| CN109599405A (zh) | 阵列基板、显示面板、显示装置及相关方法 | |
| KR20180013532A (ko) | 표시장치 | |
| US20240038118A1 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |