KR20180013532A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180013532A
KR20180013532A KR1020160097383A KR20160097383A KR20180013532A KR 20180013532 A KR20180013532 A KR 20180013532A KR 1020160097383 A KR1020160097383 A KR 1020160097383A KR 20160097383 A KR20160097383 A KR 20160097383A KR 20180013532 A KR20180013532 A KR 20180013532A
Authority
KR
South Korea
Prior art keywords
gate
signal
gate clock
clock signal
clock
Prior art date
Application number
KR1020160097383A
Other languages
English (en)
Other versions
KR102509509B1 (ko
Inventor
손현지
양기영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097383A priority Critical patent/KR102509509B1/ko
Publication of KR20180013532A publication Critical patent/KR20180013532A/ko
Application granted granted Critical
Publication of KR102509509B1 publication Critical patent/KR102509509B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시패널의 양측에 GIP 구조로 구성된 게이트구동부로 제공되는 신호의 수를 감소시켜 내로우 베젤을 구현할 수 있는 표시장치가 제공된다. 표시장치는, 다수의 기수 게이트클록신호 중 인접된 적어도 한 쌍의 기수 게이트클록신호를 동시에 출력하고, 다수의 우수 게이트클록신호 중 인접된 적어도 한 쌍의 우수 게이트클록신호를 동시에 출력하는 클록생성부를 포함한다.

Description

표시장치{Display device}
본 발명은 베젤(bezel) 폭이 감소된 GIP(Gate In Panel; GIP) 구조의 표시장치에 관한 것이다.
다양한 평판표시장치들 중에서 액정표시장치와 유기발광표시장치는 박형화, 경량화, 저 소비전력화 등의 우수한 특성으로 인하여 노트북 컴퓨터, 텔레비전, 태블릿 컴퓨터, 모니터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시장치에 널리 이용되고 있다.
액정표시장치와 유기발광표시장치는 다수의 게이트라인 및 다수의 데이터라인 각각에 접속된 박막트랜지스터를 갖는 다수의 화소를 포함하는 표시패널, 다수의 게이트라인에 순차적으로 게이트신호를 공급하는 게이트구동부 및 다수의 데이터라인에 동시에 데이터신호를 공급하는 데이터구동부를 포함한다.
최근, 표시장치의 부품 구성을 단순화하여 제조 원가를 절감하고, 베젤 폭을 감소시키기 위하여, 게이트구동부를 구성하는 다수의 쉬프트 레지스터들이 표시패널에 내장되는 GIP(Gate In Panel; GIP) 구조의 표시장치가 개발되고 있다.
도 1은 종래의 GIP 구조의 표시장치의 표시패널을 개략적으로 나타내는 도면이다.
도 1에 도시된 바와 같이, 종래의 GIP 구조의 표시장치는 표시패널(10)의 양측 비표시영역(N/A)에 제1게이트구동부(20) 및 제2게이트구동부(30)가 내장된다. 제1게이트구동부(20) 및 제2게이트구동부(30)는 표시패널(10)의 표시영역(A/A)에 배치된 다수의 화소(P) 각각의 박막트랜지스터 제조 공정에서 함께 형성된다.
제1게이트구동부(20) 및 제2게이트구동부(30)는 제어부(미도시)로부터 제공된 다수의 신호들, 예컨대 개시신호(VST1~VST4) 및 클록신호(GCLK_O, GCLK_E)에 응답하여 각각 게이트신호를 생성한다. 제1게이트구동부(20) 및 제2게이트구동부(30)는 생성된 게이트신호를 표시영역(A/A)의 다수의 게이트라인(GL)에 번갈아 출력한다.
제어부에서 출력되는 클록신호(GCLK_O, GCLK_E)는, 도 2에 도시된 바와 같이, 제1개시신호(VST1) 내지 제4개시신호(VST4)에 따라 생성되는 다수의 게이트클록신호(GCLK1~GCLK8)를 포함한다.
제어부는 제1개시신호(VST1) 및 제3개시신호(VST3)에 응답하여 제1, 3, 5 및 7게이트클록신호(GCLK1, GCLK3, GCLK5, GCLK7)를 생성한다. 또한, 제어부는 제2개시신호(VST2) 및 제4개시신호(VST4)에 응답하여 제2, 4, 6 및 8게이트클록신호(GCLK2, GCLK4, GCLK6, GCLK8)를 생성한다.
제1게이트구동부(20)는 제어부에서 출력된 제1개시신호(VST1) 및 제3개시신호(VST3)와 제1, 3, 5 및 7게이트클록신호(GCLK1, GCLK3, GCLK5, GCLK7)에 응답하여 다수의 게이트신호를 생성한다. 제1게이트구동부(20)는 생성된 다수의 게이트신호를 표시영역(A/A)의 기수 게이트라인에 출력한다.
제2게이트구동부(30)는 제어부에서 출력된 제2개시신호(VST2) 및 제4개시신호(VST4)와 제2, 4, 6 및 8게이트클록신호(GCLK2, GCLK4, GCLK6, GCLK8)에 응답하여 다수의 게이트신호를 생성한다. 제2게이트구동부(30)는 생성된 다수의 게이트신호를 표시영역(A/A)의 우수 게이트라인에 출력한다.
이와 같이, 종래의 GIP구조의 표시장치는 제어부에서 출력된 다수의 신호들에 따라 표시패널(10)의 양측에 구성된 제1게이트구동부(20) 및 제2게이트구동부(30)로부터 게이트신호가 생성되고, 이들이 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력되어 영상이 표시된다. 그러나, 종래의 GIP구조의 표시장치는 제어부로부터 제1게이트구동부(20) 및 제2게이트구동부(30) 각각에 적어도 2개의 개시신호 및 4개의 게이트클록신호가 제공된다. 이로 인해, 표시패널(10)의 비표시영역(N/A)에서 제어부와 제1게이트구동부(20) 사이 및 제어부와 제2게이트구동부(30) 사이에 구성되는 신호전송라인(미도시)의 수가 증가된다.
이에 따라, 종래의 GIP구조의 표시장치에서는 신호전송라인의 개수 증가로 인하여 표시패널(10)의 비표시영역(N/A)의 폭이 증가되므로 베젤 폭이 커진다. 또한, 제어부의 출력단자 수가 증가되므로, 표시장치의 제조비용이 상승된다.
본 발명은 표시패널의 비표시영역의 폭을 감소시켜 내로우 베젤(narrow bezel)을 구현할 수 있는 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 표시장치는, 표시패널의 양측에 GIP 구조로 구성된 제1게이트구동부 및 제2게이트구동부와, 이들에 하나의 개시신호 및 다수의 게이트클록신호를 각각 출력하는 클록생성부를 포함한다.
클록생성부는 제1개시신호 및 다수의 기수 게이트클록신호를 제1게이트구동부로 출력한다. 다수의 기수 게이트클록신호 중 인접된 적어도 한 쌍의 기수 게이트클록신호는 제1게이트구동부로 동시에 출력된다.
또한, 클록생성부는 제2개시신호 및 다수의 우수 게이트클록신호를 제2게이트구동부로 출력한다. 다수의 우수 게이트클록신호 중 인접된 적어도 한 쌍의 우수 게이트클록신호는 제2게이트구동부로 동시에 출력된다.
본 발명에 따른 표시장치는, 구동제어부로부터 표시패널의 각 게이트구동부로 제공되는 신호 수가 감소되므로, 표시패널의 비표시영역에서 신호전송라인의 수를 줄일 수 있다. 이에 따라, 표시패널의 비표시영역의 폭을 감소시켜 내로우 베젤을 갖는 표시장치를 구현할 수 있다.
또한, 본 발명에 따른 표시장치는, 구동제어부의 출력단자의 수가 증가되는 것을 방지할 수 있으며, 이에 따라 표시장치의 제조비용을 절감할 수 있다.
도 1은 종래의 GIP 구조의 표시장치의 표시패널을 개략적으로 나타내는 도면이다.
도 2는 도 1의 게이트구동부들에 제공되는 신호를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 4 및 도 5는 도 3에 도시된 클록생성부를 나타내는 도면이다.
도 6 및 도 7은 도 3에 도시된 제1게이트구동부 및 제2게이트구동부를 각각 나타내는 도면이다.
도 8은 도 3에 도시된 클록생성부의 동작을 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 표시장치를 상세하게 설명한다. 본 발명의 표시장치는 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치들 중 GIP구조를 갖는 표시장치에 적용될 수 있다.
도 3은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 3을 참조하면, 본 실시예의 표시장치(100)는 표시패널(110), 구동회로들(121, 125, 130) 및 구동제어부(140)를 포함할 수 있다.
표시패널(110)은 두 개의 기판 사이에 개재된 액정층(미도시)을 포함하는 액정패널일 수 있으나, 적어도 하나의 기판에 유기발광소자(미도시)가 구성된 유기발광패널일 수도 있다. 표시패널(110)은 표시영역(A/A)과 비표시영역(N/A)을 포함할 수 있다.
표시패널(110)의 표시영역(A/A)에는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 서로 교차되어 형성될 수 있다. 게이트라인(GL)과 데이터라인(DL)의 교차영역에는 박막트랜지스터(미도시) 및 액정셀(미도시)을 포함하는 화소(P)가 형성될 수 있다.
각 화소(P)의 박막트랜지스터는 게이트전극이 게이트라인(GL)에 연결되고, 소스전극이 데이터라인(DL)에 연결되며, 드레인전극이 액정셀의 일단에 연결된다. 액정셀은 일단이 박막트랜지스터에 연결되고, 타단에는 공통전압(VCOM)이 인가된다. 박막트랜지스터는 게이트라인(GL)을 통해 인가된 게이트신호에 따라 턴-온되고, 데이터라인(DL)을 통해 인가된 데이터신호, 예컨대 화소전압을 액정셀로 전달한다. 액정셀은 전달된 화소전압을 충전하고, 이를 표시패널(110)의 다음 프레임 동작까지 유지시킨다. 또한, 액정셀은 충전된 화소전압과 타단에 인가된 공통전압이 이루는 전계에 따라 액정의 배열 상태를 변화시켜 광 투과율을 조절함으로써, 화상을 표시하게 된다.
구동회로들(121, 125, 130)은 제1게이트구동부(121), 제2게이트구동부(125) 및 데이터구동부(130)를 포함할 수 있다.
제1게이트구동부(121)는 표시패널(110)의 일측 비표시영역(N/A)에서 표시영역(A/A)의 다수의 게이트라인(GL) 중 기수 게이트라인에 연결될 수 있다. 제2게이트구동부(125)는 표시패널(110)의 타측 비표시영역(N/A)에서 표시영역(A/A)의 다수의 게이트라인(GL) 중 우수 게이트라인에 연결될 수 있다. 제1게이트구동부(121) 및 제2게이트구동부(125)는 표시패널(110)의 양측 비표시영역(N/A)에 GIP 구조로 형성될 수 있다.
제1게이트구동부(121) 및 제2게이트구동부(125)는 표시패널(110)의 비표시영역(N/A)에 형성된 다수의 신호전송라인(미도시)을 통해 후술될 구동제어부(140)와 연결될 수 있다. 제1게이트구동부(121) 및 제2게이트구동부(125)는 구동제어부(140)로부터 제공된 신호들에 응답하여 다수의 게이트신호를 생성하고, 이를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. 이때, 제1게이트구동부(121) 및 제2게이트구동부(125)는 각각에서 생성된 게이트신호를 다수의 게이트라인(GL)에 번갈아 출력할 수 있다.
도 6 및 도 7은 도 3에 도시된 제1게이트구동부 및 제2게이트구동부를 각각 나타내는 도면이다.
도 6을 참조하면, 제1게이트구동부(121)는 각각이 표시패널(110)의 다수의 게이트라인(GL) 중 기수 게이트라인에 대응되어 연결된 다수의 게이트 스테이지들(121-1~121-4)을 포함할 수 있다. 다수의 게이트 스테이지들(121-1~121-4) 각각은 구동제어부(140)로부터 제공된 다수의 신호들, 예컨대 제1개시신호(VST1) 및 다수의 기수 게이트클록신호(GCLK1~GCLK7)에 따라 다수의 기수 게이트신호를 생성할 수 있다. 각 게이트 스테이지들(121-1~121-4)은 다수의 트랜지스터들(미도시)을 포함할 수 있다.
다수의 게이트 스테이지들(121-1~121-4) 중 제1-1스테이지(121-1)는 제1개시신호(VST1)에 응답하여 제1게이트클록신호(GCLK1)에 따라 제1게이트신호(VG1)를 생성할 수 있다. 제1-2스테이지(121-2)는 제1개시신호(VST1)에 응답하여 제3게이트클록신호(GCLK3)에 따라 제3게이트신호(VG3)를 생성할 수 있다. 제1-3스테이지(121-3)는 제1-1스테이지(121-1)에서 출력되는 제1게이트신호(VG1)에 응답하여 제5게이트클록신호(GCLK5)에 따라 제5게이트신호(VG5)를 생성할 수 있다. 제1-4스테이지(121-4)는 제1-2스테이지(121-2)에서 출력되는 제3게이트신호(VG3)에 응답하여 제7게이트클록신호(GCLK7)에 따라 제7게이트신호(VG7)를 출력할 수 있다.
또한, 도면에 도시되지는 않았으나, 제1-5스테이지(미도시)는 제1-3스테이지(121-3)에서 출력되는 제5게이트신호(VG5)에 응답하여 제1게이트클록신호(GCLK1)에 따라 제9게이트신호(미도시)를 생성할 수 있다. 제1-6스테이지(미도시)는 제1-4스테이지(121-4)에서 출력되는 제7게이트신호(VG7)에 응답하여 제3게이트클록신호(GCLK3)에 따라 제11게이트신호(미도시)를 생성할 수 있다.
즉, 제1게이트구동부(121)의 다수의 게이트 스테이지들(121-1~121-4) 중 제1-1스테이지(121-1) 및 제1-2스테이지(121-2)는 제1개시신호(VST1)에 응답하여 각각 제1게이트신호(VG1) 및 제3게이트신호(VG3)를 생성할 수 있다. 그리고, 제1-1스테이지(121-1) 및 제1-2스테이지(121-2)를 제외한 나머지 스테이지들은, 이전 스테이지, 즉 (N-2)번째 스테이지의 출력으로부터 각각 게이트신호를 생성할 수 있다.
한편, 구동제어부(140)는 제1-1스테이지(121-1)와 제1-2스테이지(121-2) 각각에 제1게이트클록신호(GCLK1)와 제3게이트클록신호(GCLK3)를 동시에 출력할 수 있다. 이에 따라, 제1-1스테이지(121-1) 및 제1-2스테이지(121-2)는 동시에 제1게이트신호(VG1) 및 제3게이트신호(VG3)를 출력할 수 있다. 이때, 제1게이트신호(VG1)와 제3게이트신호(VG3)의 펄스 폭은 서로 다를 수 있다.
도 7을 참조하면, 제2게이트구동부(125)는 각각이 표시패널(110)의 다수의 게이트라인(GL) 중 우수 게이트라인에 대응되어 연결된 다수의 게이트 스테이지들(125-1~125-4)을 포함할 수 있다. 다수의 게이트 스테이지들(125-1~125-4) 각각은 구동제어부(140)로부터 제공된 제2개시신호(VST2) 및 다수의 우수 게이트클록신호(GCLK2~GCLK8)에 따라 다수의 우수 게이트신호를 생성할 수 있다. 각 게이트 스테이지들(125-1~125-4)은 다수의 트랜지스터들(미도시)을 포함할 수 있다.
다수의 게이트 스테이지들(125-1~125-4) 중 제2-1스테이지(125-1)는 제2개시신호(VST2)에 응답하여 제2게이트클록신호(GCLK2)에 따라 제2게이트신호(VG2)를 생성할 수 있다. 제2-2스테이지(125-2)는 제2개시신호(VST2)에 응답하여 제4게이트클록신호(GCLK4)에 따라 제4게이트신호(VG4)를 생성할 수 있다. 제2-3스테이지(125-3)는 제2-1스테이지(125-1)에서 출력되는 제2게이트신호(VG2)에 응답하여 제6게이트클록신호(GCLK6)에 따라 제6게이트신호(VG6)를 생성할 수 있다. 제2-4스테이지(125-4)는 제2-2스테이지(125-2)에서 출력되는 제4게이트신호(VG4)에 응답하여 제8게이트클록신호(GCLK8)에 따라 제8게이트신호(VG8)를 출력할 수 있다.
또한, 도면에 도시되지는 않았으나, 제1-5스테이지(미도시)는 제2-3스테이지(125-3)에서 출력되는 제4게이트신호(VG4)에 응답하여 제2게이트클록신호(GCLK2)에 따라 제10게이트신호(미도시)를 생성할 수 있다. 제2-6스테이지(미도시)는 제2-4스테이지(125-4)에서 출력되는 제8게이트신호(VG8)에 응답하여 제4게이트클록신호(GCLK4)에 따라 제12게이트신호(미도시)를 생성할 수 있다.
즉, 제2게이트구동부(125)의 다수의 게이트 스테이지들(125-1~125-4) 중 제2-1스테이지(125-1) 및 제2-2스테이지(125-2)는 제2개시신호(VST2)에 응답하여 각각 제2게이트신호(VG2) 및 제4게이트신호(VG4)를 생성할 수 있다. 그리고, 제2-1스테이지(125-1) 및 제2-2스테이지(125-2)를 제외한 나머지 스테이지들은 이전 스테이지, 즉 (N-2)번째 스테이지의 출력으로부터 각각 게이트신호를 생성할 수 있다.
구동제어부(140)는 제2-1스테이지(125-1)와 제2-2스테이지(125-2) 각각에 제2게이트클록신호(GCLK2)와 제4게이트클록신호(GCLK4)를 동시에 출력할 수 있다. 이에 따라, 제2-1스테이지(125-1)와 제2-2스테이지(125-2)는 동시에 제2게이트신호(VG2)와 제4게이트신호(VG4)를 출력할 수 있다. 이때, 제2게이트신호(VG2)와 제4게이트신호(VG4)의 폭은 서로 다를 수 있다.
다시 도 3을 참조하면, 데이터구동부(130)는 구동제어부(140)에서 제공된 데이터제어신호(DCS)에 응답하여 영상데이터(DATA)로부터 데이터신호를 생성할 수 있다. 데이터신호는 표시패널(110)의 다수의 데이터라인(DL)을 통해 표시영역(A/A)의 각 화소(P)에 출력될 수 있다.
데이터구동부(130)는 감마전압생성부(미도시)를 더 포함할 수 있다. 감마전압생성부는 정극성(+) 또는 부극성(-)의 감마전압을 생성할 수 있다. 데이터구동부(130)는 데이터제어신호(DCS) 중 극성제어신호(POL)에 따라 영상데이터(DATA)의 계조레벨에 대응되는 정극성(+) 또는 부극성(-)의 감마전압을 선택하고, 선택된 감마전압을 데이터신호로 각 데이터라인(DL)으로 출력할 수 있다.
구동제어부(140)는 제1게이트구동부(121), 제2게이트구동부(125) 및 데이터구동부(130)의 동작을 제어할 수 있다. 구동제어부(140)는 타이밍제어부(150) 및 클록생성부(160)를 포함할 수 있다.
타이밍제어부(150)는 외부시스템(미도시)으로부터 제공된 타이밍신호(TS)로부터 내부클록신호(CLK), 게이트제어신호(GCS1, GCS2) 및 데이터제어신호(DCS)를 생성할 수 있다. 내부클록신호(CLK) 및 게이트제어신호(GCS1, GCS2)의 개시신호(VST)는 후술될 클록생성부(160)로 출력될 수 있다. 게이트제어신호(GCS1, GCS2)는 제1게이트구동부(121) 및 제2게이트구동부(125)로 출력될 수 있다. 데이터제어신호(DCS)는 데이터구동부(130)로 출력될 수 있다.
또한, 타이밍제어부(150)는 외부시스템에서 입력된 영상신호(RGB)를 표시패널(110)의 해상도에 따라 정렬하고, 이에 따른 영상데이터(DATA)를 생성할 수 있다. 영상데이터(DATA)는 데이터제어신호(DCS)와 함께 데이터구동부(130)로 출력될 수 있다.
클록생성부(160)는 타이밍제어부(150)로부터 제공된 내부클록신호(CLK) 및 개시신호(VST)로부터 다수의 기수 게이트클록신호(GCLK_O) 및 다수의 우수 게이트클록신호(GCLK_E)를 생성할 수 있다. 다수의 기수 게이트클록신호(GCLK_O)는 개시신호(VST)와 함께 제1게이트구동부(121)로 출력될 수 있다. 다수의 우수 게이트클록신호(GCLK_E)는 개시신호(VST)와 함께 제2게이트구동부(125)로 출력될 수 있다.
도 4 및 도 5는 도 3에 도시된 클록생성부를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 클록생성부(160)는 제어유닛(170) 및 생성유닛(180)을 포함할 수 있다.
제어유닛(170)은 타이밍제어부(150)에서 제공된 개시신호, 예컨대 제1개시신호(VST1) 및 제2개시신호(VST2)에 따라 다수의 제어신호들, 예컨대 하나 이상의 변조신호(MC) 및 출력제어신호(OC1, OC2)를 생성할 수 있다. 제어유닛(170)은 변조부(171) 및 출력제어부(173)를 포함할 수 있다.
변조부(171)는 제1개시신호(VST1) 및 제2개시신호(VST2)에 응답하여 펄스 폭(pulse width)을 변조하기 위한 변조신호(MC)를 생성할 수 있다. 변조신호(MC)는 생성유닛(180)으로 출력될 수 있다.
출력제어부(173)는 제1개시신호(VST1) 및 제2개시신호(VST2)에 응답하여 다수의 기수 게이트클록신호(GCLK_O) 및 다수의 우수 게이트클록신호(GCLK_E) 각각의 출력시점을 제어하는 제1출력제어신호(OC1) 및 제2출력제어신호(OC2)를 생성할 수 있다. 제1출력제어신호(OC1)는 생성유닛(180)의 제1클록생성부(181)로 출력될 수 있다. 제2출력제어신호(OC2)는 생성유닛(180)의 제2클록생성부(183)로 출력될 수 있다.
생성유닛(180)은 타이밍제어부(150)에서 제공된 내부클록신호, 예컨대 제1클록신호(CLK1) 및 제2클록신호(CLK2)에 따라 다수의 기수 게이트클록신호(GCLK_O) 및 다수의 우수 게이트클록신호(GCLK_E)를 각각 생성하여 출력할 수 있다. 생성유닛(180)은 제1클록생성부(181) 및 제2클록생성부(183)를 포함할 수 있다.
또한, 생성유닛(180)은 제어유닛(170)으로부터 출력된 변조신호(MC)에 따라 다수의 기수 게이트클록신호(GCLK_O) 및 다수의 우수 게이트클록신호(GCLK_E) 중 적어도 하나의 펄스 폭을 변조하여 출력할 수 있다.
또한, 생성유닛(180)은 제어유닛(170)으로부터 출력된 제1출력제어신호(OC1) 및 제2출력제어신호(OC2)에 따라 다수의 기수 게이트클록신호(GCLK_O) 중 인접된 적어도 한 쌍의 신호의 출력시점을 조절하거나 또는 다수의 우수 게이트클록신호(GCLK_E) 중 인접된 적어도 한 쌍의 신호의 출력시점을 조절하여 출력할 수 있다.
도 4 및 도 5를 참조하면, 제1클록생성부(181) 및 제2클록생성부(183) 각각은 다수의 클록 스테이지들(181-1~181-4, 183-1~183-4)을 포함할 수 있다. 제1클록생성부(181) 및 제2클록생성부(183)의 다수의 클록 스테이지들(181-1~181-4, 183-1~183-4)은 제1클록신호(CLK1) 및 제2클록신호(CLK2)에 응답하여 다수의 기수 게이트클록신호(GCLK_O) 및 다수의 우수 게이트클록신호(GCLK_E), 예컨대 제1게이트클록신호(GCLK1) 내지 제8게이트클록신호(GCLK8)를 생성할 수 있다.
또한, 제1클록생성부(181) 및 제2클록생성부(183)의 다수의 클록 스테이지들(181-1~181-4, 183-1~183-4)은 변조신호(MC)에 응답하여 제1게이트클록신호(GCLK1) 내지 제8게이트클록신호(GCLK8) 중 적어도 하나의 클록신호의 폭을 변조할 수 있다.
또한, 제1클록생성부(181) 및 제2클록생성부(183)의 다수의 클록 스테이지들(181-1~181-4, 183-1~183-4)은 제1출력제어신호(OC1) 및 제2출력제어신호(OC2)에 응답하여 제1게이트클록신호(GCLK1) 내지 제8게이트클록신호(GCLK8) 중 적어도 한 쌍의 클록신호의 출력시점을 제어할 수 있다.
도 8은 도 3에 도시된 클록생성부의 동작을 나타내는 도면이다.
도 4, 도 5 및 도 8을 참조하면, 제1클록생성부(181)의 다수의 클록 스테이지들(181-1~181-4)은 제1클록신호(CLK1) 및 제2클록신호(CLK2)에 응답하여 다수의 기수 게이트클록신호(GCLK_O)를 생성할 수 있다. 제2클록생성부(183)의 다수의 클록 스테이지들(183-1~183-4)은 제1클록신호(CLK1) 및 제2클록신호(CLK2)에 응답하여 다수의 우수 게이트클록신호(GCLK_E)를 생성할 수 있다.
여기서, 제1클록신호(CLK1)는 제1개시신호(VST1)의 폴링에지(falling edge)에 응답하여 제1클록생성부(181) 및 제2클록생성부(183)로 출력된다. 제2클록신호(CLK2)는 제2개시신호(VST2)의 폴링에지에 응답하여 제1클록생성부(181) 및 제2클록생성부(183)로 출력된다.
제1클록생성부(181)의 다수의 클록 스테이지들(181-1~181-4) 중 제1-1스테이지(181-1)는 제1클록신호(CLK1)의 폴링에지에 응답하여 제1게이트클록신호(GCLK1)를 생성할 수 있다. 제1-2스테이지(181-2)는 제1클록신호(CLK1)의 폴링에지에 응답하여 제3게이트클록신호(GCLK3)를 생성할 수 있다. 제1-3스테이지(181-3)는 제1-1스테이지(181-1)에서 출력되는 제1게이트클록신호(GCLK1)의 폴링에지에 응답하여 제5게이트클록신호(GCLK5)를 생성할 수 있다. 제1-4스테이지(181-4)는 제1-2스테이지(181-2)에서 출력되는 제3게이트클록신호(GCLK3)의 폴링에지에 응답하여 제7게이트클록신호(GCLK7)를 생성할 수 있다.
제1클록생성부(181)의 제1-1스테이지(181-1)는 변조신호(MC)에 응답하여 첫번째 제1게이트클록신호(GCLK1)의 펄스 폭을 나머지 게이트클록신호들의 펄스 폭보다 대략 1/2배로 감소시켜 생성할 수 있다.
예컨대, 제1-1스테이지(181-1)는 시간 t0~t2동안 제1레벨의 첫번째 제1게이트클록신호(GCLK1)를 출력하고, 시간 t6~t10동안 제1레벨의 두번째 제1게이트클록신호(GCLK1)를 출력할 수 있다. 이때, 첫번째 제1게이트클록신호(GCLK1)는 두번째 제1게이트클록신호(GCLK1)보다 1/2배로 감소된 펄스 폭을 가질 수 있다.
또한, 제1클록생성부(181)의 제1-1스테이지(181-1) 및 제1-2스테이지(181-2)는 제1출력제어신호(OC1)에 응답하여 시간 t0에서 첫번째 제1게이트클록신호(GCLK1)와 첫번째 제3게이트클록신호(GCLK3)를 동시에 출력할 수 있다. 이때, 첫번째 제1게이트클록신호(GCLK1)는 변조신호(MC)에 의해 첫번째 제3게이트클록신호(GCLK3)보다 1/2배로 감소된 펄스 폭을 가질 수 있다.
제2클록생성부(183)의 다수의 클록 스테이지들(183-1~183-4) 중 제2-1스테이지(183-1)는 제1클록신호(CLK1)의 폴링에지에 응답하여 제2게이트클록신호(GCLK2)를 생성할 수 있다. 제2-2스테이지(183-2)는 제1클록신호(CLK1)의 폴링에지에 응답하여 제4게이트클록신호(GCLK4)를 생성할 수 있다. 제2-3스테이지(183-3)는 제2-1스테이지(183-1)에서 출력되는 제2게이트클록신호(GCLK2)의 폴링에지에 응답하여 제6게이트클록신호(GCLK6)를 생성할 수 있다. 제2-4스테이지(183-4)는 제2-2스테이지(183-2)에서 출력되는 제4게이트클록신호(GCLK4)의 폴링에지에 응답하여 제8게이트클록신호(GCLK8)를 생성할 수 있다.
제2클록생성부(183)의 제2-1스테이지(183-1)는 변조신호(MC)에 응답하여 첫번째 제2게이트클록신호(GCLK2)의 펄스 폭을 나머지 게이트클록신호들의 펄스 폭보다 대략 1/2배로 감소시킬 수 있다.
예컨대, 제2-1스테이지(183-1)는 시간 t1~t3동안 제1레벨의 첫번째 제2게이트클록신호(GCLK2)를 출력하고, 시간 t8~t12동안 제1레벨의 두번째 제2게이트클록신호(GCLK2)를 출력할 수 있다. 이때, 첫번째 제2게이트클록신호(GCLK2)는 두번째 제2게이트클록신호(GCLK2)보다 1/2배로 감소된 펄스 폭을 가질 수 있다.
또한, 제2클록생성부(183)의 제2-1스테이지(183-1) 및 제2-2스테이지(183-2)는 제2출력제어신호(OC2)에 응답하여 시간 t1에서 첫번째 제2게이트클록신호(GCLK2)와 첫번째 제4게이트클록신호(GCLK4)를 동시에 출력할 수 있다. 이때, 첫번째 제2게이트클록신호(GCLK2)는 변조신호(MC)에 의해 첫번째 제4게이트클록신호(GCLK4)보다 1/2배로 감소된 펄스 폭을 가질 수 있다.
이와 같이, 본 실시예의 클록생성부(160)는 타이밍제어부(150)에서 제공된 제1클록신호(CLK1) 및 제2클록신호(CLK2)에 따라 다수의 게이트클록신호, 예컨대 제1게이트클록신호(GCLK1) 내지 제8게이트클록신호(GCLK8)를 각각 하나 이상 출력할 수 있다.
이때, 클록생성부(160)는 표시장치(100)의 1프레임 동작 동안, 변조신호(MC)에 따라 첫번째 제1게이트클록신호(GCLK1) 및 첫번째 제2게이트클록신호(GCLK2) 각각의 펄스 폭을 나머지 게이트클록신호들 보다 대략 1/2로 감소되도록 변조하여 출력할 수 있다. 펄스 폭이 변조된 제1게이트클록신호(GCLK1) 및 제2게이트클록신호(GCLK2)는 표시장치(100)의 1프레임 동작 동안 1번 출력될 수 있다.
또한, 클록생성부(160)는 제1개시신호(VST1) 및 제2개시신호(VST2)에 따라 제1게이트클록신호(GCLK1) 내지 제8게이트클록신호(GCLK8)를 순차적으로 출력할 수 있다.
이때, 클록생성부(160)는 표시장치(100)의 1프레임 동작 동안, 제1출력제어신호(OC1)에 따라 첫번째 제1게이트클록신호(GCLK1)와 첫번째 제3게이트클록신호(GCLK3)를 동시에 출력하고, 제2출력제어신호(OC2)에 따라 첫번째 제2게이트클록신호(GCLK2)와 첫번째 제4게이트클록신호(GCLK4)를 동시에 출력할 수 있다. 첫번째 제1게이트클록신호(GCLK1)와 첫번째 제3게이트클록신호(GCLK3) 및 첫번째 제2게이트클록신호(GCLK2)와 첫번째 제4게이트클록신호(GCLK4)는 표시장치(100)의 1프레임 동작 동안 1번 동시에 출력될 수 있다.
제1게이트구동부(121)는 클록생성부(160)에서 제공된 제1개시신호(VST1) 및 다수의 기수 게이트클록신호(GCLK_O), 즉 제1게이트클록신호(GCLK1), 제3게이트클록신호(GCLK3), 제5게이트클록신호(GCLK5) 및 제7게이트클록신호(GCLK7)에 응답하여 다수의 기수 게이트신호를 생성할 수 있다.
여기서, 제1게이트구동부(121)는 첫번째 제1게이트클록신호(GCLK1) 및 첫번째 제3게이트클록신호(GCLK3)에 응답하여, 표시장치(100)의 1프레임 동작 동안 첫번째 제1게이트신호와 첫번째 제3게이트신호를 동시에 생성할 수 있다.
또한, 제1게이트구동부(121)는 펄스 폭이 감소된 첫번째 제1게이트클록신호(GCLK1)에 응답하여, 표시장치(100)의 1프레임 동작 동안 첫번째 제1게이트신호의 폭을 감소시켜 생성할 수 있다. 예컨대, 첫번째 제1게이트신호는 나머지 게이트신호들에 비해 대략 1/2의 펄스 폭으로 생성될 수 있다.
제2게이트구동부(125)는 클록생성부(160)에서 제공된 제2개시신호(VST2) 및 다수의 우수 게이트클록신호(GCLK_E), 즉 제2게이트클록신호(GCLK2), 제4게이트클록신호(GCLK4), 제6게이트클록신호(GCLK6) 및 제8게이트클록신호(GCLK8)에 응답하여 다수의 우수 게이트신호를 생성할 수 있다.
여기서, 제2게이트구동부(125)는 첫번째 제2게이트클록신호(GCLK2) 및 첫번째 제4게이트클록신호(GCLK4)에 응답하여, 표시장치(100)의 1프레임 동작 동안 첫번째 제2게이트신호와 첫번째 제4게이트신호를 동시에 생성할 수 있다.
또한, 제2게이트구동부(125)는 펄스 폭이 감소된 첫번째 제2게이트클록신호(GCLK2)에 응답하여, 표시장치(100)의 1프레임 동작 동안 첫번째 제2게이트신호의 폭을 감소시켜 생성할 수 있다. 예컨대, 첫번째 제2게이트신호는 나머지 게이트신호들에 비해 대략 1/2의 펄스 폭으로 생성될 수 있다.
상술한 바와 같이, 본 발명의 표시장치(100)는 구동제어부(140)로부터 표시패널(110)의 비표시영역(N/A)에 구성된 제1게이트구동부(121) 및 제2게이트구동부(125) 각각에 1개의 개시신호(VST1, VST2) 및 4개의 게이클록신호(GCLK1~GCLK8)를 출력할 수 있다.
이에 따라, 본 발명의 표시장치(100)에서는, 표시패널(110)의 비표시영역(N/A)에서 구동제어부(140)와 각 게이트구동부(121, 125) 사이를 연결하는 신호전송라인의 수가 감소될 수 있다. 따라서, 본 발명의 표시장치(100)는 종래의 표시장치와 대비하여 표시패널(110)의 비표시영역(N/A)의 폭을 감소시켜 내로우 베젤을 구현할 수 있다.
또한, 본 발명의 표시장치(100)에서는 구동제어부(140)로부터 각 게이트구동부(121, 125)로 출력되는 신호의 수가 감소된다. 이에 따라, 본 발명의 표시장치(100)는 종래의 표시장치와 대비하여 구동제어부(140)의 출력단자 수가 증가되는 것을 방지할 수 있어 제조비용을 절감할 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 표시장치 110: 표시패널
120: 게이트구동부 130: 데이터구동부
150: 타이밍제어부 160: 클록생성부
171: 변조부 173: 출력제어부
181: 제1클록생성부 183: 제2클록생성부

Claims (12)

  1. 표시패널의 양측 비표시영역에 각각 배치된 제1게이트구동부 및 제2게이트구동부;
    제1개시신호 및 다수의 기수 게이트클록신호를 상기 제1게이트구동부로 출력하고, 제2개시신호 및 다수의 우수 게이트클록신호를 상기 제2게이트구동부로 출력하는 클록생성부를 포함하고,
    상기 클록생성부는,
    상기 다수의 기수 게이트클록신호 중 인접된 적어도 한 쌍의 기수 게이트클록신호를 동시에 출력하고, 상기 다수의 우수 게이트클록신호 중 인접된 적어도 한 쌍의 우수 게이트클록신호를 동시에 출력하는 표시장치.
  2. 제1항에 있어서, 상기 클록생성부는,
    상기 제1개시신호 및 상기 제2개시신호에 응답하여 각각 제1출력제어신호 및 제2출력제어신호를 생성하는 출력제어부;
    내부클록신호로부터 상기 다수의 기수 게이트클록신호를 생성하고, 상기 제1출력제어신호에 응답하여 상기 다수의 기수 게이트클록신호 중 제1게이트클록신호 및 제3게이트클록신호를 동시에 출력하는 제1클록생성부; 및
    상기 내부클록신호로부터 상기 다수의 우수 게이트클록신호를 생성하고, 상기 제2출력제어신호에 응답하여 상기 다수의 우수 게이트클록신호 중 제2게이트클록신호 및 제4게이트클록신호를 동시에 출력하는 제2클록생성부를 포함하는 표시장치.
  3. 제2항에 있어서, 상기 제1클록생성부는,
    상기 제1개시신호에 응답하여 상기 제1게이트클록신호를 생성하는 제1-1스테이지;
    상기 제1개시신호에 응답하여 상기 제3게이트클록신호를 생성하는 제1-2스테이지;
    상기 제1게이트클록신호에 응답하여 제5게이트클록신호를 생성하는 제1-3스테이지; 및
    상기 제3게이트클록신호에 응답하여 제7게이트클록신호를 생성하는 제1-4스테이지를 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 제1-1스테이지 및 상기 제1-2스테이지는,
    상기 표시패널의 1프레임 동작 동안, 상기 제1출력제어신호에 응답하여 첫번째 제1게이트클록신호 및 첫번째 제3게이트클록신호를 동시에 출력하는 표시장치.
  5. 제2항에 있어서, 상기 제2클록생성부는,
    상기 제2개시신호에 응답하여 상기 제2게이트클록신호를 생성하는 제2-1스테이지;
    상기 제2개시신호에 응답하여 상기 제4게이트클록신호를 생성하는 제2-2스테이지;
    상기 제2게이트클록신호에 응답하여 제6게이트클록신호를 생성하는 제2-3스테이지; 및
    상기 제4게이트클록신호에 응답하여 제8게이트클록신호를 생성하는 제2-4스테이지를 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제2-1스테이지 및 상기 제2-2스테이지는,
    상기 표시패널의 1프레임 동작 동안, 상기 제2출력제어신호에 응답하여 첫번째 제2게이트클록신호 및 첫번째 제4게이트클록신호를 동시에 출력하는 표시장치.
  7. 제2항에 있어서,
    상기 클록생성부는, 상기 제1개시신호 및 상기 제2개시신호에 응답하여 변조신호를 생성하는 변조부를 더 포함하고,
    상기 제1클록생성부는 상기 변조신호에 응답하여 상기 제1게이트클록신호의 펄스 폭을 변조시켜 출력하고,
    상기 제2클록생성부는 상기 변조신호에 응답하여 상기 제2게이트클록신호의 펄스 폭을 변조시켜 출력하는 표시장치.
  8. 제7항에 있어서,
    상기 제1클록생성부 및 상기 제2클록생성부는,
    상기 표시패널의 1프레임 동작 동안, 상기 변조신호에 응답하여 첫번째 제1게이트클록신호 및 첫번째 제2게이트클록신호 각각의 펄스 폭을 변조시켜 출력하는 표시장치.
  9. 제7항에 있어서,
    상기 제1클록생성부는,
    상기 첫번째 제1게이트클록신호의 펄스 폭을 나머지 기수 게이트클록신호의 펄스 폭보다 1/2배로 감소시켜 출력하는 표시장치.
  10. 제7항에 있어서,
    상기 제2클록생성부는,
    상기 첫번째 제2게이트클록신호의 펄스 폭을 나머지 우수 게이트클록신호의 펄스 폭보다 1/2배로 감소시켜 출력하는 표시장치.
  11. 제1항에 있어서,
    상기 제1게이트구동부는,
    상기 제1개시신호에 응답하여 상기 다수의 기수 게이트클록신호로부터 다수의 기수 게이트신호를 생성하여 출력하되,
    상기 표시패널의 1프레임 동작 동안, 상기 다수의 기수 게이트신호 중 첫번째 제1게이트신호 및 첫번째 제3게이트신호를 동시에 출력하는 표시장치.
  12. 제1항에 있어서,
    상기 제2게이트구동부는,
    상기 제2개시신호에 응답하여 상기 다수의 우수 게이트클록신호로부터 다수의 우수 게이트신호를 생성하여 출력하되,
    상기 표시패널의 1프레임 동작 동안, 상기 다수의 우수 게이트신호 중 첫번째 제2게이트신호 및 첫번째 제4게이트신호를 동시에 출력하는 표시장치.
KR1020160097383A 2016-07-29 2016-07-29 표시장치 KR102509509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097383A KR102509509B1 (ko) 2016-07-29 2016-07-29 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097383A KR102509509B1 (ko) 2016-07-29 2016-07-29 표시장치

Publications (2)

Publication Number Publication Date
KR20180013532A true KR20180013532A (ko) 2018-02-07
KR102509509B1 KR102509509B1 (ko) 2023-03-10

Family

ID=61203997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097383A KR102509509B1 (ko) 2016-07-29 2016-07-29 표시장치

Country Status (1)

Country Link
KR (1) KR102509509B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341261A (zh) * 2020-04-14 2020-06-26 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、信号驱动电路及显示装置
KR20210156694A (ko) 2020-06-18 2021-12-27 변정훈 운행식 광범위 영농 복합 살포기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147203A (ko) * 2013-06-18 2014-12-30 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20150038948A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150134454A (ko) * 2014-05-21 2015-12-02 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147203A (ko) * 2013-06-18 2014-12-30 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20150038948A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150134454A (ko) * 2014-05-21 2015-12-02 엘지디스플레이 주식회사 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341261A (zh) * 2020-04-14 2020-06-26 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、信号驱动电路及显示装置
CN111341261B (zh) * 2020-04-14 2022-06-17 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、信号驱动电路及显示装置
KR20210156694A (ko) 2020-06-18 2021-12-27 변정훈 운행식 광범위 영농 복합 살포기

Also Published As

Publication number Publication date
KR102509509B1 (ko) 2023-03-10

Similar Documents

Publication Publication Date Title
US10643563B2 (en) Display device
KR102461392B1 (ko) Oled 표시패널 및 oled 표시장치
US11308872B2 (en) OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
US7839374B2 (en) Liquid crystal display device and method of driving the same
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
US10453417B2 (en) Driver circuit
US11127364B2 (en) Display apparatus
US10621940B2 (en) Display device
JP5538765B2 (ja) 液晶表示装置
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20160033351A (ko) 표시장치
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20140147203A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
US10565952B1 (en) GOA circuit and liquid crystal display device
JP2010102266A (ja) 液晶表示装置およびその駆動方法
KR20190036447A (ko) 표시패널과 이를 이용한 oled 표시 장치
US20070211005A1 (en) Gamma voltage generator
KR102509509B1 (ko) 표시장치
US10825411B2 (en) Shutdown signal generation circuit and display apparatus
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20220096468A (ko) 게이트 드라이버를 갖는 디스플레이 장치
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR102168822B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant