CN112509529A - 一种显示面板和显示装置 - Google Patents

Abstract

本申请公开了一种显示面板和显示装置，所述显示面板包括驱动电路，所述驱动电路包括：多条数据线；多条栅极线，所述栅极线和所述数据线互相交错；多个像素，分别由对应的数据线和栅极线驱动；分时控制电路，控制同一行像素中的不同像素的充电时间；源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线；其中，在一条所述栅极线的打开周期内，同一个所述源极输出端分别通过所述分时控制电路，分时输出数据信号到两条所述数据线以对两条所述数据线对应的所述像素分时进行充电，栅极线数量和栅极驱动芯片相对常规机种保持不变，则相当于双栅极架构来说节约了栅极线数量和栅极驱动芯片的成本。

Description

一种显示面板和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

通常，TFT-LCD的阵列基板中具有两种架构，一种为常规(normal)架构，即数据线条数为4096条，栅极线条数为768条；另一种为双栅线(Dual gate)架构，与常规架构相比，双栅线架构增加了栅极线的数量，减少了数据线的数量，进而减少了用以向数据线传输像素数据的源极驱动芯片的数量，增加了栅极驱动芯片的数量，由于市面上源极驱动芯片的价格高于栅极驱动芯片，因此与常规架构相比，采用双栅线架构的成本更低。

高清液晶显示机种通常采用另一种为双栅线(Dual gate)架构，需要两颗768通道的栅极驱动芯片，成本还是比较高，在保证充电时间的前提下，减少栅极芯片的输出通道是亟待解决的问题。

发明内容

本申请的目的是提供一种在源极驱动芯片减半的同时，栅极线和栅极驱动芯片没有加倍的显示面板和显示装置。

本申请公开了一种显示面板，包括所述显示面板包括驱动电路，所述驱动电路：多条数据线；多条栅极线，所述栅极线和所述数据线互相交错成矩阵排列；多个像素，分别由对应的数据线和栅极线驱动；分时控制电路；栅极驱动芯片，包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线；以及源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线；其中，在一条所述栅极线的打开周期内，同一个所述源极输出端通过所述分时控制电路，分时输出数据信号到两条所述数据线，两条所述数据线分时为对应的像素分时进行充电。

可选的，所述分时控制电路包括第一开关电路、第二开关电路以及多个开关管；第n个所述源极输出端分别连接于第2n-1数据线和第2n条数据线，所述第n个源极输出端分别通过所述开关管输出数据信号到所述第2n-1数据线和第2n条数据线；所有的所述第2n-1条数据线对应的所述开关管的控制端连接于所述第一开关电路，所有的所述第2n条数据线对应的所述开关管的控制端连接于所述第二开关电路；其中，在一条所述栅极线的打开周期内，对应的一个所述源极输出端分别通过所述第一开关电路和第二开关电路，将所述第n个源极输出端输出的数据信号通过对应的所述开关管分时输出到所述第2n-1数据线和第2n条数据线；n为大于等于1的自然数。

可选的，每个所述像素包括多个同行设置的子像素；同一条所述数据线连接于对应的同一列所述像素中的所有子像素；同一条所述栅极线连接于对应的同一行所述像素中的所有子像素。

可选的，所述第一开关电路接收第一控制信号，所述第二开关电路接收第二控制信号，所述第一控制信号和第二控制信号均为脉冲控制信号；在一条所述栅极线的打开周期内，所述第一控制信号和第二控制信号均具有一个高电平周期；当所述第一控制信号处于高电平周期时，所述第二控制信号处于低电平周期，且当所述第二控制信号处于高电平周期时，所述第一控制信号处于低电平周期。

可选的，所述第一开关电路和第二开关电路打开时间的时长之和小于一行扫描线的开启时间；每一个所述栅极线的打开周期内，包括持续连接的第一时间段，第二时间段，第三时间段和第四时间段；所述第一控制信号在第二时间段内为高电平；所述第二控制信号在第四时间段内为高电平。

可选的，所述栅极驱动芯片接收帧开启信号以及时钟信号，所述源极驱动芯片接收极性反转信号、低电压差分信号和数据锁存信号；所述第一开关电路与所述第二开关电路根据所述数据锁存信号的上升沿来确定开启时间。

可选的，所述驱动电路还包括时序控制电路和电平转换器，所述时序控制电路与所述电平转换器耦接，所述时序控制电路输出第一预备控制信号和第二预备控制信号给所述电平转换器，所述电平转换器将所述第一预备控制信号和第二预备控制信号转换为所述第一控制信号和第二控制信号对应输出给所述分时控制电路的第一开关电路和第二开关电路。

可选的，所述显示面板划分为显示区和非显示区，所述分时控制电路设置在非显示区。

本申请还公开了一种显示面板，划分为显示区和非显示区，所述显示面板包括驱动电路，所述驱动电路包括：多条数据线；多条栅极线，所述栅极线和所述数据线互相交错；多个像素，分别由对应的数据线和栅极线驱动；分时控制电路，控制同一行像素中的不同像素的充电时间；栅极驱动芯片，包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线；以及源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线；每个所述像素包括多个同行设置的R子像素、B子像素和G子像素；同一条所述数据线对应连接与同一列像素中所有的所述R子像素或B子像素或G子像素；

所述分时控制电路设置在所述非显示区内，所述分时控制电路包括接收第一控制信号的第一开关电路、接收第二控制信号的第二开关电路以及多个开关管；所述第一控制信号和第二控制信号均为脉冲控制信号；每个开关管的输出端对应连接到每条数据线的输入端，所述R子像素、B子像素和G子像素对应的数据线中的第2n条数据线以及第2n-1条数据线对应的开关管的输入端同时连接到同一个所述源极输出端；

其中，所述第一控制信号和第二控制信号均只具有一个高电平周期，所述第一控制信号的高电平周期与所述第二控制信号的高电平周期处于不同时段，在一条所述栅极线的打开周期内，所述第一开关电路和所述第二开关电路分时导通对应的所述开关管，以分时输出所述源极驱动芯片的数据信号到两条所述数据线对所述数据线对应的像素进行充电；n为大于等于1的自然数。

本申请还公开了一种显示装置，所述显示装置包括如上任一所述的显示面板。

相对于使用双栅极线分别给同一行像素充电的方案来说，本申请在源极驱动芯片减半的同时，栅极线数量和栅极驱动芯片相对常规机种保持不变，只使用一颗具有768通道的栅极驱动芯片，通过设置一个分时控制电路，给同一行栅极线对应的像素分开进行充电，故相对于双栅极架构来说，减少了栅极驱动芯片的数量和栅极线的数量以及面板制作成本，通过减少栅极线的数量还可以增加整个显示面板的透光率。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的一实施例的显示装置的示意图；

图2是本申请的一实施例的显示面板的示意图；

图3是本申请的一实施例的分时控制电路的示意图；

图4是本申请的一实施例的显示面板的驱动系统架构的示意图；

图5是本申请的一实施例的显示面板的驱动时序的示意图。

其中，100、显示面板；110、显示区；120、非显示区；200、驱动电路；210、数据线；220、栅极线；230、像素；240、分时控制电路；241、第一开关电路；242、第二开关电路；243、开关管；250、栅极驱动芯片；260、源极驱动芯片；270、时序控制电路；280、电平转换器；300、显示装置；SW1、第一控制信号；SW2、第二控制信号；T_SW1、第一预备控制信号；T_SW1、第二预备控制信号。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1至图2所示，作为本申请的一实施例，公开了一种显示装置，所述显示装置包括显示面板100；所述显示面板100包括驱动电路200，所述驱动电路200包括多条数据线210、多条栅极线220和多个像素230，所述栅极线220和所述数据线210互相交错，每个所述像素230分别由对应的数据线210和栅极线220驱动，所述像素230在显示面板100上成多行多列排布；所述驱动电路200还包括分时控制电路240，控制同一行像素230中的不同像素230的充电时间；栅极驱动芯片250，包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线220；以及源极驱动芯片260，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路240连接于两条所述数据线210；其中，在一条所述栅极线220的打开周期内，同一个所述源极输出端分别通过所述分时控制电路240，分时输出数据信号到两条所述数据线210以对两条所述数据线210对应的像素230分时进行充电，在一条栅极线220的开启时间内，通过分时控制电路240分别给一行栅极线220连接的所有像素230分时进行充电。

在有效充电时间内，一行栅极线220对应的所有像素230分两次全部完成充电，如此栅极线220不需要进行加倍设置，栅极驱动芯片250也只需要一颗就足够，减少了栅极线220的数量，可以增加显示面板100的透过率，减少栅极驱动芯片250芯片可以进一步减少面板的制作成本。

如图3所示，为了方便控制同一行扫描线对应的像素230的充电开启时间，所述分时控制电路240包括第一开关电路241、第二开关电路242以及多个开关管243；第n个所述源极输出端分别连接于第2n-1数据线210和第2n条数据线210，所述第n个源极输出端分别通过所述开关管243输出数据信号到所述第2n-1数据线210和第2n条数据线210；所有的所述第2n-1条数据线210对应的所述开关管243的控制端连接于所述第一开关电路241，所有的所述第2n条数据线210对应的所述开关管243的控制端连接于所述第二开关电路242；其中，在一条所述栅极线220的打开周期内，对应的一个所述源极输出端分别通过所述第一开关电路241和第二开关电路242，将所述第n个源极输出端输出的数据信号通过对应的所述开关管243分时输出到所述第2n-1数据线210和第2n条数据线210；n为大于等于1的自然数；所述分时控制电路240设置在玻璃上的非显示区120，源极驱动芯片260的每1个输出通道通过2个NMOS连接到相邻2条数据线，再将奇数条数据线上的NMOS的Gate极连接在一起，通过SW1控制；将偶数条数据线上的NMOS的Gate极连接在一起，通过SW2控制；

当然，不仅仅只限于奇数行和偶数行的区分，一条栅极线220对应的所有像素230所对应的数据线210也可以分别通过N-MOS管任意两两连接至同一个源极输出端，已经两两连接的数据线的任意一条数据线不能再与其他数据线进行两两连接，如此通过分时控制开启开关管243，也能达到最终的充电效果，当然为了方便控制，分时控制电路的两个开关管对应的数据线不宜距离太远。

进一步的，每个所述像素230包括多个同行设置的子像素230，所述子像素230包括R子像素230、G子像素230和B子像素230；所述第2n-1条数据线210连接于第2n-1列子像素230中所有的子像素230，所述第2n行数据线210连接于第2n列子像素230中所有的子像素230；第n行栅极线220连接于对应的第n行子像素230中的所有子像素230，每一行栅极线220开启后，此行栅极线220对应的子像素230通过分时控制电路240进行充电，比如第一行栅极线G1开启时间内，分时控制电路240先给第2n-1列中的子像素230进行充电，然后再给第2n列中的子像素230进行充电。

如图4所示，所述栅极驱动芯片250接收帧开启信号以及时钟信号，所述源极驱动芯片260接收极性反转信号(polarity inversion signal for sorc edriver，简称POL)、低电压差分信号(LVDS)和数据锁存信号(TP)；所述数据锁存器控制信号的上升沿锁存输入到S-IC的数据，下降沿控制锁存的数据向面板释放；所述驱动电路200包括时序控制电路270和电平转换器280，所述时序控制电路270输出第一预备控制信号和第二预备控制信号，通过所述电平转换器280转换为所述第一控制信号和第二控制信号。

具体的，时序控制电路270接收LVDS信号，经过转换后以mini-LVDS信号格式输出给源极驱动芯片260，另外也输出TP、POL等时序控制信号给源极驱动芯片260，源极驱动芯片260输出经分时控制电路240后再输出至显示面板内的数据线210；时序控制电路270也输出STV、CKV等控制信号给栅极驱动芯片250，源极驱动芯片260再输出逐级打开栅极线220的扫描信号至显示面板内。

另外，时序控制电路270还输出T_SW1及T_SW2给电平转换器280(Level shifter)，转换更高电压准位的SW1及SW2信号，分时打开分时控制电路240中奇数行和偶数行上的数据线210上的NMOS管，源极驱动芯片260的输出端则相应地分时对奇数行和偶数行数据线210上的子像素230充电。

所述第一开关电路241接收第一控制信号，所述第二开关电路242接收第二控制信号，所述第一控制信号和第二控制信号均为脉冲控制信号；在一条所述栅极线220的打开周期内，所述第一控制信号和第二控制信号均具有一个高电平周期；当所述第一控制信号处于高电平周期时，所述第二控制信号处于低电平周期，而当所述第二控制信号处于高电平周期时，所述第一控制信号处于低电平周期；其中，在保证像素充电时间的情况下，所述第一控制信号高电平的周期的时长与所述第二控制信号的高电平周期的时长相等，当然可以根据显示面板的具体显示情况进行调整成不相等，例如当显示面板的某处存在显示不均的情况，可以将此处的较暗的部分充电时间延长，那么如果此处对应所述第一控制信号，则将第一控制信号高电平的周期的时长适当延长。

需要说明的是，所述第一开关电路241和第二开关电路242打开时间的时长之和小于一行扫描线的开启时间；每一行所述栅极线220的打开周期内，包括第一时间段，第二时间段，第三时间段和第四时间段；所述第一控制信号在第二时间段内为高电平；所述第二控制信号在第四时间段内为高电平；所述第一开关电路241与所述第二开关电路242上升沿时间和所述数据锁存信号的上升沿时间为同一时刻；其中，所述第一时间段的时长和第三时间段的时长相等，所述第二时间段的时长和第四时间段的时长相等，给到每次在第一开关电路和第二开关电路开启时的缓冲时间。

具体的，如图5所示，每一行栅极线220开启的时间约20.67uS，因真正将信号送进数据线210对子像素230充电是由SW1与SW2信号控制，故对于每个子像素230来说，真正有效的充电时间是SW1或SW2信号开启后，TP1下降沿到SW1或SW2关闭时的时间，即图5中的T1时间。由图中可见，T1时间不到gate开启时间的1/2，对于HD机种来讲，大约仍有8uS的有效充电时间，与双栅线架构的充电时间接近，足够充满液晶电容。

以第一条栅极线G1的打开周期为例，STV为H时，侦测到CKV为H时，STV持续保持H，第一条栅极线G1打开，在第一时间段内，SW1和SW2都为L，CKV为H；第二时间段内，SW1和CKV为H，SW2为L；第三时间段内，SW1、SW2和CKV都为L；第四时间段内，SW1和CKV为L，SW2为H；需要说明的是STV在第一时间段保持H，在第一时间段后持续保持L；而TP在第一时间段和第三时间段内都为L，在第二时间段和第四时间段，即第一开关电路和第二开关电路开启时会有一个上升沿，保持H时间的时长要小于第二时间段和第四时间段的时长。

相对于整个面板来说，当STV为H时，侦测到CKV为H时，gate从G1开始逐行打开。在每一行开启期间(1H时间为20.67uS)，SW1与SW2分时开启；因为源极驱动芯片260的输出端通过1个输出通道给2条数据线210上的sub像素230充电，故3条数据线210在同一条栅极线220打开时会分时给2个像素230充电。

我们以最小单位3条数据线210为例，当G1打开时，SW1先打开，然后在TP信号下降沿时，S1输出第一行第一个子像素230的R(R11)，S2输出第一行第一个子像素230的B(B11)，S3输出第一行第二个子像素230的G(G12)；然后开启SW2，在TP信号下降沿时，S1输出第一行第一个子像素230的G(G11)，S2输出第一行第二个子像素230的R(B12)，S3输出第一行第二个子像素230的B(B12)。

当然，第一开关电路和第二开关电路开启的时间也可以通过时序控制电路270进行调整，在一条所述栅极线220的打开周期内，第一开关电路开启对应的所有开关管243的时间与第二开关电路开启对应的所有的开关管243的时间也可以不相等，可根据面板的实际显示情况进行调整。

参考图2至图4所示，作为本申请的另一实施例，公开了一种显示面板100，所述显示面板100划分为显示区110和非显示区120，所述显示面板100包括驱动电路200，所述驱动电路200包括多条数据线210、多条栅极线220，多条数据线210与多条栅极线220互相交错；多条所述数据线210和栅极线220分别驱动对应的多个像素；所述驱动电路200中的分时控制电路240，控制同一行所述像素230中的不同像素的充电时间；栅极驱动芯片250包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线220；以及源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线.

每个所述像素230包括多个同行设置的R子像素、B子像素和G子像素；同一条所述数据线对应连接与同一列像素中所有的所述R子像素或B子像素或G子像素；所述分时控制电路240设置在所述非显示区120内，所述分时控制电路240包括接收第一控制信号的第一开关电路241、接收第二控制信号的第二开关电路242以及多个开关管243；所述第一控制信号和第二控制信号均为脉冲控制信号；每个开关管的输出端对应连接到每条数据线的输入端，所述R子像素、B子像素和G子像素对应的数据线中的第2n条数据线以及第2n-1条数据线对应的开关管的输入端同时连接到同一个所述源极输出端；n为大于等于1的自然数。

需要说明的是，所述第一控制信号和第二控制信号均只具有一个高电平周期，所述第一控制信号的高电平周期与所述第二控制信号的高电平周期处于不同时段，在一条所述栅极线的打开周期内，所述第一开关电路和所述第二开关电路分时导通对应的所述开关管，以分时输出所述源极驱动芯片的数据信号到两条所述数据线对所述数据线对应的像素进行充电。

本申请的技术方案可以广泛用于各种显示面板，如Tn(Twisted nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括驱动电路，所述驱动电路包括：

多条数据线；

多条栅极线，所述栅极线和所述数据线互相交错成矩阵排列；

多个像素，分别由对应的所述数据线和栅极线驱动；

分时控制电路；

栅极驱动芯片，包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线；以及

源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线；

其中，在一条所述栅极线的打开周期内，同一个所述源极输出端通过所述分时控制电路，分时输出数据信号到两条所述数据线，两条所述数据线分时为对应的所述像素进行充电。

2.如权利要求1所述的一种显示面板，其特征在于，所述分时控制电路包括第一开关电路、第二开关电路以及多个开关管；

第n个所述源极输出端分别连接于第2n-1条数据线和第2n条数据线，所述第n个源极输出端分别通过所述开关管输出数据信号到所述第2n-1条数据线和第2n条数据线；所有的所述第2n-1条数据线对应的所述开关管的控制端连接于所述第一开关电路，所有的所述第2n条数据线对应的所述开关管的控制端连接于所述第二开关电路；

其中，在一条所述栅极线的打开周期内，对应的一个所述源极输出端分别通过所述第一开关电路和第二开关电路，将所述第n个源极输出端输出的数据信号通过对应的所述开关管分时输出到所述第2n-1条数据线和第2n条数据线；

n为大于等于1的自然数。

3.如权利要求2所述的一种显示面板，其特征在于，每个所述像素包括多个同行设置的子像素；

同一条所述数据线连接于对应的同一列所述像素中的所有子像素；同一条所述栅极线连接于对应的同一行所述像素中的所有子像素。

4.如权利要求2所述的一种显示面板，其特征在于，所述第一开关电路接收第一控制信号，所述第二开关电路接收第二控制信号，所述第一控制信号和第二控制信号均为脉冲控制信号；

在一条所述栅极线的打开周期内，所述第一控制信号和第二控制信号均具有一个高电平周期；

当所述第一控制信号处于高电平周期时，所述第二控制信号处于低电平周期；且当所述第二控制信号处于高电平周期时，所述第一控制信号处于低电平周期。

5.如权利要求4所述的一种显示面板，其特征在于，所述第一开关电路和第二开关电路打开时间的时长之和小于一行扫描线的开启时间；

每一条所述栅极线的打开周期内，包括持续连接的第一时间段、第二时间段、第三时间段和第四时间段；

所述第一控制信号在所述第二时间段内为高电平；所述第二控制信号在所述第四时间段内为高电平。

6.如权利要求4所述的一种显示面板，其特征在于，所述栅极驱动芯片接收帧开启信号以及时钟信号，所述源极驱动芯片接收极性反转信号、低电压差分信号和数据锁存信号；

所述第一开关电路与所述第二开关电路根据所述数据锁存信号的上升沿来确定开启时间。

7.如权利要求4所述的一种显示面板，其特征在于，所述驱动电路还包括时序控制电路和电平转换器，所述时序控制电路与所述电平转换器耦接，所述时序控制电路输出第一预备控制信号和第二预备控制信号给所述电平转换器，所述电平转换器将所述第一预备控制信号和第二预备控制信号转换为所述第一控制信号和第二控制信号，对应输出给所述分时控制电路的第一开关电路和第二开关电路。

8.如权利要求1所述的一种显示面板，其特征在于，所述显示面板划分为显示区和非显示区，所述分时控制电路设置在所述非显示区。

9.一种显示面板，划分为显示区和非显示区，其特征在于，所述显示面板包括驱动电路，所述驱动电路包括：

多条数据线；

多条栅极线，所述栅极线和所述数据线互相交错；

多个像素，分别由对应的所述数据线和栅极线驱动；

分时控制电路，控制同一行所述像素中的不同像素的充电时间；

栅极驱动芯片，包括多个栅极输出端，每个所述栅极输出端分别连接于一条所述栅极线；以及

源极驱动芯片，包括多个源极输出端，每个所述源极输出端分别通过所述分时控制电路连接于两条所述数据线；

每个所述像素包括多个同行设置的R子像素、B子像素和G子像素；同一条所述数据线对应连接与同一列像素中所有的所述R子像素或B子像素或G子像素；

所述分时控制电路设置在所述非显示区内，所述分时控制电路包括接收第一控制信号的第一开关电路、接收第二控制信号的第二开关电路以及多个开关管；所述第一控制信号和第二控制信号均为脉冲控制信号；每个开关管的输出端对应连接到每条数据线的输入端，所述R子像素、B子像素和G子像素对应的数据线中的第2n条数据线以及第2n-1条数据线对应的开关管的输入端同时连接到同一个所述源极输出端；

其中，所述第一控制信号和第二控制信号均只具有一个高电平周期，所述第一控制信号的高电平周期与所述第二控制信号的高电平周期处于不同时段，在一条所述栅极线的打开周期内，所述第一开关电路和所述第二开关电路分时导通对应的所述开关管，以分时输出所述源极驱动芯片的数据信号到两条所述数据线，对所述数据线对应的像素进行充电；

n为大于等于1的自然数。

10.一种显示装置，其特征在于，包括如权利要求1-9任意一项所述的显示面板。

Images