CN110301001B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110301001B
CN110301001B CN201880012368.6A CN201880012368A CN110301001B CN 110301001 B CN110301001 B CN 110301001B CN 201880012368 A CN201880012368 A CN 201880012368A CN 110301001 B CN110301001 B CN 110301001B
Authority
CN
China
Prior art keywords
pixel
conductive layer
wiring
electrically connected
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880012368.6A
Other languages
English (en)
Other versions
CN110301001A (zh
Inventor
山崎舜平
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202210092994.9A priority Critical patent/CN114594636A/zh
Publication of CN110301001A publication Critical patent/CN110301001A/zh
Application granted granted Critical
Publication of CN110301001B publication Critical patent/CN110301001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

实现适合于大型化的显示装置。在每一个像素列中设置三个以上的源极线。在一个帧期间中，对相邻的源极线输入相同极性的视频信号。通过点反转驱动减少闪烁、串扰等。

Description

显示装置
技术领域
本发明的一个实施方式涉及一种显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个实施方式的技术领域的实例，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法及这些装置的制造方法。
在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的所有装置。晶体管、半导体电路、运算装置、存储装置等都是半导体装置的一个实施方式。另外，摄像装置、电光装置、发电装置(薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时各自包括半导体装置。
背景技术
近年来，对高分辨率的显示装置有需求。例如，家用电视装置(也称为电视或电视接收器)的主流是全高清(像素数为1920×1080)，并且正在对诸如4K(像素数为3840×2160)、8K(像素数为7680×4320)等高分辨率的显示装置进行研发。
已知有作为显示装置之一的液晶显示装置。透射型液晶显示装置通过利用液晶的光学调制作用控制背光的光透过量，来表示对比度而显示图像。
作为场效应晶体管的一种，已知使用形成在具有绝缘表面的衬底上的半导体膜来形成沟道形成区域的薄膜晶体管。在专利文献1中公开了作为使用于薄膜晶体管的沟道形成区域的半导体膜使用非晶硅的技术。例如，在液晶显示装置中，薄膜晶体管被用作各像素的开关晶体管。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2001-053283号公报
发明内容
在电视装置或显示器装置等显示装置的分辨率高或者屏幕尺寸大时，该显示装置所包括的晶体管等的负载明显增大。由此，尤其是在晶体管的场效应迁移率低的情况下，有时很难以高驱动频率工作。
目的之一是提供一种高分辨率的显示装置及其制造方法。另一目的是供一种适合于大型化的显示装置及其制造方法。另一目的是提供一种廉价的显示装置及其制造方法。另一目的是提供一种可靠性高的显示装置及其制造方法。另一目的是提供一种使用金属氧化物等的显示装置及其制造方法。另一目的是提供一种新颖的显示装置及其制造方法。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载衍生出上述以外的目的。
本发明的一个实施方式是一种包括多个栅极线、多个源极线以及显示部的显示装置。显示部具有配置为m行n列(m及n分别为2以上的整数)的多个像素。多个像素分别包括晶体管及显示元件。配置在第i行的多个像素与第i(i为1以上且m以下的整数)个栅极线电连接。显示装置在每列中具有g个源极线。配置在第j列的g个源极线及配置在第j+1列的g个源极线中的供应相同极性的信号的g个源极线彼此相邻地设置。注意，g优选为3以上。
在上述结构中，相邻的g个源极线中的至少一个与第j列的多个像素中的一个以上电连接。相邻的g个源极线中的至少另一个与第j+1列的多个像素中的一个以上电连接。在一个帧期间中，对相邻的g个源极线供应相同极性的信号。对多个栅极线的每f个栅极线同时供应信号。注意，f优选为3以上。
上述显示装置优选以点反转驱动工作。
晶体管中的半导体层既可以包含非晶硅，又可以包含金属氧化物。
根据本发明的一个实施方式，可以提供一种适合于大型化的显示装置及其制造方法。可以提供一种高分辨率的显示装置及其制造方法。可以提供一种廉价的显示装置及其制造方法。可以提供一种高可靠性的显示装置及其制造方法。可以提供一种使用金属氧化物等的显示装置及其制造方法。可以提供一种新颖的显示装置及其制造方法。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要实现所有上述效果。可以从说明书、附图、权利要求书等的记载衍生出上述以外的效果。
附图说明
图1A和图1B说明显示装置的结构实例。
图2说明显示装置的结构实例。
图3说明显示装置的结构实例。
图4说明显示装置的结构实例。
图5说明显示装置的结构实例。
图6说明显示装置的结构实例。
图7说明显示装置的结构实例。
图8A和图8B各自说明显示装置的结构实例。
图9A和图9B各自说明显示装置的结构实例。
图10说明显示装置的结构实例。
图11A和图11B各自说明显示装置的结构实例。
图12说明显示装置的结构实例。
图13说明显示装置的结构实例。
图14说明显示装置的结构实例。
图15说明显示装置的结构实例。
图16说明显示装置的结构实例。
图17说明显示装置的结构实例。
图18说明显示装置的结构实例。
图19A至图19C说明显示装置的制造方法的实例。
图20A和图20B说明显示装置的制造方法的实例。
图21A和图21B说明显示装置的制造方法的实例。
图22A和图22B各自说明显示装置的结构实例。
图23A和图23B各自说明显示部的结构实例。
图24说明显示部的结构实例。
图25说明显示部的结构实例。
图26说明显示部的结构实例。
图27说明显示部的结构实例。
图28说明显示部的结构实例。
图29说明显示部的结构实例。
图30说明显示部的结构实例。
图31A和图31B各自说明显示部的结构实例。
图32A和图32B各自说明驱动电路的结构实例。
图33A和图33B各自说明驱动电路的结构实例。
图34说明解复用器及显示部的连接实例。
图35说明解复用器及显示部的连接实例。
图36说明解复用器及显示部的连接实例。
图37说明解复用器及显示部的连接实例。
图38A至图38D各自说明存储电路的实例。
图39A至图39F各自说明晶体管的结构实例。
图40A至图40C说明晶体管的结构实例。
图41A至图41C说明晶体管的结构实例。
图42A至图42C说明晶体管的结构实例。
图43A至图43D说明晶体管的结构实例。
图44A至图44C说明晶体管的结构实例。
图45说明显示面板的结构实例。
图46A和图46B说明激光照射方法及激光晶化装置。
图47A和图47B说明激光照射方法。
图48A至图48D各自说明电子设备的实例。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是本发明的方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定于以下所示的实施方式的记载中。
注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其说明。有时将相同的阴影线用于具有相同功能的部分，而该部分不特别附加附图标记来表示。
注意，在本说明书所说明的各附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，大小、层的厚度、区域并不一定限定于附图中的尺寸。
注意，在本说明书等中，“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
晶体管是半导体元件的一种，可以进行电流或电压的放大、控制导通或非导通的开关工作等。本说明书中的晶体管在其范畴内包括绝缘栅场效应晶体管(IGFET)和薄膜晶体管(TFT)。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，可以互相调换“源极”和“漏极”。
注意，在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接构成要素的情况。“具有某种电作用的元件”只要可以进行通过该元件连接的构成要素间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、线圈、电容器、其他具有各种功能的元件等。
在本说明书等中，显示装置的一个实施方式的显示面板具有在显示面显示(输出)图像等的功能，因此，显示面板是输出装置的一个实施方式。
在本说明书等中，有时将在显示面板的衬底上安装有例如柔性印刷电路(FPC)或载带封装(TCP)等连接器的结构或在衬底上以玻璃覆晶封装(COG)方式等安装集成电路(IC)的结构称为显示面板模块或显示模块，或者简单地称为显示面板等。
在本说明书等中，触摸传感器具有检测出手指或触屏笔等被检测体的接触、按压或靠近等的功能。另外，触摸传感器也可以具有检测其位置信息的功能。因此，触摸传感器是输入装置的一个实施方式。例如，触摸传感器可以具有一个以上的传感器元件。
在本说明书等中，有时将包括触摸传感器的衬底称为触摸传感器面板，或者简单地称为触摸传感器等。另外，在本说明书等中，有时将在触摸传感器面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸传感器面板模块、触摸传感器模块、传感器模块，或者简单地称为触摸传感器等。
注意，在本说明书等中，显示装置的一个实施方式的触摸面板具有如下功能：在显示面显示(输出)图像等的功能；以及能够检测出手指或触屏笔等被检测体接触、被压或靠近显示面的作为触摸传感器的功能。因此，触摸面板是输入输出装置的一个实施方式。
触摸面板例如可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。
触摸面板可以包括显示面板及触摸传感器面板。或者，触摸面板也可以具有显示面板内部或表面具有触摸传感器的功能。
在本说明书等中，有时将在触摸面板的衬底上安装有例如TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸面板模块、显示模块，或者简单地称为触摸面板等。
(实施方式1)
在本实施方式中，对本发明的一个实施方式的显示装置进行说明。
本发明的一个实施方式是包括多个像素设置为矩阵状的显示部的显示装置。在显示部中设置有：被供应选择信号的多个布线(也称为栅极线或扫描线)；以及被供应写入到像素的信号(也称为视频信号等)的多个布线(也称为源极线、信号线、数据线等)。
多个栅极线沿着行方向(也称为“第一方向”)延伸，多个源极线沿着列方向(也称为“第二方向”)延伸。在显示部17中，多个栅极线中的至少一个与多个源极线中的至少一个包括彼此重叠的区域。
一个像素至少包括一个晶体管及一个显示元件。显示元件包括被用作像素电极的导电层。该导电层与晶体管的源极和漏极中的一个电连接。晶体管的栅极与栅极线电连接。源极和漏极中的另一个与源极线电连接。
优选对相邻的两个栅极线供应相同的选择信号。就是说，这些栅极线的选择期间优选为同一个选择期间。尤其是，优选将三个栅极线设为一组，由此可以简化驱动电路的结构。
在对两个栅极线供应相同的选择信号时，在列方向上彼此相邻的两个像素同时被选择。由此，这两个像素与不同的源极线连接。就是说，在每个列中设置两个源极线。
通过采用在每个列中设置两个源极线的结构，可以使一水平期间比现有结构长。例如在对两个栅极线供应相同的选择信号时，可以将一水平期间比现有结构增长两倍。在对三个栅极线供应相同的选择信号时，可以将一水平期间比现有结构增长三倍。再者，由于与一个源极线电连接的像素11的个数被减少，所以可以减少源极驱动器的输出负载。
由此，即使是4K显示器、8K显示器等分辨率极高的显示装置，也可以使用场效应迁移率低的晶体管工作。当然，即使是分辨率超过8K(例如是10K、12K或16K等)的显示装置，根据本发明的一个实施方式也可以工作。另外，根据本发明的一个实施方式容易实现屏幕尺寸为对角线50英寸以上、60英寸以上或者70英寸以上的大型显示装置。
在每个列中设置四个源极线的情况下，可以在像素的左侧设置两个源极线，在像素的右侧设置两个源极线。换言之，可以在像素的左外侧、左内侧、右内侧、右外侧分别设置源极线。在该结构中，与像素的左外侧的源极线电连接的晶体管的源极和像素的左内侧的源极线交叉。另外，在该结构中，与像素的右外侧的源极线电连接的晶体管的源极和像素的右内侧的源极线交叉。根据本发明的一个实施方式，使用可以与像素电极通过同一工序形成的导电层及可以与晶体管的栅极通过同一工序形成的导电层，由此与像素的左外侧的源极线电连接的晶体管的源极和像素的左内侧的源极线不发生短路。此外，根据本发明的一个实施方式，使用可以与像素电极通过同一工序形成的导电层及可以与晶体管的栅极通过同一工序形成的导电层，由此与像素的右外侧的源极线电连接的晶体管的源极和像素的右内侧的源极线不发生短路。由此，即使以与得到在每个列中包括一个或两个源极线的结构的工序数相同的工序数也可以得到在每个列中包括四个源极线的结构，具体而言就是可以设置四个源极线而无需增加光刻工序的工序数。就是说，可以设置四个源极线而无需增加光掩模的掩模数。因此，可以抑制显示装置的制造成本的增加。
下面，对显示装置的更具体实例参照附图进行说明。
<显示装置的结构实例>
图1A示出本发明的一个实施方式的显示装置10的方框图。显示装置10包括显示部17、栅极驱动器12a、栅极驱动器12b、源极驱动器13a以及源极驱动器13b。在显示部17中，将多个像素11设置为m行n列的矩阵状。注意，m及n分别为2以上的整数。在本说明书等中，将第i行第j列的像素11记载为像素11(i，j)。注意，i为2以上且m以下的整数。注意，j为2以上且n以下的整数。有时将栅极驱动器及源极驱动器中的一个或两个称为“驱动电路”。
图1A示出将栅极驱动器12a和栅极驱动器12b设置在夹着显示部17彼此相对的位置的例子。栅极驱动器12a及栅极驱动器12b与多个栅极线GL0连接。在本说明书等中，将第k个布线GL0记载为布线GL0(k)。注意，k为1以上的整数。
在图1A中，布线GL0(k)与两个布线GL(布线GL(i)、布线GL(i+1))电连接。因此，对这两个布线GL供应相同的选择信号。注意，布线GL0及布线GL各自被用作栅极线。在本说明书等中，将第i个布线GL记载为布线GL(i)。
栅极驱动器12a及栅极驱动器12b具有对同一个布线GL0供应相同的选择信号的功能。由此，与显示装置10只有一个栅极驱动器的情况相比，可以缩短布线GL0的充放电时间。由此，即使是4K显示器、8K显示器等分辨率极高的显示装置，也可以使用场效应迁移率低的晶体管工作。另外，容易实现屏幕尺寸为对角线50英寸以上、60英寸以上或者70英寸以上的大型显示装置。
图1A示出夹着显示部17设置源极驱动器13a和源极驱动器13b的例子。另外，源极驱动器13a及源极驱动器13b与2×n个布线SL连接。在图1A中，在每一个像素列中设置有两个布线SL。在每一个像素列中设置g(g为2以上的整数)个布线SL的情况下，源极驱动器13a及源极驱动器13b与g×n个布线SL连接。
在图1A中，将对应于第j列的像素列的两个布线SL记载为布线SL1(j)、布线SL2(j)。对不同布线SL可以供应不同的信号。例如，对布线SL1(j)及布线SL2(j)可以供应不同的信号。注意，布线SL各自被用作源极线。
源极驱动器13a及源极驱动器13b具有对同一个布线SL供应相同的选择信号的功能。由此，与显示装置10只有一个源极驱动器的情况相比，可以缩短布线SL的充放电时间。由此，即使是4K显示器、8K显示器等分辨率极高的显示装置，也可以使用场效应迁移率低的晶体管工作。另外，容易实现屏幕尺寸为对角线50英寸以上、60英寸以上或者70英寸以上的大型显示装置。
在图1A中，配置两个栅极驱动器及两个源极驱动器，但是栅极驱动器及/或源极驱动器的个数也可以为一个。
一个像素11对应于一个颜色。在利用多个像素所发射的光的混色进行彩色显示时，像素11也可以称为子像素。
通过将控制红色光的像素11、控制绿色光的像素11以及控制蓝色光的像素11总用作一个像素并控制每个像素11的发光量(发光亮度)，能够实现全彩色显示。由此，该三个像素11分别被用作子像素。就是说，三个子像素控制红色光的发光量、绿色光的发光量以及蓝色光的发光量等。由三个子像素控制的光的颜色不局限于红色(R)、绿色(G)、蓝色(B)，也可以是青色(C)、品红色(M)、黄色(Y)。
可以将四个子像素总用作一个像素。例如，也可以对控制红色光、绿色光、蓝色光的三个子像素追加控制白色光的子像素。通过追加控制白色光的子像素，能够提高显示区域的亮度。另外，也可以对控制红色光、绿色光、蓝色光的三个子像素追加控制黄色光的子像素。另外，也可以对控制青色光、品红光、黄色光的子像素追加控制白色光的子像素。
通过增加用作一个像素的子像素的数量适当地组合控制红色、绿色、蓝色、青色、品红色及黄色等的光的子像素，可以提高中间灰度的再现性。因此，可以提高显示品质。
当使用配置为1920×1080的矩阵状的像素时，可以实现以所谓全高清(也称为2K分辨率、2K1K及2K等)的全彩色显示的显示装置10。通过使用配置为3840×2160的矩阵状的像素，可以实现以所谓超高清(也称为4K分辨率、4K2K及4K等)的全彩色显示的显示装置10。通过使用配置为7680×4320的矩阵状的像素，可以实现以所谓超高清(也称为8K分辨率、8K4K及8K等)的全彩色显示的显示装置10。通过增加像素，还可以实现能够以16K或32K的全彩色显示的显示装置10。
另外，在列方向上配置的多个像素优选发射相同颜色的光。在作为显示元件使用液晶元件的情况下，在列方向上配置的像素中优选设置有与液晶元件重叠并使相同颜色的光透过的着色层。
在使用场效应迁移率低的晶体管时，可以将显示装置中的显示部分成多个显示区域而驱动。在上述方法中，有时因驱动电路的特性的不均匀等使被分割的像素区域的边界被看到，而导致可见度降低。另外，需要进行用于预先分割被输入的图像数据的图像处理等，因此需要能够进行高速工作的大规模的图像处理装置。
另一方面，本发明的一个实施方式的显示装置即使在包括场效应迁移率较低的晶体管时也无需将显示区域分割成多个显示区域而驱动。
如图1B所示，也可以使栅极驱动器12a及栅极驱动器12b与布线GL连接而不设置布线GL0。
显示装置10可以设有保护电路。图2示出在图1A所示的结构的显示装置10中设置保护电路18a、保护电路18b、保护电路19a以及保护电路19b时的方框图。布线GL0与保护电路18a或保护电路18b电连接。保护电路19a及保护电路19b与布线SL(布线SL1、布线SL2)电连接。
将保护电路18a可以设置在栅极驱动器12a一侧，将保护电路18b可以设置在栅极驱动器12b一侧。就是说，将保护电路18a和保护电路18b可以设置在夹着显示部17彼此相对的位置。将保护电路19a可以设置在源极驱动器13a一侧，将保护电路19b可以设置在源极驱动器13b一侧。就是说，将保护电路19a和保护电路19b可以设置在夹着显示部17彼此相对的位置。
通过在显示装置10中设置保护电路，可以保护像素11免受噪声、浪涌及静电放电等的影响。由此能够提高显示装置10的可靠性。
虽然在图1A中示出在每一个像素列中设置两个源极线的例子，但是本发明的一个实施方式不局限于此例子。图3示出在每一个像素列中设置三个源极线(布线SL1、布线SL2以及布线SL3)的结构。在图3所示的显示装置10中，布线GL0(k)与三个布线GL(布线GL(i)、布线GL(i+1)以及布线GL(i+2))电连接，并且对这三个布线供应相同的选择信号。
图4示出在每一个像素列中设置四个源极线(布线SL1、布线SL2、布线SL3以及布线SL4)的结构。在图4所示的显示装置10中，布线GL0(k)与四个布线GL(布线GL(i)、布线GL(i+1)、布线GL(i+2)以及布线GL(i+3))电连接，并且对这四个布线供应相同的选择信号。当然，在本发明的一个实施方式中，可以在每一个像素列中设置五个以上的源极线。
图5示出在每一个像素列中配置一个源极驱动器13a及一个源极驱动器13b的例子。就是说，沿着矩形的显示部17的一边设置与像素列相同个数的源极驱动器13a，并且在夹着显示部17与源极驱动器13a相对的位置设置与像素列相同个数的源极驱动器13b。图5示出在每一个布线GL0中配置一个栅极驱动器12a及一个栅极驱动器12b的例子。在图5所示的在每一个像素列中设置四个源极线的显示装置10中，沿着矩形的显示部17的一边设置将像素行除以4的个数的栅极驱动器12a，并且在夹着显示部17与栅极驱动器12a相对的位置设置将像素行除以4的个数的栅极驱动器12b。通过采用图5所示的结构，可以减轻栅极驱动器的负载，而即使是大型显示装置也可以减少起因于布线电阻的电位下降导致的显示的不均匀。
在显示装置10中可以设置基准电压生成电路。基准电压生成电路具有生成源极驱动器所供应的信号的基准电压的功能。作为基准电压生成电路例如可以使用伽马基准生成电路。
图6示出在图5所示的结构的显示装置10中设置具有对源极驱动器13a供应基准电压的功能的基准电压生成电路16a及具有对源极驱动器13b供应基准电压的功能的基准电压生成电路16b的情况。通过对显示装置10采用图6所示的结构，可以提高由各源极驱动器13a生成的信号的电压精度及由各源极驱动器13b生成的信号的电压精度。
图7示出在图5所示的结构的显示装置10中设置具有对源极驱动器13a及源极驱动器13b供应基准电压的功能的基准电压生成电路16的例子。即使显示装置10采用图7所示的结构，也可以提高由各源极驱动器13a生成的信号的电压精度及由各源极驱动器13b生成的信号的电压精度。
显示装置的屏幕尺寸的大型化或高分辨率化容易导致布线电阻及寄生电容的增大。布线电阻的增大引起对布线端部的信号传达的延迟、信号波形的失真等，其结果导致显示不均匀或灰度不良等的显示品质的降低、功耗的增加等。布线中产生的寄生电容的增大也会引起显示品质的降低、功耗的增加等。
为了减少布线电阻及寄生电容，可以将布线SL分为如布线SLa及布线SLb的两半(参照图8A)。在图8A所示的方框图中，将显示部17中的包含布线SLa的区域记载为显示部17_1，并且将包含布线SLb的区域记载为显示部17_2。
布线SLa与源极驱动器13a电连接，布线SLb与源极驱动器13b电连接。源极驱动器13a对布线SLa供应信号，源极驱动器13b对布线SLb供应信号。
通过将布线SL分为两半，可以分别使布线电阻及寄生电容成为两分之一。由此，可以将对信号的延迟和失真等的影响减少至四分之一。因此能够提高显示装置的显示品质。另外，可以减少对于源极驱动器的负载，因此可以减少显示装置的功耗。
再者，也可以将布线GL分为如布线GLa及布线GLb的两半(参照图8B)。在图8B所示的方框图中，将显示部17中的包含布线SLa及布线GLa的区域、包含布线SLb及布线GLa的区域、包含布线SLa及布线GLb的区域以及包含布线SLb及布线GLb的区域分别记载为显示部17_1、显示部17_2、显示部17_3以及显示部17_4。
布线GLa与栅极驱动器12a电连接，布线GLb与栅极驱动器12b电连接。栅极驱动器12a对布线GLa供应信号，栅极驱动器12b对布线GLb供应信号。
如图8A及图8B所示，在将显示部17分割时，有时边界部分作为分割线被显示装置的观察者看到。鉴于此，如图9A所示，布线SL可以以每隔一个列或每隔多个列的方式连接于源极驱动器13a或源极驱动器13b。例如，可以使电连接于奇数列的像素11的布线SL与源极驱动器13a电连接，并且使电连接于偶数列的像素11的布线SL与源极驱动器13b电连接。
通过采用图9A所示的结构，可以消除分割线且抑制因对布线端部的信号传达的延迟或信号波形的失真等导致的显示品质的降低。
如图9B所示那样，布线GL可以以每隔一个列或每隔多个列的方式连接于栅极驱动器12a或栅极驱动器12b。例如，可以使电连接于奇数列的像素11的布线GL与栅极驱动器12a电连接，并且使电连接于偶数列的像素11的布线GL与栅极驱动器12b电连接。
[像素的平面结构实例]
下面将说明配置在图5所示的显示装置10的显示部17中的像素的平面结构实例。
图10示出包括列方向上配置的四个像素的像素11(i，j)、像素11(i+1，j)、像素11(i+2，j)以及像素11(i+3，j)的电路图。
每一个像素11包括晶体管30、液晶元件20以及电容器60。
布线S1至布线S4分别对应于源极线，布线G1至布线G4分别对应于栅极线。例如，在图10中，布线S1对应于布线SL1(j)，布线S2对应于布线SL2(j)，布线S3对应于布线SL3(j)，并且布线S4对应于布线SL4(j)。在图10中，布线G1对应于布线GL(i)，布线G2对应于布线GL(i+1)，布线G3对应于布线GL(i+2)，并且布线G4对应于布线GL(i+3)。布线CS与电容器60的一个电极电连接并被供应规定的电位。
像素11(i，j)所具有的晶体管30的源极和漏极中的一个与布线S1电连接，像素11(i，j)所具有的晶体管30的栅极与布线G1电连接。像素11(i+1，j)所具有的晶体管30的源极和漏极中的一个与布线S3电连接，像素11(i+1，j)所具有的晶体管30的栅极与布线G2电连接。像素11(i+2，j)所具有的晶体管30的源极和漏极中的一个与布线S2电连接，像素11(i+2，j)所具有的晶体管30的栅极与布线G3电连接。像素11(i+3，j)所具有的晶体管30的源极和漏极中的一个与布线S4电连接，像素11(i+3，j)所具有的晶体管30的栅极与布线G4电连接。
晶体管30的源极和漏极中的另一个与电容器60的一个电极及液晶元件20的一个电极(像素电极)电连接。对电容器60的另一个电极供应共同电位。
晶体管30具有通过切换开启状态和关闭状态控制将从源极线供应的信号写入到像素11的功能。具体而言，通过使晶体管30处于开启状态，可以将对应于从源极线供应的信号的电荷写入到与该晶体管30电连接的电容器60。通过使晶体管30处于关闭状态，可以保持写入在电容器60中的电荷。
图11A表示像素11(i+2，j)及像素11(i+3，j)的布局实例。
在图11A等中，对在相同层中设置的构成要素附加相同的阴影线。另外，在下面的图中，有时也对在相同层中设置的构成要素附加相同的阴影线。
如图11A所示，在行方向(横方向)上布线G3、布线G4及布线CS延伸，在列方向(纵方向)上布线S1至布线S4延伸。
接着，对像素11(i+2，j)的结构进行说明。在像素11(i+2，j)所具有的晶体管30中，在布线G3上设置半导体层32，布线G3的一部分被用作栅极。布线S2的一部分被用作源极和漏极中的一个。半导体层32具有位于布线S2和布线S3之间的区域。
与半导体层32电连接地设置晶体管30的源极和漏极中的另一个及被用作电容器60的一个电极的导电层33a。设置被用作像素电极的导电层21，并且在开口部38中导电层33a与导电层21彼此电连接。
接着，对像素11(i+3，j)的结构进行说明。在像素11(i+3，j)所具有的晶体管30中，在布线G4上设置半导体层32，布线G4的一部被用作栅极。半导体层32具有位于布线S2和布线S3之间的区域。
与半导体层32电连接地设置被用作晶体管30的源极和漏极中的一个的导电层51。在开口部71中，导电层51与形成在与导电层21相同层中的导电层52电连接。在开口部72中，导电层52与形成在与布线G4相同层中的导电层53电连接。在开口部73中，导电层53与形成在与导电层21相同层中的导电层54电连接。在开口部74中，导电层54与布线S4电连接。
因此，在像素11(i+3，j)中，被用作晶体管30的源极和漏极中的一个的导电层51隔着导电层52、导电层53以及导电层54与布线S4电连接。在像素11(i+3，j)采用图11A所示的结构的情况下，导电层51、布线S3以及布线S4设置在相同层中，并且导电层53具有重叠于布线S3的区域，但是可以抑制晶体管30的源极和漏极中的一个与布线S3发生短路。另外，导电层52及导电层54可以与被用作像素电极的导电层21通过同一工序形成，导电层53可以与布线G4通过同一工序形成。由此，即使以与得到每个列中包括一个或两个源极线的结构的工序数相同的工序数也可以得到在每个列中包括四个源极线的结构，具体而言就是可以设置四个源极线而无需增加光刻工序的工序数。就是说，可以设置四个源极线而无需增加光掩模的掩模数。因此，可以抑制显示装置的制造成本的增加。
图11B表示像素11(i，j)及像素11(i+1，j)的布局实例。如图11B所示，在行方向上布线G1及布线G2延伸。
在像素11(i，j)中，被用作晶体管30的源极和漏极中的一个的导电层51隔着导电层52、导电层53以及导电层54与布线S1电连接。除此之外，像素11(i，j)的结构与像素11(i+3，j)的结构相同。
在像素11(i，j)中，布线S3的一部分被用作晶体管30的源极和漏极中的一个。除此之外，像素11(i+1，j)的结构与像素11(i+2，j)的结构相同。
以上是对像素的平面结构实例的说明。
[像素的截面结构实例]
下面，对在图5所示的显示装置10的显示部17中配置的像素的截面结构实例进行说明。
[截面结构实例1]
图12示出沿着图11A中的切断线A1-A2的截面的一个例子。这里，示出作为显示元件应用透射式液晶元件20的实例。在图12中，衬底15一侧是显示面一侧。
在显示装置10中，液晶22设置在衬底14与衬底15之间。液晶元件20包括设置在衬底14一侧的导电层21、设置在衬底15一侧的导电层23以及设置在导电层21与导电层23之间的液晶22。此外，在液晶22与导电层21之间设置有取向膜24a，在液晶22与导电层23之间设置有取向膜24b。
导电层21被用作像素电极。导电层23被用作共同电极等。导电层21及导电层23都具有透过可见光的功能。因此，液晶元件20是透射式液晶元件。
在衬底15的衬底14一侧的面上设置有着色层41及遮光层42。以覆盖着色层41及遮光层42的方式设置有绝缘层26，以覆盖绝缘层26的方式设置有导电层23。着色层41设置在与导电层21重叠的区域中。遮光层42覆盖晶体管30及开口部38等地设置。
在衬底14的外侧配置有偏振片39a，在衬底15的外侧配置有偏振片39b。再者，在偏振片39a的外侧配置有背光单元90。在图12所示的显示装置10的显示面是衬底15一侧。
在衬底14上设置有晶体管30及电容器60等。晶体管30被用作像素11的选择晶体管。晶体管30在开口部38中与液晶元件20电连接。
图12所示的晶体管30是所谓底栅极型沟道蚀刻结构的晶体管。晶体管30包括被用作栅极的导电层31、被用作栅极绝缘层的绝缘层34、半导体层32以及被用作源极及漏极的一对导电层33a及导电层33b。半导体层32的与导电层31重叠的区域被用作沟道形成区域。
注意，导电层31对应于图11A中的布线G3的一部分，导电层33b对应于布线S3的一部分。另外，将在后面说明的导电层31a及导电层33c分别对应于布线CS的一部分及布线S4的一部分。
将在后面对可以使用于半导体层32的材料进行说明。例如，作为半导体层32使用包含金属氧化物的半导体，就是说，通过将在后面说明的OS晶体管被用作晶体管30，如上所述那样，在电容器60中能够长期间保持对应于从源极线供应的信号的电荷。因此，可以降低对电容器60写入的电荷的工作频率，即刷新工作的频率，由此可以降低显示装置10的功耗。
电容器60由导电层31a、绝缘层34及导电层33a构成。另外，在导电层31上隔着绝缘层34设置有导电层33c。
以覆盖晶体管30等的方式层叠绝缘层82及绝缘层81。被用作像素电极的导电层21设置在绝缘层81上。在设置在绝缘层81及绝缘层82中的开口部38中，导电层21与导电层33a彼此电连接。绝缘层81优选被用作平坦化层。绝缘层82优选被用作抑制杂质等扩散到晶体管30等的保护膜。例如，绝缘层82可以使用无机绝缘材料形成，绝缘层81可以使用有机绝缘材料形成。
在本说明书等中，有时将绝缘层82及绝缘层81总称为一个绝缘层。
[截面结构实例2]
图13示出沿着图11A中的切断线B1-B2的截面的一个例子。图13所示的晶体管30包括被用作栅电极的导电层31、被用作栅极绝缘层的绝缘层34、半导体层32以及被用作源极及漏极的一对导电层33a及导电层51。半导体层32的与导电层31重叠的区域被用作沟道形成区域。
注意，导电层31对应于图11A中的布线G4的一部分。与图12所示的情况同样，导电层31a、导电层33b及导电层33c分别对应于布线CS的一部分、布线S3的一部分及布线S4的一部分。导电层33b设置为具有隔着绝缘层34重叠于导电层53的区域。
如上所述那样，在设置在绝缘层81及绝缘层82中的开口部71中，导电层51与导电层52彼此电连接。在设置在绝缘层81、绝缘层82及绝缘层34中的开口部72中，导电层52与导电层53彼此电连接。在设置在绝缘层81、绝缘层82及绝缘层34中的开口部73中，导电层53与导电层54彼此电连接。在设置在绝缘层81及绝缘层82中的开口部74中，导电层54与导电层33c彼此电连接。因此，如上所述那样，隔着导电层52、导电层53及导电层54被用作晶体管30的源极和漏极中的一个的导电层51与对应于布线S4的一部分的导电层33c电连接。开口部72和开口部73夹着导电层33b地形成。因此，可以抑制被用作晶体管30的源极和漏极中的一个的导电层51和对应于布线S3的一部分的导电层33b发生短路。如图13所示，导电层52及导电层54形成在与导电层21相同的层中，导电层53形成在与导电层31及导电层31a相同的层中。
注意，形成在相同的层中的构成要素可以具有相同材料。就是说，例如导电层21、导电层52及导电层54可以具有相同材料。例如导电层31、导电层31a及导电层53可以具有相同材料。
[截面结构实例3]
在图14中示出图13所示的结构的变形实例。在图14中，示出将着色层41设置在衬底14一侧时的实例。由此，可以简化衬底15一侧的结构。
注意，在着色层41为平坦化膜时，也可以不设置绝缘层81。在此情况下，可以减少显示装置10的制造工序数及显示装置10的制造成本。
[截面结构实例4]
在图15中示出图14所示的结构的变形实例。在图15所示的实例中，省略导电层52、导电层53、导电层54、开口部72及开口部73。此时，隔着在与导电层21相同层中形成的导电层55，导电层51与导电层33c彼此电连接。具体而言，在开口部71中导电层51与导电层55彼此电连接，并且在开口部74中导电层33c与导电层55彼此电连接。图15所示的结构也可以抑制导电层51和导电层33b发生短路。
[截面结构实例5]
在图16中示出图15所示的结构的变形实例。在图16中，设置导电层55a而代替导电层55。导电层55a形成在与导电层31及导电层31a相同的层中。在设置在绝缘层34的开口部71中，导电层51与导电层55a彼此电连接。在设置在绝缘层34的开口部74中，导电层33c与导电层55a彼此电连接。
[截面结构实例6]
图17及图18各自示出作为晶体管30使用顶栅极型晶体管的结构实例。图17是相当于图11A的平面图。图18是对应于图17中的线C1-C2的截面的一个例子。图18所示的截面相当于图15所示的截面。
在图18中，晶体管30设置在衬底14上。图18所示的晶体管30所具有的半导体层32设置在衬底14上。半导体层32具有源区域32s、漏区域32d及沟道形成区域32c。在半导体层32的沟道形成区域32c上隔着绝缘层34设置有导电层31。沟道形成区域32c及导电层31包括隔着绝缘层34彼此重叠的区域。导电层31可以被用作栅极。绝缘层34可以被用作栅极绝缘层。
在图18所示的截面结构中，在绝缘层82上设置有导电层33a、导电层51、导电层33b及导电层33c。导电层51被用作晶体管30的源极和漏极中的一个，导电层33a被用作晶体管30的源极和漏极中的另一个及电容器60的一个电极。在图18所示的截面结构中，导电层31a及导电层33a隔着绝缘层82彼此重叠的区域被用作电容器60。
在绝缘层81的一部分中设置有开口部38。在开口部38中，导电层33a与导电层21彼此电连接。在绝缘层82的一部分中设置有开口部72及开口部74。在开口部72中，导电层53与导电层51彼此电连接。在开口部74中，导电层53与导电层33c彼此电连接。导电层51和导电层33c隔着导电层53彼此电连接。
以上是对像素截面结构实例的说明。
[各构成要素]
下面，说明上述各构成要素。
[衬底]
作为显示面板所包括的衬底，可以使用具有平坦面的材料。提取来自显示元件的光的一侧的衬底使用使该光透过的材料形成。例如，可以使用玻璃、石英、陶瓷、蓝宝石或有机树脂等的材料。
通过使用厚度薄的衬底，可以实现显示面板的轻量化及薄型化。通过使用其厚度允许其具有柔性的衬底，可以实现具有柔性的显示面板。或者，可以将薄得足以具有柔性的玻璃用作衬底。或者，可以使用玻璃与树脂材料由粘合层贴合在一起的复合材料。
[晶体管]
晶体管包括被用作栅极的导电层、半导体层、被用作源极的导电层、被用作漏极的导电层以及被用作栅极绝缘层的绝缘层。
注意，对本发明的一个实施方式的显示装置所包括的晶体管的结构没有特别的限制。例如，可以采用平面型晶体管、交错型晶体管或反交错型晶体管。还可以采用顶栅型或底栅型的晶体管。栅极也可以设置在其沟道上下。
[半导体层]
对用于晶体管的半导体层的结晶性也没有特别的限制，可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。优选使用具有结晶性的半导体，由此可以抑制晶体管的特性劣化。
作为用于晶体管的半导体材料，可以使用例如第14族的元素(硅、锗等)、如碳化硅、砷化镓、金属氧化物或氮化物半导体等的化合物半导体或有机半导体等。
例如，作为用于晶体管的半导体材料，可以使用非晶硅。尤其是，非晶硅容易具有优越的生产性，并且容易设置在大面积的衬底上。注意，一般而言，用于晶体管的非晶硅包含多量的氢。因此，有时将包含多量的氢的非晶硅称为氢化非晶硅或a-Si：H。另外，非晶硅能够在比多晶硅低温下形成，由此能够降低制造工序中的最高温度。由此，作为衬底、导电层及绝缘层等，可以使用耐热性低的材料。
另外，作为用于晶体管的半导体材料，可以使用微晶硅、多晶硅、单晶硅等的具有结晶性的硅。尤其是，多晶硅与单晶硅相比能够在低温下形成，其场效应迁移率比非晶硅高，并且多晶硅的可靠性高。
此外，作为用于晶体管的半导体材料，可以使用金属氧化物之一种的氧化物半导体。典型地，可以使用包含铟的氧化物半导体等。氧化物半导体能够实现高于非晶硅的场效应迁移率及可靠性。另外，氧化物半导体容易具有优越的生产性，并且容易设置在大面积的衬底上。
金属氧化物之一种的氧化物半导体的带隙比硅宽、载流子密度比硅低，因此氧化物半导体优选用于晶体管的半导体层。优选作为晶体管的半导体层使用氧化物半导体，由此可以减少晶体管的关闭状态下的流过源极和漏极之间的电流。
金属氧化物层的一种的氧化物半导体的能隙优选为2eV以上，更优选为2.5eV以上，进一步优选为3eV以上。通过使用这种能隙较宽的氧化物半导体，可以降低晶体管的关态电流。在形成沟道的半导体层中使用金属氧化物之一种的氧化物半导体的晶体管也被称为OS晶体管。
因为OS晶体管的关态电流低，所以OS晶体管能够长期间保持储存于与晶体管串联连接的电容器中的电荷。通过将这种晶体管用于像素，可以在维持显示在各显示部上的图像的灰度的同时停止驱动电路。其结果是，可以实现功耗极低的显示装置。
金属氧化物之一种的氧化物半导体例如优选包括至少包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以In-M-Zn类氧化物表示的材料。为了减少使用该半导体层的晶体管的电特性不均匀，除了铟、锌及M以外，氧化物半导体优选还包含稳定剂。
作为稳定剂，包括上述能够用作M的金属，例如还有镓、锡、铪、铝及锆等。作为其他稳定剂，可以举出镧系元素的镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。
作为构成半导体层的金属氧化物，例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此例如“In-Ga-Zn类氧化物”是指作为其主要成分具有In、Ga和Zn的氧化物，对In：Ga：Zn的原子个数比没有限制。例如，In：Ga：Zn的原子个数比也可以为1：1：1、2：2：1、3：1：2、4：2：3、5：1：6、或者其组成附近。另外，也可以包含In、Ga、Zn以外的金属元素。
半导体层和导电层也可以具有上述氧化物中的相同的金属元素。通过作为半导体层和导电层使用相同的金属元素，可以降低制造成本。例如，通过使用由相同的金属组成的金属氧化物靶材，可以降低制造成本。另外，也可以共享对半导体层和导电层进行加工时的蚀刻气体或蚀刻液。注意，即使半导体层和导电层具有相同的金属元素，有时它们具有不同的组成。例如，在晶体管及电容器的制造工序中，有时膜中的金属元素脱离而成为不同的金属组成。
当构成半导体层的金属氧化物包含In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子个数比满足In≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8、In：M：Zn＝6:1:6、In：M：Zn＝5:2:5等。注意，所形成的半导体层的原子个数比包含在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动的误差。
构成半导体层的金属氧化物优选为将在后面说明的CAC-OS或CAC-metal oxide。由此，可以提高晶体管的场效应迁移率。
优选将载流子密度低的金属氧化物用于半导体层。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为低于1×1010/cm3，1×10-9/cm3以上的金属氧化物。因为这种半导体层的杂质浓度及缺陷能级密度低，所以具有稳定的特性。注意，在半导体层为金属氧化物时，作为杂质可以举出水和氢等。
在本说明书等中，有时将杂质浓度及缺陷态密度低的金属氧化物称为高纯度本征的金属氧化物或实质上高纯度本征的金属氧化物。
因为高纯度本征或实质上高纯度本征的金属氧化物具有较少的载流子发生源，所以具有低载流子密度。因此，具有该金属氧化物的晶体管很少具有负阈值电压的电特性(很少具有常开启特性)。因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。此外，高纯度本征或实质上高纯度本征的金属氧化物的关态电流极小，即便是沟道宽度为1×106μm、沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏极电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。
注意，可用于本发明的一个实施方式的半导体层不局限于上述组成及材料，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。优选将半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等设定为适当的值，以得到所需的晶体管的半导体特性。
当构成半导体层的金属氧化物包含第14族元素之一的硅或碳时，半导体层中的氧空位增加，会使该半导体层变为n型。因此，半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)优选为2×1018atoms/cm3以下，更优选为2×1017atoms/cm3以下。
有时碱金属及碱土金属在与金属氧化物键合时生成载流子，在此情况下使晶体管的关态电流增大。因此，通过二次离子质谱分析法测得的半导体层的碱金属或碱土金属的浓度优选为1×1018atoms/cm3以下，更优选为2×1016atoms/cm3以下。
半导体层例如也可以具有非单晶结构。非单晶结构例如包括多晶结构、微晶结构及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高。
非晶结构的金属氧化物例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如具有完全的非晶结构且不具有结晶部。
注意，半导体层也可以为具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域和具有单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
[导电层]
作为可用于晶体管的栅极、源极及漏极和构成显示装置的布线及电极等导电层的材料，可以举出铝、钛、铬、镍、铜、钇、锆、钼、银、钽及钨等任何金属或者以上述任何金属为主要成分的合金等。可以以单层或叠层结构使用包含这些任何材料的膜。例如，可以举出包含硅的铝膜的单层结构、在钛膜上层叠铝膜的两层结构、在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、以及依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构等。注意，可以使用氧化铟、氧化锡或氧化锌等氧化物。优选使用包含锰的铜，由此可以通过蚀刻提高形状的控制性。
作为能够用于晶体管的栅极、源极及漏极以及构成显示装置的各布线及电极等导电层的具有透光性的导电材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加镓的氧化锌等导电氧化物或石墨烯。或者，可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯或钛等金属材料、包含该金属材料的合金材料。或者，还可以使用该金属材料的氮化物(例如，氮化钛)等。当使用金属材料、合金材料(或者它们的氮化物)时，将其厚度设定为薄到能够透射光。可以将上述任何材料的叠层膜用于导电层。例如，优选使用银和镁的合金与铟锡氧化物的叠层膜等，由此可以提高导电性。上述材料也可以用于构成显示装置的各种布线及电极等的导电层、显示元件所包括的导电层(被用作像素电极或共同电极的导电层)。
[绝缘层]
作为可用于各绝缘层的绝缘材料，例如可以使用丙烯酸树脂或环氧树脂等树脂、具有硅氧烷键的树脂、无机绝缘材料如氧化硅、氧氮化硅、氮氧化硅、氮化硅或氧化铝等。
作为透水性低的绝缘膜，可以举出含有氮及硅的膜(氮化硅膜、氮氧化硅膜等)以及含有氮及铝的膜(氮化铝膜等)等。另外，也可以使用氧化硅膜、氧氮化硅膜或者氧化铝膜等。
当半导体层包含金属氧化物时、具有与该半导体层接触的区域的绝缘层优选具有含有超过化学计量组成的氧的区域(氧过剩区域)。例如，具有与半导体层32接触的区域的绝缘层34及绝缘层82优选具有氧过剩区域。由此，能够从绝缘层对半导体层供应氧。在半导体层32包含金属氧化物的情况下，当该金属氧化物中形成氧空位时，有时氢等杂质混入到该氧空位中，而生成成为载流子的电子。由此，有时晶体管的电特性劣化。在具有与半导体层接触的区域的绝缘层包含氧过剩区域的情况下，可以从绝缘层对半导体层供应氧，因此能够填补氧空位。由此，可以抑制晶体管的电特性的劣化。为了在绝缘层中设置氧过剩区域，在氧气氛下形成绝缘层，或者，在氧气分下对形成后的绝缘层进行热处理。
[显示元件]
本发明的一个实施方式的显示装置可以采用各种方式并具有各种显示元件。显示元件包括LED(白色LED、红色LED、绿色LED、蓝色LED等)等的电致发光(EL)元件(包含有机和无机材料的EL元件、有机EL元件或无机EL元件)、晶体管(根据电流而发光的晶体管)、等离子体显示面板(PDP)、电子发射器、液晶元件、电泳元件、诸如光栅光阀(GLV)、数字微镜设备(DMD)、数字微快门(DMS)元件、MIRASOL(注册商标)显示器、IMOD(干涉调制)元件、压电陶瓷显示器等的使用MEMS(微电子机械系统)的显示元件、电润湿元件等中的至少一个。除此之外，还可以包括其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体。另外，也可以作为显示元件使用量子点。
注意，作为使用EL元件的显示装置的例子，有EL显示器等。作为使用电子发射元件的显示装置的例子，可以举出场发射显示器(FED)及SED方式平面型显示器(SED：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投影型液晶显示器)等。作为使用电泳元件的显示装置的例子，有电子纸等。作为使用量子点的显示装置的例子，有量子点显示器等。
当实现半透射型液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能。例如，使像素电极的一部分或全部包含铝、银等。此时，也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
[液晶元件]
作为液晶元件，可以采用垂直取向(VA)模式。作为垂直取向模式，可以使用多象限垂直取向(MVA)模式、垂直取向构型(PVA)模式、高级超视觉(ASV)模式等。
作为液晶元件，可以采用各种模式。例如，除了VA模式以外，可以使用扭曲向列(TN)模式、平面切换(IPS)模式、VA-IPS模式、边缘电场转换(FFS)模式；轴对称排列微单元(ASM)模式、光学补偿弯曲(OCB)模式、铁电性液晶(FLC)模式、反铁电液晶(AFLC)模式、电控双折射(ECB)模式、宾主模式等。
液晶元件利用液晶的光学调制作用来控制光的透过或非透过。注意，液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶(PDLC)、聚合物网络型液晶(PNLC)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
作为液晶材料，可以使用正型液晶或负型液晶，根据所使用的模式或设计采用适当的液晶材料即可。
为了控制液晶的取向，可以设置取向膜。在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，当使胆甾液晶的温度上升时即将从胆甾相转变到各向同性相之前出现。因为蓝相只在窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组成物具有快响应速度及光学各向同性，其不需要取向处理，并且视角依赖性小。由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良及破损。
注意，通过将以宾主模式工作的液晶材料用于液晶元件，可以省略光扩散层或偏振片等功能构件。因此，可以提高显示装置的生产率。此外，通过不设置偏振片等功能构件，可以提高液晶元件的反射光的亮度。因此，可以提高显示装置的可见度。
使用圆偏振片的反射型液晶显示装置的开启状态和关闭状态(亮态和暗态)根据液晶分子的长轴的取向方向而切换：大致垂直于衬底的方向或大致平行于衬底的方向。一般来说，液晶分子的长轴在开启状态和关闭状态下都与大致平行于衬底的方向一致，因此难以在反射型液晶显示装置中使用以IPS模式等横向电场方式工作的液晶元件。
以VA-IPS模式等横向电场方式工作的液晶元件的开启状态和关闭状态根据液晶分子的长轴的取向方向而切换：大致垂直于衬底的方向或大致平行于衬底的方向。因此，在将以横向电场方式工作的液晶元件用于反射型液晶显示装置的情况下，液晶元件优选以VA-IPS模式工作。
在本发明的一个实施方式中，透射型液晶元件是尤为合适的。
当采用透射型液晶元件或半透射型液晶元件时，以夹着一对衬底的方式设置两个偏振片。另外，在偏振片的外侧设置背光源。背光源可以是直下型背光源，也可以是边缘照明型背光源。优选使用具有发光二极管(LED)的直下型背光源，因为容易进行局部调光，由此可以提高对比度。优选使用边缘照明型背光源，由此可以减薄包括背光源的模块的厚度。
通过使边缘照明型背光源为关闭状态，可以进行透空显示。
[着色层]
作为能够用于着色层的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
作为能够用于遮光层的材料，可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或金属等无机材料的薄膜。另外，也可以对遮光层使用包含着色层的材料的叠层膜。例如，可以采用包含用于使某个颜色的光透过的着色层的材料的膜与包含使其他颜色的光透过的着色层的材料的膜的叠层结构。着色层与遮光层优选使用材料相同形成，由此除了可以使用相同的制造设备以外，还可以简化工序。
以上是各构成要素的说明。
[像素等的制造方法的实例]
下面，对图13所示的结构的像素11(i+3，j)等的制造方法的实例进行说明。
构成显示装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、原子层沉积(ALD)法等中的任何方法形成。作为CVD法的例子，也可以举出等离子体增强CVD(PECVD)法或热CVD法等。作为热CVD法的例子，可以举出有机金属CVD(MOCVD)法。
此外，构成显示装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨印刷法、分配器法、丝网印刷法、胶版印刷法、刮刀法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
构成显示装置的薄膜可以利用光刻法等进行加工。另外，可以利用使用遮蔽掩模的成膜方法形成岛状的薄膜。另外，可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。
在利用光刻法的加工中，例如可以使用i线(波长为365nm)的光、g线(波长为436nm)的光、h线(波长为405nm)的光和将i线(波长为365nm)、g线(波长为436nm)及h线混合而成的光。另外，还可以使用紫外光、KrF激光或ArF激光等。另外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以举出极紫外光(EUV)或X射线等。另外，也可以使用电子束代替用于曝光的光。优选使用极紫外光、X射线或电子束，由此可以进行极其微细的加工。注意，在通过电子束等的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法或喷砂法等。
为了制造显示装置10，首先在衬底14上形成导电层。接着，通过光刻法等进行图案化，并且通过蚀刻法等对该导电层进行加工，来形成导电层31、导电层31a及导电层53(图19A)。如上所述，导电层31对应于布线G3的一部分，导电层31a对应于布线CS的一部分。
接着，形成绝缘层34。如上所述，绝缘层34被用作设置在显示装置10中的晶体管的栅极绝缘层。
然后，在绝缘层34上形成半导体层。在作为半导体层使用例如金属氧化物的情况下，可以通过溅射法形成。在作为半导体层使用例如In-Ga-Zn类氧化物的情况下，可以通过将In-Ga-Zn类氧化物用作靶材的溅射法形成。
然后，通过光刻法等进行图案化且通过蚀刻法等对所形成的半导体层进行加工，来形成半导体层32(图19B)。
接着，在绝缘层34上及半导体层32上形成导电层。然后，通过光刻法等进行图案化且通过蚀刻法等对该导电层进行加工，形成导电层51、导电层33a、导电层33b及导电层33c(图19C)。如上所述，导电层51被用作晶体管30的源极和漏极中的一个，导电层33a被用作晶体管30的源极和漏极中的另一个及电容器60的一个电极。另外，导电层33b对应于布线S3的一部分，导电层33c对应于布线S4的一部分。导电层33b以具有重叠于导电层53的区域的方式形成。
接着，形成绝缘层82，然后形成绝缘层81。在形成绝缘层81之后，通过化学机械抛光(CMP)法等对绝缘层81进行平坦化处理。
接着，通过光刻法等进行图案化。然后，通过蚀刻法等对绝缘层81及绝缘层82进行加工，来形成到达导电层51的开口部71、到达导电层33a的开口部38以及到达导电层33c的开口部74。另外，通过蚀刻法等对绝缘层81、绝缘层82及绝缘层34进行加工，来以夹着导电层33b的方式形成到达导电层53的开口部72及开口部73(图20A)。通过上述工序形成开口部38及开口部71至开口部74。
接着，在绝缘层81上的开口部38及开口部71至开口部74中形成导电层。然后，通过光刻法等进行图案化，并且通过蚀刻法等对该导电层进行加工，形成导电层21、导电层52及导电层54(图20B)。导电层21在开口部38中与导电层33a电连接。导电层52在开口部71中与导电层51电连接，并且导电层52在开口部72中与导电层53电连接。导电层54在开口部73中与导电层53电连接，并且导电层54在开口部74中与导电层33c电连接。如上所述，导电层21被用作设置在显示装置10中的液晶元件的像素电极。另外，被用作晶体管30的源极和漏极中的一个的导电层51隔着导电层52、导电层53及导电层54与对应于布线S4的一部分的导电层33c电连接。
接着，形成取向膜24a(图21A)。然后，在衬底15上形成遮光层42、着色层41、绝缘层26、导电层23以及取向膜24b(图21B)。着色层41通过使用光刻法、印刷法、或喷墨法可以形成。例如，通过利用喷墨法，可以在室温、低真空下、或在大型衬底上可以形成。由此，即使为4K显示器或8K显示器等极高分辨率的显示装置，也可以形成着色层41。即使在屏幕尺寸为对角线50英寸以上、60英寸以上、或70英寸以上的大型显示装置中，也可以形成着色层41。不使用抗蚀剂掩模也可以形成着色层41，因此能够减少显示装置10的制造工序数，而能够降低制造成本。
接着，使用图21A所示的衬底14、图21B所示的衬底15和粘合层(未图示)密封液晶22。然后形成偏振片39a、偏振片39b及背光单元90。通过上述工序，可以制造图13所示的结构的显示装置10。
在此，显示装置的制造工序中的光刻工序越少，即光掩模的掩模数越少，越可以降低制造成本。
例如，在图19A至20B所示的工序(衬底14一侧的结构的制造工序)中，经过共计五个光刻工序可以形成衬底14一侧的结构：即导电层31等的制造工序(图19A)、半导体层32的制造工序(图19B)、导电层33a等的制造工序(图19C)、开口部38等的制造工序(图20A)以及导电层21等的制造工序(图20B)。就是说，可以由五个光掩模制造背板衬底。
在显示装置采用在每一个像素列中设置一个或两个源极线的结构时，也可以不设置图13所示的结构的像素11，例如所有像素11可以采用图12所示的结构。在此情况下，当制造背板衬底时需要经过共计五个光刻工序。就是说，需要五个光掩模。由此，即使在每一个像素列中设置四个源极线的情况下，也可以使用与在每一个像素列中设置一个或两个源极线的情况相同的光掩模数制造显示装置。由此，能够抑制在每一个像素列中设置四个源极线的结构的显示装置的制造成本比在每一个像素列中设置一个或两个源极线的结构的显示装置的制造成本高。
以上是对像素等的制造方法的一个例子的说明。
[导电层的形状]
作为可以用作栅极线或源极线等布线的导电膜，优选使用金属或合金等低电阻的材料，由此可以降低布线电阻。在采用大屏幕的显示装置的情况下，增大布线的宽度也是有效的。但是，上述导电膜不使可见光透过，所以在透过型的液晶显示装置中有时会导致如下问题：随着布线本身的宽度增大以及布线的数量增加而开口率下降。
通过改良导电膜的端部的形状，可以高效地提取背光单元的光。
图22A示出构成源极线等的导电层33及其附近的截面图。导电层33的端部为倒锥形。导电层33例如也可以为导电层33a、导电层33b及导电层33c。导电层33例如也可以为导电层51。
在此，锥角是指：薄膜的端部中的其底面(与被形成面接触的面)与其侧面所形成的角度。锥角大于0度且小于180度。锥角小于90度时称为正锥形，大于90度时称为倒锥形。
如图22A所示，通过使导电层33具有倒锥形形状，从背光单元入射的光50的一部分被导电层33的侧面反射，到达液晶22。其结果，与导电层33的侧面是垂直时或者是锥形时相比，可以提高光取出效率。
在此，导电层33的锥角优选大于90度且小于135度，更优选为91度以上且120度以下，进一步优选为95度以上且110度以下。
图22B示出构成栅极线等的导电层31具有倒锥形形状的实例。通过除了导电层33以外还使导电层31为倒锥形形状，可以更有效地提高光取出效率。
以上是对布线形状的说明。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对显示部17中的布线SL和像素11的连接关系进行说明。作为一个例子，对作为显示元件使用液晶元件的情况进行说明。图23A和图23B、图24、图25、图27、图28以及图29为各自示出显示部17的一部分的方框图。在图23A和图23B、图24、图25、图27、图28以及图29中，“+”及“-”表示对像素11供应的信号的极性。
<驱动方式>
一般而言，液晶元件在连续被施加DC电压时容易劣化。因此，在作为显示元件使用液晶元件的显示装置中，采用在每一个帧期间中反转对液晶元件施加的信号的极性的驱动方式(也称为“帧反转驱动”)。例如，在奇数帧中对所有的像素供应正极性的信号，在偶数帧中对所有的像素供应负极性的信号。不一定在每一个帧中进行极性的反转，而根据所使用的液晶元件，也可以在每特定个数的帧中进行极性的反转。
在对所有的像素供应相同极性的电位的帧反转驱动中，在图像显示时容易发生闪烁或串扰等现象，因此有时降低显示装置的显示品质。为了抑制这种现象，已提出了源极线反转驱动、栅极线反转驱动以及点反转驱动等的驱动方式。
[源极线反转驱动]
源极线反转驱动(也称为“列反转驱动”等)是指在每特定个数的帧且每特定个数的信号线(源极线)中，使对像素供应的信号的极性反转的驱动方法。
[栅极线反转驱动]
栅极线反转驱动(也称为“行反转驱动”等)是指在每特定个数的帧且每特定个数的扫描线(栅极线)中，使对像素供应的信号的极性反转的驱动方法。
[点反转驱动]
点反转驱动(也称为“行反转驱动”等)是指在每特定个数的帧中对在行方向及列方向上相邻的像素供应的信号的极性反转的驱动方法。对每特定个数的像素可以进行点反转驱动中的信号极性的反转。例如，既可以使对每一个像素供应的信号的极性反转，又可以使对每多个像素供应的信号的极性反转。
与源极线反转驱动及栅极线反转驱动相比，点反转驱动的抑制闪烁、串扰等的现象的效果高。因此，在很多情况下作为液晶显示装置的驱动方式利用点反转驱动。
<布线SL和像素11的连接关系>
接着，对显示部17中的布线SL和像素11的连接关系进行说明。首先，对在每个像素进行点反转驱动时的连接关系进行说明。
[进行点反转驱动时的连接关系]
[在每一个列中有两个源极线的显示部]
图23A及图23B表示在每一个列中设有两个源极线的显示部17的一部分。在图23A中，在j列的像素11和j+1列的像素11之间设有布线SL1(j)和布线SL2(j)。
在图23A中，像素11(i，j)及像素11(i+2，j)与布线SL1(j)电连接，并且像素11(i+1，j)及像素11(i+3，j)与布线SL2(j)电连接。
因此，在图23A中，设置在j列的第i+2x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+2x+1行的像素11与布线SL2(j)电连接。
在以图23A所示的连接方式进行点反转驱动的情况下，对相邻的布线SL1(j)及布线SL2(j)需要供应不同的极性的信号。因为在布线SL1(j)和布线SL2(j)之间产生有寄生电容Cst，所以当布线SL1(j)和布线SL2(j)之间的电位差大时，源极驱动器的负载增大，因而容易增大功耗。
鉴于此，优选的是，如图23B所示地配置布线SL及像素11。在图23B中，j列的像素11设置在布线SL1(j)与布线SL2(j)之间。在图23B中，在j列的像素11和j+1列的像素11之间设有布线SL2(j)及布线SL1(j+1)。
注意，设置在j列的第i+2x行的像素11与布线SL1(j)电连接。设置在j列的第i+2x+1行的像素11与布线SL2(j)电连接。
在以图23B所示的连接方式进行点反转驱动的情况下，对相邻的布线SL2(j)及布线SL1(j+1)供应相同极性的信号。与此同样，对相邻的布线SL2(j+1)及布线SL1(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[在每一个列中有三个源极线的显示部]
图24及图25表示在每一个列中设有三个源极线的显示部17的一部分。在图24及图25中，j列的像素11设置在布线SL2(j)和布线SL3(j)之间。布线SL1(j)和布线SL2(j)相邻地被设置。
在图24中，像素11(i，j)与布线SL1(j)电连接，像素11(i+1，j)及像素11(i+5，j)与布线SL3(j)电连接，像素11(i+2，j)及像素11(i+4，j)与布线SL2(j)电连接，并且像素11(i+3，j)与布线SL1(j+1)电连接。
由此，在图24中，设置在j列的第i+6x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+6x+1行的像素11及设置在j列的第i+6x+5行的像素11与布线SL3(j)电连接。设置在j列的第i+6x+2行的像素11及设置在j列的第i+6x+4行的像素11与布线SL2(j)电连接。设置在j列的第i+6x+3行的像素11与布线SL1(j+1)电连接。
可以如图25所示地使布线SL与像素11连接。在图25中，像素11(i，j)及像素11(i+4，j)与布线SL2(j)电连接，像素11(i+1，j)及像素11(i+3，j)与布线SL3(j)电连接，像素11(i+2，j)与布线SL1(j)电连接，像素11(i+5，j)与布线SL1(j+1)电连接。
由此，在图25中，设置在j列的第i+6x行(x为0以上的整数)的像素11及设置在j列的第i+6x+4行的像素11与布线SL2(j)电连接。设置在j列的第i+6x+1行的像素11及设置在j列的第i+6x+3行的像素11与布线SL3(j)电连接。设置在j列的第i+6x+2行的像素11与布线SL1(j)电连接。设置在j列的第i+6x+5行的像素11与布线SL1(j+1)电连接。
在图24及图25中，在j列的像素11和j+1列的像素11之间设有布线SL3(j)、布线SL1(j+1)以及布线SL2(j+1)。另外，布线SL3(j)、布线SL1(j+1)、和布线SL2(j+1)之间产生寄生电容Cst。
尤其是，夹在布线SL3(j)与布线SL2(j+1)之间的布线SL1(j+1)被施加与布线SL3(j)之间产生的寄生电容Cst及与布线SL2(j+1)之间产生的寄生电容Cst，因此容易增加源极驱动器的负载。由此，优选对布线SL3(j)、布线SL1(j+1)以及布线SL2(j+1)供应相同极性的信号。
如上所述，当在每一个列中有三个以上的源极线时，本发明的一个实施方式尤其有效。换言之，当在每一个像素列中设置g个布线GL时，g优选为3以上。与此同样，在布线GL0与f个布线GL电连接的情况下，f优选为3以上。
在以图24及图25所示的连接方式进行点反转驱动的情况下，对布线SL3(j)、布线SL1(j+1)以及布线SL2(j+1)供应相同极性的信号。与此同样，对布线SL3(j+1)、布线SL1(j+2)以及布线SL2(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[驱动波形]
图26示出用来在图24所示的显示部17中进行点反转驱动的驱动波形的实例。在某一个帧期间中，对布线SL1(j)及布线SL2(j)供应正极性的信号，并且对布线SL3(j)供应负极性的信号。
此外，在该帧期间中，对所有布线GL0依次供应脉冲状的选择信号。例如，当对布线GL0(k)供应选择信号时，对三个布线GL(布线GL(i)、布线GL(i+1)以及布线GL(i+2))同时供应选择信号。然后，对连接有布线GL(i)的像素通过布线SL1(j)供应正极性的信号。另外，对连接有布线GL(i+1)的像素通过布线SL3(j)供应负极性的信号。另外，对连接有布线GL(i+2)的像素通过布线SL2(j)供应正极性的信号。
通过依次选择所有的布线GL0，可以对所有的像素11供应信号。在下一个帧期间中，对布线SL1(j)及布线SL2(j)供应负极性的信号，并且对布线SL3(j)供应正极性的信号。如此，可以在每一个帧中对在行方向及列方向上相邻的像素供应不同的极性的信号。
例如，在点反转驱动中，若使供应给布线SL的信号的极性按行反转，则供应给布线SL的电压的振幅增大，源极驱动器的负载及功耗增大。在本发明的一个实施方式的显示装置中，即使在点反转驱动中也可以在一个帧期间中对布线SL供应相同极性的信号。由此，可以使供应给布线SL的电压振幅减小，因此可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
在采用图24所示的结构时，通过每一次的行选择可以对三个行的像素11供应信号。因此可以延长一行的选择期间。根据本发明的一个实施方式，可以确实地进行对像素11的信号的写入，而能够提高显示装置的显示品质。
[在每一个列中有四个源极线的显示部]
图27及图28表示在每一个列中设有四个源极线的显示部17的一部分。在图27及图28中，j列的像素11设置在布线SL1(j)及布线SL2(j)和布线SL3(j)及布线SL4(j)之间。
在图27中，像素11(i，j)及像素11(i+4，j)与布线SL1(j)电连接，像素11(i+1，j)及像素11(i+5，j)与布线SL3(j)电连接，像素11(i+2，j)及像素11(i+6，j)与布线SL2(j)电连接，像素11(i+3，j)及像素11(i+7，j)与布线SL4(j)电连接。
因此，在图27中，设置在j列的第i+4x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+4x+1行的像素11与布线SL3(j)电连接。设置在j列的第i+4x+2行的像素11与布线SL2(j)电连接。设置在j列的第i+4x+3行的像素11与布线SL4(j)电连接。
在图28中，像素11(i，j)及像素11(i+4，j)与布线SL2(j)电连接，像素11(i+1，j)及像素11(i+5，j)与布线SL3(j)电连接，像素11(i+2，j)及像素11(i+6，j)与布线SL1(j)电连接，像素11(i+3，j)及像素11(i+7，j)与布线SL4(j)电连接。
在图27及图28中，在j列的像素11和j+1列的像素11之间设有布线SL3(j)、布线SL4(j)、布线SL1(j+1)以及布线SL2(j+1)。另外，布线SL3(j)、布线SL4(j)、布线SL1(j+1)、和布线SL2(j+1)之间产生寄生电容Cst。
在以图27及图28所示的连接方式进行点反转驱动的情况下，对布线SL3(j)、布线SL4(j)、布线SL1(j+1)以及布线SL2(j+1)供应相同极性的信号。与此同样，对布线SL3(j+1)、布线SL4(j+1)、布线SL1(j+2)以及布线SL2(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[在每一个列中有五个源极线的显示部]
图29表示在每一个列中设有五个源极线的显示部17的一部分。在图29中，j列的像素11设置在布线SL1(j)、布线SL2(j)以及布线SL3(j)和布线SL4(j)及布线SL5(j)之间。
在图29中，像素11(i，j)与布线SL1(j)电连接，像素11(i+1，j)及像素11(i+5，j)与布线SL4(j)电连接，像素11(i+2，j)及像素11(i+6，j)与布线SL2(j)电连接，像素11(i+3，j)及像素11(i+7，j)与布线SL5(j)电连接，像素11(i+4，j)及像素11(i+8，j)与布线SL3(j)电连接，像素11(i+9，j)与布线SL1(j+1)电连接。
由此，在图29中，设置在j列的第i+10x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+10x+1行的像素11及设置在j列的第i+10x+5行的像素11与布线SL4(j)电连接。设置在j列的第i+6x+2行的像素11及设置在j列的第i+6x+6行的像素11与布线SL2(j)电连接。设置在j列的第i+6x+3行的像素11及设置在j列的第i+6x+7行的像素11与布线SL5(j)电连接。设置在j列的第i+6x+4行的像素11及设置在j列的第i+6x+8行的像素11与布线SL3(j)电连接。设置在j列的第i+6x+9行的像素11与布线SL1(j+1)电连接。
在图29中，在j列的像素11和j+1列的像素11之间设有布线SL4(j)、布线SL5(j)、布线SL1(j+1)、布线SL2(j+1)以及布线SL3(j+1)。
在以图29所示的连接方式进行点反转驱动的情况下，对布线SL4(j)、布线SL5(j)、布线SL1(j+1)、布线SL2(j+1)以及布线SL3(j+1)供应相同极性的信号。与此同样，对布线SL4(j+1)、布线SL5(j+1)、布线SL1(j+2)、布线SL2(j+2)以及布线SL3(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[在每一个列中有六个源极线的显示部]
图30表示在每一个列中设有六个源极线的显示部17的一部分。在图30中，j列的像素11设置在布线SL1(j)至布线SL3(j)和布线SL4(j)至布线SL6(j)之间。
在图30中，像素11(i，j)及像素11(i+6，j)与布线SL1(j)电连接，像素11(i+1，j)及像素11(i+7，j)与布线SL4(j)电连接，像素11(i+2，j)及像素11(i+8，j)与布线SL2(j)电连接，像素11(i+3，j)及像素11(i+9，j)与布线SL5(j)电连接，像素11(i+4，j)及像素11(i+10，j)与布线SL3(j)电连接，像素11(i+5，j)及像素11(i+11，j)与布线SL6(j)电连接。
由此，在图30中，设置在j列的第i+6x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+6x+1行的像素11与布线SL4(j)电连接。设置在j列的第i+6x+2行的像素11与布线SL2(j)电连接。设置在j列的第i+6x+3行的像素11与布线SL5(j)电连接。设置在j列的第i+6x+4行的像素11与布线SL3(j)电连接。设置在j列的第i+6x+5行的像素11与布线SL6(j)电连接。
在图30中，j列的像素11和j+1列的像素11之间设有布线SL4(j)、布线SL5(j)、布线SL6(j)、布线SL1(j+1)、布线SL2(j+1)以及布线SL3(j+1)。
在以图30所示的连接方式进行点反转驱动的情况下，对布线SL4(j)、布线SL5(j)、布线SL6(j)、布线SL1(j+1)、布线SL2(j+1)以及布线SL3(j+1)供应相同极性的信号。与此同样，对布线SL4(j+1)、布线SL5(j+1)、布线SL6(j+1)、布线SL1(j+2)、布线SL2(j+2)以及布线SL3(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[进行源极线反转驱动时的连接关系]
[在每一个列中有两个源极线的显示部]
图31A表示在每一个列中设有两个源极线的显示部17的一部分。在图31A中，在j列的像素11和j+1列的像素11之间设有布线SL1(j)及布线SL2(j)。
在图31A中，像素11(i，j)及像素11(i+2，j)与布线SL1(j)电连接，并且像素11(i+1，j)及像素11(i+3，j)与布线SL2(j)电连接。
由此，在图31A中，设置在j列的第i+2x行(x为0以上的整数)的像素11与布线SL1(j)电连接。设置在j列的第i+2x+1行的像素11与布线SL2(j)电连接。
在以图31A所示的连接方式进行源极线反转驱动的情况下，对相邻的布线SL1(j)及布线SL2(j)供应相同极性的信号。与此同样，对相邻的布线SL1(j+1)及布线SL2(j+1)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
[进行栅极线反转驱动时的连接关系]
[在每一个列中有两个源极线的显示部]
图31B表示在每一个列中设有两个源极线的显示部17的一部分。在图31B中，j列的像素11设置在布线SL1(j)与布线SL2(j)之间。在图31B中，在j列的像素11和j+1列的像素11之间设有布线SL2(j)及布线SL1(j+1)。
在图31B中，设置在j列的第i+2x行的像素11与布线SL1(j)电连接。设置在j列的第i+2x+1行的像素11与布线SL2(j)电连接。设置在j+1列的第i+2x行的像素11与布线SL2(j+1)电连接。设置在j+1列的第i+2x+1行的像素11与布线SL1(j+1)电连接。
在以图31B所示的连接方式进行栅极线反转驱动的情况下，对相邻的布线SL2(j)及布线SL1(j+1)供应相同极性的信号。与此同样，对相邻的布线SL2(j+1)及布线SL1(j+2)供应相同极性的信号。通过对相邻的布线SL供应相同极性的信号，可以减小这些布线之间的电位差异。因此，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，对栅极驱动器12a及源极驱动器13a的结构实例进行说明。
[栅极驱动器的结构实例]
图32A示出栅极驱动器12a的结构实例。栅极驱动器12a具有移位寄存器511及缓冲放大器514。栅极驱动器12a与多个布线GL(或者多个布线GL0)电连接。
移位寄存器511被输入起始脉冲SP、时钟信号CLK等。移位寄存器511具有与时钟信号CLK同步地选择被供应选择信号的布线GL的功能。选择信号由缓冲放大器514放大而供应给布线GL。缓冲放大器514具有提高电流供应能力的功能(放大电力的功能)。除此之外，为了增大选择信号的电压振幅，也可以具有切换电源电压的电平转换器。注意，栅极驱动器12b也可以具有与栅极驱动器12a同样的结构。
[源极驱动器的结构实例]
图32B示出源极驱动器13a的结构实例。源极驱动器13a具有移位寄存器521、锁存器522、DA转换器523以及缓冲放大器524。源极驱动器13a与多个布线SL电连接。
对移位寄存器521供应起始脉冲SP及时钟信号CLK等。对锁存器522供应数码方式的图像数据Video。锁存器522具有保持图像信息Video的功能。DA转换器523具有使用保持在锁存器522中的图像数据Video生成模拟方式的图像信号(视频信号)的功能。注意，在DA转换器523中生成视频信号时可以进行伽马校正等。
移位寄存器521具有与时钟信号CLK同步地选择被供应视频信号的布线SL的功能。视频信号通过缓冲放大器524放大并供应给布线SL。缓冲放大器524具有提高电流供应能力的功能。除此之外，为了增大视频信号的电压振幅，也可以具有切换电源电压的电平转换器。注意，源极驱动器13b也可以具有与源极驱动器13a同样的结构。
如图33A所示，可以在缓冲放大器524和布线SL之间设置解复用器525。解复用器525具有根据控制信号DMXc将被输入的信号供应给多个输出中之一的功能。
通过设置解复用器525，可以减少输入到源极驱动器13a的信号线的个数。因此，减少显示装置的连接端子的个数，而能够提高显示装置的可靠性。
如图33B所示，也可以在DA转换器523和缓冲放大器524之间设置解复用器525及模拟锁存器526。在图33B所示的结构中，将从解复用器525供应的视频信号保持在模拟锁存器526中。然后，将该视频信号由缓冲放大器524放大并输出到布线SL。通过设置模拟锁存器526，可以使缓冲放大器524的输出稳定。因此能够防止非意图的布线SL的电位的变动，并且可以提高显示装置的显示品质。
图34、图35以及图36分别示出图33A所示的源极驱动器13a的解复用器525和显示部17的连接实例。解复用器525包括多个解复用器535。由此可以将解复用器525称为“解复用器组”。在图34至图36中，将第p(p为1以上的整数)解复用器535记载为解复用器535(p)。
在图34及图35中，分别表示在每一个列中具有两个源极线的显示部17和包括1输入2输出的解复用器535的解复用器525的连接实例。
在图34中，表示解复用器535(p)的输出端子的一个与布线SL1(j)电连接，并且另一个与布线SL2(j)电连接的实例。与此同样，解复用器535(p+1)的输出端子的一个与布线SL1(j+1)电连接，另一个与布线SL2(j+1)电连接。
在图35中，表示解复用器535(p)的输出端子的一个与布线SL2(j-1)电连接，另一个与布线SL1(j)电连接的实例。与此同样，解复用器535(p+1)的输出端子的一个与布线SL2(j)电连接，另一个与布线SL1(j+1)电连接。
如上面实施方式所说明，通过使相邻的布线SL的极性相同，可以减轻改写信号时的源极驱动器的负载，而能够降低功耗。因此，在图33A所示的源极驱动器13a与显示部17连接的情况下，优选使用图35所示的连接方法。
图36示出在每一个列中具有三个源极线的显示部17和包括1输入3输出的解复用器535的解复用器525的连接实例。
图36示出解复用器535(p)的输出端子中的第一输出端子与布线SL3(j-1)电连接，第二输出端子与布线SL1(j)电连接，第三输出端子与布线SL2(j)电连接的实例。与此同样，解复用器535(p+1)的输出端子中的第一输出端子与布线SL3(j)电连接，第二输出端子与布线SL1(j+1)电连接，第三输出端子与布线SL2(j+1)电连接。
图37示出在每一个列中具有四个源极线的显示部17和包括1输入4输出的解复用器535的解复用器525的连接实例。
图37示出解复用器535(p)的输出端子中的第一输出端子与布线SL3(j-1)电连接，第二输出端子与布线SL4(j-1)电连接，第三输出端子与布线SL1(j)电连接，第四输出端子与布线SL2(j)电连接的实例。与此同样，解复用器535(p+1)的输出端子中的第一输出端子与布线SL3(j)电连接，第二输出端子与布线SL4(j)电连接，第三输出端子与布线SL1(j+1)电连接，第四输出端子与布线SL2(j+1)电连接。
[模拟锁存器]
在此，对可用于模拟锁存器526的半导体电路的实例进行说明。
图38A所示的半导体电路具有存储电路251a的结构，其中将晶体管262的源极和漏极中的一个与晶体管263的栅极及电容器258的一个电极连接。图38B所示的电路具有存储电路261a的结构，其中将晶体管262的源极和漏极中的一个与电容器258的一个电极连接。
模拟锁存器526包括多个锁存电路。存储电路251a及存储电路261a可以用作该锁存电路。
存储电路251a及存储电路261a各自可以将通过端子254及晶体管262输入的电荷保持在节点257中。在节点257中可以保持任意的电位(电荷量)。
存储电路251a包括晶体管263。虽然在图38A中晶体管263是p沟道型晶体管，但是也可以使用n沟道型晶体管。此外，作为晶体管263，也可以使用OS晶体管。
存储电路251a及存储电路261a都可以保持模拟信号。对图38A所示的存储电路251a及图38B所示的存储电路261a进行详细说明。
存储电路251a包括使用第一半导体的晶体管263、使用第二半导体的晶体管262以及电容器258。
作为晶体管262优选使用OS晶体管。通过作为晶体管262使用关态电流小的晶体管，可以抑制保持在节点257中的电荷量的变动。因此，能够更正确地储存数据。
在图38A中，端子252与晶体管263的源极和漏极中的一个电连接，端子253与晶体管263的源极和漏极中的另一个电连接。布线255与晶体管262的栅极电连接，晶体管262的源极和漏极中的一个与节点257电连接，晶体管262的源极和漏极中的另一个与端子254电连接。晶体管263的栅极及电容器258的一个电极与节点257电连接。布线256与电容器258的另一个电极电连接。
在存储电路251a中，端子254用作输入端子，端子253用作输出端子。在存储电路261a中，端子254用作输入输出端子。
存储电路251a及存储电路261a具有能够保持供应给节点257的电荷的特性，由此如下所述那样能够进行数据的写入、保持和读出。
[写入工作及保持工作]
对存储电路251a及存储电路261a的数据写入工作和保持工作进行说明。首先，将布线255的电位设定为使晶体管262成为开启状态的电位。由此，端子254的电位供应给节点257。也就是说，对节点257供应预定的电荷(写入)。这里，供应相当于任意的电位的电荷。然后，将布线255的电位设定为使晶体管262成为关闭状态的电位。因此，在节点257中保持电荷(保持工作)。
在存储电路251a中，在作为晶体管263使用p沟道型晶体管的情况下，任意的电位是比晶体管263的阈值电压高的电位。在作为晶体管263使用n沟道型的晶体管的情况下，任意的电位是比晶体管263的阈值电压低的电位。也就是说，任意的电位都是使晶体管263成为关闭状态的电位。
图38B所示的存储电路261a的与存储电路251a不同之处是存储电路261a不包括晶体管263。电容器258的另一个电极与布线264电连接。布线264的电位只要是固定电位就可以是任何电位。例如，布线264的电位为GND。存储电路261a也可以以与存储电路251a同样的工作进行数据写入。
[存储电路251a的读出工作]
对保持在存储电路251a中的数据的读出工作进行说明。在对端子252供应规定的电位(恒定电位)的状态下，当对布线256供应读出电位VR时，可以读出保持在节点257中的电位。也就是说，通过适当地设定供应给端子252的电位及读出电位VR，可以将与保持在节点257中的电位相等的电位输出到端子253。
[存储电路261a的读出工作]
对存储电路261a的数据读出工作进行说明。当对布线255供应使晶体管262成为开启状态的电位时，端子254与节点257电连接，对端子254供应保持在节点257中的电位。此时，电容器258的电容值越大越好。电容器258的电容值越大，越能准确地对端子254供应被写入的电位。
因为存储电路251a及存储电路261a在写入数据时不需要高电压，所以不容易产生元件的劣化。例如，不同于现有的非易失性存储器，不需要对浮动栅极注入电子并从浮动栅极抽出电子，因此不会发生绝缘体劣化等问题。换言之，在根据本发明的一个实施方式的存储元件中，在现有非易失性存储器中成为问题的数据的重写次数不会受到限制，并且其可靠性得到极大提高。再者，因为是根据晶体管的状态(导通或非导通)而进行数据写入，所以能够容易进行高速工作。
晶体管262也可以为具有背栅极的晶体管。通过控制对该背栅极供应的电位，可以任意改变晶体管262的阈值电压。图38C所示的存储电路251b的与存储电路251a不同之处在于作为存储电路251b的晶体管262使用具有背栅极的晶体管。图38D所示的存储电路261b的与存储元件261a不同之处在于作为存储电路261b的晶体管262使用具有背栅极的晶体管。
在存储电路251b及存储电路261b的每一个中，晶体管262的背栅极与布线259电连接。通过控制供应给布线259的电位，可以任意改变晶体管262的阈值电压。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，对可以用于上述实施方式所示的显示装置等的晶体管的实例，参照附图进行说明。
图39A所示的晶体管在半导体层32和杂质半导体层35之间包括半导体层37。
半导体层37可以使用与半导体层32同样的半导体膜形成。半导体层37可以用作进行杂质半导体层35的蚀刻时防止半导体层32被消失的蚀刻停止层。虽然在图39A中示出半导体层37被分离为右侧部分和左侧部分的例子，但是半导体层37的一部分也可以覆盖半导体层32的沟道形成区域。
另外，可以使半导体层37的杂质浓度低于杂质半导体层35的浓度杂质。由此，可以将半导体层37用作轻掺杂漏极(LDD)区域，由此可以抑制驱动晶体管时的热载流子效果。
图39B所示的晶体管在半导体层32的沟道形成区域上设置有绝缘层84。绝缘层84用作导电层33a及导电层33b的蚀刻时的蚀刻停止层。
图39C所示的晶体管包括半导体层32p代替半导体层32。半导体层32p含有具有高结晶性的半导体膜。例如，半导体层32p含有多晶半导体或单晶半导体。由此，可以实现具有高场效应迁移率的晶体管。
图39D所示的晶体管在半导体层32的沟道形成区域中包括半导体层32p。例如，图39D所示的晶体管可以通过对成为半导体层32的半导体膜照射激光等来使该半导体膜局部晶化而形成。由此，可以实现具有高场效应迁移率的晶体管。
图39E所示的晶体管在图39A所示的晶体管的半导体层32的沟道形成区域中包括结晶性的半导体层32p。
图39F所示的晶体管在图39B所示的晶体管的半导体层32的沟道形成区域中包括结晶性的半导体层32p。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，对可用于上述实施方式所示的显示装置等的晶体管的实例，参照附图进行说明。尤其对优选用作OS晶体管的晶体管的结构实例进行说明。
<晶体管的结构实例>
[结构实例1]
为了示出晶体管的结构实例，参照图40A至图40C对晶体管200a进行说明。图40A是晶体管200a的俯视图。图40B是沿着图40A所示的点划线X1-X2的截面图，图40C是沿着图40A所示的点划线Y1-Y2的截面图。注意，在图40A中，为了简便起见，省略晶体管200a的构成要素的一部分(具有栅极绝缘层的功能的绝缘层等)。注意，下面有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。有时在后面的晶体管的俯视图中也与图40A同样地省略构成要素的一部分。
晶体管200a包括绝缘层224上的导电层221；绝缘层224及导电层221上的绝缘层211；绝缘层211上的半导体层231；半导体层231及绝缘层211上的导电层222a；半导体层231及绝缘层211上的导电层222b；半导体层231、导电层222a及导电层222b上的绝缘层212；以及绝缘层212上的导电层223。
注意，绝缘层224也可以为衬底。在绝缘层224为衬底的情况下，该衬底可以包含与实施方式1所示的衬底14相同的材料。
作为导电层221及导电层223，可以包含例如与实施方式1所示的导电层31相同的材料。作为绝缘层211，可以包含例如与实施方式1所示的绝缘层34相同的材料。作为导电层222a及导电层222b，可以包含例如与实施方式1所示的导电层33及导电层51相同的材料。作为绝缘层212，可以包含例如与实施方式1所示的绝缘层82相同的材料。
作为半导体层231，可以包含例如与实施方式1所示的半导体层32相同的材料。在本实施方式中，说明半导体层231为包含金属氧化物的半导体层。
绝缘层211及绝缘层212包括开口部235。导电层223通过开口部235与导电层221电连接。
绝缘层211被用作晶体管200a的第一栅极绝缘层，绝缘层212被用作晶体管200a的第二栅极绝缘层。在晶体管200a中，导电层221被用作第一栅极。导电层222a被用作源极和漏极中的一个，导电层222b被用作源极和漏极中的另一个。在晶体管200a中，导电层223被用作第二栅极。
注意，晶体管200a为沟道蚀刻型晶体管，具有双栅结构。
晶体管200a也可以不包括导电层223。此时，晶体管200a为沟道蚀刻型的晶体管，具有底栅极结构。
如图40B和图40C所示，半导体层231位于与导电层221及导电层223相对的位置，夹在两个用作栅极的导电层之间。导电层223的沟道长度方向上的长度及导电层223的沟道宽度方向上的长度分别比半导体层231的沟道长度方向上的长度及半导体层231的沟道宽度方向上的长度长。导电层223隔着绝缘层212覆盖半导体层231整体。
换言之，导电层221和导电层223在形成在绝缘层211及绝缘层212中的开口部235中彼此连接，且包括位于半导体层231的侧端部的外侧的区域。
通过采用这种结构，可以利用导电层221及导电层223的电场电围绕晶体管200a所包括的半导体层231。如晶体管200a所示，可以将由第一栅极及第二栅极的电场电围绕形成沟道形成区域的半导体层的晶体管的装置结构称为Surrounded channel(S-channel)结构。
因为晶体管200a具有S-channel结构，所以可以使用用作第一栅电极的导电层221对半导体层231有效地施加用来诱发沟道的电场。由此，晶体管200a的电流驱动能力得到提高，从而可以得到高的通态电流特性。由于可以增加通态电流，所以可以使晶体管200a微型化。另外，由于晶体管200a具有半导体层231被用作第一栅极的导电层221及用作第二栅极的导电层223围绕的结构，所以可以提高晶体管200a的机械强度。
由于具有S-channel结构的晶体管200a的场效应迁移率高且驱动能力高，因此通过将晶体管200a用于驱动电路(典型为栅极驱动器)，可以提供边框宽度窄的显示装置。
[结构实例2]
下面，为了示出晶体管的结构实例，参照图41A至图41C对晶体管200b进行说明。图41A是晶体管200b的俯视图。图41B是沿着图41A所示的点划线X1-X2的截面图，图41C是沿着图41A所示的点划线Y1-Y2的截面图。
晶体管200b的与晶体管200a的不同之处是在晶体管200b中半导体层231、导电层222a、导电层222b及绝缘层212各自具有叠层结构。
绝缘层212包括：半导体层231、导电层222a及导电层222b上的绝缘层212a；绝缘层212a上的绝缘层212b。绝缘层212具有对半导体层231供应氧的功能。换言之，绝缘层212包含氧。绝缘层212a为能够透过氧的绝缘层。注意，绝缘层212a还被用作在后面形成绝缘层212b时缓和对半导体层231的损伤的膜。
作为绝缘层212a，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅、氧氮化硅等。
此外，优选使绝缘层212a中的缺陷量少，典型的是，通过电子自旋共振(ESR)测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为若绝缘层212a的缺陷密度高，氧则与该缺陷键合，而使绝缘层212a中的氧透过性减少。
注意，在绝缘层212a中，有时从外部进入绝缘层212a的氧不是全部移动到绝缘层212a的外部，而是其一部分残留在绝缘层212a的内部。另外，有时氧进入绝缘层212a，绝缘层212a中含有的氧移动到绝缘层212a的外部，而在绝缘层212a中发生氧的移动。在形成能够使氧透过的氧化物绝缘层作为绝缘层212a时，可以使从设置在绝缘层212a上的绝缘层212b脱离的氧经由绝缘层212a移动到半导体层231中。
注意，绝缘层212a可以使用起因于氮氧化物的态密度低的氧化物绝缘层形成。注意，该起因于氮氧化物的态密度会形成在金属氧化物的价带顶的能量与导带底的能量之间。作为上述氧化物绝缘层，可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
注意，在热脱附谱(TDS)分析中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨释放量为1×1018cm/3以上且5×1019cm/3以下。注意，该氨释放量为在进行膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)，典型的是NO2或NO，在绝缘层212a等中形成能级。该能级位于半导体层231的能隙中。由此，当氮氧化物扩散到绝缘层212a与半导体层231的界面时，有时该能级在绝缘层212a一侧俘获电子。其结果是，被俘获的电子留在绝缘层212a与半导体层231的界面附近，由此使晶体管的阈值电压向正方向漂移。
当进行加热处理时，氮氧化物与氨及氧起反应。当进行加热处理时，绝缘层212a所包含的氮氧化物与绝缘层212b所包含的氨起反应，由此绝缘层212a所包含的氮氧化物减少。因此，在绝缘层212a与半导体层231的界面中不容易俘获电子。
通过作为绝缘层212a使用上述氧化物绝缘层，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性的变动。
上述氧化物绝缘层的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘层，可以形成致密且硬度高的膜。
绝缘层212b为包含超过化学计量组成的氧的氧化物绝缘层。该氧化物绝缘层通过加热而其一部分的氧脱离。在TDS中，从上述氧化物绝缘层释放的氧释放量为1.0×1019atoms/cm3以上，优选为3.0×1020atoms/cm3以上。注意，上述氧释放量为TDS中的加热处理温度为50℃以上且650℃以下或50℃以上且550℃以下的范围的总量。此外，上述氧释放量为在TDS中换算为氧原子的总量。
作为绝缘层212b可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
优选使绝缘层212b中的缺陷量较少，典型的是，通过ESR测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。注意，由于绝缘层212b与绝缘层212a相比离半导体层231更远，所以绝缘层212b的缺陷密度也可以高于绝缘层212a。
另外，因为绝缘层212可以使用包括相同种类材料的绝缘膜形成，所以有时无法明确地确认绝缘层212a与绝缘层212b之间的界面。因此，在本实施方式中，以虚线图示出绝缘层212a与绝缘层212b之间的界面。在本实施方式中，虽然说明了绝缘层212a与绝缘层212b的两层结构，但是本发明不局限于此。例如，也可以采用只有绝缘层212a的单层结构、三层以上的叠层结构。
在晶体管200b中，半导体层231包括绝缘层211上的半导体层231_1及半导体层231_1上的半导体层231_2。半导体层231_1及半导体层231_2包含相同的元素。例如，半导体层231_1及半导体层231_2优选各独自包含与上述半导体层231相同的元素。
半导体层231_1及半导体层231_2优选各独自包括In的原子个数比大于M的原子个数比的区域。例如，优选将半导体层231_1及半导体层231_2各自的In、M及Zn的原子个数比设定为In:M:Zn＝4:2:3或其附近。在此，“附近”表示在In为4的情况下M为1.5以上且2.5以下，Zn为2以上且4以下的范围。或者，优选将半导体层231_1及半导体层231_2各自的In、M及Zn的原子个数比设定为In：M：Zn＝5：1：6或其附近。如此，通过使半导体层231_1及半导体层231_2具有大致相同的组成，可以使用相同的溅射靶材形成，所以可以抑制制造成本。在使用相同的溅射靶材的情况下，可以在真空的同一处理室中连续地形成半导体层231_1及半导体层231_2。所以，可以抑制杂质混入半导体层231_1与半导体层231_2的界面。
在此，半导体层231_1可以包含其结晶性比半导体层231_2低的区域。注意，例如可以使用X线衍射(XRD)或透射电子显微镜(TEM)对半导体层231_1及半导体层231_2的结晶性进行分析。
半导体层231_1的结晶性低的区域被用作过剰氧的扩散路径，可以将过剰氧扩散到其结晶性比半导体层231_1高的半导体层231_2。如此，通过采用结晶结构不同的半导体层的叠层结构且将结晶性低的区域用作过剰氧的扩散路径，可以提供高可靠性的晶体管。
当半导体层231_2包含其结晶性比半导体层231_1高的区域时，可以抑制有可能混入半导体层231的杂质。尤其是，通过提高半导体层231_2的结晶性，可以抑制对导电层222a及导电层222b进行加工时的损伤。半导体层231的表面，即半导体层231_2的表面暴露于对导电层222a及导电层222b进行加工时的蚀刻剂或蚀刻气体。然而在半导体层231_2包含结晶性高的区域的情况下，其蚀刻耐性高于半导体层231_1。因此，半导体层231_2被用作蚀刻停止膜。
当半导体层231_1包含其结晶性比半导体层231_2低的区域时，半导体层231_1的载流子密度有时得到提高。
在半导体层231_1的载流子密度高时，费米能级有可能相对于半导体层231_1的导带为高。由此，有时半导体层231_1的导带底变低，使半导体层231_1的导带底与有可能形成在栅极绝缘层(在此，绝缘层211)中的陷阱能级的能量差变大。在该能量差变大的情况下，有时可以减少栅极绝缘层中的电荷，而可以降低晶体管的阈值电压的变动。另外，在半导体层231_1的载流子密度高时，可以提高半导体层231的场效应迁移率。
在本例子中，虽然示出了在晶体管200b中半导体层231具有两层的叠层结构，但是该结构不局限于此，半导体层231也可以具有三层以上的叠层结构。
晶体管200b所包括的导电层222a包括导电层222a_1、导电层222a_1上的导电层222a_2、导电层222a_2上的导电层222a_3。晶体管200b所包括的导电层222b包括导电层222b_1、导电层222b_1上的导电层222b_2、导电层222b_2上的导电层222b_3。
例如，导电层222a_1、导电层222b_1、导电层222a_3及导电层222b_3优选包含选自钛、钨、钽、钼、铟、镓、锡和锌中的一个或多个。另外，导电层222a_2及导电层222b_2优选包含铜、铝和银中的一个或多个。
具体而言，作为导电层222a_1、导电层222b_1、导电层222a_3及导电层222b_3可以使用In-Sn氧化物或In-Zn氧化物，作为导电层222a_2及导电层222b_2可以使用铜。
导电层222a_1的端部包括位于导电层222a_2的端部的外侧的区域。导电层222a_3覆盖导电层222a_2的顶面及侧面且包括与导电层222a_1接触的区域。导电层222b_1的端部包括位于导电层222b_2的端部的外侧的区域。导电层222b_3覆盖导电层222b_2的顶面及侧面且包括与导电层222b_1接触的区域。
优选采用上述结构，由此该结构可以降低导电层222a及导电层222b的布线电阻，且可以抑制铜扩散到半导体层231。
[结构实例3]
为了示出晶体管的结构实例，参照图42A至图42C对晶体管200c进行说明。图42A是晶体管200c的俯视图。图42B是沿着图42A所示的点划线X1-X2的截面图，图42C是沿着图42A所示的点划线Y1-Y2的截面图。
晶体管200c包括绝缘层224上的导电层221；导电层221及绝缘层224上的绝缘层211；绝缘层211上的半导体层231；半导体层231及绝缘层211上的绝缘层216；半导体层231及绝缘层216上的导电层222a；半导体层231及绝缘层216上的导电层222b；绝缘层216、导电层222a以及导电层222b上的绝缘层212；以及绝缘层212上的导电层223。
绝缘层211、绝缘层216以及绝缘层212包括开口部235。被用作晶体管200c的第一栅极的导电层221通过开口部235与被用作晶体管200c的第二栅极的导电层223电连接。绝缘层216包括开口部238a及开口部238b。被用作晶体管200c的源极和漏极中的一个的导电层222a通过开口部238a与半导体层231电连接。被用作晶体管200c的源极和漏极中的另一个的导电层222b通过开口部238b与半导体层231电连接。
绝缘层216被用作晶体管200c的沟道保护层。在不包括绝缘层216的情况下，当通过蚀刻法等形成导电层222a及导电层222b时，半导体层231的沟道形成区域会受损伤。由此，有时晶体管的电特性不稳定。在形成绝缘层216并设置开口部238a及开口部238b之后形成导电层，并且通过蚀刻法等对该导电层进行加工来形成导电层222a及导电层222b，因此能够抑制半导体层231的沟道形成区域受损伤。由此，可以使晶体管的电特性稳定化，而能够实现晶体管的高可靠性。
绝缘层216可以包含例如与绝缘层212相同的材料。
绝缘层216优选包括氧过剩区域。通过绝缘层216包括氧过剩区域，可以对半导体层231的沟道形成区域供应氧。因此，过剩氧可以填补在该沟道形成区域中形成的氧空位，由此可以提供高可靠性的显示装置。
在形成开口部238a及开口部238b之后，优选对半导体层231添加杂质元素。具体而言，优选添加形成氧空位的元素或与氧空位键合的元素。由此能够提高半导体层231中的与导电层222a重叠的区域(源区域和漏区域中的一个)及与导电层222b重叠的区域(源区域和漏区域中的另一个)的导电性，将在后面说明详细内容。由此，晶体管200c的电流驱动能力得到提高，从而能够得到高通态电流。
注意，晶体管200c为沟道保护型晶体管，具有双栅结构。
晶体管200c与晶体管200a及晶体管200b同样地具有S-channel结构。通过采用这种结构，可以由导电层221及导电层223的电场电围绕晶体管200c所包括的半导体层231。
因为晶体管200c具有S-channel结构，所以可以使用导电层221或导电层223对半导体层231有效地施加用来诱发沟道的电场。由此，晶体管200c的电流驱动能力得到提高，从而可以得到高通态电流特性。由于可以增加通态电流，所以可以使晶体管200c微型化。另外，由于晶体管200c具有半导体层231被导电层221及导电层223围绕的结构，所以可以提高晶体管200c的机械强度。
晶体管200c也可以不包括导电层223。此时，晶体管200c为沟道保护型晶体管，具有底栅结构。
[结构实例4]
下面，参照图43A至图43D对晶体管的实例进行说明。
图43A和图43B是晶体管200d的截面图，图43C和图43D是晶体管200e的截面图。晶体管200d是之前所示的晶体管200b的变形实例，晶体管200e是之前所示的晶体管200c的变形实例。因此，在图43A至图43D中，将共同的附图标记用于具有与晶体管200b及晶体管200c相同的功能的构成要素，省略其详细说明。
图43A是晶体管200d的沟道长度方向上的截面图，图43B是晶体管200d的沟道宽度方向上的截面图。图43C是晶体管200e的沟道长度方向上的截面图，图43D是晶体管200e的沟道宽度方向上的截面图。
图43A及图43B所示的晶体管200d的与晶体管200b的不同之处在于不包括导电层223及开口部235。晶体管200d在绝缘层212、导电层222a以及导电层222b的结构上与晶体管200b不同。
在晶体管200d中，绝缘层212包括绝缘层212c及绝缘层212c上的绝缘层212d。绝缘层212c具有对半导体层231供应氧的功能及抑制杂质(典型为水、氢等)进入半导体层231的功能。作为绝缘层212c可以使用氧化铝膜、氧氮化铝膜、或氮氧化铝膜。尤其是，作为绝缘层212c，优选为通过反应性溅射法形成的氧化铝膜。作为通过反应性溅射法形成氧化铝的方法的实例，可以举出以下示出的方法。
首先，对溅射处理室内引入惰性气体(典型为Ar气体)和氧气体的混合气体。接着，通过对放在溅射处理室中的铝靶材施加电压，来可以沉积氧化铝膜。对铝靶材施加电压的电源从DC电源、AC电源或RF电源被供应。尤其是，优选使用DC电源以提高生产率。
绝缘层212d具有抑制杂质(典型为水、氢等)的进入的功能。作为绝缘层212d可以使用氮化硅膜、氮氧化硅膜、或氧氮化硅膜。尤其是，作为绝缘层212d，优选使用通过PECVD法形成的氮化硅膜。通过PECVD法形成的氮化硅膜容易得到高的膜密度，所以是优选的。注意，有时通过PECVD法形成的氮化硅膜中的氢浓度高。
在晶体管200d中，因为在绝缘层212d的下层设有绝缘层212c，所以在绝缘层212d中包含的氢不扩散或者不容易扩散到半导体层231一侧。
与晶体管200b不同，晶体管200d是单栅的晶体管。通过采用单栅的晶体管，可以减少掩模数，从而能够使生产率得到提高。
图43C及图43D所示的晶体管200e在绝缘层216及绝缘层212的结构上与晶体管200c不同。具体而言，晶体管200e包括绝缘层216a代替绝缘层216，并且包括绝缘层212d代替绝缘层212。
绝缘层216a具有与绝缘层212c相同的功能。
通过采用晶体管200d或晶体管200e的结构，可以不需要大型设备投资，而可以利用现有的生产线来进行制造。例如，能够简单地将氢化非晶硅的制造工厂换成氧化物半导体的制造工厂。
[结构实例5]
下面，为了示出晶体管的结构实例，参照图44A至图44C对晶体管200f进行说明。图44A是晶体管200f的俯视图。图44B是沿着图44A所示的点划线X1-X2的截面图，图44C是沿着图44A所示的点划线Y1-Y2的截面图。
图44A至图44C所示的晶体管200f包括绝缘层224上的导电层221；导电层221及绝缘层224上的绝缘层211；绝缘层211上的半导体层231；半导体层231上的绝缘层212；绝缘层212上的导电层223；绝缘层211、半导体层231及导电层223上的绝缘层215。半导体层231包括与导电层223重叠的沟道形成区域231i；与绝缘层215接触的源区域231s；与绝缘层215接触的漏区域231d。
绝缘层215包含氮或氢。通过使绝缘层215与源区域231s及漏区域231d接触，绝缘层215中的氮或氢添加到源区域231s及漏区域231d中。源区域231s及漏区域231d在被添加氮或氢时各自具有高载流子密度。
晶体管200f也可以包括通过设置在绝缘层215中的开口部236a与源区域231s电连接的导电层222a。另外，晶体管200f也可以包括通过设置在绝缘层215的开口部236b与漏区域231d电连接的导电层222b。
绝缘层211被用作第一栅极绝缘层，绝缘层212被用作第二栅极绝缘层。绝缘层215被用作保护绝缘层。
绝缘层212包括过剩氧区域。通过绝缘层212包括氧过剩区域，可以对半导体层231所包括的沟道形成区域231i中供应过剩氧。因此，过剩氧可以填补有可能形成在沟道形成区域231i中的氧空位，从而能够提供高可靠性的显示装置。
为了对半导体层231供应过剩氧，也可以对形成在半导体层231的下方的绝缘层211供应过剩氧。然而，此时，包含在绝缘层211中的过剩氧也有可能供应给半导体层231所包括的源区域231s及漏区域231d。当对源区域231s及漏区域231d供应过剩氧时，有时源区域231s及漏区域231d的电阻会上升。
另一方面，在形成在半导体层231上的绝缘层212包含过剩氧的结构中，可以只对沟道形成区域231i选择性地供应过剩氧。或者，可以在对沟道形成区域231i、源区域231s及漏区域231d供应过剩氧之后，选择性地提高源区域231s及漏区域231d的载流子密度，此时可以抑制源区域231s及漏区域231d的电阻上升。
另外，半导体层231所包括的源区域231s及漏区域231d分别优选具有形成氧空位的元素或与氧空位键合的元素。作为该形成氧空位的元素或与氧空位键合的元素，典型地可举出氢、硼、碳、氮、氟、磷、硫、氯、钛、稀有气体等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。在绝缘层215包含上述形成氧空位的元素中的一个或多个时，上述元素中的一个或多个从绝缘层215扩散到源区域231s及漏区域231d，及/或通过杂质添加处理添加到源区域231s及漏区域231d中。
添加到金属氧化物中的杂质元素切断金属氧化物中的金属元素与氧的键合而形成氧空位。或者，当对金属氧化物添加杂质元素时，金属氧化物中的与金属元素键合的氧与杂质元素键合，氧从金属元素脱离，而形成氧空位。其结果是，金属氧化物中的载流子密度增高，由此其导电率得到提高。
导电层221被用作第一栅极，导电层223被用作第二栅极。导电层222a被用作源极，导电层222b被用作漏极。
如图44C所示，绝缘层211及绝缘层212形成有开口部237。导电层221通过开口部237与导电层223电连接。因此，同一电位被施加到导电层221及导电层223。注意，也可以不设置开口部237，而对导电层221、导电层223施加不同电位。或者，也可以不设置开口部237，且将导电层221用作遮光膜。例如，通过使用遮光性材料形成导电层221，可以抑制光从下方照射到沟道形成区域231i。
如图44B和图44C所示，半导体层231位于与被用作第一栅极的导电层221及被用作第二栅极的导电层223相对的位置，夹在两个被用作栅极的导电层之间。
晶体管200f也与晶体管200a、晶体管200b及晶体管200c同样地具有S-channel结构。通过采用这种结构，可以利用被用作第一栅极的导电层221及被用作第二栅极的导电层223的电场电围绕晶体管200f所包括的半导体层231。
因为晶体管200f具有S-channel结构，所以可以使用导电层221或导电层223对半导体层231有效地施加用来诱发沟道的电场。由此，晶体管200f的电流驱动能力得到提高，从而可以得到高通态电流特性。由于可以增加通态电流，所以可以使晶体管200f微型化。另外，由于晶体管200f具有半导体层231被导电层221及导电层223围绕的结构，所以可以提高晶体管200f的机械强度。
根据导电层223的相对于半导体层231的位置或者导电层223的形成方法可以将晶体管200f称为Top-Gate Self-Aligned(TGSA)型FET。
与晶体管200b同样，晶体管200f的半导体层231也可以具有两层以上的叠层结构。
在晶体管200f中，绝缘层212只设置在与导电层223重叠的部分，但是该结构不局限于此，绝缘层212也可以覆盖半导体层231。另外，也可以不设置导电层221。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式6)
以下，对可用于本发明的一个实施方式所公开的晶体管的cloud-alignedcomposite(CAC)OS的构成进行说明。
<CAC-OS的构成>
CAC-OS例如具有包含在金属氧化物中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料的尺寸分别为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面的金属氧化物的说明中，将一个或多个金属元素不均匀地分布且混合包含该金属元素的区域的状态称为马赛克状或补丁状。该区域具有0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
注意，金属氧化物优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，在CAC-OS中，具有CAC-OS构成的In-Ga-Zn氧化物(尤其可以将这种In-Ga-Zn氧化物称为CAC-IGZO)具有通过将材料分成铟氧化物(InOX1，X1为大于0的实数)或铟锌氧化物(InX2ZnY2OZ2，X2、Y2及Z2为大于0的实数)等以及镓氧化物(GaOX3，X3为大于0的实数)或镓锌氧化物(GaX4ZnY4OZ4，X4、Y4及Z4为大于0的实数)等而形成马赛克状的构成。并且，形成马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中。这构成也称为云状构成。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。注意，在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，包含In、Ga、Zn及O的化合物作为IGZO也已知的。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)表示的结晶性化合物及以In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或c-axis-aligned crystal(CAAC)结构。注意，CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与金属氧化物的材料构成有关。在包含In、Ga、Zn及O的CAC-OS材料中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次生因素。
注意，CAC-OS不包含包括原子个数比不同的两种以上的膜的叠层结构。例如，不包含以In为主要成分的膜与以Ga为主要成分的膜的两层结构。
有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS的一部分中观察到以该所选择的金属元素为主要成分的纳米粒子状区域，以及其一部分中观察到以In为主要成分的纳米粒子状区域，而在CAC-OS中这些纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，氧气体的流量比优选为0％以上且低于30％，更优选为0％以上且10％以下。
CAC-OS具有如下特征：通过X射线衍射(XRD)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
在通过照射束径为1nm的电子束(也称为纳米尺寸电子束)而取得的CAC-OS的电子衍射图案中，观察到亮度高的环状区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的纳米晶(nc)结构。
例如，根据能量分散型X射线分析法(EDX)的面分析图像，可确认到：具有CAC构成的In-Ga-Zn氧化物具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的结构。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，在CAC-OS中，以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域分离以形成马赛克状。
以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现金属氧化物的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在金属氧化物中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在金属氧化物中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适合用于以显示器为典型的各种半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式7)
在本实施方式中，对上述实施方式中说明的显示装置的其他结构实例进行说明。
图45示出显示装置10的结构实例。显示装置10包括设置在衬底14上的显示部17。显示部17包括与布线GL及布线SL连接的多个像素11。
另外，在显示装置10中，设置有多个带式自动接合(TAB)带121a及多个TAB带121b。以夹着显示部17彼此相对的方式设置TAB带121a和TAB带121b。在TAB带121a上安装形成有栅极驱动器12a等的集成电路，在TAB带121b上安装形成有栅极驱动器12b等的集成电路。栅极驱动器12a及栅极驱动器12b与多个布线GL连接并具有对布线GL供应选择信号的功能。
另外，在显示装置10中设置有多个印刷电路板131a及多个TAB带132a，设置有多个印刷电路板131b及多个TAB带132b。印刷电路板131a及TAB带132a设置在夹着显示部17与印刷电路板131b及TAB带132b相对的位置。
印刷电路板131a与多个TAB带132a连接并具有将从外部输入的信号分配到TAB带132a的功能。印刷电路板131b与多个TAB带132b连接并具有将从外部输入的信号分配到TAB带132b的功能。在TAB带132a上安装形成有源极驱动器13a等的集成电路，在TAB带132b中安装形成有源极驱动器13b等的集成电路。源极驱动器13a及源极驱动器13b与多个布线SL连接并具有对布线SL供应选择信号的功能。
在制造能够对应于2K、4K、8K广播等的大屏幕的显示面板的情况下，如图45所示那样，显示面板优选设置有多个印刷电路板131a及多个印刷电路板131b。由此，可以容易对显示装置10输入图像数据。
注意，栅极驱动器12a、栅极驱动器12b、源极驱动器13a以及源极驱动器13b也可以通过玻璃覆晶封装(COG)方式、薄膜覆晶封装(COF)方式等设置在衬底14上。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式8)
在本实施方式中，对能够用于晶体管的半导体层的多晶硅的晶化方法及激光晶化装置的实例进行说明。
为了形成结晶性良好的多晶硅层，优选在衬底上形成非晶硅层并对该非晶硅层照射激光而进行晶化。例如，一边移动衬底一边将线状光束照射到非晶硅层，由此可以在衬底上的所希望的区域形成多晶硅层。
使用线状光束的方法的生产量比较好。另一方面，该方法是将激光相对地移动到一个区域而多次照射到该区域的方法，因此，激光的输出变动及起因于激光的输出变动的光束分布的变化容易导致结晶性不均匀。例如，将包括用该方法晶化的半导体层的晶体管用于像素的显示装置有时显示起因于结晶性不均匀的无规则的条纹。
理想的是线状光束的长度为衬底的一边的长度以上，但是线状光束的长度受到激光器的输出和光学系统的结构的限制。因此，当对大型衬底照射激光时，对衬底面内折回地照射激光是现实的。因此，产生重复照射激光的区域。该区域的结晶性容易与其他区域的结晶性不同，因此该区域有时发生显示不均匀。
为了抑制上述问题的发生，也可以对形成在衬底上的非晶硅层局部性地照射激光而使其晶化。通过局部性地照射激光，容易形成结晶性不均匀少的多晶硅层。
图46A说明对形成在衬底上的非晶硅层局部性地照射激光的方法。
从光学系统单元821射出的激光826被镜子822反射而入射到微透镜阵列823。微透镜阵列823集聚激光826而形成多个激光束827。
形成有非晶硅层840的衬底830固定在载物台815。通过对非晶硅层840照射多个激光束827，可以同时形成多个多晶硅层841。
微透镜阵列823所包括的各微透镜优选以显示装置的像素间距设置。或者，也可以以像素间距的整数倍的间隔设置。无论在上述任何情况下，都可以通过反复照射激光并在X方向或Y方向上移动载物台815来在对应于所有的像素的区域形成多晶硅层。
例如，在微透镜阵列823以像素间距具有M行N列(M和N为自然数)的微透镜的情况下，首先，通过对指定的开始位置照射激光，能够形成M行N列的多晶硅层841。然后，在行方向上移动载物台815相当于N列的距离并照射激光，由此还能够形成M行N列的多晶硅层841。其结果，可以得到M行2N列的多晶硅层841。通过反复进行该工序，可以在所希望的区域中形成多个多晶硅层841。在折回地照射激光的情况下，反复进行如下工序：在行方向上移动载物台815相当于N列的距离；照射激光；在列方向上移动载物台815相当于M行的距离；照射激光。
注意，通过适当地调节激光的振荡频率及载物台815的移动速度，即使是一边在一个方向上移动载物台815一边照射激光的方法，也可以以像素间距形成多晶硅层。
例如可以将激光束827的尺寸设定为包括一个晶体管的半导体层整体的面积。或者，可以将其设定为包括一个晶体管的沟道形成区域整体的面积。或者，可以将其设定为包括一个晶体管的沟道形成区域的一部分的面积。激光束827的尺寸根据所需要的晶体管的电特性设定即可。
注意，在一个像素包括多个晶体管的显示装置的情况下，可以将激光束827的尺寸设定为包括一个像素内的各晶体管的半导体层整体的面积。另外，也可以将激光束827的尺寸设定为包括多个像素所包括的晶体管的半导体层整体的面积。
如图47A所示，也可以在镜子822与微透镜阵列823之间设置掩模824。掩模824中设置有对应于各微透镜的多个开口部。可以将该开口部的形状反映到激光束827的形状，如图47A所示，在掩模824包括圆形开口部的情况下，可以获得圆形激光束827。在掩模824包括矩形开口部的情况下，可以获得矩形激光束827。例如，掩模824在只想使晶体管的沟道形成区域晶化的情况等下有效。注意，如图47B所示，也可以将掩模824设置在光学系统单元821与镜子822之间。
图46B是说明对可用于上述局部性的激光照射工序的激光晶化装置的主要结构的立体图。激光晶化装置包括作为X-Y载物台的构成要素的移动机构812、移动机构813及载物台815。激光晶化装置还包括用来对激光束827进行成型的激光器820、光学系统单元821、镜子822及微透镜阵列823。
移动机构812及移动机构813各自具有在水平方向上进行往复直线运动的功能。作为对移动机构812及移动机构813供应动力的机构，例如可以使用用电动机驱动的滚珠丝杠机构816等。移动机构812及移动机构813的各移动方向垂直地相交，所以固定在移动机构813的载物台815可以在X方向及Y方向上自如地移动。
载物台815包括真空吸着机构等固定机构，可以固定衬底830等。另外，载物台815也可以根据需要包括加热机构。虽然未图示，但是载物台815可以包括弹力顶出杆及其上下机构，在将衬底830等搬动时，可以在上下方向上移动衬底830等。
激光器820输出具有适于处理目的的波长及强度的光即可，优选使用脉冲激光器，但是也可以使用CW激光器。典型的是，能够使用照射波长为351nm至353nm(XeF)或波长为308nm(XeCl)等的紫外光的准分子激光器。或者，也可以使用固体激光如YAG激光、光纤激光等的二倍频波长(515nm、532nm等)或者三倍频波长(343nm、355nm等)。另外，也可以设置多个激光器820。
光学系统单元821例如包括镜子、光束扩展器、光束均质器等，可以使从激光器820输出的激光825的能量的面内分布均匀且扩展。
作为镜子822，例如可以使用介电质多层膜镜子，以使激光的入射角大致为45°的方式设置。微透镜阵列823例如可以具有在石英板的顶面或顶底面上设置有多个凸透镜的形状。
通过采用上述激光晶化装置，可以形成结晶性不均匀少的多晶硅层。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式9)
在本实施方式中，参照附图对本发明的一个实施方式的电子设备进行说明。
以下所例示的电子设备各自在显示部中包括本发明的一个实施方式的显示装置。因此，可以实现高分辨率的电子设备。此外，可以实现兼具高分辨率及大屏幕特性的电子设备。
在本发明的一个实施方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。作为显示部的屏幕尺寸，对角线可以为20英寸以上、30英寸以上、50英寸以上、60英寸以上或70英寸以上。
作为电子设备，例如可以举出电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、大型游戏机(弹珠机等)等具有较大的屏幕的电子设备、数码相机或数码摄像机等相机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
可以将本发明的一个实施方式的电子设备或照明装置沿着房屋或高楼的内壁/外壁、汽车的内部装饰/外部装饰的曲面组装。
本发明的一个实施方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。在电子设备包括天线及二次电池时，可以用天线进行非接触电力传送。
本发明的一个实施方式的电子设备也可以包括传感器(传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个实施方式的电子设备可以具有各种功能，例如，将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期及时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
图48A示出电视装置的实例。在电视装置7100的外壳7101中组装有显示部7000。在此，利用支架7103支撑外壳7101。
可以对显示部7000适用本发明的一个实施方式的显示装置。使用本发明的一个实施方式的显示装置的电视装置7100可以显示高分辨率的图像。另外，该电视装置7100可以在大屏幕上显示高分辨率的图像。通过使用本发明的一个实施方式的显示装置，可以提高电视装置7100的显示品质。
可以通过利用外壳7101所包括的操作开关或另外提供的遥控操作机7111进行图48A所示的电视装置7100的操作。另外，显示部7000也可以具备触摸传感器。电视装置7100可以通过用指头等触摸显示部7000进行操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。
注意，电视装置7100具备接收机及调制解调器等。通过利用接收机可以接收一般的电视广播。通过调制解调器将电视装置连接到有线或无线方式的通信网络，可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间)的信息通信。
图48B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000适用本发明的一个实施方式的显示装置。使用本发明的一个实施方式的显示装置的笔记本式个人计算机7200可以显示高分辨率的图像。另外，该笔记本式个人计算机7200可以在大屏幕上显示高分辨率的图像。通过使用本发明的一个实施方式的显示装置，可以提高笔记本式个人计算机7200的显示品质。
图48C和图48D示出数字标牌的例子。
图48C所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，数字标牌7300可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图48D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图48C和图48D中，可以对显示部7000各自适用本发明的一个实施方式的显示装置。使用本发明的一个实施方式的显示装置的数字标牌7300及数字标牌7400可以显示高分辨率的图像。另外，该数字标牌7300及数字标牌7400可以在大屏幕上显示高分辨率的图像。通过使用本发明的一个实施方式的显示装置，可以提高数字标牌7300及数字标牌7400的显示品质。
显示部7000越大，一次能够提供的信息量越多。此外，显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。在将显示装置用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
此外，如图48C和图48D所示，数字标牌7300或数字标牌7400优选通过无线通信与用户所携带的智能手机等信息终端7311或信息终端7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端7311或信息终端7411的屏幕上。此外，通过操作信息终端7311或信息终端7411，可以切换显示在显示部7000上的图像。
此外，可以在数字标牌7300或数字标牌7400上以信息终端7311或信息终端7411的屏幕为操作单元(控制器)执行游戏。由此，不特定个数用户可以同时参加游戏，享受游戏的乐趣。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
符号说明
10：显示装置，11：像素，14：衬底，15：衬底，16：基准电压生成电路，17：显示部，20：液晶元件，21：导电层，22：液晶，23：导电层，26：绝缘层，30：晶体管，31：导电层，32：半导体层，33：导电层，34：绝缘层，35：杂质半导体层，37：半导体层，38：开口部，41：着色层，42：遮光层，50：光，51：导电层，52：导电层，53：导电层，54：导电层，55：导电层
本申请基于2017年2月17日提交到日本专利局的日本专利申请No.2017-027901，通过引用将其完整内容并入在此。

Claims (9)

1.一种显示装置，包括：
第一至第四栅极线；
第一至第四源极线；以及
显示部，其包括在第一列配置的第一至第四像素和在第二列配置的第五至第八像素，
其中，所述第一像素和所述第五像素电连接到所述第一栅极线，
所述第二像素和所述第六像素电连接到所述第二栅极线，
所述第三像素和所述第七像素电连接到所述第三栅极线，
所述第四像素和所述第八像素电连接到所述第四栅极线，
所述第二像素设置为与所述第一像素和所述第三像素相邻且与所述第六像素相邻，
所述第四像素设置为与所述第三像素相邻且与所述第八像素相邻，
所述第一至第四源极线设置在所述第一列和所述第二列之间，
所述第一源极线电连接到所述第一像素，
所述第二源极线电连接到所述第六像素，
所述第三源极线电连接到所述第三像素，
所述第四源极线电连接到所述第八像素，
所述第一至第四源极线供应相同极性的信号，
所述第一像素包括具有半导体层的晶体管，
所述半导体层电连接到第一导电层，
所述第一导电层通过第二导电层电连接到第三导电层，
所述第三导电层通过第四导电层电连接到所述第一源极线，
所述第二和第四导电层包括相同的材料，
并且，所述第三源极线和所述第三导电层彼此重叠。
2.根据权利要求1所述的显示装置，其中所述第一至第八像素分别包括液晶元件。
3.根据权利要求1所述的显示装置，其中在一个帧期间中被供应所述相同极性的信号。
4.根据权利要求1所述的显示装置，其中，信号同时供应至所述第一至第四栅极线。
5.根据权利要求1所述的显示装置，其中所述显示装置以点反转驱动工作。
6.一种显示装置，包括：
第一至第五栅极线；
第一至第三源极线；以及
显示部，其包括：
在第一列配置的第一至第五像素；和
在第二列配置的第六至第十像素，
其中，所述第一像素和所述第六像素电连接到所述第一栅极线，
所述第二像素和所述第七像素电连接到所述第二栅极线，
所述第三像素和所述第八像素电连接到所述第三栅极线，
所述第四像素和所述第九像素电连接到所述第四栅极线，
所述第五像素和所述第十像素电连接到所述第五栅极线，
所述第二像素设置为与所述第一像素和所述第三像素相邻且与所述第七像素相邻，
所述第四像素设置为与所述第三像素和所述第五像素相邻且与所述第九像素相邻，
所述第一至第三源极线设置在所述第一列和所述第二列之间，
所述第一源极线电连接到所述第一像素和所述第九像素，
所述第二源极线电连接到所述第三像素和所述第五像素，
所述第三源极线电连接到所述第七像素，
所述第一至第三源极线供应相同极性的信号，
所述第一像素包括具有半导体层的晶体管，
所述半导体层电连接到第一导电层，
所述第一导电层通过第二导电层电连接到第三导电层，
所述第三导电层通过第四导电层电连接到所述第一源极线，
所述第二和第四导电层包括相同的材料，
并且，所述第二源极线和所述第三导电层彼此重叠。
7.一种显示装置，包括：
第一至第五栅极线；
第一至第三源极线；以及
显示部，其包括：
在第一列配置的第一至第五像素；和
在第二列配置的第六至第十像素，
其中，所述第一像素和所述第六像素电连接到所述第一栅极线，
所述第二像素和所述第七像素电连接到所述第二栅极线，
所述第三像素和所述第八像素电连接到所述第三栅极线，
所述第四像素和所述第九像素电连接到所述第四栅极线，
所述第五像素和所述第十像素电连接到所述第五栅极线，
所述第二像素设置为与所述第一像素和所述第三像素相邻且与所述第七像素相邻，
所述第四像素设置为与所述第三像素和所述第五像素相邻且与所述第九像素相邻，
所述第一至第三源极线设置在所述第一列和所述第二列之间，
所述第一源极线电连接到所述第一像素和所述第五像素，
所述第二源极线电连接到所述第三像素，
所述第三源极线电连接到所述第七像素和所述第九像素，
所述第一至第三源极线供应相同极性的信号，
所述第三像素包括具有半导体层的晶体管，
所述半导体层电连接到第一导电层，
所述第一导电层通过第二导电层电连接到第三导电层，
所述第三导电层通过第四导电层电连接到所述第二源极线，
所述第二和第四导电层包括相同的材料，
并且，所述第一源极线和所述第三导电层彼此重叠。
8.一种显示装置，包括：
第一至第五栅极线；
第一至第四源极线；以及
显示部，其包括：
在第一列配置的第一至第五像素；和
在第二列配置的第六至第十像素，
其中，所述第一像素和所述第六像素电连接到所述第一栅极线，
所述第二像素和所述第七像素电连接到所述第二栅极线，
所述第三像素和所述第八像素电连接到所述第三栅极线，
所述第四像素和所述第九像素电连接到所述第四栅极线，
所述第五像素和所述第十像素电连接到所述第五栅极线，
所述第二像素设置为与所述第一像素和所述第三像素相邻且与所述第七像素相邻，
所述第四像素设置为与所述第三像素和所述第五像素相邻且与所述第九像素相邻，
所述第一至第四源极线设置在所述第一列和所述第二列之间，
所述第一源极线电连接到所述第一像素和所述第五像素，
所述第二源极线电连接到所述第三像素，
所述第三源极线电连接到所述第七像素，
所述第四源极线电连接到所述第九像素，
所述第一至第四源极线供应相同极性的信号，
所述第一像素包括具有半导体层的晶体管，
所述半导体层电连接到第一导电层，
所述第一导电层通过第二导电层电连接到第三导电层，
所述第三导电层通过第四导电层电连接到所述第一源极线，
所述第二和第四导电层包括相同的材料，
并且，所述第二源极线和所述第三导电层彼此重叠。
9.根据权利要求6-8中任一项所述的显示装置，其中所述第一至第十像素分别包括液晶元件。
CN201880012368.6A 2017-02-17 2018-02-06 显示装置 Active CN110301001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210092994.9A CN114594636A (zh) 2017-02-17 2018-02-06 显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-027901 2017-02-17
JP2017027901 2017-02-17
PCT/IB2018/050722 WO2018150293A1 (en) 2017-02-17 2018-02-06 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210092994.9A Division CN114594636A (zh) 2017-02-17 2018-02-06 显示装置

Publications (2)

Publication Number Publication Date
CN110301001A CN110301001A (zh) 2019-10-01
CN110301001B true CN110301001B (zh) 2022-06-03

Family

ID=63167392

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210092994.9A Pending CN114594636A (zh) 2017-02-17 2018-02-06 显示装置
CN201880012368.6A Active CN110301001B (zh) 2017-02-17 2018-02-06 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210092994.9A Pending CN114594636A (zh) 2017-02-17 2018-02-06 显示装置

Country Status (7)

Country Link
US (4) US10573261B2 (zh)
JP (3) JP2018138993A (zh)
KR (3) KR102605992B1 (zh)
CN (2) CN114594636A (zh)
DE (1) DE112018000893T5 (zh)
TW (3) TWI758417B (zh)
WO (1) WO2018150293A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102717441B1 (ko) 2017-01-16 2024-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP2019020653A (ja) * 2017-07-20 2019-02-07 株式会社ジャパンディスプレイ 表示装置
KR102586783B1 (ko) * 2018-10-05 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN208970143U (zh) * 2018-11-07 2019-06-11 惠科股份有限公司 显示面板的驱动选择电路、显示面板及显示装置
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
TWI712027B (zh) * 2019-03-28 2020-12-01 友達光電股份有限公司 顯示面板
TWI717983B (zh) * 2020-01-22 2021-02-01 友達光電股份有限公司 適合窄邊框應用的顯示面板與相關的掃描驅動電路
TW202139159A (zh) * 2020-04-10 2021-10-16 虹曜電紙技術股份有限公司 膽固醇液晶顯示器主動式矩陣及其驅動方法
TW202141459A (zh) * 2020-04-21 2021-11-01 虹曜電紙技術股份有限公司 膽固醇液晶顯示器主動式矩陣及其驅動方法
CN111474758B (zh) * 2020-05-13 2022-11-22 芜湖天马汽车电子有限公司 一种显示面板及显示装置
CN111986606A (zh) 2020-08-17 2020-11-24 武汉华星光电技术有限公司 显示面板和显示装置
US20230335050A1 (en) * 2020-10-01 2023-10-19 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
US10991290B1 (en) * 2020-10-07 2021-04-27 Novatek Microelectronics Corp. Control method of channel setting module applied to display panel
US11282467B1 (en) 2020-12-30 2022-03-22 Himax Technologies Limited Display device
TWI784390B (zh) * 2021-01-13 2022-11-21 奇景光電股份有限公司 顯示裝置
CN114822341A (zh) * 2021-01-28 2022-07-29 奇景光电股份有限公司 显示装置
KR20220125863A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 표시 장치
CN113096579B (zh) * 2021-04-06 2024-04-12 福州京东方光电科技有限公司 显示面板、显示装置及显示面板的驱动方法
CN113325644A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板和电子设备
CN113589608B (zh) * 2021-07-09 2023-12-29 Tcl华星光电技术有限公司 显示面板及显示终端
US12119330B2 (en) 2022-12-19 2024-10-15 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
US12080224B2 (en) 2022-12-19 2024-09-03 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
US12112695B2 (en) 2022-12-19 2024-10-08 Stereyo Bv Display systems and methods with multiple and/or adaptive primary colors
EP4390915A1 (en) * 2022-12-19 2024-06-26 Stereyo BV Systems and methods for altering light output and white point of a light source or light source display
US12100363B2 (en) 2022-12-19 2024-09-24 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
CN115909944A (zh) * 2022-12-27 2023-04-04 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214818A (ja) * 1989-02-16 1990-08-27 Hitachi Ltd 液晶表示装置及びその駆動方法
JP3513371B2 (ja) 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3829597B2 (ja) 2000-07-21 2006-10-04 セイコーエプソン株式会社 表示装置の駆動方法、駆動回路、表示装置および電子機器
KR100559225B1 (ko) * 2000-12-29 2006-03-15 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 도트 인버젼 드라이빙 방법
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US7728810B2 (en) * 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
JP4634291B2 (ja) 2005-12-01 2011-02-16 株式会社ティラド Ｅｇｒクーラ
KR101189277B1 (ko) * 2005-12-06 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
US7834868B2 (en) * 2006-02-01 2010-11-16 Tpo Displays Corp. Systems for displaying images and control methods thereof
JP5127633B2 (ja) * 2008-08-25 2013-01-23 三菱電機株式会社 コンテンツ再生装置および方法
JP2010271365A (ja) * 2009-05-19 2010-12-02 Sony Corp 表示制御装置、表示制御方法
TWI464506B (zh) * 2010-04-01 2014-12-11 Au Optronics Corp 顯示器及其顯示面板
KR101758297B1 (ko) 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN101937634B (zh) * 2010-09-01 2012-07-04 青岛海信电器股份有限公司 液晶面板的画面调整方法和装置
JP5935238B2 (ja) * 2011-04-20 2016-06-15 Ｎｌｔテクノロジー株式会社 画像表示装置並びにこれを備える端末装置
WO2012147950A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 液晶パネル、液晶表示装置、テレビジョン受像機
WO2012157725A1 (ja) 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
TWI466081B (zh) * 2012-02-07 2014-12-21 Novatek Microelectronics Corp 顯示驅動裝置及驅動方法
US9594281B2 (en) * 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102243267B1 (ko) * 2013-11-26 2021-04-23 삼성디스플레이 주식회사 표시 장치
WO2015114970A1 (ja) * 2014-01-30 2015-08-06 シャープ株式会社 液晶表示装置
KR102339159B1 (ko) * 2015-02-03 2021-12-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP6707277B2 (ja) 2015-07-28 2020-06-10 アール・ビー・コントロールズ株式会社 Ｌｅｄ照明装置
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN110100203B (zh) 2017-01-11 2023-04-21 株式会社半导体能源研究所 显示装置
US10692452B2 (en) 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102717441B1 (ko) 2017-01-16 2024-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
WO2018130930A1 (en) 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치

Also Published As

Publication number Publication date
JP2024075611A (ja) 2024-06-04
CN114594636A (zh) 2022-06-07
KR102605992B1 (ko) 2023-11-23
US20200126501A1 (en) 2020-04-23
KR20190116983A (ko) 2019-10-15
US20180240421A1 (en) 2018-08-23
TW202242839A (zh) 2022-11-01
US20210210035A1 (en) 2021-07-08
US20220068232A1 (en) 2022-03-03
WO2018150293A1 (en) 2018-08-23
CN110301001A (zh) 2019-10-01
TW201835889A (zh) 2018-10-01
US11176900B2 (en) 2021-11-16
JP2018138993A (ja) 2018-09-06
DE112018000893T5 (de) 2019-10-24
KR102567126B1 (ko) 2023-08-16
KR20230164749A (ko) 2023-12-04
TW202405786A (zh) 2024-02-01
TWI805262B (zh) 2023-06-11
US10573261B2 (en) 2020-02-25
US20230402018A1 (en) 2023-12-14
KR20230119740A (ko) 2023-08-16
US11735131B2 (en) 2023-08-22
JP2022166018A (ja) 2022-11-01
US10902804B2 (en) 2021-01-26
TWI758417B (zh) 2022-03-21

Similar Documents

Publication Publication Date Title
CN110301001B (zh) 显示装置
CN110178170B (zh) 显示装置
JP2022142796A (ja) 表示装置
JP7451784B2 (ja) 表示装置
JP7344707B2 (ja) 半導体装置の作製方法
US12125453B2 (en) Display device
KR20240152419A (ko) 표시 장치 및 그 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant