CN116203768A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116203768A
CN116203768A CN202310304059.9A CN202310304059A CN116203768A CN 116203768 A CN116203768 A CN 116203768A CN 202310304059 A CN202310304059 A CN 202310304059A CN 116203768 A CN116203768 A CN 116203768A
Authority
CN
China
Prior art keywords
source line
transistor
source
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310304059.9A
Other languages
English (en)
Inventor
山崎舜平
高桥圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN116203768A publication Critical patent/CN116203768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本发明实现一种适合于大型化的显示装置，并且提供高分辨率的显示装置。在显示装置中，对相邻的三个以上的栅极线供应相同的选择信号。在列方向上相邻的三个以上的像素连接于不同的源极线。在各像素中，配置包括半导体层的晶体管。另外，以与被用作像素电极的导电层重叠的方式设置三个以上的源极线中的位于内侧的源极线。在位于外侧的源极线和与该外侧的源极线相邻的源极线之间设置有晶体管的半导体层的一部分。

Description

显示装置
本发明申请是国际申请号为PCT/IB2017/058407，国际申请日为2017年12月27日，进入中国国家阶段的申请号为201780079434.7，名称为“显示装置”的发明专利申请的分案申请。
技术领域
本发明的一个实施方式涉及一种显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的本发明的一个实施方式的技术领域的例子包括半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。
在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的任何装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个方式。另外，摄像装置、电光装置、发电装置(薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备各自有时包括半导体装置。
背景技术
近年来，对高分辨率的显示装置有需求。例如，现在家用电视装置(也称为电视或电视接收器)的主流为全高清(Full High-Definition，像素数为1920×1080)，并且正在对高分辨率的显示装置进行进一步的研发，诸如4K(像素数为3840×2160)、8K(像素数为7680×4320)等。
另外，已知有作为显示装置之一的液晶显示装置。透射型液晶显示装置利用液晶的光学调制作用来调整来自背光的光透过量，并表示对比度而显示图像。
作为场效应晶体管之一，已知有将形成在具有绝缘表面的衬底上的半导体膜用于形成沟道区域的薄膜晶体管。专利文献1公开了作为被用于薄膜晶体管的沟道区域的半导体膜使用非晶硅的技术。例如，在液晶显示装置中，薄膜晶体管被用作各像素的开关晶体管。
作为连接到各像素电极的开关元件，已知有使用将金属氧化物用于其沟道形成区域的晶体管的有源矩阵型液晶显示装置(专利文献2及专利文献3)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2001-053283号公报
[专利文献2]日本专利申请公开第2007-123861号公报
[专利文献3]日本专利申请公开第2007-096055号公报
发明内容
包含非晶硅或金属氧化物(也称为氧化物半导体)的晶体管与包含多晶硅的晶体管等相比具有生产率高及在大型衬底上形成得很容易之优点。另一方面，与包含多晶硅的晶体管相比，包含非晶硅或金属氧化物的晶体管很难提高场效应迁移率。在连接到晶体管的负载大的情况下有时很难以高驱动频率使晶体管工作。
尤其是，在为电视装置及显示器等显示装置的情况下，当分辨率高或者屏幕尺寸大时，负载也显著地增大。
电视装置、显示器装置及数字标牌等被要求大型化。此外，为了流畅地显示动态图像，被要求更高的帧频。但是，分辨率越高或者屏幕尺寸越大负载的增大也越显著，因此有时很难以高帧频工作。
本发明的一个实施方式的目的是提供一种高分辨率的显示装置。目的是实现一种适合于大型化的显示装置。目的是提供一种提高生产率的显示装置。目的是一种不用分割源极线及栅极线而实现高分辨率的显示装置。目的是一种包含非晶硅、氧化物半导体等实现高分辨率的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载衍生出上述以外的目的。
本发明的一个实施方式是一种显示装置，包括：第一至第三源极线；第一栅极线；第一晶体管；以及第一导电层。第一栅极线向第一方向延伸，并且与第一至第三源极线交叉。第一至第三源极线向与第一方向交叉的第二方向延伸，并且在第一方向上依次排列。第一晶体管的栅极与第一栅极线电连接，第一晶体管的源极和漏极中的一个与第一源极线电连接，并且第一晶体管的源极和漏极中的另一个与第一导电层电连接。第一导电层具有与第二源极线的一部分重叠的部分。第一至第三源极线被供应不同的信号，第一栅极线被供应选择信号。
在上述实施方式的显示装置中，优选还包括第二栅极线、第二晶体管以及第二导电层。此时，第二栅极线向第一方向延伸，并且与第一至第三源极线交叉。第二晶体管的栅极与第二栅极线电连接，第二晶体管的源极和漏极中的一个与第二源极线电连接，并且第二晶体管的源极和漏极中的另一个与第二导电层电连接。第二导电层具有与第二源极线的一部分重叠的部分。将与供应给第一栅极线的选择信号相同的选择信号供应给第二栅极线。
在上述实施方式的显示装置中，优选还包括：液晶、第一着色层及第二着色层，液晶及第一着色层与第一导电层重叠，并且液晶及第二着色层与第二导电层重叠。另外，第一着色层及第二着色层优选使相同颜色的光透过。
另外，在上述实施方式的显示装置中，优选还包括：第三栅极线、第三晶体管以及第三导电层。此时，第三栅极线向第一方向延伸。第三晶体管的栅极与第三栅极线电连接，第三晶体管的源极和漏极中的一个与第三源极线电连接，并且第三晶体管的源极和漏极中的另一个与第三导电层电连接。第三导电层具有与第二源极线的一部分重叠的部分。将与供应给第一栅极线的选择信号相同的选择信号供应给第三栅极线。
另外，在上述实施方式的显示装置中，优选还包括第四源极线。此时，第一至第四源极线在第一方向上依次排列，并且将与供应给第一至第三源极线的信号不同的信号供应给第四源极线。
在上述实施方式的显示装置中，优选还包括：第四栅极线、第四晶体管以及第四导电层。此时，第四栅极线向第一方向延伸。第四晶体管的栅极与第四栅极线电连接，第四晶体管的源极和漏极中的一个与第四源极线电连接，并且第四晶体管的源极和漏极中的另一个与第四导电层电连接。第一至第四导电层分别具有与第二源极线的一部分重叠的部分及与第三源极线的一部分重叠的部分。将与供应给第一栅极线的选择信号相同的选择信号供应给第四栅极线。
在上述实施方式的显示装置中，优选的是，第一晶体管包括第一半导体层，第二晶体管包括第二半导体层。此时，第一半导体层及第二半导体层优选分别具有位于第一源极线和第二源极线之间的部分。此时，第一半导体层及第二半导体层优选分别还包含金属氧化物。或者，第一半导体层及第二半导体层优选分别包含非晶硅。或者，第一半导体层及第二半导体层优选分别包含微晶硅或多晶硅。
在上述实施方式的显示装置中，优选还包括与第一晶体管电连接的电容器。此时，电容器优选具有位于第一源极线和第二源极线之间的部分。再者，电容器优选具有与第一导电层重叠的部分。
在上述实施方式的显示装置中，电容器优选包括第五导电层及第六导电层。第五导电层及第六导电层分别被构成为使可见光透过。
根据本发明的一个实施方式，可以实现一种适合于大型化的显示装置。可以提供一种高分辨率的显示装置。可以提供一种能够提高生产率的显示装置。可以不用分割源极线及漏极线而提供一种高分辨率的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要具有所有上述效果。可以从说明书、附图、权利要求书等的记载衍生出上述以外的效果。
附图说明
图1示出显示装置的结构例子。
图2示出显示装置的结构例子。
图3A至图3E示出显示装置的结构例子。
图4A至图4D示出显示装置的结构例子。
图5A至图5D示出显示装置的结构例子。
图6A及图6B示出显示装置的结构例子。
图7示出显示装置的结构例子。
图8示出显示装置的结构例子。
图9示出显示装置的结构例子。
图10示出显示装置的结构例子。
图11示出显示装置的结构例子。
图12示出显示装置的结构例子。
图13示出显示装置的结构例子。
图14A至图14E示出晶体管的结构例子。
图15示出显示装置的结构例子。
图16示出显示装置的结构例子。
图17示出显示装置的结构例子。
图18示出显示装置的结构例子。
图19A至图19F示出晶体管的结构例子。
图20A及图20B示出显示装置的结构例子。
图21A及图21B示出激光照射方法及激光晶化装置。
图22A及图22B示出激光照射方法。
图23A至图23D示出电子设备的结构例子。
图24A及图24B示出本发明的一个实施方式的电视装置的结构例子。
图25A是示出实施例1的显示器模块的方框图，图25B是示出实施例1的像素的电路图。
图26A及图26B是示出实施例1的像素布局的俯视图。
图27示出实施例1的数据写入时间的估算结果。
图28示出实施例1的数据写入时间的估算结果。
图29A是示出实施例1的显示器模块的方框图，图29B是示出实施例1的像素的电路图。
图30A及图30B是示出实施例1的像素布局的俯视图。
图31示出实施例1的数据写入时间的估算结果。
图32示出实施例1的数据写入时间的估算结果。
图33A是示出实施例1的显示器模块的方框图，图33B是示出实施例1的像素的电路图。
图34是示出实施例1的像素布局的俯视图。
图35示出实施例1的数据写入时间的估算结果。
图36示出实施例1的数据写入时间的估算结果。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间使用相同的附图标记来表示相同的部分或具有相同功能的部分，而不进行其重复说明。有时对具有相同功能的部分使用相同的阴影线，而不特别附加附图标记。
注意，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，大小、层的厚度、区域并不局限于所描述的尺寸。
注意，在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
晶体管是半导体元件的一种，并且可以进行电流或电压的放大、控制导通或非导通的开关工作等。本说明书中的晶体管包括绝缘栅场效应晶体管(IGFET：insulated-gatefield effect transistor)和薄膜晶体管(TFT)。
另外，例如在使用极性相反的晶体管的情况或电路工作的电流方向变化的情况下，“源极”及“漏极”的功能有时被调换。因此，在本说明书等中，可以调换使用“源极”和“漏极”。
另外，在本说明书等中，“电连接”包括经过“具有某种电作用的物体”连接的情况。“具有某种电作用的物体”只要可以进行经过对象而连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的物体”的例子是电极及布线，且是晶体管等开关元件、电阻器、线圈、电容器、其他具有各种功能的元件等。
在本说明书等中，显示装置的一个实施方式的显示面板具有将图像等显示在(输出到)显示面板的功能。因此，显示面板是输出装置的一个实施方式。
在本说明书等中，有时将在显示面板的衬底上安装有例如柔性印刷电路(FPC：flexible printed circuit)或载带封装(TCP：tape carrier package)等连接器的结构或在衬底上以玻璃覆晶封装(COG：chip on glass：)方式等安装集成电路(IC：integratedcircuit)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
在本说明书等中，触摸传感器具有检测出手指或触屏笔等物体的接触、被压或靠近等的功能的传感器。另外，触摸传感器也可以具有检测其位置信息的功能。因此，触摸传感器是输入装置的一个实施方式。例如，触摸传感器可以具有一个以上的传感器元件。
另外，在本说明书等中，有时将设置有触摸传感器的衬底称为触摸传感器面板，或者简称为触摸传感器等。另外，在本说明书等中，有时将在触摸传感器面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸传感器面板模块、触摸传感器模块、传感器模块，或者简称为触摸传感器等。
注意，在本说明书等中，显示装置的一个实施方式的触摸面板具有如下功能：将图像等显示在(输出到)显示面板的功能；以及检测出手指或触屏笔等物体接触、被压或靠近显示面的作为触摸传感器的功能。因此触摸面板是输入输出装置的一个实施方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)或具有触摸传感器功能的显示面板(或显示装置)。
触摸面板可以包括显示面板及触摸传感器面板。或者，触摸面板可以具有显示面板内部或显示面板的表面上的触摸传感器的功能。
在本说明书等中，有时将在触摸面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中，对本发明的一个实施方式的显示装置进行说明。
本发明的一个实施方式是一种包括多个像素排列为矩阵状的显示区域(也称为像素部)的显示装置。在像素部中设置有：多个被供应选择信号的布线(也称为栅极线或扫描线)；以及多个被供应写入像素的信号(也称为视频信号等)的布线(也称为源极线、信号线、数据线等)。栅极线配置为彼此平行且源极线配置为彼此平行。栅极线和源极线彼此交叉。
一个像素包括至少一个晶体管以及一个显示元件。显示元件包括被用作像素电极的导电层。该导电层与晶体管的源极和漏极中的一个电连接。晶体管的栅极与栅极线电连接。源极和漏极中的另一个与源极线电连接。
在此，栅极线的延伸方向称为行方向或第一方向，源极线的延伸方向称为列方向或第二方向。
在此，优选对相邻的三个以上的栅极线供应相同的选择信号。就是说，这些栅极线的选择期间优选为相同。尤其是，将三个或四个栅极线优选视为一组，此时可以简化驱动电路的结构。
在对三个或四个栅极线供应相同的选择信号时，在列方向上相邻的三个或四个像素同时被选择。由此，对该三个或四个像素分别连接不同的源极线。就是说，每列排列有三个或四个源极线。
在此，三个或四个源极线中的位于内侧的一个或两个源极线优选以与被用作像素电极的导电层重叠的方式配置，此时，可以缩短各像素电极之间的距离。另外，位于外侧的两个源极线优选以不与该像素电极重叠的方式配置，此时，可以减少两个源极线的寄生电容。
再者，优选的是，三个或四个源极线中的位于外侧的源极线和与其相邻的源极线之间设置有晶体管的半导体层的一部分。
例如在将第一至第三源极线依次排列时，与第一源极线连接的晶体管中的半导体层的一部分及与第二源极线连接的晶体管中的半导体层的一部分位于第一源极线和第二源极线之间。再者，与第三源极线连接的晶体管中的半导体层的一部分位于第二源极线和第三源极线之间。由此，不使各源极线和各半导体层之间的节点不与其他源极线交叉。由于该结构，可以减少各源极线之间的寄生电容。
另外，例如当将第一至第四源极线依次排列时，与第一源极线连接的晶体管中的半导体层的一部分及与第二源极线连接的晶体管中的半导体层的一部分位于第一源极线和第二源极线之间。再者，与第三源极线连接的晶体管中的半导体层的一部分及与第四源极线连接的晶体管中的半导体层的一部分位于第三源极线和第四源极线之间。由此，各源极线和各半导体层之间的节点不与其他源极线交叉。由于该结构，可以减少各源极线之间的寄生电容。
通过采用该结构，可以比以前延长一水平期间。例如在对三个或四个栅极线供应相同的选择信号时，一水平期间的长度可以为以前的长度的三倍或四倍。再者，由于可以减少各源极线之间的寄生电容，所以可以减少源极线的负载。由此，即使是4K显示器、8K显示器等分辨率极高的显示装置，也可以使用场效应迁移率低的晶体管进行工作。另外，上述结构也可以适用于屏幕尺寸为对角线50英寸以上、60英寸以上或者70英寸以上的大型显示装置。
另外，在各像素中的晶体管中，作为形成沟道的半导体层可以使用非晶硅或金属氧化物(氧化物半导体)。由此，可以提供生产性高的显示装置。
尤其是，作为晶体管的半导体层优选使用金属氧化物(氧化物半导体)。与包含非晶硅相比，包括金属氧化物的晶体管可以具有更高的场效应迁移率，所以可以减小晶体管的尺寸(晶体管的占有面积)。由此，可以进一步减少源极线及栅极线的寄生电容。
通过尽量减少各源极线的电阻及电容，可以以更高帧频驱动并可以实现更大型的显示装置等。减少电阻及电容的方法的例子包括：作为源极线的材料使用低电阻的材料(例如铜、铝等)；增大源极线的厚度或宽度；增大源极线和其他布线之间的层间绝缘膜的厚度；以及减小源极线与其他布线的交叉部的面积。
以下参照附图对显示装置的更具体的例子进行说明。
[显示装置的结构例子]
图1是本发明的一个实施方式的显示装置10的方框图。显示装置10包括像素区域(显示区域)、源极驱动器(Source Driver)以及栅极驱动器(Gate Driver)。
图1示出显示装置10包括夹着像素区域的两个栅极驱动器的例子。两个栅极驱动器连接有多个栅极线GL0。图1示出第i个栅极线GL0(i)。栅极线GL0(i)与四个栅极线(栅极线GL(i)、栅极线GL(i+1)、栅极线GL(i+2)、栅极线GL(i+3))电连接。因此，对上述四个栅极线供应相同的选择信号。
源极驱动器连接有多个源极线。一个像素列设置有四个源极线。图1示出对应于第j个像素列的四个源极线(源极线SL1(j)、源极线SL2(j)、源极线SL3(j)、源极线SL4(j))以及对应于第j+1个像素列的四个源极线(源极线SL1(j+1)、源极线SL2(j+1)、源极线SL3(j+1)、源极线SL4(j+1))。
一个像素PIX包括至少一个晶体管以及被用作显示元件的像素电极的一个导电层21。像素PIX对应于一个颜色。在利用多个像素所发射的光的混色进行彩色显示时，像素PIX也可以称为子像素。
另外，在列方向上在一列排列的像素优选分别发射相同的颜色的光。在作为显示元件使用液晶元件的情况下，在列方向上排列在一列的像素设置有与液晶元件重叠并使相同颜色的光透过的着色层。发射不同颜色的光的像素在行方向上在一行被周期性地排列。
在此，在对应于一个像素列的四个源极线中，位于内侧的两个源极线(例如源极线SL2(j)及源极线SL3(j))的一部分优选与导电层21重叠。再者，上述两个源极线优选以接近中央部的方式配置。例如，优选源极线SL1(j)和源极线SL2(j)间的间隔宽于源极线SL2(j)和源极线SL3(j)间的间隔。就是说，通过以使每两个源极线接近且防止三个以上的源极线彼此接近，可以减少各源极线之间的寄生电容且减少每一个源极线的负载。
作为使用难以具有高场效应迁移率的包含非晶硅等的晶体管实现高分辨率的方法，有将显示装置的显示区域分成多个像素区域而驱动的方法。在该驱动方法中，例如源极线和栅极线中的至少一个被分割。在上述方法中，有时因驱动电路的特性的不均匀等使被分割的像素区域的边界被看到，而导致可见度降低。另外，需要进行用来分割被输入的图像数据的图像处理，由此被要求可以以高速工作的大规模图像处理装置。
另一方面，本发明的一个实施方式的显示装置即使在包括场效应迁移率较低的晶体管时也可以无需分割显示区域而驱动。
尤其是，通过使用包含氧化物半导体的晶体管，可以提供如下的各种效果。例如，由于可以减小晶体管的尺寸(晶体管的占有面积)，所以可以减少晶体管本身的寄生电容。再者，与包含非晶硅的晶体管相比，可以提高开口率或者增大布线宽度，并且可以不减少开口率而降低布线电阻。另外，由于包含氧化物半导体的晶体管可以具有高通态电流，所以可以缩短对像素写入所需时间。通过上述效果，可以缩短栅极线及源极线的充放电时间，并且可以提高帧频。
再者，由于包含氧化物半导体的晶体管与包含硅的晶体管相比可以显著地减少关态电流，所以可以延长被施加到像素的电位的保持期间，并且也可以降低帧频。例如，帧频可以在0.1Hz以上且480Hz以下的范围内变化。另外，在电视装置等中，帧频优选为30Hz以上且240Hz以下，更优选为60Hz以上且120Hz以下。
作为使用关态电流极低的晶体管的另一个效果是：可以减小像素的存储电容器。由此，可以提高像素的开口率，并且可以进一步缩短对像素写入所需时间。
虽然图1示出沿着像素区域的一个边配置源极驱动器的例子，但是也可以以夹着像素区域的源极驱动器的方式沿着像素区域的彼此相对的两个边配置源极驱动器。
图2示出在对应于一个像素列的四个源极线中，与奇数列(源极线SL1(j)及源极线SL3(j))连接的源极驱动器IC和与偶数列(源极线SL2(j)及源极线SL4(j))连接的源极驱动器IC彼此相对而配置的例子。通过采用上述结构，即使是大型显示装置也可以减少因布线电阻的电位下降导致的显示的不均匀。在图2所示的结构中，可以将配置在像素区域的一侧的边的源极驱动器IC的数量可以为图1所示的结构中的(数量的)一半，因此可以增大一个源极驱动器IC的面积。由此，可以增大相邻的两个源极驱动器IC之间的距离，而可以提高生产成品率。
[像素的结构例子]
下面，说明配置在显示装置10的像素区域中的像素的结构例子。
图3A是包括在列方向上排列在一列的四个像素的电路图。
各个像素包括晶体管30、液晶元件20以及电容器60。
布线S1至S4是源极线，布线G1至G4是栅极线。布线CS与电容器60的一个电极电连接，并且被供应预定的电位。
像素与布线S1至S4中的任一个以及布线G1至G4中的任一个电连接。作为一个例子，说明与布线S1及布线G1连接的像素。在晶体管30中，栅极与布线G1电连接，源极和漏极中的一个与布线S1电连接，源极和漏极中的另一个与电容器60中的另一个电极及液晶元件20中的一个电极(像素电极)电连接。对电容器60的一个电极供应共同电位。
在图3A中，在列方向上排列在一列的四个像素，从上表示为像素PIX1、像素PIX2、像素PIX3、像素PIX4。在此，像素PIX1与布线G1及布线S1连接，像素PIX2与布线G2及布线S2连接，像素PIX3与布线G3及布线S3连接，像素PIX4与布线G4及布线S4连接。
图3B示出与布线S1及布线G1连接的像素PIX1的布局的例子。
如图3B所示，布线G1及布线CS在行方向(横方向)上延伸，布线S1至布线S4在列方向(纵方向)上延伸。
在晶体管30中，在布线G1上设置半导体层32，并且布线G1的一部分被用作栅电极。布线S1的一部分被用作源电极和漏电极中的一个。半导体层32具有位于布线S1和布线S2之间的区域。
晶体管30的源电极和漏电极中的另一个与被用作像素电极的导电层21经过连接部38电连接。与导电层21重叠的位置设置有着色层41。
导电层21具有与布线S2及布线S3重叠的部分。导电层21优选不与位于其两端的布线S1及布线S4重叠。由此，可以减少布线S1及布线S4的寄生电容。
当将布线S1和布线S2之间的距离称为距离D1，将布线S2与布线S3之间的距离称为距离D2时，优选距离D1大于距离D2。由此，可以减少布线S1与布线S2之间的寄生电容。
由于各布线之间的宽距离，在制造工序中尘埃等附着于布线之间容易通过清洗进行去除，所以可以提高成品率。在使用线状清洗装置进行清洗的情况下，优选在进行清洗时将衬底沿着布线S1等延伸的方向移动，此时可以更容易去除尘埃。
图3B中的布线CS具有比其他部分粗的部分。由此，可以降低布线电阻。另外，除了布线CS之外的布线也可以具有比其他部分粗的部分。
图3C、图3D及图3E示出像素PIX2与布线G2连接，像素PIX3与布线G3连接，像素PIX4与布线G4连接的布局的例子。
在图3C中，设置在布线G2上的半导体层32与布线S2电连接，并且具有位于布线S1与布线S2之间的部分。在图3D中，设置在布线G3上的半导体层32与布线S3电连接，并且具有位于布线S3与布线S4之间的部分。在图3E中，设置在布线G4上的半导体层32与布线S4电连接，并且具有位于布线S3与布线S4之间的部分。
图3B至图3E所示的各像素优选在列方向上排列在一列像素时发射相同颜色的光。使相同颜色的光透过的着色层41可以设置在重叠于导电层21的区域。在行方向上在一行相邻的像素优选发射不同的颜色的光。在此情况下，像素的结构可以为与图3B至图3E相同的结构，但是设置使不同颜色透过的着色层41。
在此，通过作为构成电容器60的一对电极使用具有透光性的材料，可以提高像素的开口率(有效透过面积率)。
图4A示出作为电容器60的一对电极使用导电层31bt及导电层33bt的情况的例子。导电层31bt及导电层33bt包含使可见光透过的材料。导电层31bt与布线CS电连接。导电层33bt与晶体管30的源电极和漏电极中的另一个以及被用作像素电极的导电层21电连接。
图4B示出将图4A所示的布局分为遮蔽可见光的遮光区域40s和使可见光透过的透过区域40t而表示的例子。如此，由于也可以将设置有电容器60的区域用作透过区域40t，所以可以提高开口率，而可以进一步降低功耗。
图4C示出电容器60所包括的导电层33bt的一部分被用作晶体管30的源电极和漏电极的另一个的例子。就是说，导电层33bt的一部分与半导体层32的一部分重叠且彼此电连接。
由此，如图4D所示，可以扩大透过区域40t的面积。在图4D中，构成遮光区域40s的只是布线S1至S4、布线G1等及布线CS。由此，可以使透过区域40t的顶面形状大致左右对称。由此，可以使在列方向上排列在一列的四种像素中的显示区域可以具有大致相等的形状，而可以抑制显示不均匀的发生。
一个像素的占有面积中的透过区域40t的面积的比率越高，越可以增大透过的光量。例如，像素的占有面积中的透过区域的面积的比率可以为1％以上且95％以下，优选为10％以上且95％以下，更优选为15％以上且95％以下。尤其是，该比率优选为30％以上或50％以上。由此，可以提供低功耗的显示装置。另外，像素的占有面积例如可以通过用总像素数除像素区域的面积来求出。
[变形实例1]
下面示出对相邻的三个栅极线供应相同的选择信号的情况的例子。就是说，由于同时选择在列方向上相邻的三个像素，所以在每列上排列有三个源极线。
三个源极线中的中间的源极线优选以与被用作像素电极的导电层重叠的方式配置。由此，可以缩短各像素电极之间的距离。
再者，晶体管的半导体层的一部分优选在三个源极线中的外侧的源极线和中间的源极线之间。例如在第一至第三源极线依次排列时，与第一源极线连接的晶体管中的半导体层的一部分及与第二源极线连接的晶体管中的半导体层的一部分位于第一源极线和第二源极线之间。与第三源极线连接的晶体管中的半导体层的一部分位于第二源极线和第三源极线之间。由此，不使各源极线和各半导体层之间的节点与其他源极线交叉。因此，可以减少各源极线之间的寄生电容。
图5A是包括在列方向上排列在一列的三个像素(像素PIX1、像素PIX2、像素PIX3)的电路图。各个像素包括晶体管30、液晶元件20以及电容器60。
图5B示出与布线S1及布线G1被连接的像素的布局的例子。
如图5B示出，布线G1及布线CS在行方向(横方向)上延伸，布线S1至S3在列方向(纵方向)上延伸。
在此，当将布线S1和布线S2之间的距离称为距离D1，将布线S2与布线S3之间的距离称为距离D2时，优选距离D1与距离D2大致相同。例如，距离D2的对距离D1的比(即，D2/D1的比)为0.8以上且1.2以下，优选为0.9以上且1.1以下。由此，可以减少布线S1和布线S2之间的寄生电容及布线S2和布线S3之间的寄生电容。
图5C、图5D示出连接于布线G2的像素PIX2及链接于布线G3的像素PIX3布局的例子。
在图5C中，设置在布线G2上的半导体层32电连接于布线S2，并且具有位于布线S1与布线S2之间的区域。电容器60位于布线S1和布线S2之间。
在图5D中，设置在布线G3上的半导体层32电连接于布线S3，并且具有位于布线S2与布线S3之间的区域。电容器60位于布线S2和布线S3之间。
以上是变形实例1的说明。
[变形实例2]
图6A及图6B示出晶体管30的形状与图3B及图5B中的晶体管30的形状不同的情况的例子。在图6A及图6B示出的晶体管30中，半导体层32上的源电极和漏电极中的一个具有近弧状，半导体层32上的源电极和漏电极中的另一个以与该弧状电极的间隔有一定距离的方式配置。通过采用上述结构，晶体管30可以具有较大的沟道宽度，而可以使更大的电流流过。上述晶体管30的结构特别适用于例如半导体层32使用非晶硅等的情况。
图6A及图6B示出布线S1至布线S4(或布线S1至S3)的一部分以及布线CS的一部分比其他部分粗的例子。由此，可以降低布线电阻。
[截面结构实例1]
下面示出显示装置的截面结构的一个实例。
[截面结构实例1-1]
图7示出沿着图3B的切割线A1-A2的截面的一个例子。在此示出作为显示元件适用透射型液晶元件20的例子。在图7中，衬底12一侧是显示面一侧。
在显示装置10中，液晶22设置在衬底11与衬底12之间。液晶元件20包括：设置在衬底11一侧的导电层21；设置在衬底12一侧的导电层23；以及设置在导电层21与导电层23之间的液晶22。另外，液晶22和导电层21之间设置有取向膜24a，液晶22和导电层23之间设置有取向膜24b。
导电层21被用作像素电极。导电层23被用作公共电极等。导电层21及导电层23都具有使可见光透过的功能。由此，液晶元件20是透射型液晶元件。
衬底12的衬底11一侧的面上设置有着色层41及遮光层42。以覆盖着色层41及遮光层42的方式设置有绝缘层26，以覆盖绝缘层26的方式设置有导电层23。着色层41设置在与导电层21重叠的区域中。遮光层42以覆盖晶体管30及连接部38的方式设置。
偏振片39a位于衬底11的外侧，偏振片39b位于衬底12的外侧。再者，背光单元90位于偏振片39a的外侧。
在衬底11上设置有晶体管30及电容器60等。晶体管30被用作像素的选择晶体管。晶体管30经过连接部38与液晶元件20电连接。
图7所示的晶体管30为所谓沟道蚀刻型底栅晶体管。晶体管30包括：被用作栅电极的导电层31a；被用作栅极绝缘层的绝缘层34；半导体层32；以及被用作源电极及漏电极的一对导电层33a及导电层33b。半导体层32中的与导电层31a重叠的部分被用作沟道形成区域。半导体层32与导电层33a或导电层33b接触。
注意，导电层31a对应于图3B中的布线G1的一部分，导电层33a对应于布线S1的一部分。另外，在后面说明的导电层31b、导电层33c、导电层33d以及导电层33e分别对应于布线CS、布线S2、布线S3以及布线S4。
作为半导体层32优选使用具有半导体特性的金属氧化物(也称为氧化物半导体)。包含氧化物半导体的晶体管不需要包含多晶硅的晶体管所需要的晶化的工序，而可以在大型衬底上高成品率地形成。再者，包含氧化物半导体的晶体管可以具有比包含非晶硅的晶体管更高的场效应迁移率。
电容器60包括导电层31b、绝缘层34以及导电层33b。另外，在导电层31b上隔着绝缘层34设置有导电层33c、导电层33d以及导电层33e。
以覆盖晶体管30等的方式层叠绝缘层82和绝缘层81。被用作像素电极的导电层21设置在绝缘层81上。在连接部38中，经过绝缘层81及绝缘层82中的开口，导电层21与导电层33b电连接。绝缘层81优选被用作平坦化层。绝缘层82优选具有抑制杂质等扩散到晶体管30等的作为保护膜的功能。例如，绝缘层82可以使用无机绝缘材料而形成，绝缘层81可以使用有机绝缘材料而形成。
[截面结构实例1-2]
图8示出将着色层41设置在衬底11一侧的情况的例子。由此，可以实现衬底12一侧的结构的简化。
注意，在着色层41为平坦化膜的情况下，也可以不设置绝缘层81。
[截面结构实例1-3]
在上面的各例子中，作为液晶元件使用一对电极配置在液晶的上下的垂直电场方式液晶元件的例子，但是液晶元件的结构不局限于此，可以使用各种方式的液晶元件。
图9是具有使用边缘场切换(FFS：fringe field switching)模式的液晶元件的显示装置的截面示意图。
液晶元件20包括：被用作像素电极的导电层21；以及与导电层21隔着绝缘层83重叠的导电层23。导电层23具有狭缝状或梳齿状的顶面形状。
在上述结构中，可以用作电容器60的电容器形成在导电层21与导电层23彼此重叠的区域中。因此，可以减小像素的占有面积，所以可以实现高分辨率的显示装置。由此，可以提高开口率。
虽然图9示出被用作公共电极的导电层23位于液晶22一侧的结构，但是如图10所示，也可以采用被用作像素电极的导电层21位于液晶22一侧的结构。在该结构中，导电层21具有狭缝状或梳齿状的顶面形状。
[截面结构实例1-4]
以下说明作为电容器60等使用透光性的导电膜的例子。
图11所示的结构主要在电容器60的结构上与图7例示的结构不同。图11所示的结构是对应于图4A所示的布局的截面。
电容器60具有从衬底11一侧依次层叠导电层31bt、绝缘层34以及导电层33bt的结构。导电层31bt及导电层33bt分别是具有透光性的导电性材料。例如，可以使用对可见光的透过率为70％以上且低于100％，优选为80％以上且低于100％的金属氧化物膜。
导电层31bt的一部分与导电层31b接触并电连接。导电层33bt的一部分与导电层33b接触并电连接。
在此，在层叠金属氧化物膜与金属膜的情况下，在金属膜上形成金属氧化物膜时，金属膜的表面被氧化，由此，有时金属膜本身的电阻或金属膜和金属氧化物膜之间的接触电阻会变高。由此，如图11所示，优选在包括金属氧化物的导电层上设置包含金属等的导电层。
[截面结构实例1-5]
图12示出对应于图4C所示的布局的截面。
在图12中，导电层33bt的一部分与半导体层32接触。因此，导电层33bt的一部分被用作晶体管30的源电极和漏电极中的一个。
以与导电层33bt的顶面的一部分接触的方式设置有导电层21。通过导电层21及导电层33bt分别包含金属氧化物膜，可以降低它们之间的接触电阻。
[截面结构实例1-6]
图13所示的例子中，使被用作晶体管的栅电极的导电层以及被用作晶体管的源电极及漏电极的导电层分别具有透光性的导电膜与具有遮光性的导电膜的叠层结构，并且通过使用半色调掩模、灰色调掩模等的曝光技术或者多重曝光技术形成。由此，减少所需要的光掩模的数量。
注意，作为利用这种曝光技术而得到的叠层膜具有如下特有的截面形状：上侧层的端部位于下侧层的端部的内侧。
在晶体管30中，导电层31a的衬底11一侧设置有导电层31at。被用作源电极及漏电极的一对导电层33at及导电层33bt与半导体层32接触。导电层33a设置在导电层33at上。
电容器60包括导电层33bt的一部分及导电层31bt的一部分。形成布线CS的导电层31b设置在导电层33bt上。
导电层33c、导电层33d、导电层33e的下方分别设置有导电层33ct、导电层33dt或导电层33et。
在此，显示装置的制造工序中的光刻工序越少，即光掩模的掩模数越少，越可以降低制造成本。
例如，具有图7所示的结构的显示装置可以通过五个光刻工序制造，即衬底11一侧的工序中的导电层31a等的形成工序、半导体层32的形成工序、导电层33a等的形成工序、成为连接部38的开口的形成工序以及导电层21的形成工序。就是说，可以由五个光掩模制造背板衬底。另一方面，在衬底12(对置衬底)一侧，作为着色层41及遮光层42的形成方法使用喷墨法或丝网印刷法等，则不需要光掩模，所以是优选的。例如，在设置三个颜色的着色层41及遮光层42的情况下，与利用光刻法形成的情况相比，可以减少四个以上的光掩模。
以上是截面结构实例的说明。
[晶体管的结构实例1]
以下说明与上述不同的晶体管的结构实例。
下面，通过作为以下说明的晶体管的半导体层32使用金属氧化物，可以构成OS晶体管。通过使用OS晶体管，在影像没有变化期间或者变化在一定程度以下期间，可以将视频信号的更新频率设定为低，由此可以实现功耗的下降。
在图14A所示的晶体管中，在半导体层32的沟道形成区域中设置有绝缘层84。绝缘层84被用作在对导电层33a及导电层33b进行蚀刻时的蚀刻停止层。
图14B所示的晶体管具有绝缘层84以覆盖半导体层32的方式延伸在绝缘层34上的结构。在此情况下，导电层33a及导电层33b经过设置在绝缘层84中的开口与半导体层32连接。
图14C所示的晶体管包括绝缘层85及导电层86。绝缘层85以覆盖半导体层32、导电层33a及导电层33b的方式设置。另外，导电层86设置在绝缘层85上，并且具有与半导体层32重叠的区域。
导电层86位于夹着半导体层32与导电层31相对的位置。在导电层31被用作第一栅电极时，导电层86可以被用作第二栅电极。通过对导电层31及导电层86供应相同的电位，可以提高晶体管的通态电流。通过对导电层31和导电层86中的一个供应用来控制阈值电压的电位并且对另一个供应用来驱动的电位，可以控制晶体管的阈值电压。
虽然在图14A至图14C中各自示出半导体层32的端部位于导电层31的端部的外侧的例子，但本发明的一个实施方式不局限于此。半导体层32的端部也可以位于导电层31的端部的内侧的结构。
图14D所示的晶体管是顶栅结构的晶体管，被用作栅电极的导电层31设置在半导体层32的上方(与被形成面相反的一侧)。在半导体层32上叠层绝缘层34与导电层31。绝缘层82以覆盖半导体层32的顶面及侧端部、导电层31的方式设置。导电层33a及导电层33b设置在绝缘层82上。导电层33a及导电层33b经过绝缘层82中的开口与半导体层32连接。
注意，虽然在本实例中绝缘层34不存在于不与导电层31重叠的部分，但是绝缘层34也可以以覆盖半导体层32的顶面及侧端部的方式设置。
在图14D所示的晶体管中，容易拉开导电层31与导电层33a及导电层33b各自之间的物理距离，由此可以减少它们之间的寄生电容。
图14E所示的晶体管与图14D所示的晶体管的不同之处在于：图14E所示的晶体管包括导电层87及绝缘层88。导电层87具有与半导体层32重叠的区域。绝缘层88覆盖导电层87。
导电层87被用作第二栅电极。因此，例如可以提高通态电流，并且可以控制阈值电压。
以上是晶体管的结构实例1的说明。
[截面结构实例2]
以下，说明包含用于晶体管的半导体层的硅的显示装置的截面结构实例。
[截面结构实例2-1]
图15所示的结构与上述截面结构实例1-1(图7)主要不同之处在于：晶体管30的结构不同。
图15所示的晶体管30为所谓底栅型沟道蚀刻结构的晶体管。晶体管30包括：被用作栅电极的导电层31；被用作栅极绝缘层的绝缘层34；半导体层32；被用作源区域及漏区域的一对杂质半导体层35；以及被用作源电极及漏电极的一对导电层33a及导电层33b。半导体层32的与导电层31重叠的区域被用作沟道形成区域。半导体层32与杂质半导体层35接触，杂质半导体层35与导电层33a或导电层33b接触。
作为半导体层32，优选使用包含硅的半导体。例如，可以使用非晶硅、微晶硅、多晶硅等。非晶硅可以高成品率地形成在大型衬底上，所以是特别优选的。本发明的一个实施方式的显示装置即使利用包含场效应迁移率较低的非晶硅的晶体管也可以进行良好的显示。作为非晶硅，优选使用利用氢使悬空键终结的氢化非晶硅(有时记为a-Si：H)。
形成杂质半导体层35的杂质半导体膜使用对其添加赋予一种导电类型的杂质元素的半导体来形成。当晶体管为n型晶体管时，作为添加有赋予一种导电型的杂质元素的半导体，例如可以举出添加有P或As的硅。当晶体管为p型晶体管时，作为添加有赋予一种导电型的杂质元素，例如可以添加B，但是优选使用n型晶体管。注意，杂质半导体层35可使用非晶半导体或者如微晶半导体等的结晶半导体来形成。
[截面结构实例2-2]
图16示出着色层41设置在衬底11一侧的情况的例子。晶体管30的结构以外的截面结构实例2-2可以参照截面结构实例1-2。
[截面结构实例2-3]
图17及图18分别为包括采用FFS模式的液晶元件的显示装置的截面示意图。晶体管30的结构以外的截面结构实例2-3，可以参照上述截面结构实例1-3。
以上是截面结构实例2的说明。
[晶体管的结构实例2]
以下说明与上述晶体管不同的晶体管的结构实例。
图19A所示的晶体管在半导体层32与杂质半导体层35之间包括半导体层37。
半导体层37可以使用与半导体层32相同的半导体膜形成。半导体层37可以被用作在对杂质半导体层35进行蚀刻时防止半导体层32被除去的蚀刻停止层。虽然图19A示出半导体层37左右分离的例子，但是半导体层37的一部分也可以覆盖半导体层32的沟道形成区域。
另外，半导体层37也可以包含其浓度低于杂质半导体层35的杂质。由此，可以将半导体层37用作轻掺杂(LDD：lightly doped drain)区域，而可以抑制驱动晶体管时的热载流子劣化。
在图19B所示的晶体管中，在半导体层32的沟道形成区域上设置有绝缘层84。绝缘层84被用作在对杂质半导体层35进行蚀刻时的蚀刻停止层。
图19C所示的晶体管包括代替半导体层32的半导体层32p。半导体层32p包括高结晶性的半导体膜。例如，半导体层32p包括多晶半导体或单晶半导体。由此，可以提供场效应迁移率高的晶体管。
图19D所示的晶体管在半导体层32的沟道形成区域中包括半导体层32p。例如通过对成为半导体层32的半导体膜照射激光等而局部晶化，由此可以形成图19D所示的晶体管。由此，可以提供场效应迁移率高的晶体管。
图19E所示的晶体管在图19A所示的晶体管的半导体层32的沟道形成区域中包括具有结晶性的半导体层32p。
图19F所示的晶体管在图19B所示的晶体管的半导体层32的沟道形成区域中包括具有结晶性的半导体层32p。
以上是晶体管的结构实例2的说明。
[导电层的形状]
作为可以用作栅极线或源极线等布线的导电膜，优选使用金属或合金等低电阻的材料，由此可以降低布线电阻。在制造具有大屏幕的显示装置的情况下，增大布线的宽度也是有效的。但是，上述导电膜不使可见光透过，所以在透射型液晶显示装置中，有时发生如下问题：布线本身的宽度增大；以及由于布线的数量增加而导致开口率下降。
通过设计导电膜的端部的形状，可以高效地提取背光单元的光。
图20A是形成源极线等的导电层33及其附近的截面图。导电层33具有倒锥形的端部。
在此，锥角是指：薄膜的端部的底面(与被形成薄膜的面接触的面)与侧面之间的角度。锥角大于0度且小于180度。角度小于90度的锥形被称为正锥形，然而角度大于90度的锥形称为倒锥形。
如图20A所示，在导电层33具有倒锥形形状时，来自背光单元的光50的一部分被导电层33的侧面反射，而到达液晶22。因此，与导电层33具有垂直的侧面或锥形的侧面时相比，可以提高光取出效率。
在此，导电层33的锥角优选大于90度且小于135度，更优选为91度以上且120度以下，进一步优选为95度以上且110度以下。
图20B示出形成栅极线等的导电层31具有倒锥形形状的例子。在与导电层33同样地导电层31具有倒锥形形状时，可以更有效地提高光取出效率。
以上是布线的形状的说明。
[构成要素]
下面，说明上述构成要素。
〈衬底〉
显示面板所包括的衬底可以使用具有平坦面的材料。作为提取来自显示元件的光的一侧的衬底，使用使该光透过的材料。例如，可以使用玻璃、石英、陶瓷、蓝宝石或有机树脂等的材料。
通过使用厚度薄的衬底，可以实现显示面板的轻量化及薄型化。再者，通过使用其厚度允许其具有柔性的衬底，可以柔性显示面板。或者，可以将薄得足以具有柔性的玻璃等用于衬底。或者，可以使用玻璃与树脂材料由粘合层贴合在一起的复合材料。
〈晶体管>
晶体管包括被用作栅电极的导电层、半导体层、被用作源电极的导电层、被用作漏电极的导电层以及被用作栅极绝缘层的绝缘层。
注意，对本发明的一个实施方式的显示装置所包括的晶体管的结构没有特别的限制。例如，可以采用平面晶体管、交错晶体管或反交错晶体管。另外，还可以采用顶栅晶体管或底栅晶体管。栅电极也可以设置在沟道的上下。
对用于晶体管的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
作为用于晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型地，可以使用包含铟的金属氧化物，例如可以使用后面说明的CAC-OS。
包含其带隙比硅宽且载流子密度小的金属氧化物的晶体管由于其关态电流低，因此能够长期间保持储存于与晶体管串联连接的电容器中的电荷。
作为半导体层例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以In-M-Zn类氧化物表示的膜。
当包含在半导体层中的金属氧化物为In-M-Zn类氧化物时，用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比例如优选为In:M:Zn＝1:1:1、1:1:1.2、3:1:2、4:2:3、4:2:4.1、5:1:6、5:1:7或5:1:8等。注意，所形成的半导体层中的金属元素的原子个数比分别可以在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动。
本实施方式所示的底栅晶体管由于能够减少制造工序，所以是优选的。当将可以在比多晶硅低的温度下形成的金属氧化物用于底栅晶体管时，作为半导体层下方的布线、电极或衬底可以使用耐热性低的材料，由此可以扩大材料的选择范围。例如，可以适当地使用极大型玻璃衬底等。
作为半导体层，使用载流子密度低的金属氧化物膜。例如，半导体层是金属氧化物，其载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选小于1×1010/cm3，1×10-9/cm3以上。将这样的金属氧化物称为高纯度本征或实质上高纯度本征的金属氧化物。该金属氧化物的杂质浓度及缺陷能级密度低，因此可以说该金属氧化物具有稳定的特性。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当包含在半导体层中的金属氧化物包含第14族元素之一的硅或碳时，半导体层中的氧缺陷增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
有时当碱金属及碱土金属与金属氧化物键合时生成载流子，而使晶体管的关态电流增大。因此，将通过二次离子质谱分析法测得的半导体层的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当包含在半导体层中的金属氧化物含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果，包括含有氮的金属氧化物的晶体管容易变为常开特性。因此，利用二次离子质谱分析法测得的半导体层中的氮浓度优选为5×1018atoms/cm3以下。
氧化物半导体分为单晶氧化物半导体及非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
作为本发明的一个实施方式所公开的晶体管的半导体层也可以使用CAC-OS(cloud-aligned composite oxide semiconductor)。
另外，本发明的一个实施方式所公开的晶体管的半导体层可以适当地使用上述非单晶氧化物半导体或CAC-OS。作为非单晶氧化物半导体，可以适当地使用nc-OS或CAAC-OS。
在本发明的一个实施方式中，作为晶体管的半导体层优选使用CAC-OS。通过使用CAC-OS，晶体管可以具有高电特性或高可靠性。
半导体层也可以为包括如下区域中的两种以上的混合膜：CAAC-OS的区域、多晶氧化物半导体的区域、纳米晶氧化物半导体(nc-OS)的区域、amorphous-like oxidesemiconductor(a-like OS)的区域以及非晶氧化物半导体的区域。该混合膜有时例如具有包括上述区域中的两种以上区域的单层结构或叠层结构。
<CAC-OS的构成>
以下，对可用于本发明的一个实施方式所公开的晶体管的CAC(cloud-alignedcomposite)-OS的构成进行说明。
CAC-OS例如具有包含在金属氧化物中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料的尺寸各为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面的金属氧化物的说明中，一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch-like)状。该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
金属氧化物优选至少包含铟。尤其优选包含铟及锌。此外，也可以包含铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的具有CAC构成的CAC-OS(尤其可以将这种In-Ga-Zn氧化物称为CAC-IGZO)具有其材料分成铟氧化物(InOX1，X1为大于0的实数)或铟锌氧化物(InX2ZnY2OZ2，X2、Y2及Z2为大于0的实数)以及镓氧化物(GaOX3，X3为大于0的实数)或镓锌氧化物(GaX4ZnY4OZ4，X4、Y4及Z4为大于0的实数)，且形成马赛克状的构成。形成马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中。该构成也称为云状。
换言之，CAC-OS是具有包含GaOX3作为主要成分的区域和包含InX2ZnY2OZ2或InOX1作为主要成分的区域混在一起的构成的复合金属氧化物。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，包含In、Ga、Zn及O的化合物也称为IGZO。作为IGZO的典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)表示的结晶性化合物及以In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与金属氧化物的材料构成有关。在包含In、Ga、Zn及O的CAC-OS的材料构成中，CAC-OS的一部分中观察到包含Ga作为主要成分的纳米粒子状区域，一部分中观察到包含In作为主要成分的纳米粒子状区域。这些纳米粒子状区域无规律地分散而形成马赛克状。因此，在CAC-OS中，结晶结构是次要因素。
在CAC-OS中不包括原子个数比不同的两种以上的膜的叠层结构。例如，不包括包含In作为主要成分的膜与包含Ga作为主要成分的膜的两层结构。
有时观察不到包含GaOX3作为主要成分的区域与包含InX2ZnY2OZ2或InOX1作为主要成分的区域之间的明确的边界。
在CAC-OS中包含铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，在CAC-OS的一部分中观察到包含该元素作为主要成分的纳米粒子状区域以及一部分中观察到包含In作为主要成分的纳米粒子状区域，这些纳米粒子状区域在CAC-OS中无规律地分散而形成马赛克状。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。成膜时的成膜气体的总流量中的氧气体的流量比优选尽可能低，例如，氧气体的流量比优选为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS的特征在于：在通过X射线衍射(XRD：X-ray diffraction)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，该电子衍射图案表示CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nano-crystal(nc)结构。
例如，根据能量分散型X射线分析法(EDX：energy dispersive X-rayspectroscopy)EDX面分析图像，可确认到：具有CAC-OS构成的In-Ga-Zn氧化物具有包含GaOX3作为主要成分的区域及包含InX2ZnY2OZ2或InOX1作为主要成分的区域不均匀地分布而混合的结构。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，其具有与IGZO化合物不同的性质。换言之，在CAC-OS中，包含GaOX3等作为主要成分的区域及包含InX2ZnY2OZ2或InOX1作为主要成分的区域互相分离而形成马赛克状。
包含InX2ZnY2OZ2或InOX1作为主要成分的区域的导电性高于包含GaOX3等作为主要成分的区域。换言之，当载流子流过包含InX2ZnY2OZ2或InOX1作为主要成分的区域时，呈现金属氧化物的导电性。因此，当包含InX2ZnY2OZ2或InOX1作为主要成分的区域在金属氧化物中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，包含GaOX3等作为主要成分的区域的绝缘性高于包含InX2ZnY2OZ2或InOX1作为主要成分的区域。换言之，当包含GaOX3等作为主要成分的区域在金属氧化物中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
包含CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于以显示器为代表的各种半导体装置。
因为在半导体层中包含CAC-OS的晶体管具有高场效应迁移率及高驱动能力，所以通过将该晶体管用于驱动电路(典型的是，生成栅极信号的扫描线驱动电路)，可以提供边框宽度小的显示装置。另外，通过将该晶体管用于显示装置所包括的信号线驱动电路(尤其是，与信号线驱动电路所包括的移位寄存器的输出端子连接的解复用器)，可以减少连接于显示装置的布线数。
另外，在半导体层中包含CAC-OS的晶体管不需要进行包含低温多硅的晶体管所需要的激光晶化工序。由此，即使形成使用大型衬底的显示装置，也可以减少制造成本。再者，在具有超高清(“4K分辨率”、“4K2K”及“4K”)或超高清(“8K分辨率”、“8K4K”及“8K”)等高分辨率的大型显示装置中，通过将在半导体层具有CAC-OS的晶体管用于驱动电路及显示部，可以在短时间内进行写入并降低显示不良，所以是优选的。
另外，例如可以将硅用作形成有晶体管的沟道的半导体。尤其是，在作为硅使用非晶硅时，可以在大型衬底上高成品率地形成晶体管。在利用非晶硅时，优选使用利用氢实现悬空键的终结的氢化非晶硅(有时记为a-Si：H)。
另外，也可以使用微晶硅、多晶硅或单晶硅等具有结晶性的硅。尤其是，多晶硅与单晶硅相比能够在低温下形成，并且其场效应迁移率和可靠性比非晶硅高。
在采用硅时，优选的是，在半导体层和源电极或漏电极之间设置添加赋予一种导电类型的杂质元素的杂质半导体层。当晶体管为n型晶体管时，作为添加有赋予一种导电型的杂质元素的半导体，例如可以举出添加有P或As的硅。当晶体管为p型晶体管时，作为添加有赋予一种导电型的杂质元素，例如可以添加B，但是优选使用n型晶体管。注意，杂质半导体层可使用非晶半导体或者如微晶半导体的结晶半导体来形成。
本实施方式所示的底栅晶体管由于能够减少制造工序，所以是优选的。当将可以在比多晶硅低的温度下形成的非晶硅用于半导体层时，作为半导体层下方的布线、电极或衬底可以使用耐热性低的材料，由此可以扩大材料的选择范围。例如，可以适当地使用极大的玻璃衬底。另一方面，顶栅晶体管容易自对准地形成杂质区域，从而可以减少特性的不均匀，所以是优选的。有时，当使用多晶硅、单晶硅等时，顶栅晶体管是尤其优选的。
<导电层>
作为可用于晶体管的栅极、源极及漏极和被用作显示装置的布线及电极等导电层的材料，可以使用如铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属中的任意金属或者以上述金属中的任意金属为主要成分的合金等。可以使用包括包含这些材料中的任意材料的膜的单层结构或叠层结构。例如，可以举出如下结构：包含硅的铝膜的单层结构、在钛膜上层叠铝膜的两层结构、在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、以及依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构等。注意，可以使用氧化铟、氧化锡或氧化锌等氧化物。使用包含锰的铜，可以提高蚀刻时的形状的控制性，所以是优选的。
作为可以用于晶体管的栅极、源极以及漏极和包括在显示装置中的布线及电极等的导电层的具有透光性的导电性材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌或添加有镓的氧化锌等导电氧化物或石墨烯。或者，可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯或钛等金属材料或包含该金属材料的合金材料。或者，还可以使用该金属材料的氮化物(例如，氮化钛)等。当使用金属材料或合金材料(或者它们的氮化物)时，将其厚度减薄到可以透光的程度。可以使用任何上述材料的叠层膜作为导电层。例如，通过使用银和镁的合金与铟锡氧化物的叠层膜，可以提高导电性，所以是优选的。上述材料也可以用于显示装置所包括的布线及电极等的导电层、显示元件所包括的导电层(例如，被用作像素电极或公共电极的导电层)。
作为具有透光性的导电性材料，例如优选使用通过添加杂质元素而降低其电阻的氧化物半导体(氧化物导电体(OC：Oxide Conductor))。
<绝缘层>
作为可用于各绝缘层的绝缘材料的例子有丙烯酸树脂、环氧树脂等树脂、具有硅氧烷键的树脂、无机绝缘材料诸如氧化硅、氧氮化硅、氮氧化硅、氮化硅或氧化铝等。
作为透水性低的绝缘膜的例子有含有氮及硅的膜(例如，氮化硅膜及氮氧化硅膜)及含有氮及铝的膜(例如，氮化铝膜)。另外，也可以使用氧化硅膜、氧氮化硅膜、氧化铝膜等。
<液晶元件>
液晶元件例如可以采用使用垂直取向(VA：vertical alignment)模式。作为垂直取向模式，有多象限垂直取向(MVA：multi-domain vertical alignment)模式、垂直取向构型(PVA：patterned vertical alignment)模式、高级超视觉(ASV：advanced super view)模式。
液晶元件可以采用使用各种模式。例如，除了VA模式以外，可以使用扭曲向列(TN：twisted nematic)模式、平面切换(IPS：in-plane-switching)模式、边缘电场转换(FFS)模式、轴对称排列微单元(ASM：axially symmetric aligned micro-cell)模式、光学补偿弯曲(OCB：optically compensated birefringence)模式、铁电性液晶(FLC：ferroelectricliquid crystal)模式、反铁电液晶(AFLC：antiFerroelectric liquid crystal)模式、电控双折射(ECB：electrically controlled birefringence)模式、宾主模式等。
液晶元件利用液晶的光学调制作用来控制光的透过或非透过。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:polymerdispersed liquid crystal)、高分子网络型液晶(PNLC：polymer network liquidcrystal)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
作为液晶材料，可以使用正型液晶和负型液晶中的任一种，根据所适用的模式或设计可以采用适当的液晶材料。
为了调整液晶的取向，可以设置取向膜。在采用横向电场方式的情况下，也可以采用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。因为蓝相只在窄的温度范围内出现，所以将其中混合有几重量百分比以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性，由此不需要取向处理。并且，包含呈现蓝相的液晶和手征试剂的液晶组成物的视角依赖性小。由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。
作为液晶元件的例子有透射型液晶元件、反射型液晶元件及半透射型液晶元件。
在本发明的一个实施方式中，透射型液晶元件是尤其适合的。
当采用透射型液晶元件或半透射型液晶元件时，以夹着一对衬底的方式设置两个偏振片。另外，在偏振片的外侧设置背光。作为背光，可以使用直下型背光或边缘照明型背光。优选使用具备LED(Light Emitting Diode：发光二极管)的直下型背光，由此容易进行局部调光(local dimming)，而可以提高对比度。优选使用边缘照明型背光，由此可以减小包括背光的模块的厚度。
在使边缘照明型背光为关闭，可以将本发明的一个实施方式用作透空显示器。
<着色层>
作为能够用于着色层的材料的例子有金属材料、树脂材料、包含颜料或染料的树脂材料等。
<遮光层>
作为能够用于遮光层的材料的例子有碳黑、钛黑、金属、金属氧化物、包含多个金属氧化物的固溶体的复合氧化物。遮光层也可以为包含树脂材料的膜或金属等无机材料的薄膜。将包含着色层的材料的叠层膜也可以用于遮光层。例如，可以采用包含使某个颜色的光透过的着色层的材料的膜与包含使其他颜色的光透过的着色层的材料的膜的叠层结构。通过使用相同的材料形成着色层与遮光层，可以使用相同的设备并可以实现工序简化，因此是优选的。
以上是各构成要素的说明。
本实施方式所示的结构实例、制造方法实例及对应于这些实例的附图等的至少一部分可以与任何其他结构实例、制造方法实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对能够用于晶体管的半导体层的多晶硅的晶化方法及激光晶化装置的例子进行说明。
为了形成结晶性良好的多晶硅层，优选在衬底上设置有非晶硅层并通过照射激光进行晶化。例如，当将线状光束照射到非晶硅层时移动衬底，由此可以在衬底上的所希望的区域中形成多晶硅层。
使用线状光束的方法的生产量比较好。另一方面，在该方法中，将激光以与一个区域相对地移动并多次该，因此，激光的输出变动及起因于激光的输出变动的光束分布的变化容易产生结晶性不均匀。例如，当将通过上述方法晶化的半导体层用于显示装置的像素所包括的晶体管时，有时在显示图像时出现起因于结晶性不均匀的无规则的条纹。
理想的是线状光束的长度为衬底的一边的长度以上，但是线状光束的长度受到激光振荡器的输出和光学系统的结构的限制。因此，当将激光照射到大型衬底时，对衬底面内折回地照射激光是现实的。因此有多次被照射激光的区域。由于这种区域的结晶性很可能与其他区域不同，因此该区域有时发生显示不均匀。
为了避免上述问题，也可以通过局部性地照射激光而使形成在衬底上的非晶硅层晶化。通过局部性地照射激光，容易形成结晶性不均匀少的多晶硅层。
图21A示出对形成在衬底上的非晶硅层局部性地照射激光的方法。
从光学系统单元821射出的激光826被镜子822反射而入射到微透镜阵列823。微透镜阵列823集聚激光826而形成多个激光束827。
形成有非晶硅层840的衬底830固定在载物台815。通过对非晶硅层840照射多个激光束827，因此可以同时形成多个多晶硅层841。
微透镜阵列823的各微透镜优选以显示装置的像素间距设置。或者，也可以以像素间距的整数倍的间隔设置。在任何一种情况下，都可以通过反复照射激光并在X方向或Y方向上移动载物台815来在对应于所有的像素的区域中形成多晶硅层。
例如，在微透镜阵列823以像素间距具有M行N列(M和N为自然数)的微透镜的情况下，首先，通过对指定的开始位置进行激光照射，可以形成M行N列的多晶硅层841。然后，在行方向上移动载物台815相当于N列的部分并进行激光照射，因此进一步可以形成M行N列的多晶硅层841。因此可以得到M行2N列的多晶硅层841。通过反复该工序，可以在所希望的区域形成多个多晶硅层841。在折回地进行激光照射的情况下，反复进行如下工序：在行方向上移动载物台815相当于N列的距离；进行激光的照射；在列方向上移动载物台815相当于M行的部分；以及进行激光照射。
注意，通过适当地调节激光的振荡频率及载物台815的移动速度，即使是当在一个方向上移动载物台815时照射激光的方法，也可以以像素间距形成多晶硅层。
例如激光束827的尺寸也可以为包括晶体管的半导体层整体的面积。或者，该尺寸可以为包括晶体管的沟道区域整体的面积。或者，该尺寸可以为包括晶体管的沟道区域的一部分的面积。该尺寸可以根据所需要的晶体管的电特性被选择。
另外，在为像素包括多个晶体管的显示装置的情况下，激光束827的尺寸可以是包括像素内的各晶体管的半导体层整体的面积。另外，激光束827的尺寸可以是包括多个像素中的晶体管的半导体层整体的面积。
如图22A所示，也可以在镜子822与微透镜阵列823之间设置掩模824。掩模824包括对应于各微透镜的多个开口。可以将该开口的形状反映到激光束827的形状，如图22A所示，在掩模824包括圆形开口的情况下，可以获得圆形激光束827。在掩模824包括矩形开口的情况下，可以获得矩形激光束827。例如，掩模824在只使晶体管的沟道区域晶化的情况等下有效。另外，如图22B所示，也可以将掩模824设置在光学系统单元821与镜子822之间。
图21B是说明对可用于上述局部性的激光照射工序的激光晶化装置的主要结构的立体图。激光晶化装置包括作为X-Y载物台的构成要素的移动机构812、移动机构813及载物台815。激光晶化装置还包括用来对激光束827进行成型的激光振荡器820、光学系统单元821、镜子822及微透镜阵列823。
移动机构812及移动机构813分别具有在水平方向上进行往复直线运动的功能。作为对移动机构812及移动机构813供应动力的机构，例如可以使用由电动机驱动的滚珠丝杠机构816。移动机构812及移动机构813的各移动方向垂直地相交，所以固定在移动机构813的载物台815可以在X方向及Y方向上自如地移动。
载物台815包括真空吸着机构等固定机构，可以固定衬底830等。另外，载物台815也可以根据需要包括加热机构。另外，虽然未图示，但是载物台815可以包括弹力顶出杆及其垂直移动机构，在将衬底830等搬移时，可以在上下方向上移动衬底830等。
激光振荡器820优选为脉冲激光器，但是只要输出适于处理目的的波长及强度的光也可以是CW激光器。典型的是，可以使用照射波长为351nm至353nm(XeF)或308nm(XeCl)等的紫外光的准分子激光器。或者，也可以使用YAG激光或光纤激光等固体激光的二倍频(515nm、532nm等)或者三倍频(343nm、355nm等)。另外，也可以设置多个激光振荡器820。
光学系统单元821例如包括镜子、光束扩展器、光束均质器等，可以使从激光振荡器820输出的激光825的能量的面内分布均匀且扩展。
作为镜子822，例如可以使用介电质多层膜镜子，以使激光的入射角大致为45°的方式设置。微透镜阵列823例如可以具有在石英板的顶面或顶底面上设置有多个凸透镜的形状。
通过采用上述激光晶化装置，可以形成结晶性不均匀少的多晶硅层。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明本发明的一个实施方式的电子设备。
以下所例示的各电子设备设置有在显示部中包括本发明的一个实施方式的显示装置。因此该电子设备实现高分辨率的。此外，该电子设备可以实现高分辨率及大屏幕。
在本发明的一个实施方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的图像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、30英寸以上、50英寸以上、60英寸以上或70英寸以上。
作为电子设备的例子包括如电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、大型游戏机(例如，弹珠机)的具有较大的屏幕的电子设备；如数码相机或数码摄像机的相机；数码相框；移动电话机；便携式游戏机；便携式信息终端；以及声音再现装置。
可以将本发明的一个实施方式的电子设备或照明装置沿着房屋或高楼的内壁或外壁或汽车的内部装饰或外部装饰的曲面组装。
本发明的一个实施方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示图像或数据等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个实施方式的电子设备也可以包括传感器(该传感器具有测定如下的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个实施方式的电子设备可以具有各种功能，例如将各种信息(例如，静态图像、动态图像及文字图像等)显示在显示部上的功能、触摸面板的功能、显示日历、日期或时间等的功能、执行各种软件(程序)的功能、进行无线通信的功能、读出储存在存储介质中的程序或数据的功能。
图23A示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此，由支架7103支撑外壳7101。
可以将本发明的一个实施方式的显示装置用于显示部7000。
通过利用设置在外壳7101中的操作开关或独立的遥控操作机7111可以操作图23A所示的电视装置7100。另外，也可以在显示部7000中具备触摸传感器。通过用指头等触摸显示部7000可以操作电视装置7100。另外，遥控操作机7111也可以设置有显示从该遥控操作机7111输出的数据的显示部。通过利用遥控操作机7111的操作键或触摸面板，可以控制频道及音量并可以控制显示在显示部7000上的图像。
注意，电视装置7100设置有接收机、调制解调器等。可以通过利用接收机接收一般的电视广播。通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间)的数据通信。
图23B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以将本发明的一个实施方式的显示装置用于显示部7000。
图23C和图23D示出数字标牌的例子。
图23C所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，该数字标牌7300可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图23D示出安装于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图23C和图23D中，可以将本发明的一个实施方式的显示装置用于显示部7000。
较大的显示部7000能够一次提供更多的信息。此外，显示部7000越大，吸引更多的注意，因此例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。在将本发明的一个实施方式的显示装置用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
另外，如图23C和图23D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所具有的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示在显示部7000上的图像。
此外，通过将信息终端设备7311或信息终端设备7411的屏幕用作操作单元(控制器)，可以使数字标牌7300或数字标牌7400执行游戏。由此，不特定多个用户可以同时参加游戏，享受游戏的乐趣。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，参照附图说明能够应用本发明的一个实施方式的显示装置的电视装置的例子。
图24A是示出电视装置600的方框图。
注意，附于本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据其功能被完全地划分,一个构成要素有时可以具有多个功能。
电视装置600包括控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、视频信号接收部606、时序控制器607、源极驱动器608、栅极驱动器609、显示面板620等。
上述实施方式所示的显示装置可以适用于图24A所示的显示面板620。由此，可以实现大型、高分辨率且可见度优异的电视装置600。
控制部601例如可以被用作中央处理器(CPU：central processing unit)。例如，控制部601具有通过系统总线630控制如存储部602、通信控制部603、图像处理电路604、译码器电路605及视频信号接收部606等的组件的功能。
在控制部601与各组件之间通过系统总线630传输信号。控制部601具有对从通过系统总线630连接的各组件输入的信号进行处理的功能、生成向各组件输出的信号的功能等，由此可以总体控制连接于系统总线630的各组件。
存储部602被用作可以由控制部601及图像处理电路604存取的寄存器、高速缓冲存储器、主存储器、二次存储器等。
作为能够用作二次存储器的存储装置例如可以使用包括可重写的非易失性存储元件的存储装置。作为其例子有快闪存储器、磁阻随机存取存储器(MRAM：magnetoresistive random access memory)、相变随机存取存储器(PRAM：phase changeRAM)、电阻随机存取存储器(ReRAM：resistive RAM)、铁电随机存取存储器(FeRAM：Ferroelectric RAM)。
作为能够被用作如寄存器、高速缓冲存储器或主存储器等暂时存储器的存储装置，也可以使用如动态随机存取存储器(DRAM：dynamic RAM)、静态随机存取存储器(SRAM：static random access memory)等易失性存储元件。
例如，作为设置在主存储器中的RAM，可以使用DRAM，虚拟地分配并使用作为控制部601的工作空间的存储空间。储存在存储部602中的操作系统、应用程序、程序模块、程序数据等被加载于RAM中并执行。被加载于RAM中的数据、程序及程序模块被控制部601直接存取并操作。
在ROM中，可以容纳不需要改写的基本输入/输出系统(BIOS：basic input/outputsystem)、固件等。作为ROM，可以使用遮罩式ROM、一次可编程只读存储器(OTPROM：one-timeprogrammable read only memory)或可擦除可编程只读存储器(EPROM：erasableprogrammable read only memory)等。作为EPROM，可以举出通过紫外线照射可以消除存储数据的紫外线-可擦除可编程只读存储器(UV-EPROM：ultra-violet erasableprogrammable read only memory)、电子式可擦除可编程只读存储器(EEPROM：electrically erasable programmable read only memory)、快闪存储器等。
除了存储部602之外，还可以可拆卸存储装置与电视装置600连接。例如，优选设置与被用作存储设备(storage device)的如硬盘驱动器(HDD：hard disk drive)或固态驱动器(SSD：solid state drive)等记录媒体驱动器或者如快闪存储器、蓝光光盘或DVD等记录介质连接的端子。由于该结构，可以记录图像。
通信控制部603具有控制通过计算机网络控制通信交换的功能。例如，通信控制部603根据来自控制部601的指令控制用来连接到计算机网络的控制信号，并且向计算机网络发送该信号。由此，可以连接于作为环球网(WWW：World Wide Web)的基础的如因特网、内联网、外联网、个人网(PAN：personal area network)、局域网(LAN：local area network)、校园网(CAN：campus area network)、城域网(MAN：metropolitan area network)、广域网(WAN：wide area network)或全球网(GAN：global area network)等计算机网络，来进行通信。
通信控制部603也可以具有使用如Wi-Fi(注册商标)、Bluetooth(注册商标)或ZigBee(注册商标)等通信标准与计算机网络或其他电子设备进行通信的功能。
通信控制部603也可以具有以无线方式通信的功能。例如为了进行RF信号的发送和接收设置天线及高频电路(RF电路)。高频电路将电磁信号转换为依照各国法的频带的电信号且使用该电磁信号以无线方式发送到其他通信设备。几十kHz至几十GHz的频带是一般使用的实用频带。连接于天线的高频电路具有对应于多个频带的高频电路部，该高频电路部可以具有放大器、混频器、滤波器、DSP、RF收发器等。
视频信号接收部606例如包括天线、解调电路及模拟-数字转换电路(AD转换电路)等。解调电路具有解调从天线输入的信号的功能。AD转换电路具有将被解调的模拟信号转换为数字信号的功能。将视频信号接收部606中处理了的信号发送到译码器电路605。
译码器电路605具有根据发送视频数据用的广播规格对从视频信号接收部606输入的数字信号所包括的影像数据进行译码的功能及生成发送到图像处理电路的信号的功能。例如，作为8K广播的广播规格，有H.265|MPEG-H High Efficiency Video Coding(高效率视频编码：以下称为HEVC)。
视频信号接收部606所包括的天线能够接收如地面波或从卫星发送的电波等广播电波。天线能够接收用于模拟广播、数字广播只有影像及声音的广播、只有声音的广播等电波。例如，天线可以接收如UHF频带(大约300MHz至3GHz)或VHF频带(30MHz至300MHz)等指定的频带发送的电波。通过使用在多个频带中接收的多个数据，可以提高传输率，从而可以获得更多的信息。由此，显示面板620可以显示具有超过全高清的分辨率如4K2K、8K4K、16K8K或更高的分辨率的图像。
另外，视频信号接收部606及译码器电路605也可以利用通过计算机网络的数据传送技术发送的广播数据而生成信号。该信号发送到图像处理电路604。在接收数字信号的情况下，视频信号接收部606不需要包括解调电路及AD转换电路等。
图像处理电路604具有根据从译码器电路605输入的视频信号生成输出到时序控制器607的视频信号的功能。
时序控制器607具有基于被图像处理电路604处理的视频信号等所包括的同步信号生成输出到栅极驱动器609及源极驱动器608的信号(例如，时钟信号或起始脉冲信号)。此外，时序控制器607具有除了上述信号以外还生成输出到源极驱动器608的视频信号的功能。
显示面板620包括多个像素621。各像素621利用从栅极驱动器609及源极驱动器608供应的信号驱动。这里示出像素数为7680×4320即，具有对应于8K4K规格的分辨率的显示面板的例子。此外，显示面板620的分辨率不局限于此，也可以具有对应于如全高清(像素数为1920×1080)或4K2K(像素数为3840×2160)的规格的分辨率。
图24A所示的控制部601或图像处理电路604例如可以包括处理器。例如，被用作中央处理器(CPU)的处理器可以用于控制部601。作为图像处理电路604例如可以使用数字信号处理器(DSP)、图形处理器(GPU:graphics processing unit)等其他处理器。此外，将由如现场可编程门阵列(FPGA:field programmable gate array)或现场可编程模拟阵列(FPAA:field programmable analog array)等可编程逻辑装置(PLD:programmable logicdevice)得到的这种处理器可以用于控制部601或图像处理电路604。
处理器通过解释且执行来自各种程序的指令，进行各种数据的处理且控制程序。由处理器执行的程序可以储存在处理器或另外设置的存储装置所包括的存储器区域中。
将控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、视频信号接收部606及时序控制器607的功能中的两个以上的功能集中于一个IC芯片上，来形成系统LSI。例如，系统LSI也可以包括处理器、译码器电路、调谐器电路、AD转换电路、DRAM及SRAM等。
此外，也可以将通过在沟道形成区域中包含氧化物半导体并具有极低的关态电流的晶体管用于控制部601或其他组件所包括的IC等。由于将该具有极低的关态电流的晶体管用作保持流入被用作存储元件的电容器的电荷(数据)的开关，可以确保长期的数据保持期间。通过将该特性应用于控制部601等的寄存器或高速缓冲存储器，可以仅在必要时使控制部601工作而在其他情况下将之前的处理数据储存在该存储元件中，可以实现常闭运算(normally off computing)，由此，可以减少电视装置600的功耗。
注意，图24A所示的电视装置600的结构仅是一个例子，并不需要包括所有构成要素。电视装置600也可以包括图24A所示的构成要素中至少需要的构成要素。此外，电视装置600也可以包括图24A所示的构成要素以外的构成要素。
例如，电视装置600也可以除了图24A所示的构成要素以外还包括外部接口、声音输出部、触摸面板单元、传感单元、照相单元等。例如，作为外部接口，有通用串行总线(USB：universal serial bus)端子、局域网(LAN)连接用端子、电源接收用端子、声音输出用端子、声音输入用端子、影像输出用端子、影像输入用端子等外部连接端子、使用红外线、可见光、紫外线等的光通信用收发机、设置于外壳的物理按钮等。例如作为声音输入输出部，有音响控制器、麦克风及扬声器。
下面，说明图像处理电路604。
图像处理电路604优选具有根据从译码器电路605输入的视频信号执行图像处理的功能。
作为图像处理的例子有噪声去除处理、灰度转换处理、色调校正处理及亮度校正处理。作为色调校正处理或亮度校正处理，例如有伽马校正等。
此外，图像处理电路604优选具有相应于分辨率的上变频(up-conversion)的像素间补充的功能、相应于帧频的上变频的帧间补充的功能。
在噪声去除处理中，去除各种噪声诸如在文字等的轮廓附近出现的蚊状噪声、在高速的动态图像中出现的块状噪声、由于闪烁的随机噪声及由于分辨率的上变频所引起的点状噪声。
灰度转换处理进行将图像的灰度转换为对应于显示面板620的输出特性的灰度的处理。例如，在使灰度数增大时，通过对以较小的灰度数输入的各图像补充且分配各像素的灰度值，可以得到平滑的直方图。此外，扩大动态范围的高动态范围(HDR：high-dynamicrange)处理也包括在灰度转换处理中。
像素间补充处理在使分辨率上变频时补充实际上不存在的数据。例如，参照目标像素附近的像素，以显示这些像素之间的中间色的方式补充数据。
色调校正处理进行校正图像的色调的处理。亮度校正处理进行校正图像的亮度(亮度对比)的处理。例如，检测设置电视装置600的空间的照明的种类、亮度或颜色纯度等，根据该检测将显示在显示面板620的图像的亮度或色调校正为最适合的亮度或色调。这些工序可以具有对照所显示的图像和预先储存的图像中的各种场景的各种图像，而将显示的图像的亮度及色调校正为适合于最接近的场景的图像的功能。
当增大显示的影像的帧频时，帧间补充处理生成本来不存在的帧(补充帧)的图像。例如，利用两个图像的差异生成插入在该两个图像之间的补充帧的图像。或者，也可以在两个图像之间生成多个补充帧的图像。例如，当从译码器电路605输入的视频信号的帧频为60Hz时，生成多个补充帧，可以将输出到时序控制器607的视频信号的帧频增加到两倍(120Hz)、四倍(240Hz)、八倍(480Hz)等。
图像处理电路604优选具有利用神经网络执行图像处理的功能。在图24A中示出图像处理电路604包括神经网络610的例子。
例如，通过利用神经网络610，可以从包括在影像中的图像数据提取特征。此外，图像处理电路604可以根据被提取的特征选择最适合的校正方法或选择用于校正的参数。
或者，神经网络610本身也可以具有进行图像处理的功能。换言之，神经网络610也可以接收将没有进行图像处理的图像数据并输出被进行图像处理的图像数据。
用于神经网络610的权系数的数据作为数据表储存在存储部602中。例如通过利用通信控制部603经过计算机网络可以更新包括该权系数的数据表。或者，图像处理电路604可以具有学习功能，能够更新包括权系数的数据表。
图24B是示出图像处理电路604所包括的神经网络610的示意图。
在本说明书等中，神经网络是指具有问题解决能力的所有模型，它模拟生物的神经回路网且通过学习决定神经元之间的结合强度。神经网络包括输入层、中间层(也称为隐藏层)及输出层。将包括两层以上的中间层的神经网络称为深度神经网络(DNN：deepneural network)，并且将通过DNN的学习称为深度学习。
在本说明书等中说明神经网络时，有时将根据已经有的数据决定神经元的结合强度(也称为权系数)称为“学习”。在本说明书等中，有时使用通过学习得到的结合强度构成神经网络，从该结构导出新的结论，这称为“推论”。
神经网络610包括输入层611、一个以上的中间层612及输出层613。对输入层611输入输入数据。从输出层613输出输出数据。
输入层611、中间层612及输出层613分别包括神经元615。神经元615是指实现积和运算的电路元件(积和运算元件)。在图24B中，以箭头示出两个层中的两个神经元615间的数据输入/输出方向。
各层的运算处理通过前一层中的神经元615的输出与权系数的积和运算执行。例如，在将输入层611的第i个神经元的输出表示为xi，并且将输出xi与下一个中间层612的第j个神经元的结合强度(权系数)表示为wji时，可以将来自该中间层的第j个神经元的输出表示为yj＝f(Σwji·xi)。注意，i及j分别是1以上的整数。这里，f(x)表示为激活函数，并且可以将S型(sigmoid)函数、阈值函数等用于激活函数。同样地，各层的神经元615的输出为对应于来自前一层的神经元615的输出与权系数的积和运算结果的激活函数而得到的值。层与层的结合既可以是所有神经元彼此结合的全结合，又可以是一部分的神经元彼此结合的部分结合。
图24B示出包括三个中间层612的例子。中间层612的个数不局限于三个，也可以是至少包括一个中间层的结构。一个中间层612所包括的神经元的个数也可以根据规格适当地改变。例如，一个中间层612所包括的神经元615的个数既可以多于又可以少于输入层611或输出层613所包括的神经元615的个数。
被用作神经元615之间的结合强度的指标的权系数根据学习而决定。虽然学习可以由电视装置600中的处理器执行，但优选由如专用服务器或云等运算处理能力高的计算机执行。根据学习决定的权系数作为表格储存在上述存储部602中，并且在由图像处理电路604读出时使用。该表格可以根据需要经过计算机网络更新。
以上是对神经网络的说明。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
实施例1
在本实施例中，说明具有对角线65英寸的像素区域的8K4K液晶显示器模块的数据写入时间的估算结果。
尤其是，在本实施例中，确认通过适用本发明的一个实施方式是否使大型且高分辨率的显示器工作，其中将非晶硅(a-Si：H)用于晶体管的半导体层。
另外，8K4K显示器的分辨率极高：水平分辨率为7680，并且垂直分辨率为4320。作为8K4K显示器的国际规格有Recommendation ITU-R BT.2020-2。在该规格中，驱动方法为逐行扫描方式，最大帧频为120Hz。
在将场效应迁移率低的晶体管用于大型且高分辨率的显示器模块的情况下，有时不能在帧期间中完成图像的改写工作，而无法驱动。此时，可以采用将像素区域分为多个(例如四个)部分，各部分设置有扫描线驱动电路(也称为栅极驱动器)及信号线驱动电路(也称为源极驱动器)的结构。通过采用该结构，可以在多个像素区域中同时进行图像改写，由此，即使在使用场效应迁移率低的晶体管时也能够进行在帧期间中的图像改写。
然而，分割像素区域的结构有如下忧虑：源极驱动器及栅极驱动器等IC以及这些驱动器附带的构件的增大所引起的成本的增大；布线数的增大所引起的开口率的下降；IC的安装所引起的边框面积的增大；需要用来使被分割的像素区域同步的电路；被分割的像素区域的边界部被看到而导致的可见度的下降。另外，需要用来分割被输入的图像数据的图像处理，由此有可能需要可以以高速工作的大规模图像处理电路。
鉴于此，在本实施例中，验证了对各栅极线供应选择信号且各像素逐一被选择的结构、以及在对两个或四个栅极线同时供应选择信号，并且在列方向上相邻的两个或四个像素同时被选择的结构。同时被选择的两个或四个像素连接于不同的源极线。即，两个或四个源极线配置于每个列。在本实施例中，使用上述结构中的像素布局进行数据写入时间的估算。
在本实施例中，考查了作为晶体管的半导体层使用非晶硅的情况以及作为晶体管的半导体层使用金属氧化物的情况。
当作为半导体层使用非晶硅时，使用通过使作为设计参数的场效应迁移率从包含微晶硅的晶体管的实测值变化而得到的虚拟参数进行了数据写入时间的估算。
作为包含金属氧化物的半导体层，考查了以下两种结构。作为金属氧化物，使用In-Ga-Zn氧化物。在第一结构中，将In、Ga以及Zn的原子个数比为In：Ga：Zn＝1：1：1或其附近的金属氧化物的单层用作半导体层。在第二结构中，将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用于半导体层。具体而言，设想作为第一金属氧化物层使用CAC-OS(Cloud-Aligned Composite oxide semiconductor)膜，并且作为第二金属氧化物层使用CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)膜的结构。
表1示出在本实施例中使用的各层的参数。这些参数是将金属氧化物用于半导体层的晶体管时的参数，然而，在本实施例中，在将非晶硅用于半导体层的晶体管的情况下也使用相同的参数。
[表1]
Figure BDA0004146188670000611
/>
Figure BDA0004146188670000621
*根据TaN_10nm\Cu_300nm的薄层电阻0.1Ω/平方的换算值。
**根据SiN_400nm\SiON_50nm的SiON单层的换算值。
<像素被逐一选择的情况>
图25A是示出在本实施例中使用的显示器模块的结构的方框图。该结构中，对各栅极线供应选择信号，并且像素被逐一选择。栅极驱动器及源极驱动器都是外置的电路。对栅极线从两个栅极驱动器IC供应相同的信号。对源极线从一个源极驱动器IC供应信号。像素区域没有被分割并且其尺寸为对角线65英寸。有效像素数为7680×RGB(H)×4320(V)。
图25B是示出像素PIX(i，j)的电路图。像素PIX(i，j)包括晶体管M1、电容器C1及液晶元件LC。晶体管M1的栅极与栅极线GL(i)连接。晶体管M1的源极和漏极中的一个与源极线SL(j)连接，另一个与电容器C1的一个电极以及液晶元件LC的一个电极连接。电容器C1中的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
图26A及图26B示出像素被逐一选择时的显示器模块的像素布局。图26A是包括从栅极线GL(i)到像素电极的叠层结构的从像素电极一侧看时的俯视图。图26B是从图26A去除像素电极时的顶面图。
像素尺寸是62.5μm×187.5μm。晶体管M1是底栅顶接触结构的沟道蚀刻型晶体管。晶体管M1的沟道长度L是4μm，沟道宽度W是8μm，与栅极重叠的LDD区域(以下称为重叠LDD区域Lov)是2μm。栅极线GL(i)的宽度是10μm，布线CSCOM的宽度是3.5μm。源极线SL(j)的宽度是10μm，但是在与其他布线(栅极线GL(i)或布线CSCOM)交叉的部分上的宽度是4μm。开口率是45.6％。
首先，参照图27说明将金属氧化物用于半导体层时的数据写入时间的估算。
通过从图26A的像素布局提取寄生电阻及寄生电容且只使晶体管的场效应迁移率的参数变化，估算栅极线的充电时间以及源极线及像素的充电时间。在本实施例中，数据写入时间相当于栅极线的充电时间和源极线及像素的充电时间的总和。在本实施例中，栅极线的充电时间是栅极线的电位达到输入电压的最大值的75％的时间，并且源极线及像素的充电时间是源极线的电位达到输入电压的最大值的99％的时间。
在此，在将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用于半导体层时，使用以场效应迁移率为1而规格化的值(规格化迁移率)。晶体管的尺寸没有变化。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是255pF，源极线的寄生电阻Rsl是5.80kΩ，源极线的寄生电容Csl是147pF，并且像素的寄生电容Cpix是216.6fF。在本实施例中，像素的寄生电容Cpix包括电容器的存储电容、液晶元件的电容以及节点A的寄生电容。在本实施例中，节点A是各像素中的晶体管的源极或漏极、电容器的一个电极以及液晶元件的一个电极连接的节点。
在图27中，规格化迁移率是1的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用作半导体层的情况(图27中记为CAC\CAAC)。此时，数据写入时间是3.55μs，短于以60Hz驱动时的一水平期间3.85μs。因此，估算的是可以进行60Hz驱动。上述数据写入时间长于以120Hz驱动时的一水平期间1.93μs。因此估算的是120Hz驱动很难。
在图27中，规格化迁移率是0.5的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝1：1：1或其附近的金属氧化物的单层用作半导体层的情况(图27中记为IZGO(111))。此时，数据写入时间是4.17μs，长于以60Hz驱动时的一水平期间的3.85μs。因此，估算的是不但120Hz驱动很难而且60Hz驱动也很难。
接着，参照图28说明将非晶硅用于半导体层时的数据写入时间的估算。
通过从图26A的像素布局提取寄生电阻及寄生电容，在使用微晶硅制造的晶体管的实测值中使作为设计参数的场效应迁移率变化，来估算像素的栅极线的充电时间以及源极线及像素的充电时间。晶体管尺寸及存储电容器没有变化。为了实际上将非晶硅用于半导体层，需要更大的晶体管及存储电容器，所以数据写入时间需要长于本实施例的结果。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是255pF，源极线的寄生电阻Rsl是5.80kΩ，源极线的寄生电容Csl是147pF，并且像素的寄生电容Cpix是216.6fF。
图28中，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的结果相当于将非晶硅用于半导体层的情况。此时，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的数据写入时间分别为19.66μs、16.19μs、13.81μs，长于以120Hz驱动时的一水平期间1.93μs及以60Hz驱动时的一水平期间3.85μs。因此估算不但120Hz驱动很难而且60Hz驱动也很难。
<两个像素同时被选择的情况>
图29A是示出在本实施例中使用的显示器模块的结构的方框图。在该构成中，选择信号同时供应给两个栅极线，并且在列方向上相邻的两个像素同时被选择。栅极驱动器及源极驱动器都是外置的电路。对栅极线从两个栅极驱动器IC供应相同的信号。栅极线GL0(i)与栅极线GL(i)及栅极线GL(i+1)电连接，并且同时驱动第i行和第(i+1)行的像素。对源极线从一个源极驱动器IC供应信号。像素区域没有被分割并且其尺寸为对角线65英寸。有效像素数为7680×RGB(H)×4320(V)。
图29B示出像素PIX(i，j)及像素PIX(i+1，j)的电路图。
首先，说明像素PIX(i，j)的结构。像素PIX(i，j)包括晶体管M1、电容器C1及液晶元件LC。晶体管M1的栅极与栅极线GL(i)连接。晶体管M1的源极和漏极中的一个与源极线SL1(j)连接，另一个与电容器C1的一个电极以及液晶元件LC的一个电极连接。电容器C1的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
首先，说明像素PIX(i+1，j)的结构。像素PIX(i+1，j)包括晶体管M2、电容器C2及液晶元件LC。晶体管M2的栅极与栅极线GL(i+1)连接。晶体管M2的源极和漏极中的一个与源极线SL2(j)连接，另一个与电容器C2的一个电极以及液晶元件LC的一个电极连接。电容器C2的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
图30A及图30B示出两个像素同时被选择时的显示器模块的像素布局。图30A是包括栅极线GL(i)到像素电极的叠层结构的从像素电极一侧看时的俯视图。图30B是从图30A中去除像素电极时的俯视图。
像素尺寸是62.5μm×187.5μm。晶体管M1是底栅顶接触结构的沟道蚀刻型晶体管。晶体管M1的沟道长度L是4μm，沟道宽度W是8μm，重叠LDD区域Lov是2μm。栅极线GL(i)的宽度是10μm，布线CSCOM的宽度是3.5μm。源极线SL1(j)及源极线SL2(j)的宽度都是10μm，但是在与栅极线交叉的部分上宽度都是4μm。开口率是37.3％。
首先，参照图31说明将金属氧化物用于半导体层时的数据的写入时间的估算。
通过从图30A的像素布局提取寄生电阻及寄生电容且只使迁移率的参数变化，估算栅极线的充电时间以及源极线及像素的充电时间。在此，在将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用于半导体层时，使用以场效应迁移率为1而规格化的值(规格化迁移率)。晶体管的尺寸没有变化。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是364pF，源极线的寄生电阻Rsl是4.83kΩ，源极线的寄生电容Csl是182pF，并且像素的寄生电容Cpix是191fF。
在图31中，规格化迁移率是1的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用作半导体层的情况(图31中记为CAC\CAAC)。此时，数据写入时间是3.78μs，短于以120Hz驱动时的一水平期间的3.83μs。因此，估算的是可以进行120Hz驱动。
在图31中，规格化迁移率是0.5的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝1：1：1或其附近的金属氧化物的单层用作半导体层的情况(图31中记为IGZO(111))。此时，数据写入时间是4.30μs，短于以60Hz驱动时的一水平期间7.66μs，估算结果是可以进行60Hz驱动。另外，上述数据写入时间长于以120Hz驱动时的一水平期间3.83μs，估算的是120Hz驱动很难。
在图31中，由于对两个栅极线供应相同的选择信号，所以可以使一水平期间的长度为图27中的一水平期间的二倍。由此，利用场效应迁移率低的晶体管容易使高分辨率的显示装置工作。
图27及图31的结果示出将IGZO(111)用于半导体层时，在对像素逐一进行写入的结构中60Hz驱动很难，可以通过采用同时对两个像素进行写入的结构实现。
另外，图27及图31的结果示出将CAC\CAAC用于半导体层时，在对像素逐一进行写入的结构中120Hz驱动很难，可以通过采用同时对两个像素进行写入的结构实现。
接着，参照图32说明将非晶硅用于半导体层时的数据写入时间的估算。
通过从图30A的像素布局提取寄生电阻及寄生电容，在使用微晶硅制造的晶体管的实测值中使作为设计参数的场效应迁移率变化，来估算栅极线的充电时间以及源极线及像素的充电时间。晶体管及存储电容器的尺寸没有变化。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是364pF，源极线的寄生电阻Rsl是4.83kΩ，源极线的寄生电容Csl是182pF，并且像素的寄生电容Cpix是191fF。
在图32中，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的结果相当于将非晶硅用于半导体层的情况。此时，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的数据写入时间分别为17.98μs、14.89μs、12.78μs，长于以120Hz驱动时的一水平期间3.83μs及以60Hz驱动时的一水平期间7.66μs。因此估算的是不但120Hz驱动很难而且60Hz驱动也很难。
从图32的结果可知，在将非晶硅用于半导体层的情况下，即使采用对两个像素同时进行写入的结构也难以进行60Hz驱动。这是与将金属氧化物用于半导体层的情况不同(参照图31的结果)。
〈四个像素同时被选择的情况〉
图33A是示出在本实施例中使用的显示器模块的结构的方框图。在该构成中，选择信号同时供应给四个栅极线，并且在列方向上相邻的四个像素同时被选择。栅极驱动器及源极驱动器都是外置的电路。对栅极线从两个栅极驱动器IC供应相同的信号。栅极线GL0(i)与栅极线GL(i)、栅极线GL(i+1)、栅极线GL(i+2)及栅极线GL(i+3)电连接，并且从第i行到第(i+3)行的四个行同时驱动。对源极线从一个源极驱动器IC供应信号。像素区域没有被分割并且其尺寸为对角线65英寸。有效像素数为7680×RGB(H)×4320(V)。
图33B是示出像素PIX(i，j)、像素PIX(i+1，j)、像素PIX(i+2，j)及像素PIX(i+3，j)的电路图。
首先，说明像素PIX(i，j)的结构。像素PIX(i，j)包括晶体管M1、电容器C1及液晶元件LC。晶体管M1的栅极与栅极线GL(i)连接。晶体管M1的源极和漏极中的一个与源极线SL1(j)连接，另一个与电容器C1的一个电极以及液晶元件LC的一个电极连接。电容器C1的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
接着，说明像素PIX(i+1，j)的结构。像素PIX(i+1，j)包括晶体管M2、电容器C2及液晶元件LC。晶体管M2的栅极与栅极线GL(i+1)连接。晶体管M2的源极和漏极中的一个与源极线SL2(j)连接，另一个与电容器C2的一个电极以及液晶元件LC的一个电极连接。电容器C2的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
接着，说明像素PIX(i+2，j)的结构。像素PIX(i+2，j)包括晶体管M3、电容器C3及液晶元件LC。晶体管M3的栅极与栅极线GL(i+2)连接。晶体管M3的源极和漏极中的一个与源极线SL3(j)连接，另一个与电容器C3的一个电极以及液晶元件LC的一个电极连接。电容器C3的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
接着，说明像素PIX(i+3，j)的结构。像素PIX(i+3，j)包括晶体管M4、电容器C4及液晶元件LC。晶体管M4的栅极与栅极线GL(i+3)连接。晶体管M4的源极和漏极中的一个与源极线SL4(j)连接，另一个与电容器C4的一个电极以及液晶元件LC的一个电极连接。电容器C4的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
图34示出四个像素同时被选择时的显示器模块的像素布局。图34是包括从栅极线到像素电极的叠层结构的从像素电极一侧看时的俯视图。注意，图34示出像素PIX(i+2，j)及像素PIX(i+3，j)的布局。像素PIX(i，j)及像素PIX(i+1，j)的布局是将图34的布局的反像图。
像素尺寸是62.5μm×187.5μm。晶体管M3及晶体管M4都是底栅顶接触结构的沟道蚀刻型晶体管，其尺寸相同。具体而言，两个晶体管的各沟道长度L是4μm，各沟道宽度W是8μm，各重叠LDD区域Lov是3μm。栅极线GL(i+2)及栅极线GL(i+3)的各宽度都是10μm，两个布线CSCOM的各宽度都是5μm。源极线SL1(j)、源极线SL2(j)、源极线SL3(j)及源极线SL4(j)的各宽度都是4μm。开口率是29％。
首先，参照图35说明将金属氧化物用于半导体层时的数据写入时间的估算。
通过从图34的像素布局提取寄生电阻及寄生电容且只使迁移率的参数变化，估算出栅极线的充电时间以及源极线及像素的充电时间。在此，在将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用于半导体层时，使用以场效应迁移率为1而规格化的值(规格化迁移率)。晶体管的尺寸没有变化。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.53kΩ，栅极线的寄生电容Cgl是518pF，源极线的寄生电阻Rsl是10.28kΩ，源极线的寄生电容Csl是170pF，并且像素的寄生电容Cpix是99.7fF。
在图35中，规格化迁移率是1的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3或其附近的金属氧化物的叠层用作半导体层的情况(图35中记为CAC\CAAC)。此时，数据写入时间是5.05μs，短于以120Hz驱动时的一水平期间7.61μs。因此，估算的是可以进行120Hz驱动。
在图35中，规格化迁移率是0.5的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝1：1：1或其附近的金属氧化物的单层用作半导体层的情况(图35中记为IGZO(111))。此时，数据写入时间是5.22μs，短于以120Hz驱动时的一水平期间7.61μs。因此，估算的是可以进行120Hz驱动。
在图35中，由于对四个栅极线供应相同的选择信号，所以可以使一水平期间的长度为图27中的一水平期间的四倍。由此，利用场效应迁移率低的晶体管容易使高分辨率的显示装置工作。
图35的结果示出通过采用同时在四个像素中进行写入的结构，即使将其迁移率比CAC\CAAC小的IGZO(111)用于半导体层，也可以实现120Hz驱动。
接着，参照图36说明将非晶硅用于半导体层时的数据写入时间的估算。
通过从图34的像素布局提取寄生电阻及寄生电容，从使用微晶硅制造的晶体管的实测值使作为设计参数的场效应迁移率变化，来估算栅极线的充电时间以及源极线及像素的充电时间。晶体管及存储电容器的尺寸没有变化。下面说明像素区域整体的负载。栅极线的寄生电阻Rgl是3.53kΩ，栅极线的寄生电容Cgl是518pF，源极线的寄生电阻Rsl是10.28kΩ，源极线的寄生电容Csl是170pF，并且像素的寄生电容Cpix是99.7fF。
图36中，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的结果相当于将非晶硅用于半导体层的情况。此时，数据写入时间分别为11.66μs、10.06μs、9.01μs，短于以60Hz驱动时的一水平期间15.3μs。因此，估算的是可以进行60Hz驱动。该数据写入时间长于以120Hz驱动时的一水平期间7.61μs。因此估算的是120Hz驱动很难。
图28、图32及图36的结果示出将非晶硅用于半导体层时，通过采用同时在四个像素中进行写入的结构，可以实现60Hz驱动的工作。
如上所述，通过采用本发明的一个实施方式，即使在将非晶硅用于晶体管的半导体层的情况下也可以使如对角线65英尺且分辨率为8K4K那样的大型且高分辨率的显示器工作。
符号说明
10：显示装置，11：衬底，12：衬底，20：液晶元件，21：导电层，22：液晶，23：导电层，24a：取向膜，24b：取向膜，26：绝缘层，30：晶体管，31：导电层，31a：导电层，31b：导电层，31at：导电层，31bt：导电层，32：半导体层，32p：半导体层，33：导电层，33a：导电层，33b：导电层，33c：导电层，33d：导电层，33e：导电层，33at：导电层，33bt：导电层，33ct：导电层，33dt：导电层，33et：导电层，34：绝缘层，35：半导体层，37：半导体层，38：连接部，39a：偏振片，39b：偏振片，41：着色层，42：遮光层，50：光，60：电容器，81：绝缘层，82：绝缘层，83：绝缘层，84：绝缘层，85：绝缘层，86：导电层，87：导电层，88：绝缘层，90：背光单元，600：电视装置，601：控制部，602：存储部，603：通信控制部，604：图像处理电路，605：译码器电路，606：视频信号接收部，607：时序控制器，608：源极驱动器，609：栅极驱动器，610：神经网络，611：输入层，612：中间层，613：输出层，615：神经元，620：显示面板，621：像素，630：系统总线，812：移动机构，813：移动机构，815：载物台，816：滚珠丝杠机构，820：激光振荡器，821：光学系统单元，822：镜子，823：微透镜阵列，824：掩模，825：激光，826：激光，827：激光束，830：衬底，840：非晶硅层，841：多晶硅层，7000：显示部，7100：电视装置，7101：外壳，7103：支架，7111：遥控操作机，7200：笔记型个人计算机，7211：外壳，7212：键盘，7213：指向装置，7214：外部连接端口，7300：数字标牌，7301：外壳，7303：扬声器，7311：信息终端设备，7400：数字标牌，7401：柱子，以及7411：信息终端设备。
本申请基于2017年1月11日提交到日本专利局的日本专利申请No.2017-002866、2017年1月11日提交到日本专利局的日本专利申请No.2017-002870及2017年1月25日提交到日本专利局的日本专利申请No.2017-011395，通过引用将其完整内容并入在此。

Claims (16)

1.一种显示装置，包括：
第一源极线；
与所述第一源极线相邻的第二源极线；
与所述第二源极线相邻的第三源极线；
栅极线；
晶体管；以及
像素电极，
其中，所述晶体管的栅极与所述栅极线电连接，所述晶体管的源极和漏极中的一个与所述第一源极线电连接，并且所述晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述像素电极与所述第二源极线重叠，并且
所述像素电极不与所述第一源极线及所述第三源极线重叠。
2.根据权利要求1所述的显示装置，
其中对所述第一源极线、所述第二源极线以及所述第三源极线供应不同的信号，
并且对所述栅极线供应选择信号。
3.根据权利要求1所述的显示装置，还包括：
包括第一电极和第二电极的电容器，
其中所述第一电极及所述第二电极位于所述第一源极线和所述第二源极线之间。
4.一种显示装置，包括：
像素区域，该像素区域包括：
第一源极线；
与所述第一源极线相邻的第二源极线；
与所述第二源极线相邻的第三源极线；
栅极线；
晶体管；以及
像素电极；
第一栅极驱动器；以及
第二栅极驱动器，
其中，所述栅极线与所述第一栅极驱动器和所述第二栅极驱动器电连接，
所述像素区域在俯视时位于所述第一栅极驱动器和所述第二栅极驱动器之间，
所述晶体管的栅极与所述栅极线电连接，所述晶体管的源极和漏极中的一个与所述第一源极线电连接，并且所述晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述像素电极与所述第二源极线和所述第三源极线重叠，
所述像素电极不与所述第一源极线重叠，并且
所述第一源极线和所述第二源极线之间的距离大于所述第二源极线和所述第三源极线之间的距离。
5.一种显示装置，包括：
像素区域，该像素区域包括：
第一源极线；
与所述第一源极线相邻的第二源极线；
与所述第二源极线相邻的第三源极线；
与所述第三源极线相邻的第四源极线；
栅极线；
晶体管；以及
像素电极，
第一源极驱动器；以及
第二源极驱动器，
其中，所述第一源极线和所述第三源极线与所述第一源极驱动器电连接，
所述第二源极线和所述第四源极线与所述第二源极驱动器电连接，
所述晶体管的栅极与所述栅极线电连接，所述晶体管的源极和漏极中的一个与所述第一源极线电连接，并且所述晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述像素电极与所述第二源极线和所述第三源极线重叠，
所述像素电极不与所述第一源极线和所述第四源极线重叠，并且
所述第一源极线和所述第二源极线之间的距离大于所述第二源极线和所述第三源极线之间的距离。
6.根据权利要求1、4和5中任一项所述的显示装置，
其中所述晶体管的半导体层包括包含铟、镓和锌的氧化物半导体。
7.根据权利要求1、4和5中任一项所述的显示装置，
其中所述晶体管的半导体层包含非晶硅。
8.根据权利要求1、4和5中任一项所述的显示装置，还包括：
包括与所述像素电极电连接的第一电极和第二电极的电容器，
其中所述第二电极位于所述第一源极线和所述第二源极线之间。
9.一种显示装置，包括：
像素区域，该像素区域包括：
第一源极线；
与所述第一源极线相邻的第二源极线；
与所述第二源极线相邻的第三源极线；
与所述第三源极线相邻的第四源极线；
栅极线；
在列方向上以第一列排列的第一至第四晶体管；
电容器；以及
像素电极；
第一栅极驱动器；以及
第二栅极驱动器，
其中，所述栅极线与所述第一栅极驱动器和所述第二栅极驱动器电连接，
所述像素区域在俯视时位于所述第一栅极驱动器和所述第二栅极驱动器之间，
所述第一晶体管的栅极与所述栅极线电连接，所述第一晶体管的源极和漏极中的一个与所述第一源极线电连接，并且所述第一晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述第二晶体管的源极和漏极中的一个与所述第二源极线电连接，
所述第三晶体管的源极和漏极中的一个与所述第三源极线电连接，
所述第四晶体管的源极和漏极中的一个与所述第四源极线电连接，
所述像素电极与所述第二源极线和所述第三源极线重叠，
所述像素电极不与所述第一源极线重叠，并且
所述电容器位于所述第一源极线和所述第二源极线之间。
10.根据权利要求9所述的显示装置，
其中所述像素电极不与所述第四源极线重叠。
11.一种显示装置，包括：
像素区域，该像素区域包括：
第一源极线；
与所述第一源极线相邻的第二源极线；
与所述第二源极线相邻的第三源极线；
与所述第三源极线相邻的第四源极线；
栅极线；
在列方向上以第一列排列的第一至第四晶体管；
电容器；以及
像素电极；
第一源极驱动器；以及
第二源极驱动器，
其中，所述第一源极线和所述第三源极线与所述第一源极驱动器电连接，
所述第二源极线和所述第四源极线与所述第二源极驱动器电连接，
所述第一晶体管的栅极与所述栅极线电连接，所述第一晶体管的源极和漏极中的一个与所述第一源极线电连接，并且所述第一晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述第二晶体管的源极和漏极中的一个与所述第二源极线电连接，
所述第三晶体管的源极和漏极中的一个与所述第三源极线电连接，
所述第四晶体管的源极和漏极中的一个与所述第四源极线电连接，
所述像素电极与所述第二源极线和所述第三源极线重叠，
所述像素电极不与所述第一源极线和所述第四源极线重叠，并且
所述电容器位于所述第一源极线和所述第二源极线之间。
12.根据权利要求5或11所述的显示装置，还包括：
第一栅极驱动器；以及
第二栅极驱动器，
其中所述栅极线与所述第一栅极驱动器和所述第二栅极驱动器电连接，
并且所述像素区域在俯视时位于所述第一栅极驱动器和所述第二栅极驱动器之间。
13.根据权利要求9或11所述的显示装置，
其中所述第一源极线和所述第二源极线之间的距离大于所述第二源极线和所述第三源极线之间的距离。
14.根据权利要求9或11所述的显示装置，
其中所述第一晶体管的半导体层包括包含铟、镓和锌的氧化物半导体。
15.根据权利要求9或11所述的显示装置，
其中所述第一晶体管的半导体层包含非晶硅。
16.根据权利要求4、5、9和11中任一项所述的显示装置，还包括：
所述像素电极上的液晶。
CN202310304059.9A 2017-01-11 2017-12-27 显示装置 Pending CN116203768A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2017002870 2017-01-11
JP2017-002866 2017-01-11
JP2017-002870 2017-01-11
JP2017002866 2017-01-11
JP2017011395 2017-01-25
JP2017-011395 2017-01-25
CN201780079434.7A CN110100203B (zh) 2017-01-11 2017-12-27 显示装置
PCT/IB2017/058407 WO2018130899A1 (en) 2017-01-11 2017-12-27 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780079434.7A Division CN110100203B (zh) 2017-01-11 2017-12-27 显示装置

Publications (1)

Publication Number Publication Date
CN116203768A true CN116203768A (zh) 2023-06-02

Family

ID=62783568

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780079434.7A Active CN110100203B (zh) 2017-01-11 2017-12-27 显示装置
CN202310304059.9A Pending CN116203768A (zh) 2017-01-11 2017-12-27 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780079434.7A Active CN110100203B (zh) 2017-01-11 2017-12-27 显示装置

Country Status (5)

Country Link
US (4) US10372004B2 (zh)
JP (3) JP2018120213A (zh)
CN (2) CN110100203B (zh)
TW (2) TWI766928B (zh)
WO (1) WO2018130899A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110100203B (zh) 2017-01-11 2023-04-21 株式会社半导体能源研究所 显示装置
KR102505685B1 (ko) 2017-01-16 2023-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
WO2018150293A1 (en) 2017-02-17 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2020031018A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 入出力装置、情報処理装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
US10852609B2 (en) * 2019-02-27 2020-12-01 Au Optronics Corporation Pixel array substrate and driving method thereof
KR20220034290A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 패널
CN113096579B (zh) * 2021-04-06 2024-04-12 福州京东方光电科技有限公司 显示面板、显示装置及显示面板的驱动方法
JP2022178523A (ja) * 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667304B2 (ja) 1991-05-13 1997-10-27 シャープ株式会社 アクティブマトリクス基板
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3845762B2 (ja) * 2000-07-11 2006-11-15 カシオ計算機株式会社 液晶表示装置
JP3946547B2 (ja) 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP3812935B2 (ja) 2001-10-22 2006-08-23 シャープ株式会社 液晶表示装置
TWI227031B (en) 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
JP4335617B2 (ja) 2003-09-01 2009-09-30 セイコープレシジョン株式会社 光学機器用セクタ駆動装置
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI294612B (en) 2005-05-25 2008-03-11 Novatek Microelectronics Corp Apparatus for gate switch of amorphous lcd
US20070003023A1 (en) * 2005-06-22 2007-01-04 Jerome Rolia System and method for autonomously configuring a reporting network
CN1901785B (zh) * 2005-07-22 2012-08-29 鸿富锦精密工业（深圳）有限公司 显示装置及其显示控制方法
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20070077896A (ko) 2006-01-25 2007-07-30 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR20070084825A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 액정 표시 장치
US7852446B2 (en) * 2006-09-18 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101634744B1 (ko) * 2009-12-30 2016-07-11 삼성디스플레이 주식회사 표시 장치
CN102959462A (zh) 2010-06-28 2013-03-06 夏普株式会社 显示面板和显示装置
JP2012014104A (ja) * 2010-07-05 2012-01-19 Hitachi Displays Ltd 表示装置
WO2012005038A1 (ja) 2010-07-09 2012-01-12 シャープ株式会社 液晶表示装置
WO2012090803A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 液晶表示装置
WO2012157725A1 (ja) 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
US9019439B2 (en) * 2011-10-14 2015-04-28 Japan Display Inc. Liquid crystal display device
JP5699068B2 (ja) 2011-10-28 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
WO2014084092A1 (ja) * 2012-11-27 2014-06-05 シャープ株式会社 液晶表示装置
KR20150118155A (ko) * 2013-02-22 2015-10-21 에이전시 포 사이언스, 테크놀로지 앤드 리서치 음성 하전된 입자들을 갖는 바이러스 제제들의 크로마토그래피 정제
JP6102582B2 (ja) 2013-07-08 2017-03-29 コニカミノルタ株式会社 Ｘ線撮影方法、ｘ線撮影装置及びｘ線画像システム
WO2015017252A1 (en) * 2013-07-29 2015-02-05 Ikanos Communications, Inc. Method and apparatus for designing an improved transmit signal for use in a single ended line test (selt)
US20150035741A1 (en) * 2013-07-30 2015-02-05 Samsung Display Co., Ltd. Display apparatus
KR102105370B1 (ko) * 2013-08-07 2020-04-29 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9852676B2 (en) 2014-01-30 2017-12-26 Sharp Kabushiki Kaisha Liquid crystal display device
JP2015165272A (ja) 2014-03-03 2015-09-17 株式会社ジャパンディスプレイ 表示装置及び反射型液晶表示装置
TWI542932B (zh) * 2014-07-22 2016-07-21 友達光電股份有限公司 顯示面板及曲面顯示器
TWI561890B (en) 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
US20170004579A1 (en) * 2016-07-01 2017-01-05 Manuel Chau Method to forecast future economic conditions, and to form future investment strategy
CN110100203B (zh) * 2017-01-11 2023-04-21 株式会社半导体能源研究所 显示装置
WO2018130930A1 (en) * 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
US10649295B2 (en) 2020-05-12
CN110100203B (zh) 2023-04-21
US10372004B2 (en) 2019-08-06
TWI766928B (zh) 2022-06-11
US20190346729A1 (en) 2019-11-14
JP2023138515A (ja) 2023-10-02
US20200218123A1 (en) 2020-07-09
US11029572B2 (en) 2021-06-08
CN110100203A (zh) 2019-08-06
US20180196322A1 (en) 2018-07-12
WO2018130899A1 (en) 2018-07-19
JP7466745B2 (ja) 2024-04-12
TW202232212A (zh) 2022-08-16
TW201830114A (zh) 2018-08-16
TWI829155B (zh) 2024-01-11
US20210294171A1 (en) 2021-09-23
JP2022125056A (ja) 2022-08-26
US11803089B2 (en) 2023-10-31
JP2018120213A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
CN110100203B (zh) 显示装置
CN110178170B (zh) 显示装置
CN114594636A (zh) 显示装置
TW201834256A (zh) 顯示裝置及電子裝置
CN110114718B (zh) 显示装置及其制造方法
US20180226041A1 (en) Driving method of display device
JP2024096755A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination